階段式蝕刻方法

2023-11-01 20:22:27 1

專利名稱：階段式蝕刻方法
技術領域：
本發明涉及一種階段式蝕刻工藝，尤其涉及一種能廣泛地應用於印表機噴墨頭、微機電系統(Microelectromechanical System，MEMS)及半導體等相關工藝上的階段式蝕刻工藝。
目前，矽晶片已被廣泛地應用在各種集成電路、光電(opt electronics)、微電子元件(microelectronics)、微機電系統等等的產品製造上，蔚為主流，然而矽晶片於應用時，也並非毫無缺點。舉例而言，矽晶片是一具有方向性的結晶材料，若以一氫氧化鉀(KOH)蝕刻液對一表面為100晶格方向的矽晶片進行一各向異性蝕刻時，會由於氫氧化鉀蝕刻液對矽晶片上各晶格方向的蝕刻速率不同，而在矽晶片表面產生一與原100面夾角54.74度的晶格方向110的斜面，而此晶格方向的斜面即會造成空間上的損失與浪費，而且當工藝中所使用的矽晶片尺寸越大，厚度越厚時，這一問題將更顯著。
請參閱

圖1與圖2，圖1與圖2為現有的噴墨頭晶片的結構示意圖，圖1揭示於US Pat.No.6,019,907「Forming refill for monolithic inkjetprinthead」，如圖1所示，現有技術的印表機噴墨頭形成於一矽基底10之上，其包含有兩導流槽11、12，用來輸送至少一墨水(未顯示)，兩噴嘴腔14、15設於導流槽11、12的表面，用來噴出該流體，以及兩電阻器16、17分別設於噴嘴腔14與導流槽11以及噴嘴腔15與導流槽12之間，用來提供該墨水噴出的能量。其中，兩導流槽11、12構成一回填槽13，而回填槽13的功能為減少該墨水噴出後回填時，對鄰近噴嘴腔14或15所產生的流體幹擾現象。
請參閱圖2，其揭露於US Pat No.5,658,471「Fabrication of thermalink-iet feed slots in a silicon substrate」，如圖2所示，現有技術的印表機噴墨頭形成於一矽基底20之上，其包含有一導流槽21，形成於矽基底20的中央，用來輸送至少一墨水(未顯示)、一介電層22形成於矽基底20之上，兩加熱器23、24形成於介電層22的表面，用來提供該墨水噴出的能量，而介電層22則系用以隔絕矽基底20與加熱器23、24。其中，圖1及圖2雖分屬不同的結構，但仍具有相類似的製作方式，並且均面臨到相同的工藝瓶頸，即前述矽晶片上各晶格方向的蝕刻速率不同的問題。
如圖3所示，圖3為現有製作印表機噴墨頭晶片的示意圖。請參閱圖3A，現有技術提供一寬度W1、厚度T的矽基底30，並對其進行一標準清洗程序。接著如圖3B所示，於矽基底30的頂、底面各形成相同材質的一保護層31、一圖案化的保護層32P，以得到兩孔槽33、34的表面圖案，且兩孔槽33、34間的距離為L1，距矽基底30邊緣的距離則為L0。隨後將矽基底30浸入一氫氧化鉀(KOH)蝕刻液中，進行一蝕刻工藝，直至矽基底30完全被蝕穿為止，以得到一具有孔槽33、34的整體結構，如圖3C所示。其中，形成保護層31、32P的材料可為二氧化矽(SiO2)或氮化矽(Si3N4)。
然而，將圖3所揭露的工藝應用於圖1及圖2所述的噴墨頭晶片時，則會因為該蝕刻工藝所產生的晶格方向斜面，而造成結構設計上的一些限制以及空間的損耗。此外，由於後段加工工藝的需要，該噴墨頭晶片必須在如圖3C所示的L0及L1處上膠以與一墨匣(未顯示)結合，進而達分色供墨及不漏墨的功效。故在晶片尺寸設計上，不但需考慮各向異性蝕刻時晶格方向的斜面所造成的空間損失，更需將其後段加工工藝時，上膠處所須的面積考慮進去(即必須有足夠大的L0及L1)，以達到這一目的，上述兩點為造成現有技術中晶片面積過大的原因。
因此，本發明的目的在於提出一種階段式蝕刻方法，以解決上述(噴墨頭)晶片面積過大的問題。
為實現上述目的，本發明提出一種階段式蝕刻方法，首先在一基底相對的頂、底表面分別形成一圖案化的第一保護層以及一第二保護層，接著對該基底進行一第一蝕刻工藝，以同時蝕刻該基底以及該第一保護層，該第一保護層被完全去除後，繼續蝕刻該基底，直至一預定深度，以控制該基底被蝕刻後的厚度及晶片尺寸大小，進而能在維持原有的噴墨功能下，大幅縮減(噴墨頭)晶片的尺寸與厚度。
本發明的優點是能控制該基底被蝕刻後的厚度及晶片尺寸大小，本發明的另一優點是能廣泛地應用於印表機噴墨頭、微機電系統及半導體等相關工藝上的階段式蝕刻工藝。
以下結合附圖來描述本發明的優選實施例。附圖中圖1與圖2為現有噴墨頭晶片的結構示意圖；圖3為現有製作印表機噴墨頭晶片的示意圖4為本發明的階段式蝕刻工藝示意圖；圖5為本發明的第二實施例的示意圖；圖6為本發明的第三實施例的示意圖；以及圖7為本發明的第四實施例的示意圖。
附圖標號說明10、20、30、40、50、60、70矽基底11、12、21導流槽13 回填槽14、15噴嘴腔16、17電阻器22介電層23、24加熱器W1、W2、W3、W4寬度T1、T2、T3厚度L0、L1、L2、L3、L4、L5、L6、L7距離31、32P、41、42P、51、52P、61、62P、71、72P保護層33、34、43、44、53、54、63～65、73～78孔槽圖4至圖7為本發明的階段式蝕刻工藝示意圖，請先參閱圖4A，本發明提供一與圖3A中的矽基底30相同寬度W1及厚度T1的一矽基底40，並對其進行一標準清洗程序。接著請參閱圖4B，再於矽基底40的頂、底兩面各形成不同材質的一保護層41、一圖案化的保護層42P，並得到與圖3B的孔槽33、34尺寸相同的兩孔槽43、44的表面圖案。其中，保護層41、42P對同一蝕刻液有不同的蝕刻速率，而且本發明中的矽基底主要做印表機噴墨頭的晶片之用，故孔槽43、44主要作為噴墨頭晶片中的導流槽之用。此外，本發明的矽基底也可由玻璃、陶瓷、金屬或一具有單晶結構的半導體材料來取代。
然後參閱圖4C，將矽基底40浸入一氫氧化鉀蝕刻液中進行一蝕刻工藝。由於氫氧化鉀蝕刻液會蝕刻矽基底40與保護層42P，且矽基底40的被蝕刻速率較保護層42P的被蝕刻速率大，所以，當矽基底40蝕刻至如圖4C所示的T2厚度時，保護層42P也會被移除，而保護層41被保留。最後請參閱圖4D，繼續進行一蝕刻工藝，待蝕刻至矽基底40完全被吃穿後取出，即可得基底厚度T3(T3＜T1)，以及具有兩孔槽43、44的結構體，且兩孔槽43、44間的距離為L2，距矽基底40邊緣的距離為L3。其中保護層41、42P的材料分別由金屬、陶瓷或高分子材料所構成，而且若保護層41、42P的材料由同一種材料所構成，則保護層42P的厚度需小於保護層41；反之，若保護層41、42P由不同材料所構成，則保護層42P的被蝕刻速率必須大於保護層41。在此，上述的蝕刻工藝也可為一溼式蝕刻工藝、乾式蝕刻工藝或機械式加工工藝所取代，且圖4C與圖4D中的蝕刻工藝中，至少有一為各向異性蝕刻即可。
相比於圖3C所示的現有技術，在相同的保護層幾何圖形距離L1下，利用本發明的方式所得到的兩孔槽43、44距離L2增大(L2＞L1)，且兩孔槽43、44與矽基底40邊緣的距離L3亦變得較大(L3＞L0)。此外，利用本發明的方式所製備的噴墨頭晶片，也具有一相比於現有技術的厚度較薄的矽基底。
然而，本實施例的矽基底面積仍然維持不變。
請參閱圖5，圖5為本發明的第二實施例的示意圖。其提供一與圖4A相同寬度W1厚度T1的矽基底50，接著於矽基底50的頂、底兩面各形成不同材質的一保護層51、一圖案化的保護層52P。隨後在保護層52P上形成兩孔槽53、54，並將兩孔槽53、54間的距離從圖4的孔槽43、44的L1縮小為L4，而兩孔槽53、54的寬度大小維持不變，且兩孔槽53、54距矽基底50邊緣的距離為L5，幾何結構如圖5B所示。此外，圖案化的保護層52P由一照相腐蝕工藝(photo-etching-process，PEP)所完成，而其餘工藝與圖4中所揭露的步驟大同小異，待蝕刻完畢後即可得到一幾何形狀如圖5D所示的結構體。
相比於圖4D所揭露的第一實施例，圖5D的兩孔槽53、54間的最終距離L6明顯地減少(L6＜L2)。而若能在光掩模圖案設計上使兩孔槽53、54間的距離L0與圖3C中現有技術所得到的孔槽33、34間的距離L1相等，則此時兩孔槽53、54外側所多出的寬度L7部分，可做充分空間利用，以上膠並與一墨匣(未顯示)相結合，進而達到分色供墨及不漏墨的效果。此外，本發明的第二實施例更可縮減矽基底50寬度尺寸W2(W2＜W1)，以達到縮小晶片尺寸的目的。
茲將利用此設計的光掩模幾何圖案上的尺寸L4、L3及蝕刻後晶片寬度尺寸W2與現有蝕刻工藝相比較列表如「表1」所示的本發明應用於雙孔槽結構的結構尺寸表。
請參閱圖6，圖6為本發明的第三實施例的示意圖。請參閱圖6A，其也提供一與圖5相同寬度W1厚度T1的矽基底60，再來參閱圖6B，並於其頂、底兩面形成不同材質的一保護層61、一圖案化的保護層62P，隨後於保護層62P上形成三孔槽63、64、65，並將各孔槽63、64、65間的距離從L1縮小為L4，而各孔槽63、64、65的寬度大小維持不變，且兩旁孔槽63、65距矽基底60邊緣的距離為L5，其餘工藝與圖4中所揭露的步驟大同小異，待蝕刻完畢後即可得到一幾何形狀如圖6C所示的結構體。
茲將利用此設計的光掩模幾何圖案上的尺寸L4、L5及蝕刻後晶片寬度尺寸W3與現有技術相比較，列表如「表2」所示的本發明應用於三孔槽結構的結構尺寸表。
請參閱圖7，圖7為本發明的第四實施例的示意圖，如圖7A所示，其提供一與圖6相同寬度W1厚度T1的矽基底70，再參閱圖7B，並於其頂、底兩面形成不同材質的一保護層71、一圖案化的保護層72P，隨後於保護層72P上形成六孔槽73、74、75、76、77、78，並將各孔槽間的距離從圖4的L1縮小為L4，而各孔槽的寬度大小維持不變，且孔槽73、78距矽基底70邊緣的距離為L5，幾何結構如圖7B所示。其餘工藝與圖4中所揭露的步驟大同小異，待蝕刻完畢後即可得到一幾何形狀如圖7C所示的結構體。
茲將利用此設計的光掩模幾何圖案上的尺寸L4、L5及蝕刻後晶片寬度尺寸W4與現有蝕刻工藝相比較，列表如「表3」所示的本發明應用於六孔槽結構的結構尺寸表。
本發明的第五實施例，先對前面任一個實施例中的其中的一矽基底進行一第一蝕刻工藝，再對矽基底上的其中一保護層(非圖案化的保護層)進行一第二蝕刻工藝，以先去除之，最後再對矽基底進行一第三蝕刻工藝，以蝕刻矽基底直至一預定厚度，其餘工藝則與前面的實施例大同小異。
本發明的特徵在於利用兩不同的保護層對同一蝕刻液的不同蝕刻速率，而製造出一縮減尺寸的晶片。此外，即使兩保護層對同一蝕刻液有相同的蝕刻速率，也可以先移除其中的一個保護層的方式(即對該保護層進行一額外的蝕刻工藝)，而達到本發明的目的。而當晶片厚度越厚時，使用本發明所得到的晶片大小改變量比例越高，且當蝕刻光掩模的幾何圖案其孔槽數目越多時，晶片面積縮小率也越高。而配合未來晶片邁向大尺寸及高結構密度的工藝下，利用本發明所揭露的階段式蝕刻製造方式對產能及產值的提升，定能提供莫大的幫助。
相比於現有技術，本發明可大幅縮減噴墨頭晶片尺寸及增加噴嘴(即孔槽)的數目，對整體製造上也具有提高產能的功效。此外，藉由此技術，也可應用於常見的裝置，如過濾系統、印表機噴墨頭系統、微流道系統及感測器等不同的裝置上。本發明所揭露的階段式蝕刻方式可減低各向異性蝕刻所造成的晶面傾斜角效應，而工藝所包括的步驟均與原蝕刻程序所用的步驟類似，不需額外複雜的工藝，且於最終得到的結構體在形狀上也可經由蝕刻液及保護層的幾何圖案設計達到相似的功效。
雖然本發明已結合前述的優選實施例揭露如上，然而其並非用以限定本發明，本領域的技術人員在不脫離本發明的精神及範圍內，可作出一些更動與潤飾，因此本發明的保護範圍應當由後附的權利要求的範圍所界定。 單位μm 單位μm
權利要求
1.一種階段式蝕刻方法，該階段式蝕刻方法是應用於一基底的蝕刻工藝，以控制該基底被蝕刻後的厚度及晶片尺寸大小，該階段式蝕刻方法包括下列步驟在該基底相對的一頂、底表面分別形成一圖案化的第一保護層以及一第二保護層；對該基底進行至少一蝕刻工藝，以同時蝕刻該基底以及該圖案化的第一保護層；以及在該第一保護層被完全去除後，繼續蝕刻該基底直至一預定厚度，以控制該基底被蝕刻後的厚度及晶片尺寸大小。
2.如權利要求1所述的階段式蝕刻方法，其中該基底包括玻璃、陶瓷、金屬或一具有單晶結構的半導體材料。
3.如權利要求1所述的階段式蝕刻方法，其中該第一、第二保護層的材料分別由金屬、陶瓷或高分子材料所構成。
4.如權利要求3所述的階段式蝕刻方法，其中該第一、第二保護層的材料由同一種材料所構成，但該第二保護層的厚度大於第一保護層。
5.如權利要求3所述的階段式蝕刻方法，其中該第一、第二保護層的材料由不同材料所構成，且該第二保護層的被蝕刻速率小於該第一保護層。
6.如權利要求1所述的階段式蝕刻方法，其中該蝕刻工藝為一溼式蝕刻工藝、乾式蝕刻工藝或機械式加工工藝。
7.如權利要求1所述的階段式蝕刻方法，其中該蝕刻工藝為一各向異性蝕刻工藝。
8.一種階段式蝕刻方法，該階段式蝕刻方法應用於一基底的蝕刻工藝，以控制該基底被蝕刻後的厚度及晶片尺寸大小，該階段式蝕刻方法包括下列步驟在該基底相對的一頂、底表面分別形成一第一保護層以及一第二保護層；進行一光刻腐蝕工藝，以於該第一保護層形成一圖案；以及對該基底進行一蝕刻工藝，以同時蝕刻該第一保護層以及部分該基底；其中在該蝕刻工藝完全去除該第一保護層之後，仍繼續進行該蝕刻工藝一預定的時間，以蝕刻該基底至一預定厚度，進而控制該基底蝕刻後的厚度及晶片尺寸大小。
9.如權利要求8所述的階段式蝕刻方法，其中該基底包括玻璃、陶瓷、金屬或一具有單晶結構的半導體材料。
10.如權利要求8所述的階段式蝕刻方法，其中該第一、第二保護層的材料分別由金屬、陶瓷或高分子材料所構成。
11.如權利要求10所述的階段式蝕刻方法，其中該第一、第二保護層的材料由同一種材料所構成，但該第二保護層的厚度大於第一保護層。
12.如權利要求10所述的階段式蝕刻方法，其中該第一、第二保護層的材料由不同材料所構成，且該第二保護層的被蝕刻速率小於該第一保護層。
13.如權利要求8所述的階段式蝕刻方法，其中該蝕刻工藝包括一各向異性蝕刻工藝。
14.如權利要求8所述的階段式蝕刻方法，其中該蝕刻工藝為一溼式蝕刻工藝、乾式蝕刻工藝或機械式加工工藝。
15.一種階段式蝕刻方法，該階段式蝕刻方法應用於一基底的蝕刻工藝，以控制該基底被蝕刻後的厚度及晶片尺寸大小，該階段式蝕刻方法包括下列步驟在該基底相對的一頂、底表面分別形成一第一保護層及一第二保護層；進行一光刻腐蝕，以於該第一保護層形成一圖案；對該基底進行一第一蝕刻工藝，以蝕刻該基底；進行一第二蝕刻工藝，以去除該第一保護層；以及進行一第三蝕刻工藝，以蝕刻該基底直至一預定厚度，進而控制該基底被蝕刻後的厚度及晶片尺寸大小。
16.如權利要求15所述的階段式蝕刻方法，其中該基底包括玻璃、陶瓷、金屬或一具有單晶結構的半導體材料。
17.如權利要求15所述的階段式蝕刻方法，其中該第一、第二保護層的材料分別由金屬、陶瓷或高分子材料所構成。
18.如權利要求15所述的階段式蝕刻方法，其中該第一、該第二與第三蝕刻工藝包括一溼式蝕刻工藝、乾式蝕刻工藝或機械式加工工藝。
19.如權利要求15所述的階段式蝕刻方法，其中該第一蝕刻工藝與該第三蝕刻工藝中，至少有一個為一各向異性蝕刻。
全文摘要
本發明提供一種階段式蝕刻方法,其提供一基底,並在該基底相對的頂、底表面分別形成一圖案化的第一保護層以及一第二保護層,隨後對該基底進行一第一蝕刻工藝,以同時蝕刻部分該基底並完全去除該第一保護層,最後再進行一第二蝕刻工藝以繼續蝕刻該基底,直至一預定厚度,以控制該基底被蝕刻後的厚度及晶片尺寸大小。
文檔編號H01L21/02GK1376581SQ01111880
公開日2002年10月30日 申請日期2001年3月23日 優先權日2001年3月23日
發明者徐聰平, 李英堯, 胡宏盛, 周忠誠, 陳葦霖 申請人:明碁電通股份有限公司