對稱負載延遲單元振蕩器的製作方法
2023-11-30 16:07:26
專利名稱：對稱負載延遲單元振蕩器的製作方法
技術領域：
所揭示的實施例涉及例如在壓控振蕩器(VCO)及電流控制振蕩器(ICO)中發現的對稱負載延遲單元。
背景技術：
電流控制振蕩器(ICO)用於許多電路，例如在將時鐘信號供應到數字處理器的時鐘信號產生器內的鎖相環路(PLL)。ICO有時還用於無線電接收器及無線電發射器的本機振蕩器，且用於其它電路。圖1(現有技術)為簡單PLL 1的一個實例的簡圖。PLL 1包括壓控振蕩器(VC0)2，所述VCO 2又包括電壓-電流轉換器3及ICO 4。通過環路分頻器5 對由ICO 4輸出的本機振蕩器(LO)信號進行分頻。通過相位檢測器7將所得經分頻反饋信號6相對於參考時鐘信號M)進行相位比較。相位檢測器7輸出誤差信號，所述誤差信號由電荷泵8及環路濾波器9處理，以產生控制VCO 2的信號10。反饋控制環路操作以將反饋信號6鎖相到參考時鐘信號M)。通過設定環路分頻器5藉以進行分頻的頻率控制值，可將本機振蕩器信號LO的頻率設定成具有在頻率調諧範圍內的所要頻率。圖2(現有技術)為圖1的ICO 4的簡圖。I⑶4實際上包括兩個電流控制振蕩器IC0#1 11及IC0#2 12，因為這種類型的單個電流控制振蕩器將不會具有足夠廣泛的調諧範圍。ICO 4還包括兩個VCO緩衝器電路13及40以及二對一數字邏輯多路復用器41。 每一 VCO緩衝器電路將差分ICO輸出信號轉換成單端數位訊號。在圖1及圖2的實例中， 整個ICO 4可調諧以產生在大約400MHz到1. 3GHz的範圍內的輸出信號L0。當LO信號將具有在400MHz到800MHz的範圍內的頻率時，使用IC0#1 11及VCO緩衝器電路40，而當LO 信號將具有在800MHz到1. 3GHz的範圍內的頻率時，使用IC0#2 12及VCO緩衝器電路13。 視所要輸出信號LO的頻率而定，啟用ICO 11或12中的一者，且停用另一者。多路復用器 41經控制以將適當的VCO緩衝器電路的輸出信號輸出為單端本機輸出信號L0。圖3(現有技術)為圖2的IC0#1 11的更詳細的圖。此特定ICO電路為環形振蕩器，且包括偏壓控制電路14及多個延遲單元15到19。所述延遲單元具有差分信號輸入及差分信號輸出。ICTL信號37為經由圖2的電晶體38從圖1的電壓-電流轉換器3接收到的輸入控制信號ICTL 20。圖4(現有技術)為更詳細地說明偏壓控制電路14及延遲單元15的圖。圖3的所有延遲單元具有類似的拓撲。延遲單元15包括被稱為「對稱負載」的一對電路21及22。 第一對稱負載21包括電流源連接式電晶體(CSCT) 23及二極體連接式電晶體(DCT) 24。第二對稱負載22包括電流源連接式電晶體(CSCT) 25及二極體連接式電晶體(DCT) 26。延遲單元15還包括尾電流源電晶體觀以及兩個電流導引開關電晶體四及30。尾電流電晶體 28從節點N3拉動大體上固定的控制電流ICTL。當輸入節點31與32之間的差分輸入信號 (VIP減去VIN)切換時，電流ICTL被導引流經第一對稱負載，且接著流經第二對稱負載，且再次流回。經由引線36及35將存在於節點N234與W33之間的差分輸出信號VOP減去 VON輸出到延遲單元環中的下一延遲單元。
圖5(現有技術)說明延遲單元15在切換循環的第一部分期間的操作。開關電晶體四相對導電，且開關電晶體30相對不導電。節點m上的電壓經下拉而低於節點N2上的電壓。輸出信號的電壓因此隨著電容器39充電而增加。電阻器符號Rl表示第一對稱負載21的並聯等效電阻。電阻器符號R2表示第二對稱負載22的並聯等效電阻。圖6(現有技術)說明延遲單元15在切換循環的第二部分期間的操作。開關電晶體四相對不導電，且開關電晶體30相對導電。節點N2上的電壓因此經下拉而低於節點m 上的電壓。輸出信號的電壓因此隨著電容器39放電而減小。圖7(現有技術)為說明當開關電晶體四及30經控制以從循環到循環接通及斷開時，節點N2與m之間的差分輸出信號如何上下振蕩的簡化波形圖。輸出信號的擺動下限 (lower swing limit)被稱為擺動下限電壓(LSLV)。輸出信號的擺動上限大致為電路的高供電電壓VDD。關於包括對稱負載的這種類型的延遲單元的額外信息，參見約翰· G ·馬尼提斯(John G. Maneatis)在1996年11月發表的論文「基於自偏壓技術的與低抖動過程無關白勺 DLL 及 PLL (Low—Jitter Process-Independent DLL and PLL Based on Self-Biased Techniques) 」(IEEE 固態電路雜誌(IEEE Journal of Solid-State Circuits)，第 11 期， 第31卷)。通過改變輸入控制電流ICTL來改變環形振蕩器的振蕩頻率。因此，所述電路被稱為電流控制振蕩器。如果增加供應到偏壓控制電路14的控制電流ICTL，那麼被拉動穿過尾電晶體觀的電流ICTL增加。並且，PBIAS控制電壓減小。PBIAS控制信號的減小降低了第一對稱負載21及第二對稱負載22的有效電阻REFF。有效電阻REFF的降低減少了穿過延遲單元的RC延遲，進而增加振蕩頻率F0SC。類似地，減小供應到偏壓控制電路14的控制電流ICTL引起振蕩頻率FOSC的減小。儘管這種類型的環形振蕩器在某些應用中很有用，但其可能具有不合需要的狹窄頻率調諧範圍。當輸入控制電流ICTL增加時，節點N2與m之間的輸出信號的電壓擺動增加。擺動下限電壓LSLV隨著ICTL不斷增加而越降越低。因為輸出信號的電壓下限具有較低電壓限制，所以有效地限制了所述環形振蕩器電路的頻率調諧範圍。圖8 (現有技術)為說明IC0#1如何僅在至多達800MHz的有限頻率調諧範圍內可用(因為在輸入控制電流上限ICTLMAX處，IC0#1的輸出信號的電壓擺動已達到其最大容許電壓擺動)的圖表。注意，在圖8中，表示電壓擺動的虛線已達到最大容許電壓擺動(MAX ALLOWABLE VOLTAGE SWING)值。因此，如果圖1的整個ICO 4的頻率調諧範圍將延伸超過 800MHz，那麼必須提供第二 IC0#1。因此，圖2的電路包括IC0#2。另外，如圖8所說明，振蕩頻率FOSC的變化相對於輸入控制電流ICTL的變化在相當大程度上為非線性的。注意， 表示FOSC與ICTL的關係的實線並非直線，而是彎曲的。在這種類型的ICO的頻率操作的上端處，必須使輸入控制電流ICTL增加相對較大的量，以便使振蕩頻率FOSC增加相對較小的量。需要改進的電路。
發明內容
一種新穎的電流控制振蕩器(ICO)包括新穎的偏壓控制電路及若干個新穎的對稱負載延遲單元。所述新穎的對稱負載延遲單元以環的形式耦合在一起，以形成環形振蕩器。供應到所述偏壓控制電路的振蕩器輸入控制電流(ICTL)控制由所述延遲單元環輸出的振蕩器輸出信號的振蕩頻率(FOSC)。每一延遲單元包括一對新穎的對稱負載電路。每一新穎的對稱負載電路包括電流源連接式電晶體、二極體連接式電晶體及新穎的電平移位電路。所述新穎的電平移位電路可響應於稱為「擺動下限控制信號」(LSLCQ的控制信號而調整所述二極體連接式電晶體的柵極到源極電壓(VGQ。所述延遲單元內的第一及第二開關電晶體導引控制電流從電壓供應節點(VDD節點)流經所述對稱負載中的一者或另一者，接著流經所述開關電晶體中的導電開關電晶體，且接著流經尾電流源電晶體，到達接地節點(GND節點)。所述對稱負載的有效電阻至少部分地由以下各項決定供應到所述電流源連接式電晶體的控制信號PBIAS、 供應到所述尾電流源的控制信號NBIAS，以及供應到所述延遲單元的所述電平移位電路的 LSLCS控制信號。通過使用控制信號PBIAS、NBIAS及LSLCS來控制延遲單元的延遲且因此控制延遲單元環的振蕩頻率，以控制對稱負載的有效電阻。所述新穎的偏壓控制電路產生 PBIAS.NBIAS及LSLCS控制信號，使得延遲單元中的對稱負載的有效電阻改變，從而依據輸入控制電流ICTL而改變環形振蕩器頻率。所述新穎的偏壓控制電路還包括複製品電路(replica circuit)。所述複製品電路包括所述新穎的對稱負載的複製品、開關電晶體的複製品及尾電流源電晶體的複製品， 上述各項耦合在一起，就像這些電路在所述延遲單元中的一者中耦合在一起一樣。當切換延遲單元中的開關電晶體以使得全部尾電流均流經所述對稱負載中的一者時，跨越此複製品電路中的複製品對稱負載而降落的電壓與跨越所述延遲單元中的對稱負載中的一者而降落的電壓相同。在此條件下，所述延遲單元中的所述對稱負載的節點上的電壓為所述延遲單元的輸出信號的電壓的下限(「擺動下限電壓」)。此下限是作為來自延遲單元的輸出的振蕩信號的擺動下限電壓。在反饋控制環路中使用所述新穎偏壓控制電路中的運算放大器來設定所述環路的延遲單元的擺動下限。所述運算放大器將所述複製品對稱負載的節點上的電壓與所要參考電壓(VREF)進行比較。所述運算放大器輸出誤差控制電壓，所述誤差控制電壓被供應到所述複製品電平移位電路，使得所述複製品對稱負載的有效電阻使所述節點上的電壓具有所要參考電壓值VREF。因為偏壓控制電路中的複製品電平移位電路具有與延遲單元中的電平移位電路相同的構造，所以從運算放大器供應控制電壓到延遲單元中的電平移位電路致使延遲單元的輸出信號的擺動下限電壓固定為VREF。設定延遲單元的擺動下限電壓防止延遲單元的振蕩輸出信號的振幅依據增加的振蕩頻率而增加。在第一有利方面中，以此方式固定輸出信號振幅使所述ICO的頻率調諧範圍增加。在第二有利方面中，與包括常規對稱負載的常規ICO相比，固定輸出信號振幅致使所述ICO的輸入控制電流 (ICTL)與輸出信號頻率(FOSC)的關係大體上為線性的。前述內容是概述，且因而必然含有對細節的簡化、一般化及省略；因此，所屬領域的技術人員將了解，所述概述僅為說明性的，且並不意味著以任何方式具有限制性。如僅由所附權利要求書界定的本文中所描述的裝置及/或過程的其它方面、發明性特徵及優點將在本文所陳述的非限制性詳細描述中變得明顯。
圖1 (現有技術)是一種類型的常規鎖相環路(PLL)的簡圖。圖2(現有技術)是圖1的PLL內的電流控制振蕩器(ICO)的簡圖。
圖3(現有技術)是圖2的ICO的更詳細的圖。圖4(現有技術)是更詳細地說明圖3的偏壓控制電路以及延遲單元中的一者的簡圖。圖5及圖6 (現有技術)是說明圖3的延遲單元在延遲單元的開關電晶體的切換循環的第一部分及第二部分期間的操作的圖。圖7(現有技術)是說明來自延遲單元的輸出信號在延遲單元循環時的振蕩的簡化波形圖。圖8(現有技術)是說明圖2的ICO中的延遲單元的輸出信號的電壓擺動如何依據輸入控制電流(ICTL)而增加及ICO的振蕩頻率如何依據ICTL而以非線性方式改變的圖表。圖9是根據一個新穎方面的新穎的電流控制振蕩器(ICO)的一個實例的簡圖。圖10是圖9的新穎ICO的延遲單元中的一者的更詳細的圖。圖11是圖9的新穎ICO的新穎偏壓控制電路的電路圖。圖12是延遲單元的常規對稱負載的簡圖。圖13是說明圖12的常規對稱負載的二極體連接式裝置及電流源連接式裝置兩者的電流與電壓關係(稱為ι-ν曲線)的圖。圖14是說明圖12的常規對稱負載的複合I-V曲線的圖。圖15是圖10的新穎延遲單元中的新穎對稱負載的簡圖。圖16是說明圖15的新穎對稱負載的二極體連接式裝置及電流源連接式裝置兩者的電流與電壓關係(稱為I-V曲線)的圖表。圖17是說明圖15的新穎對稱負載的複合I-V曲線的圖表。圖18是可實現圖15的新穎對稱負載的一種方式的更詳細的圖。圖19是描述常規對稱負載的有效電阻REFF的等式。圖20是說明使用常規對稱負載的常規ICO的輸入控制電流(ICTL)信號與振蕩頻率(FOSC)的關係的圖。圖21是界定圖15及圖18的新穎對稱負載的有效電阻REFF的等式。圖22是說明圖9的新穎的電流控制振蕩器ICO中的輸入控制電流ICTL與振蕩頻率FOSC的關係的圖，所述ICO包括新穎的對稱負載及新穎的偏壓控制電路。圖23是根據一個新穎方面的方法200的簡化流程圖。圖M是根據一個新穎方面的方法300的簡化流程圖。
具體實施例方式圖9是根據一個新穎方面的電流控制振蕩器(IC0)50的一個實例的簡圖。ICO 50 可(例如)用於無線電接收器或無線電發射器的本機振蕩器內的鎖相環路(PLL)。ICO 50 包括一偏壓控制電路51、以環的形式耦合在一起的五個延遲單元級52到56，以及一 VCO緩衝器57。增加在輸入引線58上接收到的輸入控制電流ICTL導致輸出引線59上的輸出信號LO的振蕩頻率(FOSC)的對應增加。與圖3的常規電路不同，輸入控制電流與輸出頻率的關係在相對較寬的頻率調諧範圍內大體上為線性的。圖10是圖9的延遲單元52的更詳細的圖。所有延遲單元52到56具有相同的構造。延遲單元52包括第一對稱負載60、第二對稱負載61、尾電流源電晶體62、第一開關電晶體63、第二開關電晶體64、輸出電容器65、新穎的第一電平移位電路66，及新穎的第二電平移位電路67。每一對稱負載包括一個二極體連接式電晶體及一電流源連接式電晶體。當用於本申請案中時，術語二極體連接式電晶體包括柵極與漏極連接在一起的電晶體及電平移位器連接在柵極與漏極之間的電晶體兩者。所述兩個電晶體在供電電壓(VDD)節點與另一節點之間並聯耦合在一起，使得對稱負載在兩個節點之間提供有效電阻REFF。第一對稱負載60包括二極體連接式電晶體68、電流源連接式電晶體69，及新穎的電平移位電路66。 第二對稱負載包括二極體連接式電晶體70、電流源連接式電晶體71，及新穎的電平移位電路67。通過偏壓NBIAS加偏壓於尾電流源電晶體62，使得尾電流源電晶體62從節點72拉動控制電流ICTL。第一開關電晶體63及第二開關電晶體64經控制以導引控制電流ICTL 從供電電壓VDD節點流經第一對稱負載60、流經第一開關電晶體63且到達節點72，或導引所述控制電流ICTL從供電電壓VDD節點流經第二對稱負載61、流經第二開關電晶體64且到達節點72。當延遲單元切換時，在第二開關電晶體64斷開時，第一開關電晶體63接通， 且接著，在第一開關電晶體63斷開時，第二開關電晶體64接通，依此類推。開關電晶體63 及64的切換由輸入節點73及74上的差分信號(VIP-VIN)來控制。來自延遲單元的輸出信號存在於節點76與75之間、跨越電容器65。輸出信號VOP-VON存在於輸出引線78與 77之間。如在圖4的常規延遲單元中一樣，經由延遲單元52的信號延遲主要由對稱負載60 及61的有效電阻REFF及流經尾電流源電晶體62的控制電流ICTL的量值來控制。為減少經由延遲單元52的信號延遲，偏壓PBIAS隨著控制電流ICTL增加而減小。減小PBIAS增加了電晶體69及71上的柵極到源極電壓(VGS)的量值，進而減小對稱負載60及61的有效電阻，進而減小延遲單元的RC時間常數，且進而減小經由延遲單元的信號傳播延遲。新穎的電平移位電路66包括電平移位電晶體79及電平移位電流源電晶體80。電晶體80為源極跟隨器。類似地，新穎的電平移位電路67包括電平移位電晶體81及電平移位電流源電晶體82。電晶體82為源極跟隨器。下文更詳細地闡釋這兩個電平移位電路66 及67的操作。圖11是圖9的偏壓控制電路51的電路圖。偏壓控制電路51在輸入引線58上接收輸入控制電流ICTL，且在導體83上輸出PBIAS控制信號，在導體84上輸出NBIAS控制信號，且在導體85上輸出新穎的擺動下限控制信號(LSLCS)。電流控制電流源86、N溝道電晶體87及88的電流鏡以及N溝道電晶體89及P溝道電晶體90對應於圖4的常規電路的偏壓控制電路14中所說明的裝置。然而，圖9的新穎的偏壓控制電路51包括複製品電路91。複製品電路91包括延遲單元的對稱負載的複製品92及93、延遲單元的開關電晶體的複製品94、延遲單元的尾電流源電晶體的複製品95，以及延遲單元的電平移位電路的電晶體的複製品96及97。另外，新穎的偏壓控制電路51包括如所說明以操作方式耦合的運算放大器98。在此情況下，運算放大器98為具有N溝道輸入的單級電流鏡射運算放大器。 圖11的新穎的偏壓控制電路51在導體83及84上產生PBIAS及NBIAS控制電壓信號，其產生方式類似於圖4的常規偏壓控制電路14產生PBIAS及NBIAS控制電壓信號的方式。運算放大器98在反饋環路中與複製品電路91連接。複製品電路91的複製品開關電晶體94始終接通，因此來自N溝道電晶體87及95的電流鏡的電流始終被拉動經過複製品對稱負載。這意味著當振蕩器振蕩時，電晶體92及93的漏極處的電壓等於延遲單元52的輸出信號上的較低擺動電壓。此電壓存在於運算放大器98的反相輸入引線上。運算放大器98在其非反相輸入引線上接收參考電壓(VREF)，且將反相輸入引線上的電壓與 VREF進行比較。如果VREF不同於運算放大器98的反相輸入引線上的電壓，那麼運算放大器98經由反饋環路調整經過複製品對稱負載的電流，直到複製品對稱負載處(電晶體92 及93的漏極上)的電壓等於VREF為止。引線85將此電流調整信號作為「擺動下限控制信號」提供給振蕩器的每一延遲單元，包括提供給如圖10中所說明的延遲單元52。圖12是常規對稱負載的簡圖。常規對稱負載包括第一電晶體，其以此處稱為二極體連接式配置的配置來連接；及第二電晶體，其以此處稱為電流源連接式配置的配置來連接。圖13是說明圖12的常規對稱負載的電流源連接式裝置及二極體連接式裝置兩者的電流與電壓關係(稱為ι-ν曲線)的圖。線中的每一者對應於在不同漏極電流量下的電晶體操作。舉例來說，線99描述針對50 μ a的漏極電流的電晶體操作；線100描述針對 100 μ a的漏極電流的電晶體操作；線101描述針對150 μ a的漏極電流的電晶體操作；且線 102描述針對200 μ a的漏極電流的電晶體操作。圖13還包括描述二極體連接式電晶體的操作的線103。當柵極到源極電壓量值增加且達到閾值電壓時，電晶體快速接通，從而導致類似於二極體的I-V曲線的I-V曲線。因為兩個電晶體並聯耦合在一起，所以一個電晶體的源極與漏極之間的電壓等於另一電晶體的源極與漏極之間的電壓。如果ICTL在電流源連接式裝置與二極體連接式裝置之間平分，那麼擺動下限電壓對應於I-V曲線的交叉點。圖 13的圖表中確定四個此類交叉點104、105、106及107。圖14是說明圖13的常規對稱負載的複合I-V曲線的圖。組合給定ICTL的兩個電晶體的I-V曲線，使得圖14中有四條複合曲線108、109、110及111。箭頭112表示跨越對稱負載的電壓降，其中Δ VCTL表示當ICTL改變時控制電壓VCTL的變化。供電電壓(VDD) 減擺動下限電壓所得的差與ICTL的比率被認為是對稱負載的有效電阻的指示。注意，在圖 13及圖14中，跨越對稱負載(在兩個電晶體的源極與漏極之間)的電壓降隨著流經對稱負載的電流量增加而增加。在圖14的水平維度中，舉例來說，交叉點113、114、115及116在不斷減小的電壓下出現。因為延遲單元中的對稱負載的電晶體的源極耦合到供電電壓(VDD) 節點，所以跨越對稱負載的隨對稱負載電流而增加的電壓降導致圖4的節點33及34上的擺動下限電壓因為ICTL的不斷增加的量而減小。當所有ICTL電流均被導引通過兩個對稱負載中的一者，且對稱負載的電晶體的漏極上的電壓已達到其最小值時，此低電壓為擺動下限電壓。對擺動下限電壓在影響延遲單元操作之前可變得多低有實際限制。擺動下限電壓可變得多低決定延遲單元的調諧範圍限制。希望延遲單元具有較寬的調諧範圍。圖15為根據一個新穎方面的新穎對稱負載117的圖。圖15的新穎對稱負載117 並非僅具有一個控制輸入引線及信號(例如，圖12的常規對稱負載)，而是具有兩個控制輸入引線118及119以及兩個控制輸入信號120及121。電平移位電路123調整且控制二極體連接式電晶體的柵極電壓，使得二極體連接式電晶體的柵極到源極電壓量值增加了 VCTL 的變化量(或相當於AVDSAT)，所述變化量是控制電壓VCTL隨著ICTL增加而從其最大設定值減小的量(如圖14的I-V曲線所指示)。圖16是說明圖15的新穎對稱負載117的操作的圖表。現在，針對電流源連接式電晶體的每一 I-V曲線，存在二極體連接式電晶體的不同I-V曲線。增加ICTL有效地使二極體連接式裝置的I-V曲線向左移位。注意，在圖16中，現在存在二極體連接式電晶體的四條I-V曲線124、125、126及127。歸因於電平移位電路的操作，不管控制電流ICTL的增加或減小量如何，跨越新穎對稱負載的電壓降均保持在恆定電壓。恆定電壓降由垂直虛線 128表示。圖17是說明圖15的新穎對稱負載的複合I-V曲線的圖表。圖18是圖15的新穎對稱負載117的更詳細的圖。電平移位電路123包括第一零閾值電壓電晶體(ZVT) 1 及第二電平移位電流源電晶體130。電平移位電路123調整二極體連接式電晶體131的柵極電壓的多少由擺動下限控制信號(LSLCS)控制。圖10的延遲單元的對稱負載60及61以及圖11的控制電路的複製品對稱負載與圖18中所說明的新穎對稱負載具有相同的構造。圖19是界定圖12的現有技術對稱負載的電晶體的有效電阻REFF的等式。有效電阻REFF為輸入控制電流ICTL的函數。VT為對稱負載電晶體中的任一者的反轉閾值電壓。VDSAT為在ICTL的給定值下電流源對稱負載電晶體的飽和電壓。VDSAT加上VT界定在其內負載I-V曲線為對稱(如圖13中所展示)的電壓範圍。對於給定ICTL，複合對稱負載的電流擺動為ICTL，且電壓擺動為VDSAT加上VT。可見，有效電阻REFF並不隨控制電流ICTL的增加而成比例地減小。取而代之，有效電阻REFF與ICTL的平方根的倒數大致成比例。為實現延遲單元的振蕩頻率FOSC的增加，需要逐漸增大的ICTL值來降低有效電阻REFF。另外，電壓擺動隨控制電流ICTL而增加，從而使延遲單元更接近於其調諧範圍限制。圖20是說明如圖19的等式所界定的控制電流ICTL與振蕩頻率FOSC的關係的圖。 描述在現有技術延遲單元中振蕩頻率FOSC依據控制電流ICTL而變的線132因為增加的控制電流ICTL值而變得逐漸平坦。在ICTLMAX處，對應的擺動下限電壓達到其實際限制，從而限制可由延遲單元實現的振蕩頻率F0SC。圖21是描述新穎對稱負載的有效電阻REFF的等式。因為圖15的電平移位電路 123使擺動下限電壓保持恆定，所以電壓擺動針對所有ICTL值保持恆定。因此，由圖19中的VDSAT加VT界定的電壓擺動變量由圖21的等式中的恆定電壓擺動代替。新穎對稱負載的有效電阻REFF因此與ICTL大致成反比。圖22是說明使用新穎對稱負載的電流控制振蕩器ICO中的控制電流ICTL與振蕩頻率FOSC的關係的圖。如圖21中所展示，新穎對稱負載的有效電阻REFF隨控制電流的增加成比例地減小。因此，如線133所展示，振蕩頻率FOSC相對於控制電流ICTL線性地且成比例地增加。線134所展示的電壓擺動保持大體上恆定。圖9的新穎電流控制振蕩器 (ICO) 50的調諧範圍因此不受電壓擺動限制。在一個實例中1)在超過百分之三百的FOSC 範圍內，擺動下限電壓改變不超過百分之五，且2)在超過百分之三百的FOSC範圍內，FOSC 由于振蕩頻率與頻率控制輸入信號(ICTL)的完全線性的關係而變化不超過百分之十。圖23是根據一個新穎方面的方法200的簡化流程圖。在方法200中，控制對稱負載的二極體連接式電晶體的柵極到源極電壓(步驟201)，使得所述對稱負載的節點上的振蕩信號的擺動限制電壓經控制而具有大體上恆定的值。在方法200的一個實例中，所述擺動限制電壓為存在於圖10的節點75上的振蕩信號的擺動下限電壓。
圖M是根據一個新穎方面的方法300的簡化流程圖。在方法300中，控制對稱負載的二極體連接式電晶體的柵極到源極電壓(步驟301)，使得所述對稱負載的節點上的振蕩信號的振蕩頻率(FOSC)相對于振蕩器輸入頻率控制信號具有大體上線性的關係。在方法300的一個實例中，振蕩信號存在於圖10的節點75上，而振蕩器頻率控制信號為存在於圖9的ICO 50的輸入引線58上的輸入信號ICTL。ICTL與FOSC之間的大體上線性的關係說明於圖22中。本文中所描述的技術可通過各種手段來實施。舉例來說，上文所揭示的用於控制對稱負載的二極體連接式電晶體的柵極電壓的控制技術可實施於硬體、固件、軟體或其組合中。對於硬體實施方案，用以執行所述技術的處理單元可實施於一個或一個以上專用電路、專用集成電路(ASIC)、數位訊號處理器(DSP)、數位訊號處理裝置(DSPD)、可編程邏輯裝置(PLD)、現場可編程門陣列(FPGA)、處理器、控制器、微控制器、微處理器、電子裝置、經設計以執行本文所描述的功能的其它電子單元、計算機或其組合內。對於固件及/或軟體實施方案，可用執行本文中所描述的功能的代碼(例如，程序、例程、規程、模塊、函數、指令等)來實施所述技術。一般來說，有形地包含固件及/或軟體代碼的任何計算機/處理器可讀媒體均可用來實施本文中所描述的技術。舉例來說，固件及/或軟體代碼可存儲在存儲器中且可由處理器執行。存儲器可實施於處理器內，或可在處理器外部。固件及/或軟體代碼還可存儲在計算機/處理器可讀媒體中，計算機/處理器可讀媒體例如是隨機存取存儲器(RAM)、只讀存儲器(ROM)、非易失性隨機存取存儲器(NVRAM)、可編程只讀存儲器(PROM)、電可擦除I3ROM(EEPROM)、快閃記憶體、軟盤、壓縮光碟(⑶)、數字多功能光碟 (DVD)、磁性或光學數據存儲裝置等。代碼可由一個或一個以上計算機/處理器執行，且可致使所述計算機/處理器實施本文中所描述的功能性的特定方面。儘管上文出於指導的目的描述了某些具體實施例，但本專利文件的教示具有一般適用性，且不限於上文所描述的具體實施例。舉例來說，受圖11的控制電路控制的圖10的延遲單元具有作為延遲單元的一般效用，且可用於除振蕩器以外的應用。並且，除圖10及圖11中所說明的具體實施例以外的控制且調整對稱負載的二極體連接式電晶體的柵極到源極電壓的各種方式是可能的。舉例來說，可設定ZVT(零閾值電壓)電晶體的大小，使得當控制電流ICTL改變時，ZVT電晶體的柵極到源極電壓與負載P溝道電晶體改變相同的量。除上文在圖10及圖18中所說明的具體電路以外的實施可控電平移位裝置的方式是可能的。上文陳述圖10及圖18的特定電平移位電路作為合適電路的一個實例。因此，可在不脫離下文陳述的所附權利要求書的範圍的情況下實踐所描述的具體實施例的各種特徵的各種修改、適應及組合。
權利要求
1.一種振蕩器，其包含延遲單元，其包含第一對稱負載，其包含電流源連接式電晶體、二極體連接式電晶體及電平移位電路，其中所述電流源連接式電晶體的漏極耦合到所述二極體連接式電晶體的漏極；以及控制電路，其控制所述電平移位電路，使得所述電平移位電路調整所述二極體連接式電晶體的柵極電壓，其中所述柵極電壓的所述調整致使所述延遲單元的輸出信號的擺動下限在所述振蕩器的振蕩頻率改變時大體上恆定。
2.根據權利要求1所述的振蕩器，其中在超過百分之三百的振蕩頻率範圍內，所述擺動下限改變不超過百分之五。
3.根據權利要求1所述的振蕩器，其中所述控制電路接收頻率控制輸入信號，其中所述頻率控制輸入信號的變化相對於所述振蕩器的所述振蕩頻率的對應變化具有大體上線性的關係，且其中在超過百分之三百的振蕩頻率範圍內，所述振蕩頻率由于振蕩頻率與頻率控制輸入信號的完全線性的關係而改變不超過百分之十。
4.根據權利要求1所述的振蕩器，其中所述延遲單元進一步包含第二對稱負載，所述第二對稱負載包括電流源連接式電晶體、二極體連接式電晶體及電平移位電路，其中所述第二對稱負載的所述電流源連接式電晶體的漏極耦合到所述第二對稱負載的所述二極體連接式電晶體的漏極，且其中所述控制電路控制所述第二對稱負載的所述電平移位電路。
5.根據權利要求4所述的振蕩器，其中所述延遲單元進一步包含尾電流源電晶體，其中所述控制電路將第一偏壓信號供應到所述第一對稱負載的所述電流源連接式電晶體的柵極上，且供應到所述第二對稱負載的所述電流源連接式電晶體的柵極上，且其中所述控制電路將第二偏壓信號供應到所述尾電流源電晶體的柵極上。
6.根據權利要求5所述的振蕩器，其中所述延遲單元進一步包含第一開關電晶體及第二開關電晶體，所述第一開關電晶體具有耦合到所述第一對稱負載的漏極，且具有耦合到所述尾電流源電晶體的源極，所述第二開關電晶體具有耦合到所述第二對稱負載的漏極， 且具有耦合到所述尾電流源電晶體的源極，其中所述第一開關電晶體的柵極是所述延遲單元的第一輸入節點，且所述第一開關電晶體的所述漏極是所述延遲單元的第一輸出節點， 且其中所述第二開關電晶體的柵極是所述延遲單元的第二輸入節點，且所述第二開關電晶體的所述漏極是所述延遲單元的第二輸出節點。
7.根據權利要求1所述的振蕩器，其中所述電平移位電路包含第一電晶體，其具有柵極、源極及漏極，其中所述第一電晶體的所述柵極耦合到所述電流源連接式電晶體的所述漏極，且耦合到所述二極體連接式電晶體的所述漏極，其中所述第一電晶體的所述漏極耦合到供電電壓節點，且其中所述第一電晶體的所述源極耦合到所述二極體連接式電晶體的柵極。
8.根據權利要求7所述的振蕩器，其中所述第一電晶體具有大致零伏的閾值電壓。
9.根據權利要求7所述的振蕩器，其中所述電平移位電路進一步包含第二電晶體，其具有柵極、源極及漏極，其中所述第二電晶體的所述漏極耦合到所述電平移位電路的所述第一電晶體的所述源極，其中所述電平移位電路的所述第二電晶體的所述源極耦合到接地節點，且其中所述第二電晶體的所述柵極經耦合以接收來自所述控制電路的擺動下限控制信號(LSLCS)。
10.根據權利要求1所述的振蕩器，其中所述控制電路包含複製品對稱負載，其中所述複製品對稱負載包括電流源連接式電晶體、二極體連接式電晶體及電平移位電路，其中所述複製品對稱負載的所述電流源連接式電晶體的漏極耦合到所述複製品對稱負載的所述二極體連接式電晶體的漏極；以及反饋控制電路，其具有第一輸入節點、第二輸入節點及輸出節點，其中所述第一輸入節點耦合到所述複製品對稱負載的所述電流源連接式電晶體的所述漏極，且耦合到所述複製品對稱負載的所述二極體連接式電晶體的所述漏極，且其中所述輸出節點耦合到所述複製品對稱負載的所述電平移位電路，且耦合到所述延遲單元的所述第一對稱負載的所述電平移位電路。
11.根據權利要求10所述的振蕩器，其中所述反饋控制電路為差分放大器，且其中所述反饋控制電路的所述第二輸入節點經耦合以接收參考電壓。
12.根據權利要求1所述的振蕩器，其中所述延遲單元是多個大體上相同的延遲單元中的一者，且其中所述多個大體上相同的延遲單元中的所述延遲單元耦合在一起成為環。
13.—種對稱負載電路，其包含供電電壓節點；電流源連接式電晶體，其具有柵極、源極及漏極，其中所述電流源連接式電晶體的所述源極耦合到所述供電電壓節點；二極體連接式電晶體，其具有柵極、耦合到所述電流源連接式電晶體的所述源極的源極及耦合到所述電流源連接式電晶體的所述漏極的漏極；以及電平移位電路，其調整所述二極體連接式電晶體的柵極到源極電壓(VGS)。
14.根據權利要求13所述的對稱負載電路，其中所述電平移位電路包括電晶體，所述電晶體具有柵極、源極及漏極，其中所述電平移位電路的所述電晶體的所述柵極耦合到所述電流源連接式電晶體的所述漏極，且耦合到所述二極體連接式電晶體的所述漏極，且其中所述電平移位電路的所述電晶體的所述源極耦合到所述二極體連接式電晶體的所述柵極。
15.根據權利要求13所述的對稱負載電路，其中所述對稱負載電路為具有多個級的振蕩器的一部分，且其中耦合到所述二極體連接式電晶體的所述漏極且耦合到所述電流源連接式電晶體的所述漏極的節點是所述級中的一者的輸出節點。
16.根據權利要求13所述的對稱負載電路，其中所述對稱負載電路在所述供電電壓節點與所述電流源連接式電晶體的所述漏極之間具有有效電阻，且其中所述電流源連接式電晶體的所述柵極上的控制信號經改變以改變所述有效電阻。
17.一種振蕩器，其包含對稱負載的電流源連接式電晶體；所述對稱負載的二極體連接式電晶體，其中所述電流源連接式電晶體的漏極耦合到所述二極體連接式電晶體的漏極；以及用於調整所述二極體連接式電晶體的柵極電壓的裝置，使得當所述振蕩器的振蕩頻率改變時，所述振蕩器的振蕩信號的擺動下限保持大體上恆定。
18.根據權利要求17所述的振蕩器，其中所述裝置除了調整所述二極體連接式電晶體的所述柵極電壓之外，還用於輸出第一控制信號及第二控制信號，其中所述第一控制信號供應到所述對稱負載的所述電流源連接式電晶體的柵極，且其中所述第二控制信號供應到尾電流源電晶體，其中所述對稱負載及所述尾電流源電晶體是所述振蕩器的延遲單元的部分。
19.根據權利要求17所述的振蕩器，其中所述裝置包括電晶體，所述電晶體具有耦合到所述電流源連接式電晶體的所述漏極且耦合到所述二極體連接式電晶體的所述漏極的柵極，且還具有耦合到所述對稱負載的所述二極體連接式電晶體的柵極的源極。
20.根據權利要求17所述的振蕩器，其中所述裝置是所述對稱負載的一部分。
21.根據權利要求17所述的振蕩器，其中所述裝置包括並非所述對稱負載的一部分的反饋控制環路。
22.一種方法，其包含(a)控制第一對稱負載的二極體連接式電晶體的柵極到源極電壓，使得所述第一對稱負載的節點上的振蕩信號的擺動限制電壓經控制而具有大體上恆定的值，其中所述第一對稱負載包括電流源連接式電晶體，其中所述二極體連接式電晶體的源極耦合到所述電流源連接式電晶體的源極，且其中所述二極體連接式電晶體的漏極耦合到所述電流源連接式電晶體的漏極。
23.根據權利要求22所述的方法，其中在所述振蕩信號的超過百分之三百的振蕩頻率範圍內，所述擺動限制電壓改變不超過百分之五。
24.根據權利要求22所述的方法，其進一步包含(b)使用反饋控制環路產生控制信號；以及(c)將所述控制信號供應到電平移位電路，使得所述電平移位電路在(a)中控制所述柵極到源極電壓。
25.根據權利要求22所述的方法，其中所述第一對稱負載、第二對稱負載、第一開關電晶體、第二開關電晶體及尾電流源電晶體是延遲單元的部分，其中所述第一開關電晶體的漏極耦合到所述第一對稱負載，其中所述第一開關電晶體的源極耦合到所述尾電流源電晶體，其中所述第二開關電晶體的漏極耦合到所述第二對稱負載，且其中所述第二開關電晶體的源極耦合到所述尾電流源電晶體。
26.根據權利要求25所述的方法，其進一步包含(b)控制所述第二對稱負載的二極體連接式電晶體的柵極到源極電壓，使得所述第二對稱負載的節點上的振蕩信號的擺動限制電壓經控制而具有大體上恆定的值。
27.一種方法，其包含將頻率控制輸入信號接收到振蕩器上，其中所述頻率控制輸入信號的變化引起所述振蕩器中的振蕩信號的振蕩頻率上的對應變化，其中所述振蕩信號存在於所述振蕩器中的延遲單元的對稱負載的節點上；以及控制所述對稱負載的二極體連接式電晶體的柵極到源極電壓，使得在超過百分之三百的振蕩頻率範圍內，所述振蕩信號的所述振蕩頻率由于振蕩頻率與頻率控制輸入信號的完全線性的關係而改變不超過百分之十。
全文摘要
一種振蕩器包括控制電路及對稱負載延遲單元環。每一延遲單元包括兩個新穎的對稱負載。每一負載包括一電平移位電路及一二極體連接式電晶體，所述二極體連接式電晶體與電流源連接式電晶體並聯耦合。所述控制電路將振蕩器輸入信號轉換成偏壓控制信號，所述偏壓控制信號又控制所述對稱負載的有效電阻，使得經由所述延遲單元的延遲依據所述輸入信號而變。所述控制電路在控制環路中使用對稱負載複製品來控制所述延遲單元的所述電平移位電路，使得振蕩延遲單元輸出信號具有恆定幅值。在第一有利方面中，由於所述恆定幅值的緣故，所述振蕩器可在較寬的頻率範圍內操作。在第二有利方面中，所述振蕩器輸入信號與輸出信號振蕩頻率具有大體上線性的關係。
文檔編號H03K3/03GK102326332SQ201080008726
公開日2012年1月18日 申請日期2010年2月23日 優先權日2009年2月23日
發明者傑弗裡·M·欣裡希斯 申請人:高通股份有限公司