存儲器設備、存儲器系統及其操作方法與流程
2023-11-30 13:04:31 2
本申請要求2015年8月25日向韓國知識產權局提交的第10-2015-0119816號韓國專利申請的權益，其公開通過引用整體併入本文。
技術領域
實施例涉及存儲器設備，更具體地，涉及包括三維(3D)存儲器陣列的存儲器設備、存儲器系統、操作存儲器設備的方法和操作存儲器系統的方法。
背景技術：
存儲器設備用於存儲數據，並且被分類為易失性存儲器設備和非易失性存儲器設備。作為非易失性存儲器設備的示例，快閃記憶體設備可以被用在可攜式電話、數位相機、個人數字助理(PDA)、移動計算機設備、固定計算機設備和其他設備中。
技術實現要素：
一些實施例包括一種存儲器設備，包括：存儲器單元陣列，包括多個NAND串，每個NAND串包括被垂直堆疊在襯底上的分別連接到多個字線的多個存儲器單元；以及控制邏輯，被配置為生成用於所述NAND串中的第一NAND串的存儲器單元的預編程控制信號，以使得在擦除第一NAND串的存儲器單元之前，施加到耦合到第一NAND串的相應存儲器單元的字線的預編程電壓基於相應存儲器單元的操作特性而變化。
一些實施例包括一種存儲器系統，包括：存儲器設備，包括存儲器單元陣列，存儲器單元陣列包括多個串，每個串包括分別連接到多個字線的多個存儲器單元；以及存儲器控制器，被配置為基於第一串的存儲器單元的操作特性，控制存儲器設備在擦除第一串的存儲器單元之前預編程第一串的存儲器單元。
一些實施例包括一種操作存儲器設備的方法，該存儲器設備包括多個串，每個串包括分別連接到多個字線的多個存儲器單元，該方法包括：通過分別施加預編程電壓到所述多個字線中的至少一些字線來預編程分別連接到所述至少一些字線的存儲器單元，所述預編程電壓基於耦合到所述至少一些字線的存儲器單元的操作特性而變化；以及對所述多個存儲器單元執行擦除操作。
一些實施例包括一種存儲器設備，包括：多個存儲器單元，至少一個存儲器單元基於操作特性具有不同於其他存儲器單元的結構；多個字線，每個字線耦合到所述多個存儲器單元中的相應存儲器單元；以及控制器，被配置為基於存儲器單元的操作特性，將預編程電壓施加到字線。
附圖說明
根據以下結合附圖的詳細描述，實施例將更加容易理解，在附圖中：
圖1是示意性地示出根據實施例的存儲器系統的框圖；
圖2是示出通過重複的擦除操作所獲得的存儲器單元分布改變的圖；
圖3是示出通過順序執行預編程操作和擦除操作所獲得的存儲器單元分布的圖；
圖4是詳細示出圖1中所示的存儲器設備的示例的框圖；
圖5是示出作為圖4中所示的多個塊之一的第一塊的等效電路的示例的電路圖；
圖6是示出作為圖4中所示的多個塊之一的第一塊的示例的立體圖；
圖7A示出了與圖6的第一存儲器單元相對應的第一溝道孔的橫截表面；
圖7B示出了與圖6的第八存儲器單元相對應的第二溝道孔的橫截表面；
圖8是示出基於字線的電平的編程分布寬度的增加量的圖；
圖9是示出根據一些實施例的操作存儲器設備的方法的流程圖；
圖10是示出根據一些實施例的存儲器設備的預編程操作方法的流程圖；
圖11A和圖11B分別是當執行根據一些實施例的預編程操作和擦除操作時被施加到底部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖；
圖12示出了根據一些實施例的分別施加到連接到NAND串的多個字線的預編程電壓；
圖13A和圖13B分別是示出當執行根據一些實施例的預編程操作和擦除操作時被施加到下部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖；
圖14A和圖14B分別是示出當執行根據一些實施例的預編程操作和擦除操作時被施加到下部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖；
圖15是示出根據一些實施例的存儲器設備的預編程操作方法的流程圖；
圖16A和圖16B分別是示出當執行根據一些實施例的預編程操作和擦除操作時被施加到下部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖；
圖17示出了根據一些實施例的分別施加到連接到NAND串的多個字線的預編程電壓；
圖18示出了根據一些實施例的分別施加到連接到NAND串的多個字線的預編程電壓；
圖19A和圖19B分別是示出當執行根據一些實施例的預編程操作和擦除操作時被施加到下部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖；
圖20A和圖20B是示出根據一些實施例的存儲器設備的預編程操作方法的流程圖；
圖21A和圖21B分別是示出當執行根據一些實施例的預編程操作和擦除操作時被施加到下部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖；
圖22是示出根據一些實施例的操作存儲器設備的方法的流程圖；
圖23A到圖23D分別是示出當執行根據一些實施例的預編程操作、擦除操作和軟編程操作時被施加到下部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖；
圖24是示出圖4的存儲器單元陣列的示例的電路圖；
圖25是示出圖4的存儲器單元陣列的另一示例的電路圖；
圖26是示意性地示出根據實施例的存儲器系統的框圖；
圖27是示出根據一些實施例的存儲器控制器和存儲器設備的操作的流程圖；
圖28是示出根據一些實施例的存儲器控制器和存儲器設備的操作的流程圖；
圖29是示出在存儲卡系統中使用的根據一些實施例的存儲器設備的示例的框圖；以及
圖30是示出在固態盤(SSD)系統中使用的根據一些實施例的存儲器設備的示例的框圖。
具體實施方式
下文中，將參照附圖詳細描述實施例。提供實施例以使得本公開將是徹底和完整的，並且向本領域普通技術人員充分傳達本構思。由於實施例可以具有不同的修改實施例，因此具體實施例在附圖中示出並且在詳細說明中作為示例進行描述。然而，這並不將實施例限制為具體實施例，並且應理解的是，實施例包括思想和技術範圍內的所有修改、等同和替換。相同的附圖標記始終指代相同的元件。在附圖中，為了便於描述和清楚，每個結構的維度和大小被誇大、減少或示意性地示出。
本申請中用於描述具體實施例的術語並不旨在限制所有實施例。在以下說明中，技術術語被用來解釋特定實施例，而且可以限制或可以不限制其它實施例。單數形式的術語可以包括複數形式，除非給出相反指示。「包含」或「包括」的含義指定屬性、區域、固定數、步驟、過程、元件和/或組件，但是不排除其他屬性、區域、固定數、步驟、過程、元件和/或組件。
像第一和第二的術語可以被用於描述各種元件，但是元件不應受術語的限制。術語可以僅被用於將元件與另一元件區分開。例如，第一元件可以被稱為第二元件，並且類似地，第二元件可以稱為第一元件。
如本文所使用的，術語「和/或」包括一個或多個關聯的列出項的的任意組合和所有組合。當諸如「中的至少一個」出現在元件的列表之後時，它修飾元件的整個列表，而不是修飾該列表的各個元件。
除非另外定義，否則文本使用的所有術語(包括技術術語和科學術語)具有與本發明所屬領域的普通技術人員通常理解的含義相同的含義。還將理解，術語，如通常使用的詞典中定義的那些術語，應該被解釋為所具有的含義與它們在相關領域的上下文中的含義一致，而不應理想化地或過分形式化地對其進行解釋，除非此處明確地如此定義。
如本文所使用的，術語「基本相同」或「基本相似」表示相對於特定特徵相同或相似的關係，但是也可以包括不脫離特定特徵的性質的變化。例如，值的維度、位置、量值等可以基本相同，但仍包括製造工藝、機械容差內的變化等。
圖1是示意性地示出根據實施例的存儲器系統10的框圖。參照圖1，存儲器系統10可以包括存儲器設備100和存儲器控制器200，而且存儲器設備100可以包括存儲器單元陣列110和控制邏輯120。
存儲器控制器200可以被配置為響應於來自主機的讀/寫請求，控制存儲器設備100讀取存儲在存儲器設備100中的數據或者將數據寫入存儲器設備100。詳細地，存儲器控制器200可以被配置為向存儲器設備100提供地址ADDR、命令CMD和控制信號CTRL以控制對存儲器設備100執行的編程(或寫)操作、讀操作和擦除操作。而且，用於編程操作的數據DATA和讀數據DATA可以在存儲器控制器200和存儲器設備100之間發送或接收。
雖然未示出，但是存儲器控制器200可以包括隨機存取存儲器(RAM)、處理單元、主機接口和存儲器接口。RAM可以被用作處理單元的工作存儲器，而且處理單元可以控制存儲器控制器200的操作。主機接口可以包括用於主機和存儲器控制器200之間的數據交換的協議。例如，存儲器控制器200可以被配置為通過諸如通用串行總線(USB)、多媒體卡(MMC)、快速PCI(PCI-E)、高級技術附件(ATA)、串行ATA、並行ATA、小型計算機小型接口(SCSI)、增強型小型磁碟接口(ESDI)、集成驅動電子設備(IDE)等的各種接口協議中的至少一個與外部設備(HOST)進行通信。
存儲器單元陣列110可以包括多個存儲器單元，並且例如，存儲器單元可以是快閃記憶體單元。下文中，存儲器單元是NAND快閃記憶體單元的情況將被描述為一些實施例的示例。然而，其他實施例不限於此。在其他實施例中，存儲器單元可以是電阻式存儲器單元，諸如電阻RAM(RRAMs)、相變RAM(PRAM)、磁RAM(MRAM)等。
存儲器單元陣列110可以包括多個NAND串，並且每個NAND串可以包括分別連接到垂直堆疊在襯底上的多個字線的多個存儲器單元。如上所述，在實施例中，存儲器單元陣列110可以是3D存儲器陣列。3D存儲器陣列被單片地形成在存儲器單元的陣列的一個或多個物理級(level)中，具有布置在矽襯底之上的有源區域以及與這些存儲器單元的操作相關聯的電路，這樣的相關聯的電路在這樣的襯底之上或之內。術語「單片」指的是，陣列的每一級的層(layer)被直接沉積在陣列的每個下面的級的層中。
在實施例中，3D存儲器陣列包括垂直NAND串，其被垂直定向以使得至少一個存儲器單元位於另一存儲器單元上方。至少一個存儲器單元可以包括電荷捕獲層。通過引用併入本文的以下專利文獻描述了適合於三維存儲器陣列的配置，其中，三維存儲器陣列被配置為多個級，在這些級之間共享字線和/或位線：第7679133號、第8553466號、第8654587號、第8559235號美國專利和第2011/0233648號美國專利申請。此外，第2012/0051138號和第2011/0204420號美國專利申請通過引用併入本文。然而，在其他實施例中，三維存儲器陣列可以具有不同的配置。
控制邏輯120可以被配置為控制包括在存儲器設備100中的元件在對存儲器單元執行擦除操作之前，對多個存儲器單元中的至少一些執行預編程操作。在本說明書中，為了執行預編程操作，控制邏輯120可以被配置為基於襯底和多個字線中的每一個之間的距離，生成用於單獨控制對至少一些存儲器單元的預編程操作的預編程控制信號。
詳細地，控制邏輯120可以被配置為生成用於控制電壓(下文中被稱為預編程電壓)的預編程控制信號，該電壓在預編程操作被執行的同時被供應給每個字線。因此，控制邏輯120可以被配置為執行控制以使得在預編程操作被執行的同時不同的預編程電壓被分別施加到字線。在一些實施例中，控制邏輯120可以被配置為執行控制以使得分別施加到字線的電壓的施加持續時間和/或電平是不同的。
在這裡，預編程操作表示在執行擦除操作之前，通過將預編程電壓施加到存儲器單元來將存儲器單元的閾值電壓移位(shift)到比擦除狀態閾值電壓的電壓電平高的任意電壓電平的操作，以用於防止存儲器單元由於重複的擦除操作被過擦除(或深擦除)。在這種情況下，預編程電壓可以等於或低於用於正常編程操作的編程電壓。下文中，將參照圖2和圖3描述預編程操作。
圖2是示出通過重複的擦除操作所獲得的存儲器單元分布改變的圖。參照圖2，附圖標記「21」對應於基於閾值電壓的初始存儲器單元分布，橫軸表示閾值電壓「Vth」，並且縱軸表示存儲器單元的數目。例如，當存儲器單元是通過兩個比特編程的多級單元時，存儲器單元可以處於擦除狀態E、第一編程狀態P1、第二編程狀態P2和第三編程狀態P3中的一個。
附圖標記「22」對應於通過重複的擦除操作經過改變而獲得的存儲器單元分布，橫軸表示閾值電壓「Vth」，並且縱軸表示存儲器單元的數目。當在執行擦除操作之前不對存儲器單元執行預編程操作的情況下重複地執行擦除操作時，會對處於擦除狀態E的存儲器單元施加高電壓的擦除電壓。因此，如虛線所示，發生了過擦除，其中，一些存儲器單元的閾值電壓變得低於初始擦除狀態E。
阱(trap)可以由於過擦除而在柵絕緣層中產生，並且由於這個原因，相應存儲器單元劣化。另外，存儲在電荷捕獲層中的電子可以在擦除操作中移動到襯底，並且襯底的空穴可以移動到電荷捕獲層。在這種情況下，空穴會由於過擦除而過度累積在電荷捕獲層中，並且由於這個原因，相鄰單元的保持(retention)特性劣化。
圖3是示出通過順序執行預編程操作和擦除操作所獲得的存儲器單元分布的圖。參照圖3，附圖標記「31」對應於基於閾值電壓的初始存儲器單元分布，附圖標記「32」對應於當預編程操作被執行時的存儲器單元分布，並且附圖標記「33」對應於當擦除操作被執行時的存儲器單元分布。
為了防止存儲器單元被過擦除，可以在執行擦除之前，通過將弱編程電壓(即，預編程電壓)施加到存儲器單元來執行增加存儲器單元的閾值電壓的預編程操作操作。例如，處於擦除狀態E的存儲器單元可以通過預編程操作達到第一編程狀態P1。換句話說，由附圖標記「31」指示的處於擦除狀態E的存儲器單元可以達到第一編程狀態P1，如附圖標記「32」中的虛線所示。
隨後，不同於圖2的附圖標記「22」，通過對已經執行了預編程操作的存儲器單元執行擦除操作，對應於附圖標記「33」的存儲器單元可以達到擦除狀態E，這基本上類似於由附圖標記「31」指示的初始存儲器單元分布，而沒有被過擦除。因此，如附圖標記「32」中的虛線所示的預編程存儲器單元可以處於如附圖標記「33」中的虛線所示的擦除狀態E。
圖4是詳細示出圖1中所示的存儲器設備100的示例的框圖。參照圖4，存儲器設備100可以包括存儲器單元陣列110、控制邏輯120、電壓發生器130、行解碼器140和頁緩衝器150。儘管未示出，但是存儲器設備100還可以包括數據輸入/輸出(I/O)電路、輸入/輸出(I/O)接口和/或其它電路。
存儲器單元陣列110可以包括多個存儲器單元，並且可以連接到多個字線WL、多個串選擇線SSL、多個接地選擇線GSL和多個位線BL。詳細地，存儲器單元陣列110可以通過字線WL、串選擇線SSL和接地選擇線GSL連接到行解碼器140，並且可以通過位線BL連接到頁緩衝器150。
存儲器單元陣列110可以包括多個塊BLK1到BLKz，並且每個塊BLK1到BLKz可以具有三維(3D)結構(或垂直結構)。詳細地，每個塊BLK1到BLKz可以包括沿第一方向到第三方向延伸的多個結構。例如，每個塊BLK1到BLKz可以包括沿第一方向和第二方向的陣列中的多個NAND串，其中，每個NAND串沿第三方向延伸。在這種情況下，NAND串可以被提供為沿第一方向和第二方向彼此間隔開一定距離。塊BLK1到BLKz可以由行解碼器140選擇。例如，行解碼器140可以從塊BLK1到BLKz當中選擇與塊地址相對應的塊。
存儲器單元陣列110可以包含包括多個單級單元的單級單元塊、包括多個多級單元的多級單元塊、和包括多個三級單元的三級單元塊中的至少一個。換句話說，包括在存儲器單元陣列110中的一些塊可以是單級單元塊，而且其它塊可以是多電平單元塊或三級單元塊。在其他實施例中，可以包括其它類型的單元塊。
控制邏輯120可以被配置為基於從存儲器控制器200接收的命令CMD、地址ADDR和控制信號CTRL，將數據寫入存儲器單元陣列110或者從存儲器單元陣列110讀取數據。因此，控制邏輯120可以被配置為整體控制存儲器設備100的各種操作。
從控制邏輯120輸出的各種控制信號可以被供應給電壓發生器130、行解碼器140和頁緩衝器150。例如，控制邏輯120可以被配置為將電壓控制信號CTRL_vol供應給電壓發生器130，將行地址X-ADDR供應給行解碼器140，並且將列地址Y-ADDR供應給頁緩衝器150。然而，其他實施例不限於此。在其它實施例中，控制邏輯120可以被配置為還將其他控制信號和/或不同的控制信號供應給電壓發生器130、行解碼器140和頁緩衝器150。
在本實施例中，控制邏輯120可以包括預編程控制器121和擦除控制器123。預編程控制器121可以被配置為生成預編程控制信號，以致使對要被執行擦除操作的一些存儲器單元執行預編程操作。擦除控制器123可以被配置為生成擦除控制信號，以致使在預編程操作被執行之後對存儲器單元執行擦除操作。然而，控制邏輯120的配置不限於此。在一些實施例中，預編程控制器121和擦除控制器123可以被實現為一個功能塊。
在一些實施例中，控制邏輯120可以被配置為從存儲器控制器200順序地接收預編程命令和擦除命令，並且因此，預編程控制器121可以被配置為生成預編程控制信號，然後擦除控制器123可以被配置為生成擦除控制信號。在一些實施例中，控制邏輯120可以被配置為從存儲器控制器200接收擦除命令，並且因此，預編程控制器121可以被配置為首先生成預編程控制信號，然後擦除控制器123可以被配置為生成擦除控制信號。
預編程控制器121可以被配置為生成預編程控制信號，以致使在對存儲器單元陣列110執行擦除操作之前執行預編程操作，並且根據所生成的預編程控制信號來控制電壓發生器130、行解碼器140和頁緩衝器150。在本實施例中，預編程控制器121可以被配置為基於襯底和字線之間的各距離來單獨確定分別供應給字線的預編程電壓，並且根據所確定的預編程電壓來生成預編程控制信號。因此，分別供應給兩個相鄰字線的預編程電壓可以不同。此外，預編程控制器121可以被配置為確定多個選擇電壓，所述多個選擇電壓在預編程操作被執行時被分別供應給串選擇線和接地選擇線，並且預編程控制器121還可以根據所確定的選擇電壓生成預編程控制信號。
在一些實施例中，預編程控制信號可以包括具有激活時間的行地址X-ADDR，所述激活時間在字線當中可以是不同的。預編程控制器121可以被配置為基於從存儲器控制器200接收的地址ADDR以及襯底和各字線之間的距離來生成行地址X-ADDR，並且可以被配置為將生成的行地址X-ADDR供應給行解碼器140。詳細操作將在下面參照圖15到圖18進行描述。
在一些實施例中，預編程控制信號可以包括具有電壓電平的電壓控制信號CTRL_vol，所述電壓電平在字線之間可以不同。預編程控制器121可以被配置為基於襯底和每個字線之間的距離來生成電壓控制信號CTRL_vol，並且可以被配置為將生成的電壓控制信號CTRL_vol供應給電壓發生器130。詳細操作將在下面參照圖10到圖14進行描述。
在一些實施例中，預編程控制器121可以被配置為生成預編程控制信號，以致使對要被擦除的所有存儲器單元執行預編程操作。在一些實施例中，預編程控制器121可以被配置為生成預編程控制信號，以致使對要被擦除的存儲器單元中的一些執行預編程操作。
在一些實施例中，預編程控制器121可以被配置為基於預編程命令和預編程地址來生成預編程控制信號。在一些實施例中，預編程控制器121可以被配置為生成預編程控制信號以致使對與預編程地址相對應的存儲器單元執行預編程操作。
在一些實施例中，預編程控制器121可以被配置為基於擦除命令和擦除地址來生成預編程控制信號。在一些實施例中，預編程控制器121可以被配置為生成預編程控制信號，以致使僅對與擦除地址相對應的存儲器單元中的一些執行預編程操作。在一些實施例中，預編程控制器121可以被配置為生成預編程控制信號，以致使對與擦除地址相對應的所有存儲器單元執行預編程操作。
當完成預編程操作時，擦除控制器123可以被配置為生成擦除控制信號，以致使對存儲器單元陣列110執行擦除操作，並且可以被配置為根據所生成的擦除控制信號控制電壓發生器130、行解碼器140和頁緩衝器150。在本實施例中，擦除控制器123可以被配置為確定供應給每個字線的字線擦除電壓和供應給襯底的襯底擦除電壓，並且可以被配置為根據所確定的字線擦除電壓和襯底擦除電壓來生成擦除控制信號。另外，擦除控制器123可以被配置為確定多個選擇電壓，所述多個選擇電壓在擦除操作被執行時被分別供應給串選擇線和接地選擇線，而且擦除控制器123還可以被配置為根據所確定的選擇電壓生成擦除控制信號。
電壓發生器130可以被配置為基於電壓控制信號CTRL_vol，生成用於對存儲器單元陣列110執行編程操作、讀操作和擦除操作的各種電壓。詳細地，電壓發生器130可以被配置為生成字線電壓，例如，編程電壓(或寫電壓)、預編程電壓、讀電壓、編程禁止電壓、讀禁止電壓、擦除驗證電壓、編程驗證電壓等。另外，電壓發生器130還可以被配置為基於電壓控制信號CTRL_vol生成串選擇線電壓和接地選擇線電壓。另外，電壓發生器130還可以被配置為生成將被供應給存儲器單元陣列110的擦除電壓。
在本實施例中，電壓發生器130可以被配置為基於電壓控制信號CTRL_vol生成具有不同電壓電平的多個電壓。電壓發生器130可以被配置為將生成的電壓供應給相應字線。例如，電壓發生器130可以被配置為包括多個電壓發生單元，並且因此可以被配置為生成多個電壓。可替代地，電壓發生器130可以被配置為對電壓進行劃分以生成多個電壓。在其它實施例中，電壓發生器130可以被配置為以其他方式生成電壓。
行解碼器140可以被配置為響應於從控制邏輯120接收的行地址X-ADDR，從字線WL當中選擇一些字線。詳細地，在預編程操作中，行解碼器140可以被配置為將預編程電壓施加到選擇的字線，並且可以被配置為將編程禁止電壓施加到未被選擇的字線。此外，行解碼器140可以被配置以從串選擇線SSL當中選擇一些串選擇線，並且可以被配置為響應於從控制邏輯120接收的行地址X-ADDR，從接地選擇線GSL當中選擇一些接地選擇線。
在本實施例中，在預編程時段中，行解碼器140可以被配置為將不同的預編程電壓施加到多個字線。例如，行解碼器140可以被配置為將第一預編程電壓供應給鄰近於襯底的第一字線，並且可以被配置為將第二預編程電壓供應給布置在第一字線上方的第二字線。在一些實施例中，第一預編程電壓的第一施加持續時間可以短於第二預編程電壓的第二施加持續時間。在一些實施例中，第一預編程電壓的第一電壓電平可以低於第二預編程電壓的第二電壓電平。
頁緩衝器150可以通過位線BL連接到存儲器單元陣列110，並且可以被配置為響應於從控制邏輯120接收的列地址Y-ADDR，從位線BL當中選擇一些位線。詳細地，在讀操作中，頁緩衝器150可以被配置以操作為感測放大器，以感測存儲在存儲器單元陣列110中的數據DATA。在編程操作中，頁緩衝器150可以被配置以操作為寫放大器，以將要被存儲的數據DATA輸入到存儲器單元陣列110。
圖5是示出圖4中所示的第一塊BLK1的等效電路的示例的電路圖。參照圖5，第一塊BLK1可以是具有垂直結構的NAND快閃記憶體，並且圖4中所示的塊BLK1到BLKz中的每一個可以如圖5所示那樣被實現。第一塊BLK1可以包括多個NAND串NS11到NS33、多個字線WL1到WL8、多個位線BL1到BL3、多個接地選擇線GSL1到GSL3、多個串選擇線SSL1到SSL3和公共源極線CSL。這裡，NAND串的數目、字線的數目、位線的數目、接地選擇線的數目和串選擇線的數目可以僅僅是示例，並且在其它實施例中可以是不同的。
NAND串NS11、NS21和NS31可以被布置在第一位線BL1和公共源極線CSL之間，NAND串NS12、NS22和NS32可以被布置在第二位線BL2和公共源極線CSL之間，而且NAND串NS13、NS23和NS33可以被提供在第三位線BL1和公共源極線CSL之間。每個NAND串(例如，NS11)可以包括串聯連接的串選擇電晶體SST、多個存儲器單元MC1到MC8和接地選擇電晶體GST。下文中，為了方便起見，NAND串被稱為串。
被公共連接到一個位線的多個串可以形成一列。例如，公共連接到第一位線BL1的串NS11、NS21和NS31可以形成第一列，公共連接到第二位線BL2的串NS12、NS22和NS32可以形成第二列，而且公共連接到第三位線BL3的串NS13、NS23和NS33可以形成第三列。
連接到一個串選擇線的多個串可以形成一行。例如，連接到第一串選擇線SSL1的串NS11、NS12和NS13可以形成第一行，連接到第二串選擇線SSL2的串NS21、NS22和NS23可以形成第二行，而且連接到第三串選擇線SSL3的串NS31、NS32和NS33可以形成第三行。
串選擇電晶體SST可以連接到串選擇線SSL1到SSL3當中的相應串選擇線。存儲器單元MC1到MC8可以分別連接到與之對應的字線WL1到WL8。地選擇電晶體GST可以連接到接地選擇線GSL1到GSL3當中的相應接地選擇線。串選擇電晶體SST可以連接到位線BL1到BL3當中的相應位線，而且地選擇電晶體GST可以連接到公共源極線CSL。
在本實施例中，具有相同高度的字線(例如，WL1)可以公共地連接，串選擇線SSL1到SSL3可以彼此分離，而且接地選擇線GSL1到GSL3也可以彼此分離。例如，當被連接到第一字線WL1並且被包括在串NS11、NS12和NS13中的存儲器單元被編程時，第一字線WL1和第一串選擇線SSL1可以被選擇。然而，其他實施例不限於此。在其它實施例中，接地選擇線GSL1到GSL3可以被公共連接。
圖6是示出作為圖4中所示的塊之一的第一塊BLK1的示例的立體圖。參照圖6，第一塊BLK1可以相對於襯底SUB沿垂直方向形成。在圖6中，第一塊BLK1被示為包括兩個選擇線GSL和SSL、八個字線WL1到WL8、和三個位線BL1到BL3。然而，其他實施例可以包括更大或更小數目的線。
襯底SUB可以具有第一傳導類型(例如，p型)，並且可以在襯底SUB上布置公共源極線CSL，該公共源極線CSL沿第一方向(例如，Y方向)延伸，並且在公共源極線CSL中摻雜具有第二傳導類型(例如，n型)的雜質。沿第一方向延伸的多個絕緣層IL可以沿第三方向(例如，Z方向)順序地布置在襯底SUB的兩個相鄰公共源極線CSL之間的區域中，並且可以沿第三方向彼此間隔開預定距離。例如，每個絕緣層IL可以包括絕緣材料，諸如矽氧化物等。
可以在襯底SUB的兩個相鄰公共源極線CSL之間的區域中布置多個柱P，所述多個柱P沿第一方向順序地布置並且沿第三方向穿過絕緣層IL。例如，柱P可以穿過絕緣層IL並且接觸襯底SUB。詳細地，每個柱P的表面層S可以包括具有第一類型的矽，並且可以用作溝道區。每個柱P的內部層I可以包括絕緣材料，諸如矽氧化物等，或者空氣間隙。
可以沿著絕緣層IL、柱P和襯底SUB的暴露表面在兩個相鄰公共源極線CSL之間的區域中布置電荷存儲層CS。電荷存儲層CS可以包括柵極絕緣層(或可以被稱為隧道絕緣層)、電荷捕獲層和阻擋絕緣層。例如，電荷存儲層CS可以具有氧化物-氮化物-氧化物(ONO)結構。另外，多個柵極電極，諸如選擇線GSL和SSL以及字線WL1到WL8可以被布置在電荷存儲層CS的暴露表面上並且在兩個相鄰公共源極線CSL之間的區域中。
可以在柱P上分別提供多個漏極或多個漏極觸點DR。例如，漏極或漏極觸點DR每個可以包括摻雜有具有第二傳導類型的雜質的矽。可以在漏極觸點DR上布置位線BL1到BL3，它們沿第二方向(例如，Y方向)延伸並且被布置為沿第一方向彼此間隔開一定距離。
圖7A示出了與圖6的第一存儲器單元MC1相對應的第一溝道孔CHa的橫截表面，而且圖7B示出了與圖6的第八存儲器單元MC8相對應的第二溝道孔CHb的橫截表面。參照圖6和圖7A，包括表面層S和內部層I的柱P可以被形成在第一溝道孔CHa中，而且電荷存儲層CS可以圍繞第一溝道孔CHa形成。電荷存儲層CS可以具有ONO結構。在這種情況下，第一溝道孔CHa的直徑可以是D1，而且圍繞表面層S形成的第一隧道絕緣層TO1的厚度可以是Tox1。
參照圖6和圖7B，包括表面層S和內部層I的柱P可以被形成在第二溝道孔CHb中，而且電荷存儲層CS可以圍繞第二溝道孔CHb形成。電荷存儲層CS可以具有ONO結構。在這種情況下，第二溝道孔CHb的直徑可以是D2，而且圍繞表面層S形成的第二隧道絕緣層TO2的厚度可以是Tox2。
在一些實施例中，D1可以小於D2。下文中，將參照圖6、圖7A和圖7B描述由溝道孔的直徑之間的差導致的存儲器單元之間的操作特性差異。在柵極電極GE被布置在溝道孔的周圍的、具有圓型柵極的三維(3D)存儲器設備中，當溝道孔的直徑減小時，從柵極電極GE到溝道區S生成的電場的聚集程度增加。因此，編程操作和擦除操作中的每一個的速度在溝道孔的直徑較小(類似第一溝道孔CHa)存儲器單元中變得比在溝道孔的直徑較大(類似第一溝道孔CHa)的存儲器單元中更快。
在一些實施例中，Tox1可以小於Tox2。下文中，將參照圖6、圖7A和圖7B描述由隧道絕緣層的厚度之間的差導致的存儲器單元之間的操作特性差異。配置被布置在柵極電極GE和溝道區S之間的電荷存儲層CS的層的厚度和構成可以根據溝道孔的直徑而不同。在沉積具有ONO結構的電荷存儲層CS時，溝道孔的沉積區域和沉積表面粗糙度可以根據溝道孔的直徑而不同，並且因此，沉積氣體接觸沉積表面以及被沉積的速度可以根據直徑變化。在隧道絕緣層變薄的情況下，當相同的電壓被施加到隧道絕緣層時，可以生成更強的磁場。因此，編程操作和擦除操作中的每一個的速度在隧道絕緣層的厚度較薄(類似第一隧道絕緣層TO1)的存儲器單元中變得比在隧道絕緣層的厚度較厚(類似第二隧道絕緣層TO2)的存儲器單元中更快。
如上所述，在連接到更靠近襯底的下部字線的底部存儲器單元中，由於溝道孔的直徑相對較小或者隧道絕緣層的厚度相對較薄，當與施加到上部字線的電壓相同的電壓被施加到下部字線時，比施加到上部存儲器單元的電場更強的電場可以被施加到底部存儲器單元。因此，當通過使用相同的預編程電壓執行預編程操作時，與上部存儲器單元相比，在底部存儲器單元中，由預編程電壓的施加所導致的應力更加嚴重，而且因為這個原因，底部存儲器單元可以比上部存儲器單元更快地劣化。
圖8是示出基於字線的電平的編程分布寬度的增加量的圖。參照圖8，橫軸表示字線的電平，而縱軸表示編程分布寬度Psum的增加量。這裡，編程分布寬度Psum可以是與基準存儲器單元數目相對應的編程狀態的分布寬度的總和。例如，編程分布寬度Psum可以是與基準存儲器單元數目相對應的第一到第三編程狀態P1到P3的分布寬度的總和，而且在圖3中，可以是Psum＝W1+W2+W3。然而，其他實施例不限於此。在其它實施例中，編程分布寬度Psum可以是與基準存儲器單元數目相對應的編程狀態的分布寬度。例如，編程分布寬度Psum可以是與基準存儲器單元數目相對應的第一編程狀態P1的分布寬度，並且在圖3中，可以是Psum＝W1。
此外，編程分布寬度Psum的量的增加表示基於編程/擦除周期計數的增加的、編程分布寬度的量的變化。例如，編程分布寬度Psum的量的增加可以是當編程/擦除周期計數是1時編程分布寬度Psum1的量的變化，並且可以是當編程/擦除周期計數是2000時編程分布寬度Psum2的量的變化。
附圖標記「81」表示在不執行預編程操作的情況下，在擦除操作被執行時編程分布寬度的量的增加。編程電壓可以在執行預編程操作中被附加地施加到存儲器單元，並且因此，當在不執行預編程操作的情況下擦除操作被執行時，將編程電壓施加到存儲器的次數可以相對較小。因此，在持久性方面，由施加編程電壓所引起的存儲器單元的劣化的發生率可能相對較低。因此，編程分布寬度Psum的增加量可以相對較小。
附圖標記「82到84」每個表示當在執行預編程操作之後擦除操作被執行時編程分布寬度的量的變化。附圖標記「82」表示當通過使用第一預編程電壓執行預編程操作時編程分布寬度的量的變化。附圖標記「83」表示當通過使用電壓電平比第一預編程電壓高的第二預編程電壓執行預編程操作時編程分布寬度的量的變化。附圖標記「84」表示當通過使用電壓電平比第二預編程電壓高的第三預編程電壓執行預編程操作時編程分布寬度的量的變化。
當在執行預編程操作之後擦除操作被執行時，過擦除可以減小，但是被施加到存儲器的編程電壓的次數可以相對增加。因此，在持久性方面，由施加編程電壓所導致的存儲器單元的劣化的發生率可以相對較高，並且因此，編程分布寬度Psum的增加量可以相對較大。具體地，隨著預編程電壓變得更高，編程分布寬度的量的增加可以進一步增加。
此外，當相同的預編程電壓被施加到存儲器單元時，與字線的電平為低的下部字線相對應的編程分布寬度的量的增加可以大於與字線的電平更高的上部字線相對應的編程分布寬度的量的增加。如以上參照圖7A和圖7B所描述的，這是因為在連接到下部字線的下部存儲器單元中，溝道寬度的直徑相對較小而且隧道絕緣層的厚度相對較薄，並且因此，與上部存儲器單元相比，在下部存儲器單元中由相同的預編程電壓所導致的應力更大。
如上所述，通過執行預編程操作，通過過擦除所導致的問題可以被減少或消除。然而，在持久性方面，通過施加預編程電壓所引起的存儲器單元的劣化的發生率可以變得更高，而且特別是，底部存儲器單元的劣化的發生率可以進一步增加。根據一些實施例，通過根據字線的電平(即，襯底和每個字線之間的距離)單獨控制預編程操作，由存儲器單元的幾何形狀之間的差所導致的存儲器單元的操作特性差異可以被補償。下文中，將參照圖9詳細描述根據實施例的操作存儲器設備的方法。
圖9是示出根據一些實施例的操作存儲器設備的方法的流程圖。參照圖9，根據本實施例的方法可以是當從存儲器控制器接收到命令和地址時在存儲器設備中執行的方法，並且例如，可以包括在圖4的存儲器設備100中順序地執行的操作。以上參照圖1到圖8描述的細節可以施加到這個和其他實施例，並且重複的描述不再被重複。
在操作S110中，生成預編程控制信號以用於單獨控制用於存儲器單元的預編程操作。例如，預編程控制器121可以基於字線的電平單獨地確定分別供應給字線的預編程電壓，從而生成預編程控制信號。在一些實施例中，當從存儲器控制器200接收到預編程命令時，預編程控制器121可以生成預編程控制信號。在一些實施例中，當從存儲器控制器200接收到擦除命令時，預編程控制器121可以首先生成預編程控制信號。
在操作S130中，基於預編程控制信號，對至少一些存儲器單元執行預編程操作。在一些實施例中，預編程控制信號可以包括根據字線具有不同電壓電平的電壓控制信號，並且電壓發生器130可以根據電壓控制信號生成具有不同電壓電平的預編程電壓。在一些實施例中，預編程控制信號可以包括根據字線具有不同激活時間的行地址，而且行解碼器140可以根據行地址將預編程電壓供應給相應字線達不同的施加持續時間。
在操作S150中，對至少一些存儲器單元執行預編程驗證操作。例如，可以通過將預編程驗證電壓施加到字線來執行預編程驗證操作。當作為驗證的結果，存儲器單元的閾值電壓低於基準電壓時，可以執行操作S130，否則，可以執行操作S170。然而，其他實施例不限於此。在其他實施例中，操作S150可以被省略。
在操作S170中，對存儲器單元執行擦除操作。例如，擦除控制器123可以確定字線擦除電壓、襯底擦除電壓和選擇線電壓，以生成擦除控制信號。電壓發生器130可以根據擦除控制信號生成字線擦除電壓、襯底擦除電壓和選擇線電壓。可以通過使用所生成的字線擦除電壓、襯底擦除電壓和選擇線電壓來對存儲器單元執行擦除操作。
在操作S190中，對存儲器單元執行擦除驗證操作。例如，可以通過對字線施加擦除驗證電壓來對存儲器單元執行擦除驗證操作。當作為驗證的結果，存儲器單元的擦除操作未完成時，操作S170可以被重複，否則，方法可以結束。
圖10是示出根據一些實施例的存儲器設備的預編程操作方法的流程圖。參照圖10，根據本實施例的預編程操作方法是圖9的操作S110和S130的詳細示例。以上參照圖9描述的細節可以適用於本實施例，而且重複的描述不被重複。
在操作S210中，生成預編程控制信號以致使電壓電平按字線是不同的。例如，預編程控制器121可以生成預編程電壓控制信號以致使供應給更靠近襯底的第一字線的第一預編程電壓的第一電壓電平低於供應給布置在第一字線上方的第二字線的第二預編程電壓的第二電壓電平。
然而，其他實施例不限於此。在其它實施例中，當存儲器單元陣列包括垂直排列的多個存儲塊時，供應給上部塊的下部字線的預編程電壓的電壓電平可以低於供應給底部塊的上部字線的預編程電壓的電壓電平。這將在下面參照圖24和圖25進行說明。
在操作S230中，基於預編程控制信號生成多個預編程電壓。詳細地，電壓發生器130可以響應於預編程控制信號，生成具有不同電壓電平的預編程電壓。
在操作S250中，將預編程電壓分別供應給多個字線。例如，行解碼器140可以響應於行地址，將相應預編程電壓供應給每個字線。
圖11A和圖11B分別是示出當執行根據一些實施例的預編程操作和擦除操作時被施加到底部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖。參照圖11A，橫軸表示時間，縱軸表示電壓。例如，下部存儲器單元可以是連接到相對靠近襯底的第一字線的第一存儲器單元。在預編程時段中，第一預編程電壓V1可以被供應給第一字線。在這種情況下，第一預編程電壓V1的電壓電平可以等於或低於用於將存儲器單元編程到第一編程狀態(例如，圖2中的P1)的編程電壓的電壓電平，但是其它實施例不限於此。雖然未示出，但是隨後，比第一預編程電壓V1低的通過電壓可以被供應給第一字線，並且隨後，預編程驗證電壓可以被供應給第一字線。
在擦除時段中，擦除電壓VSUB可以被供應給襯底。擦除電壓VSUB的電壓電平可以高於第一預編程電壓V1的電壓電平，而且擦除電壓VSUB的施加持續時間可以長於第一預編程電壓V1的施加持續時間。隨後，雖然未示出，但是擦除驗證電壓可以被供應給第一字線。
參照圖11B，橫軸表示時間，縱軸表示電壓。上部存儲器單元可以是連接到與圖11A的第一字線相比相對更遠離襯底的第二字線的第二存儲器單元。第二字線可以被布置在第一字線上方，並且在實施例中，其他字線可以不被布置在第一字線和第二字線之間。在其他實施例中，其它字線可以被布置在第一字線和第二字線之間。
在預編程時段中，第二預編程電壓V2可以被供應給第二字線。在這種情況下，第二預編程電壓V2的電壓電平可以高於第一預編程電壓V1的電平。因此，即使當第二存儲器單元的溝道孔的直徑大於第一存儲器單元的溝道孔的直徑或者第二存儲器單元的隧道絕緣層的厚度厚於第一存儲器單元的隧道絕緣層的厚度，施加到第一存儲器單元的電場應力也可以與施加到第二存儲器單元的電場應力基本相同，因為第二預編程電壓V2的電壓電平可以高於第一預編程電壓V1的電壓電平。因此，由存儲器單元的幾何形狀之間的差所導致的存儲器單元的操作特性中的差異可以被補償，並且底部存儲器單元的額外劣化即使未被防止也可以被減少。此外，作為預編程操作的結果，每個存儲器單元具有與基本相同的編程狀態相對應的閾值電壓，與電平無關。
雖然相對襯底的接近度被用作用於確定將要使用更高還是更低的預編程電壓的參數的示例，但是在其他實施例中，可以使用不同的標準來選擇更高或更低的預編程電壓。例如，可以使用影響操作特性(其影響編程電壓的有效性)的存儲器單元的結構的任何差異來選擇不同的預編程電壓。也就是說，在一些實施例中，不同的預編程電壓的選擇可以不依賴於存儲器單元到襯底的距離。
圖12示出了根據一些實施例的分別施加到連接到NAND串的多個字線的預編程電壓。參照圖12，NAND串NS可以包括分別連接到多個字線WL0到WLn的多個存儲器單元。雖然未示出，但是NAND串NS還可包括接地選擇線和連接到串選擇線的多個選擇電晶體。
第一預編程電壓VprePGM0可以被供應給第一字線WL0，它是字線WL0到WLn當中更靠近襯底的下部字線，具有高於第一預編程電壓VprePGM0的電壓電平的電壓電平的第二預編程電壓VprePGM1可以被供應給第一字線WL0上方的第二字線WL1。類似地，具有高於第二預編程電壓VprePGM1的電壓電平的電壓電平的第n-1預編程電壓VprePGMn-1可以被供應給第n-1字線WLn-1，它是遠離襯底的上部字線，並且具有高於第n-1預編程電壓VprePGMn-1的電壓電平的電壓電平的第n預編程電壓VprePGMn可以被供應給在第n-1字線WLn-1上方的第n字線WLn。
在本實施例中，分別供應給連接到NAND串NS的字線WL0到WLn的預編程電壓的電壓電平可以是不同的。在這種情況下，分別供應給字線WL0到WLn的預編程電壓的施加持續時間可以是相同的。
然而，其他實施例不限於此。在其他實施例中，連接到NAND串NS的字線WL0到WLn可以被分組成多個組。在這種情況下，相同的預編程電壓可以被供應給組內的字線，而每組的預編程電壓可以是不同的。例如，供應給字線WL0和WL1的預編程電壓可以是第一預編程電壓，其低於供應給字線WLn-2和WLn-1的第二預編程電壓。
此外，在一些實施例中，預編程電壓可以被分別供應給連接到NAND串NS的字線WL0到WLn中的一些，而且具有不同電壓電平的預編程電壓可以被分別供應給所述一些字線。在這種情況下，通過電壓可以被供應給字線WL0到WLn中的其它字線。
圖13A和圖13B分別是示出當執行根據一些實施例的預編程操作和擦除操作時被施加到下部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖。詳細地，圖13A和圖13B示出基於編程/擦除周期計數，當預編程操作被執行時施加到下部存儲器單元的電壓的變化以及施加到上部存儲器單元的電壓的變化。這裡，編程/擦除周期計數表示編程/擦除周期的數目。下文中，將參照圖4、圖13A和圖13B詳細描述基於編程/擦除周期計數的預編程操作。
在圖13A中，橫軸表示時間，縱軸表示電壓。例如，下部存儲器單元可以是連接到相對靠近襯底的第一字線的第一存儲器單元。在預編程時段中，當編程/擦除周期計數小於閾值時，第一預編程電壓V1可以被供應給第一字線，並且當編程/擦除周期計數等於或大於閾值時，第一修改預編程電壓V1'可以被供應給第一字線。在這種情況下，第一修改預編程電壓V1'可以具有與第一預編程電壓V1相比減小了第一變化量「ΔV1」的電壓電平。
在圖13B中，橫軸表示時間，縱軸表示電壓。例如，上部存儲器單元可以是連接到與下部存儲器單元相比更遠離襯底的第二字線的第二存儲器單元。在預編程時段中，當編程/擦除周期計數小於閾值時，第二預編程電壓V2可以被供應給第二字線，並且當編程/擦除周期計數等於或大於閾值時，第二修改預編程電壓V2'可以被供應給第二字線。在這種情況下，第二修改預編程電壓V2'可以具有與第二預編程電壓V2相比減小了第二變化量「ΔV2」的電壓電平。在本實施例中，第二變化量「ΔV2」可以小於第一變化量「ΔV1」。
當編程/擦除周期計數增加時，用於每個存儲器單元的編程速度變得更快，並且因此，溝道孔的直徑較小的存儲器單元的劣化速度變得更快。根據本實施例，當編程/擦除周期計數等於或大於閾值時，預編程控制器121可以生成用於降低預編程電壓的電壓電平的預編程控制信號。在這種情況下，預編程控制器121可以執行控制以使得供應給連接到溝道孔的直徑更小的下部存儲器單元的下部字線的第一預編程電壓的第一變化量「ΔV1」大於供應給上部字線的第二預編程電壓的第二變化量「ΔV2」。因此，由存儲器單元的幾何形狀之間的差所導致的存儲器單元的操作特性中的差異被補償，並且因此，下部存儲器單元的額外劣化即使未被防止也可以被減少。
圖14A和圖14B分別是示出當執行根據一些實施例的預編程操作和擦除操作時被施加到下部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖。參照圖14A，橫軸表示時間，縱軸表示電壓。例如，下部存儲器單元可以是連接到相對靠近襯底的第一字線的第一存儲器單元。在預編程時段中，可以執行多個預編程循環，而且隨著預編程循環的數目的增加，預編程電壓的電壓電平可以遞增地增加。換句話說，預編程操作可以以遞增階躍脈衝編程(ISPP)方案來執行。
例如，在第一預編程循環中，第一預編程電壓V1可以被供應給第一字線，然後，驗證電壓Vvrf可以被供應給第一字線。當作為驗證的結果，預編程操作成功時，擦除操作可以被執行，並且當預編程操作失敗時，第二預編程循環可以被執行。然而，其他實施例不限於此，並且在第一預編程循環中可以不執行驗證操作。
在第二預編程循環中，第一修改預編程電壓V1」可以被供應給第一字線，然後，驗證電壓Vvrf可以被供應給第一字線。在這種情況下，第一修改預編程電壓V1」可以具有高於第一預編程電壓V1的電壓電平。當作為驗證的結果，預編程操作成功時，擦除操作可以被執行，並且當預編程操作失敗時，第三預編程循環可以被執行。然而，其他實施例不限於此，並且在第二預編程循環中可以不執行驗證操作。此外，儘管已經使用三個預編程循環作為示例，但是在其他實施例中，可以執行任意數目的預編程循環。
參照圖14B，橫軸表示時間，而縱軸表示電壓。例如，上部存儲器單元可以是連接到更遠離襯底的第二字線的第二存儲器單元。以上參照圖14A描述的細節可以適用於本實施例，並且重複的描述不被重複。
第二預編程電壓V2可以在第一預編程循環中被供應給第二字線，並且在第二預編程循環中，第二修改預編程電壓V2」可以被供應給第二字線。在這種情況下，第二修改預編程電壓V2」可以具有高於第二預編程電壓V2的電壓電平。
圖15是示出根據一些實施例的存儲器設備的預編程操作方法的流程圖。參照圖15，根據本實施例的預編程操作方法是圖9的操作S110和S130的詳細示例。以上參照圖9描述的細節可以適用於本實施例，而且重複的描述不被重複。
在操作S310中，預編程操作方法可以生成具有激活時間的行地址，所述激活時間在字線之間是不同的。例如，預編程控制器121可以生成行地址，以致使供應給鄰近襯底的第一字線的第一預編程電壓的第一施加持續時間短於供應給布置在第一字線上方的第二字線的第二預編程電壓的第二施加持續時間。
然而，其他實施例不限於此。在其它實施例中，當存儲器單元陣列包括垂直排列的多個存儲塊時，供應給上部塊的下部字線的預編程電壓的施加持續時間可以短於供應給底部塊的上部字線的預編程電壓的施加持續時間。這將在下面參照圖24和圖25進行說明。
在操作S330中，預編程操作方法可以分別供應預編程電壓到根據行地址選擇的字線達不同的施加持續時間。例如，行解碼器140可以響應於行地址將相應的預編程電壓供應到每個字線達相應的施加持續時間。
圖16A和圖16B分別是示出當執行根據一些實施例的預編程操作和擦除操作時被施加到下部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖。參照圖16A，橫軸表示時間，縱軸表示電壓。例如，下部存儲器單元可以是連接到相對靠近襯底的第一字線的第一存儲器單元。在預編程時段中，第一預編程電壓V1可以被供應給第一字線達第一施加持續時間T1。在這種情況下，第一預編程電壓V1的電壓電平可以等於或低於用於將存儲器單元編程到第一編程狀態(例如，圖2中的P1)的編程電壓的電壓電平，但是其它實施例不限於此。隨後，比第一預編程電壓V1低的通過電壓Vpass可以被供應給第一字線，並且隨後，預編程驗證電壓可以被供應給第一字線。
在擦除時段中，擦除電壓VSUB可以被供應給襯底。擦除電壓VSUB的電壓電平可以高於第一預編程電壓V1的電壓電平，而且擦除電壓VSUB的施加持續時間可以長於第一預編程電壓V1的施加持續時間T1。隨後，雖然未示出，但是擦除驗證電壓可以被供應給第一字線。
參照圖16B，橫軸表示時間，縱軸表示電壓。上部存儲器單元可以是連接到遠離襯底的第二字線的第二存儲器單元。第二字線可以被布置在第一字線上方，並且在實施例中，其他字線可以不被布置在第一字線和第二字線之間。在其他實施例中，其它字線可以被布置在第一字線和第二字線之間。
在預編程時段中，第一預編程電壓V1可以被供應給第二字線達第二施加持續時間T2。在這種情況下，第二施加持續時間T2可以長於第一施加持續時間T1。因此，即使當第二存儲器單元的溝道孔的直徑大於第一存儲器單元的溝道孔的直徑或者第二存儲器單元的隧道絕緣層的厚度厚於第一存儲器單元的隧道絕緣層的厚度，施加到第一存儲器單元的電場應力也可以與施加到第二存儲器單元的電場應力基本相同，因為第二施加持續時間T2長於第一施加持續時間T1。因此，由存儲器單元的幾何形狀之間的差所導致的存儲器單元的操作特性差異被補償，並且底部存儲器單元的額外劣化被減少或防止。此外，作為預編程操作的結果，每個存儲器單元具有與基本相同的編程狀態相對應的閾值電壓，而與電平無關。
圖17示出了根據一些實施例的分別施加到連接到NAND串NS的多個字線的預編程電壓。參照圖17，NAND串NS可以包括分別連接到多個字線WL0到WLn的多個存儲器單元。雖然未示出，但是NAND串NS還可包括接地選擇線和連接到串選擇線的多個選擇電晶體。
預編程電壓VprePGM可以被供應給第一字線WL0達第一施加持續時間TprePGM0，第一字線WL0是字線WL0到WLn當中更靠近襯底的下部字線，預編程電壓VprePGM可以被供應給第一字線WL0上方的第二字線WL1達長於第一施加持續時間TprePGM0的第二施加持續時間TprePGM1。在這種情況下，供應給第一字線WL0的預編程電壓VprePGM的電壓電平可以與供應給第二字線WL1的預編程電壓VprePGM的電壓電平相同。
在本實施例中，供應給第一字線WL0的預編程電壓VprePGM的施加起始時間可以與供應給第二字線WL1的預編程電壓VprePGM的施加起始時間相同。由於第一施加持續時間TprePGM0短於第二施加持續時間TprePGM1，因此供應給第一字線WL0的預編程電壓VprePGM的施加結束時間可以早於供應給第二字線WL1的預編程電壓VprePGM的施加結束時間。在這種情況下，如果將0V立即施加到第一字線WL0，則在相應存儲器單元及其相鄰存儲器單元之間發生溝道電壓不平衡，並且由於這個原因，熱載流子注入(HCI)發生。因此，在本實施例中，在預編程電壓VprePGM的施加結束之後，通過電壓Vpass可以被施加到第一字線WL0。同樣地，在預編程電壓VprePGM的施加結束之後，通過電壓Vpass也可以被施加到第二字線WL1。
此外，預編程電壓VprePGM可以被供應給第(n-1)字線WLn-1達長於第二施加持續時間TprePGM1的第(n-1)施加持續時間TprePGMn-1，第(n-1)字線WLn-1是更遠離襯底的上部字線，而且預編程電壓VprePGM可以被供應給第(n-1)字線WLn-1上方的第n字線WLn達長於第(n-1)施加持續時間TprePGMn-1的第n施加持續時間TprePGMn。在這種情況下，供應給第(n-1)字線WLn-1的預編程電壓VprePGM的電壓電平可以與供應給第n字線WLn的預編程電壓VprePGM的電壓電平相同。
在本實施例中，供應給第(n-1)字線WLn-1的預編程電壓VprePGM的施加起始時間可以與供應給第n字線WLn的預編程電壓VprePGM的施加起始時間相同。由於第(n-1)施加持續時間TprePGMn-1短於第n施加持續時間TprePGMn，因此供應給第(n-1)字線WLn-1的預編程電壓VprePGM的施加結束時間可以早於供應給第n字線WLn的預編程電壓VprePGM的施加結束時間。在這種情況下，如果將0V立即施加到第(n-1)字線WLn-1，則在相應存儲器單元及其相鄰存儲器單元之間發生溝道電壓不平衡，並且由於這個原因，HCI發生。因此，在本實施例中，在預編程電壓VprePGM的施加結束之後，通過電壓Vpass可以被施加到第(n-1)字線WLn-1。同樣地，在預編程電壓VprePGM的施加結束之後，通過電壓Vpass也可以被施加到第n字線WLn。
在本實施例中，分別供應給連接到NAND串NS的字線WL0到WLn的預編程電壓VprePGM的施加持續時間可以是不同的。在這種情況下，分別供應給字線WL0到WLn的預編程電壓VprePGM的電壓電平可以是相同的。
然而，其他實施例不限於此。在其他實施例中，連接到NAND串NS的字線WL0到WLn可以被分組成多個組。在這種情況下，預編程電壓VprePGM的相同施加持續時間可以被供應給組內的字線，而每組的預編程電壓VprePGM的施加持續時間是不同的。例如，供應給字線WL0和WL1的預編程電壓的施加持續時間可以是第一持續時間，其低於供應給字線WLn-2和WLn-1的預編程電壓的第二持續時間。
此外，在一些實施例中，預編程電壓VprePGM可以被分別供應給連接到NAND串NS的字線WL0到WLn中的一些，而且具有不同施加持續時間的預編程電壓VprePGM可以被分別供應給所述一些字線。在這種情況下，通過電壓Vpass可以被供應給字線WL0到WLn中的其它字線。
圖18示出了根據一些實施例的分別施加到連接到NAND串NS的多個字線的預編程電壓。參照圖18，本實施例是圖17的實施例的修改，而且以上參照圖17描述的細節可以適用於本實施例，因此，重複的描述不被重複。在圖17的實施例中，分別供應給字線的預編程電壓VprePGM的施加起始時間是相同的，但是在本實施例中，分別供應給字線的預編程電壓VprePGM的施加結束時間是相同的。
例如，預編程電壓VprePGM可以被供應給第一字線WL0達第一施加持續時間TprePGM0，並且預編程電壓VprePGM可以被供應給第一字線WL0上方的第二字線WL1達長於第一施加持續時間TprePGM0的第二施加持續時間TprePGM1。此外，預編程電壓VprePGM可以被供應給第(n-1)字線WLn-1達長於第二施加持續時間TprePGM1的第(n-1)施加持續時間TprePGMn-1，而且預編程電壓VprePGM可以被供應給第(n-1)字線WLn-1上方的第n字線WLn達長於第(n-1)施加持續時間TprePGMn-1的第n施加持續時間TprePGMn。在這種情況下，分別供應給字線WL0、WL1、WLn-1和WLn的預編程電壓VprePGM的電壓電平可以是相同的。
在本實施例中，分別供應給字線WL0、WL1、WLn-1和WLn的預編程電壓VprePGM的施加結束時間可以是相同的。由於第一施加持續時間TprePGM0短於第二施加持續時間TprePGM1，因此供應給第一字線WL0的預編程電壓VprePGM的施加起始時間可以晚於供應給第二字線WL1的預編程電壓VprePGM的施加起始時間。另外，由於第(n-1)施加持續時間TprePGMn-1短於第n施加持續時間TprePGMn，因此供應給第(n-1)字線WLn-1的預編程電壓VprePGM的施加起始時間可以晚於供應給第n字線WLn的預編程電壓VprePGM的施加起始時間。
在一些實施例中，在預編程電壓VprePGM的施加結束之後，通過電壓Vpass也可以被施加到字線WL0、WL1、WLn-1和WLn。在一些實施例中，通過電壓Vpass可以在施加預編程電壓VprePGM之前被施加到WL0、WL1、WLn-1和WLn。這樣的通過電壓的施加由預編程電壓VprePGM脈衝之前的虛線示出。結果，相鄰存儲器單元之間的電壓差可以減小。
圖19A和圖19B分別是示出當執行根據一些實施例的預編程操作和擦除操作時被施加到下部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖。例如，圖19A和圖19B示出基於編程/擦除周期計數，當執行預編程操作時施加到下部存儲器單元的電壓的變化和施加到上部存儲器單元的電壓的變化。下文中，將參照圖4、圖19A和圖19B詳細描述基於編程/擦除周期計數的預編程操作。
在圖19A中，橫軸表示時間，縱軸表示電壓。例如，下部存儲器單元可以是連接到比上部存儲器單元更靠近襯底的第一字線的第一存儲器單元。在預編程時段中，當編程/擦除周期計數小於閾值時，第一預編程電壓V1可以被供應給第一字線達第一施加持續時間T1，並且當編程/擦除周期計數等於或大於閾值時，第一預編程電壓V1可以被供應給第一字線達第一修改施加持續時間T1'。在這種情況下，第一修改施加持續時間T1'可以是與第一施加持續時間T1相比減小了第一變化量「ΔT1」的時間。
在圖19B中，橫軸表示時間，縱軸表示電壓。例如，上部存儲器單元可以是連接到與下部存儲器單元相比更遠離襯底的第二字線的第二存儲器單元。在預編程時段中，當編程/擦除周期計數小於閾值時，第一預編程電壓V1可以被供應給第二字線達第二施加持續時間T2，並且當編程/擦除周期計數等於或大於閾值時，第一預編程電壓V1可以被供應給第二字線達第二修改施加持續時間T2'。在這種情況下，第二修改施加持續時間T2'是與第二施加持續時間T2相比減小了第二變化量「ΔT2」的時間。在本實施例中，第二變化量「ΔT2」可以小於第一變化量「ΔT1」。
隨著編程/擦除周期計數增加，每個存儲器單元的編程速度變得更快，並且因此，溝道孔的直徑小的存儲器單元的劣化速度變得更快。根據本實施例，當編程/擦除周期計數等於或大於閾值時，預編程控制器121可以生成用於縮短預編程電壓的施加持續時間的預編程控制信號。在這種情況下，預編程控制器121可以執行控制以使得供應給連接到溝道孔的直徑較小的下部存儲器單元的下部字線的第一預編程電壓的第一變化量「ΔT1」大於供應給上部字線的第二預編程電壓的第二變化量「ΔT2」。因此，由存儲器單元的幾何形狀之間的差所導致的存儲器單元的操作特性中的差異可以被補償，並且因此，下部存儲器單元的額外劣化被減少或防止。
圖20A和圖20B是示出根據一些實施例的存儲器設備的預編程操作方法的流程圖。參照圖20A，根據本實施例的預編程操作方法是圖9的操作S110和S130的詳細示例。以上參照圖9描述的細節可以適用於本實施例，而且重複的描述不被重複。
在操作S410中，生成預編程電壓控制信號以致使電壓電平是預編程電壓，並生成具有不同激活時間的行地址。例如，預編程控制器121可以生成預編程控制信號以致使施加到字線的預編程電壓的電壓電平是單個預編程電壓。此外，預編程控制器121可以生成行地址，以致使供應給鄰近襯底的第一字線的第一預編程電壓的第一施加持續時間短於供應給布置在第一字線上方的第二字線的第二預編程電壓的第二施加持續時間。
在操作S430中，基於預編程電壓控制信號生成預編程電壓。例如，電壓發生器130可以響應於預編程電壓控制信號，生成具有相同電壓電平的預編程電壓。
在操作S450中，將預編程電壓供應給根據行地址選擇的字線達不同的施加持續時間。例如，行解碼器140可以響應於行地址將預編程電壓供應到每個字線達相應的施加持續時間。
參照圖20B，在本實施例中，在字線當中，預編程電壓和激活時間二者可以是不同的。該操作可以類似於圖20A中的操作，並且重複描述可以被省略。在本實施例中，在操作S415中，生成預編程電壓控制信號以用於生成多個預編程電壓，而且生成行地址的不同激活時間。在操作S435中，基於預編程電壓控制信號生成多個預編程電壓。在操作S455中，根據特定字線或字線的組，將各種預編程電壓供應達相應的不同的激活時間。
圖21A和圖21B分別是示出當執行根據一些實施例的預編程操作和擦除操作時被施加到下部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖。參照圖21A，橫軸表示時間，縱軸表示電壓。例如，下部存儲器單元可以是連接到比上部存儲器單元更靠近襯底的第一字線的第一存儲器單元。在預編程時段中，第一預編程電壓V1可以被供應給第一字線達第一施加持續時間T1。在這種情況下，第一預編程電壓V1的電壓電平可以低於用於將存儲器單元編程到第一編程狀態(例如，圖2中的P1)的編程電壓的電壓電平，但是其它實施例不限於此。隨後，比第一預編程電壓V1低的通過電壓Vpass可以被供應給第一字線。隨後，雖然未示出，但是預編程驗證電壓可以被供應給第一字線。
在擦除時段中，擦除電壓VSUB可以被供應給襯底。擦除電壓VSUB的電壓電平可以高於第一預編程電壓V1的電壓電平，而且擦除電壓VSUB的施加持續時間可以長於第一預編程電壓V1的施加持續時間T1。隨後，雖然未示出，但是擦除驗證電壓可以被供應給第一字線。
參照圖21B，橫軸表示時間，縱軸表示電壓。上部存儲器單元可以是連接到比下部存儲器單元更遠離襯底的第二字線的第二存儲器單元。第二字線可以被布置在第一字線上方，並且在實施例中，其他字線可以不被布置在第一字線和第二字線之間。在其他實施例中，其它字線可以被布置在第一字線和第二字線之間。
在預編程時段中，第二預編程電壓V2可以被供應給第二字線達第二施加持續時間T2。在這種情況下，第二施加持續時間T2可以長於第一施加持續時間T1，而且第二預編程電壓V2的電壓電平可以高於第一預編程電壓V1的電壓電平。因此，即使當第二存儲器單元的溝道孔的直徑大於第一存儲器單元的溝道孔的直徑或者第二存儲器單元的隧道絕緣層的厚度厚於第一存儲器單元的隧道絕緣層的厚度時，施加到第一存儲器單元的電場應力也可以與施加到第二存儲器單元的電場應力基本相同，因為第二預編程電壓V2的電壓電平高於第一預編程電壓V1的電壓電平。因此，由存儲器單元的幾何形狀之間的差所導致的存儲器單元的操作特性差異被補償，並且下部存儲器單元的額外劣化被減少或防止。此外，作為預編程操作的結果，每個存儲器單元可以具有與基本相同的編程狀態相對應的閾值電壓，與電平無關。
圖22是示出根據一些實施例的操作存儲器設備的方法的流程圖。參照圖22，根據本實施例的方法可以是在圖9的操作S190之後執行的方法，並且例如，可以包括在圖4的存儲器設備100中順序地執行的操作。因此，以上參照圖4和圖9描述的細節可以適用於本實施例，而且重複的描述不被重複。
在操作S510中，生成軟編程控制信號以用於單獨控制對存儲器單元的軟編程操作。這裡，軟編程操作表示將編程電壓(以下稱為軟編程電壓)施加到已經對其執行了擦除操作的存儲器單元中的至少一些，以減少擦除狀態的分布寬度。例如，控制邏輯120可以基於字線的電平單獨地確定供應給字線的軟編程電壓，從而生成軟編程控制信號。控制邏輯120還可以包括軟編程控制器，並且操作S510可以由軟編程控制器來執行。
根據本實施例，該方法可以執行擦除操作，而且然後可以進一步執行軟編程操作，並且因此，過擦除被防止，而且與擦除狀態(例如，圖2中的E)相對應的存儲器單元分布的分布寬度被進一步縮窄。在一些實施例中，當從存儲器控制器200接收到軟編程命令時，控制邏輯120可以生成軟編程控制信號。在一些實施例中，當從存儲器控制器200接收到擦除命令時，控制邏輯120可以生成擦除控制信號，並且然後可以生成軟編程控制信號。
在操作S530中，基於軟編程控制信號，對存儲器單元中的至少一些執行軟編程操作。在一些實施例中，軟編程控制信號可以包括根據字線具有不同電壓電平的電壓控制信號，並且電壓發生器130可以根據電壓控制信號生成具有不同電壓電平的軟編程電壓。在一些實施例中，軟編程控制信號可以包括在字線當中具有不同激活時間的行地址，而且行解碼器140可以根據行地址將軟編程電壓分別供應給相應字線達不同的施加持續時間。
在操作S550中，對至少一些存儲器單元執行軟編程驗證操作。詳細地，可以通過將軟編程驗證電壓施加到字線來執行軟編程驗證操作。當作為驗證的結果，存儲器單元的閾值電壓低於基準電壓時，可以執行操作S550，否則方法可以結束。然而，其他實施例不限於此。在其他實施例中，操作S550可以被省略。
圖23A到圖23D分別是示出當執行根據一些實施例的預編程操作、擦除操作和軟編程操作時被施加到下部存儲器單元的電壓和被施加到上部存儲器單元的電壓的圖。例如，圖23A示出了根據實施例的施加到下部存儲器單元的電壓，而且圖23B到圖23D示出了根據一些實施例的施加到上部存儲器單元的電壓。例如，下部存儲器單元可以是連接到比上部存儲器單元更靠近襯底的第一字線的第一存儲器單元，而且上部存儲器單元可以是連接到比下部存儲器單元更遠離襯底的第二字線的第二存儲器單元。
參照圖23A，在預編程時段中，第一預編程電壓V1可以被供應給第一字線達第一施加持續時間T1。隨後，在擦除時段中，擦除電壓VSUB可以被供應給襯底。隨後，在軟編程時段中，第一軟編程電壓V1可以被供應給第一字線達第一施加持續時間T1。然而，其他實施例不限於此。在其他實施例中，在軟編程時段中施加到第一字線的軟編程電壓的電壓電平或施加持續時間可以不同於在預編程時段中施加到第一字線的預編程電壓的電壓電平或施加持續時間。
參照圖23B，在預編程時段中，第二預編程電壓V2可以被供應給第二字線達第一施加持續時間T1。在這種情況下，第二預編程電壓V2的電壓電平可以高於第一預編程電壓V1的電壓電平。隨後，在擦除時段中，擦除電壓VSUB可以被供應給襯底。隨後，在軟編程時段中，第二軟編程電壓V2可以被供應給第二字線達第一施加持續時間T1。然而，其他實施例不限於此。在其他實施例中，在軟編程時段中施加到第二字線的軟編程電壓的電壓電平或施加持續時間可以不同於在預編程時段中施加到第一字線的預編程電壓的電壓電平或施加持續時間。
參照圖23C，在預編程時段中，第一預編程電壓V1可以被供應給第二字線達第二施加持續時間T2。在這種情況下，第二施加持續時間T2可以長於第一施加持續時間T1。隨後，在擦除時段中，擦除電壓VSUB可以被供應給襯底。隨後，在軟編程時段中，第一軟編程電壓V1可以被供應給第二字線達第二施加持續時間T2。然而，其他實施例不限於此。在其他實施例中，在軟編程時段中施加到第二字線的軟編程電壓的電壓電平或施加持續時間可以不同於在預編程時段中施加到第一字線的預編程電壓的電壓電平或施加持續時間。
參照圖23D，在預編程時段中，第二預編程電壓V2可以被供應給第二字線達第二施加持續時間T2。在這種情況下，第二施加持續時間T2可以長於第一施加持續時間T1，而且第二預編程電壓V2的電壓電平可以高於第一預編程電壓V1的電壓電平。隨後，在擦除時段中，擦除電壓VSUB可以被供應給襯底。隨後，在軟編程時段中，第二軟編程電壓V2可以被供應給第二字線達第二施加持續時間T2。然而，其他實施例不限於此。在其他實施例中，在軟編程時段中施加到第二字線的預編程電壓的電壓電平或施加持續時間可以不同於在預編程時段中施加到第一字線的預編程電壓的電壓電平或施加持續時間。
圖24是示出圖4的存儲器單元陣列的示例110'的電路圖。參照圖24，存儲器單元陣列110'可以包括垂直排列的多個塊BLKb和BLKu。詳細地，存儲器單元陣列110'可以包括布置在襯底上的底部塊BLKb和布置在底部塊BLKb上的上部塊BLKu。底部塊BLKb和上部塊BLKu的每一個可以是具有垂直結構的NAND快閃記憶體。
底部塊BLKb可以包括多個NAND串、多個字線WLb0到WLb3、多個位線BLb0到BLb2、多個接地選擇線GSLb0到GSLb2、多個串選擇線SSLb0到SSLb2和公共源極線CBLb。這裡，在其他實施例中，NAND串的數目、字線的數目、位線的數目、接地選擇線的數目和串選擇線的數目可以是不同的。
上部塊BLKu可以包括多個NAND串、多個字線WLu0到WLu3、多個位線BLu0到BLu2、多個接地選擇線GSLu0到GSLu2、多個串選擇線SSLu0到SSLu2和公共源極線CBLu。這裡，在其他實施例中，NAND串的數目、字線的數目、位線的數目、接地選擇線的數目和串選擇線的數目可以是不同的。
如上所述，底部塊BLKb和上部塊BLKu可以彼此基本類似地實現，並且可以基本類似於圖5中所示的第一塊BLK1來實現。包括在連接到底部塊BLKb的第一字線WLb0的存儲器單元中的溝道孔的直徑可以基本類似於包括在連接到上部塊BLKu的第一字線WLu0的存儲器單元中的溝道孔的直徑，並且可以相對較小。此外，包括在連接到底部塊BLKb的第四字線WLb3的存儲器單元中的溝道孔的直徑可以基本類似於包括在連接到上部塊BLKu的第四字線WLu3的存儲器單元中的溝道孔的直徑，並且可以相對較大。
因此，根據本實施例，供應給底部塊BLKb的第一字線WLb0的預編程電壓的施加持續時間和/或電壓電平可以基本類似於與之對應的供應給上部塊BLKu的第一字線WLu0的預編程電壓的施加持續時間和/或電壓電平。在這種情況下，上部塊BLKu的第一字線WLu0和襯底之間的距離可以大於底部塊BLKb的第一字線WLb0和襯底之間的距離，然而施加到第一字線WLu0的預編程電壓可以與施加到第一字線WLb0的預編程電壓基本相同。
此外，供應給底部塊BLKb的上部字線WLb3的預編程電壓的施加持續時間和/或電壓電平可以基本類似於與之對應的供應給上部塊BLKu的上部字線WLu3的預編程電壓的施加持續時間和/或電壓電平。在這種情況下，上部塊BLKu的第四字線WLu3和襯底之間的距離可以大於底部塊BLKb的第四字線WLb3和襯底之間的距離，然而施加到第四字線WLu3的預編程電壓可以與施加到第四字線WLb3的預編程電壓基本相同。
例如，根據本實施例，控制邏輯(例如，圖4中的120)可以被配置為生成預編程控制信號，以使得供應給布置在彼此對應的底部塊BLKb和上部塊BLKu的級上的各字線的預編程電壓的施加持續時間和/或電壓電平是相同的。因此，根據本實施例，預編程電壓的施加持續時間和/或電壓電平可以不是取決於襯底和各字線之間的距離而恆定地增加，並且可以相對於NAND串和/或特定塊中的存儲器單元，考慮襯底和每個字線之間的距離來單獨確定。
圖25是示出圖4的存儲器單元陣列的另一示例的電路圖。參照圖25，存儲器單元陣列110」可以包括垂直排列的多個塊BLKb'和BLKu'。詳細地，存儲器單元陣列110」可以包括布置在襯底上的底部塊BLKb'和布置在底部塊BLKb'上的上部塊BLKu'。底部塊BLKb'和上部塊BLKu'中的每個可以是具有垂直結構的NAND快閃記憶體。根據本實施例的存儲器單元陣列110」是圖24的存儲器單元陣列110'的修改，並且因此，將在下面詳細描述它們之間的差異，並且類似的特徵的描述可以被省略。
底部塊BLKb'可以包括多個NAND串、多個字線WLb0到WLb3、多個位線BLb0到BLb2、多個接地選擇線GSLb0到GSLb2、多個串選擇線SSLb0到SSLb2和公共源極線CBLb。這裡，在其他實施例中，NAND串的數目、字線的數目、位線的數目、接地選擇線的數目和串選擇線的數目可以是不同的。
上部塊BLKu'可以包括多個NAND串、多個字線WLu0到WLu3、多個位線BLu0到BLu2、多個接地選擇線GSLu0到GSLu2、多個串選擇線SSLu0到SSLu2和公共源極線CBLu。這裡，在其他實施例中，NAND串的數目、字線的數目、位線的數目、接地選擇線的數目和串選擇線的數目可以是不同的。
如上所述，上部塊BLKu'可以相對於襯底沿垂直方向以底部塊BLKb'倒轉的形式來實現，而且上部塊BLKu'和底部塊BLKb'可以共享位線BLb0到BLb2。另外，上部塊BLKu'和底部塊BLKb'可以根據距襯底的距離，共享彼此對應的字線。例如，字線WLu3可以連接到字線WLb0，字線WLu2可以連接到字線WLb1，字線WLu1可以連接到字線WLb2，而且字線WLu0可以連接到字線WLb3。
根據本實施例，相同的預編程電壓可以被施加到底部塊BLKb'的第一字線WLb0和上部塊BLKu'的第四字線WLu3。此外，相同的預編程電壓可以被施加到底部塊BLKb'的第四字線WLb3和上部塊BLKu'的第一字線WLu0。例如，分別供應給底部塊BLKb'的字線的每個預編程電壓的施加持續時間和/或電壓電平可以隨著距襯底的距離增加而增加，而且分別供應給上部塊BLKu'的字線的每個預編程電壓的施加持續時間和/或電壓電平也可以隨著距襯底的距離增加而增加，即使上部塊BLKu'的取向相對於底部塊BLKb'被倒轉。
詳細地，根據本實施例，控制邏輯(例如，圖4中的120)可以生成預編程控制信號，以使得供應給布置在彼此對應的底部塊BLKb'和上部塊BLKu'的級的各字線的預編程電壓的施加持續時間和/或電壓電平是相同的。因此，根據本實施例，預編程電壓的施加持續時間和/或電壓電平可以根據襯底和每個塊內的每個字線之間的距離而增加。
圖26是示意性地示出根據實施例的存儲器系統20的框圖。參照圖26，存儲器系統20可以包括存儲器設備100和存儲器控制器200a，而且存儲器設備100可以包括存儲器單元陣列110和控制邏輯120。根據本實施例的存儲器設備100可以基本類似於圖1的存儲器設備100來實現。因此，以上參照圖1到圖25描述的細節可以適用於本實施例，而且重複的描述不被重複。
存儲器控制器200a可以包括預編程控制器210和擦除控制器230。然而，存儲器控制器200a的配置不限於此，而且預編程控制器210和擦除控制器230可以被實現為一個塊。
預編程控制器210可以被配置為生成預編程控制信號以允許對要被執行擦除操作的存儲器單元中的一些執行預編程操作，並且通過使用命令、地址、數據和/或控制信號將所生成的預編程控制信號發送到存儲器設備100。在本實施例中，預編程控制器210可以被配置為基於襯底和每個字線之間的距離或者或者改變操作特性的其他結構差異來單獨確定分別供應給字線的預編程電壓，並且可以根據所確定的預編程電壓來生成預編程控制信號。因此，分別供應給兩個相鄰字線的預編程電壓的電壓電平和/或施加持續時間可以不同。
此外，預編程控制器210可以被配置為基於編程/擦除周期計數來改變預編程控制信號。詳細地，當編程/擦除周期計數等於或大於閾值時，預編程控制器210可以被配置為改變預編程控制信號以用於減小預編程電壓的電壓電平和/或施加持續時間。在這種情況下，預編程控制器210可以被配置為改變預編程控制信號以致使供應給下部字線的預編程電壓的電壓電平和/或施加持續時間的減小量大於供應給上部字線的預編程電壓的電壓電平和/或施加持續時間的減小量。
擦除控制器230可以被配置為生成擦除控制信號以用於允許在執行預編程操作之後對存儲器單元執行擦除操作，並且通過使用命令、地址、數據和/或控制信號將所生成的擦除控制信號發送到存儲器設備100。
雖然未示出，但是存儲器控制器200a還可以包括軟編程控制器。軟編程控制器可以被配置為基於字線的電平單獨地確定分別供應給字線的軟編程電壓，從而生成軟編程控制信號。軟編程控制器可以被配置為通過使用命令、地址、數據和/或控制信號將所生成的軟編程控制信號發送到存儲器設備100。
圖27是示出根據實施例的存儲器控制器200a和存儲器設備100的操作的流程圖。參照圖27，在操作S610中，存儲器控制器200a可以生成預編程命令。在操作S620中，存儲器控制器200a可以生成預編程控制信號。詳細地，存儲器控制器200a可以生成預編程控制信號以允許對要被執行擦除操作的存儲器單元中的一些執行預編程操作。
在操作S630中，存儲器控制器200a可以將命令和地址發送到存儲器設備100。在這種情況下，可以通過使用命令、地址、數據和/或控制信號將所生成的預編程控制信號發送到存儲器設備100。在操作S640中，存儲器設備100可以根據所發送的預編程控制信號對至少一些存儲器單元執行預編程操作。
在操作S650中，存儲器控制器200a可以生成擦除命令。在操作S660中，存儲器控制器200a可以將命令和地址發送到存儲器設備100。在操作S670中，存儲器設備100可以響應於所發送的命令和地址，對所選擇的存儲器單元執行擦除操作。
圖28是示出根據一些實施例的存儲器控制器200a和存儲器設備100的操作的流程圖。參照圖28，根據本實施例的方法可以包括在圖27的操作S670之後執行的操作。因此，以上參照圖27描述的細節可以適用於本實施例，而且重複的描述不被重複。
在操作S710中，存儲器控制器200a可以生成軟編程命令。在操作S720中，存儲器控制器200a可以生成軟編程控制信號。詳細地，存儲器控制器200a可以生成軟編程控制信號以允許對要被執行擦除操作的存儲器單元中的至少一些執行軟編程操作。
在操作S730中，存儲器控制器200a可以將命令和地址發送到存儲器設備100。在這種情況下，可以通過使用命令、地址、數據和/或控制信號將所生成的軟編程控制信號發送到存儲器設備100。在操作S740中，存儲器設備100可以根據所發送的軟編程控制信號對至少一些存儲器單元執行軟編程操作。
圖29是示出在存儲卡系統1000中使用根據一些實施例的存儲器設備的示例的框圖。參照圖29，存儲卡系統1000可以包括主機1100和存儲卡1200。主機1100可以包括主機控制器1110和主機連接器1120。存儲卡1200可以包括卡連接器1210、卡控制器1220和存儲器設備1230。在這種情況下，存儲卡1200可以通過使用圖1到圖28的實施例來實現。
例如，存儲卡1200可以被配置為在執行擦除操作之前執行預編程操作。在這種情況下，預編程操作可以基於襯底和每個字線之間的距離或者操作特性的其他差異，根據用於單獨控制對存儲器單元的預編程操作的預編程控制信號來執行。因此，基於襯底和每個字線之間的距離或者其他結構差異，由存儲器單元的幾何形狀之間的差所導致的存儲器單元的操作特性中的差異被補償。雖然在溝道孔的直徑更小或隧道絕緣層的厚度更薄的情況下，與存儲器單元相對應的編程速度/擦除速度更快，但是可以基於預編程控制信號來執行預編程操作，並且因此，包括在NAND串中的存儲器單元的閾值電壓可以對應於基本相同的編程狀態。
主機1100可以被配置為將數據寫入存儲卡1200或讀取存儲在存儲卡1200中的數據。主機控制器1110可以被配置為通過主機連接器1120將命令CMD、由包括在主機1100中的時鐘發生器(未示出)生成的時鐘信號CLK和數據DATA發送到存儲卡1200。
響應於通過卡連接器1210接收的命令，卡控制器1220可以被配置為與由包括在卡控制器1220中的時鐘發生器(未示出)生成的時鐘信號同步地將數據存儲在存儲器設備1230中。存儲器設備1230可以被配置為存儲從主機1100發送的數據。
存儲卡1200可以利用緊湊快閃記憶體卡(CFC)、微驅動、智能媒體卡(SMC)、多媒體卡(MMC)、安全數字卡(SDC)、記憶棒、通用串行總線(USB)快閃記憶體驅動器等來具體實施。
圖30是示出在固態盤(SSD)系統2000中使用根據一些實施例的存儲器設備的示例的框圖。參照圖30，SSD系統2000可以包括主機2100和SSD2200。SSD 2200可以被配置為通過信號連接器向主機2100發送或者從主機2100接收信號，並且通過電力連接器接收電力。SSD 2200可以包括SSD控制器2210、輔助電力設備2220和多個存儲器設備2230、2240和2250。在這種情況下，SSD 2200可以通過使用圖1到圖29中的實施例來實現。
詳細地，存儲器設備2230、2240和2250中的每一個可以被配置為在執行擦除操作之前執行預編程操作。在這種情況下，預編程操作可以基於襯底和每個字線之間的距離，根據用於單獨控制對存儲器單元的預編程操作的預編程控制信號來執行。因此，基於襯底和每個字線之間的距離或者其他結構差異，由存儲器單元的幾何形狀之間的差所導致的存儲器單元的操作特性差異被補償。雖然在溝道孔的直徑小或隧道絕緣層的厚度薄的情況下，與存儲器單元相對應的編程速度/擦除速度快，但是可以基於預編程控制信號來執行預編程操作，並且因此，包括在NAND串中的存儲器單元的閾值電壓可以對應於基本相同的編程狀態。
根據實施例的存儲卡、非易失性存儲器設備和卡控制器可以使用各種形式的封裝來安裝。例如，根據實施例的快閃記憶體設備和/或存儲器控制器可以通過使用諸如層疊封裝(PoP)、球柵陣列(BGA)、晶片尺寸封裝(CSP)、塑料帶引線晶片載體(PLCC)、塑料雙列直插封裝(PDIP)、疊片內裸片封裝、晶片內裸片形式、板上晶片(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料標準四邊扁平封裝(MQFP)、薄型四邊扁平封裝(TQFP)、小外型集成電路(SOIC)、縮小型小外型封裝(SSOP)、薄型小外型封裝(TSOP)、薄型四邊扁平封裝(TQFP)、系統級封裝(SIP)、多晶片封裝(MCP)、晶片級結構封裝(WFP)、晶片級處理堆疊封裝(WSP)等的封裝來安裝。
一些實施例包括存儲器設備，其包括：具有多個NAND串的存儲器單元陣列，每個NAND串包括分別連接到垂直堆疊在襯底上的多個字線的多個存儲器單元；以及控制邏輯，被配置為生成用於預編程至少一些存儲器單元的預編程控制信號，其中控制邏輯在擦除存儲器單元之前，基於襯底與字線當中的用於預編程至少一些存儲器單元的字線之間的相應距離來生成預編程控制信號。
一些實施例包括存儲器系統，其包括：存儲器設備，該存儲器設備包括具有多個NAND串的存儲器單元陣列，每個NAND串包括分別連接到垂直堆疊在襯底上的多個字線的多個存儲器單元；以及存儲器控制器，被配置為控制存儲器設備在擦除存儲器單元之前預編程至少一些存儲器單元，並且基於襯底與字線當中的用於預編程至少一些存儲器單元的字線之間的各距離來生成用於預編程至少一些存儲器單元的預編程控制信號。
一些實施例包括操作存儲器設備的方法，該存儲器設備包括多個NAND串，每個NAND串包括分別連接到垂直堆疊在襯底上的多個字線的多個存儲器單元，該方法包括基於襯底和字線之間的各距離來生成用於預編程存儲器單元的預編程控制信號，基於預編程控制信號通過將預編程電壓分別施加到至少一些字線來預編程分別連接到所述至少一些字線的存儲器單元，並且對存儲器單元執行擦除操作。
一些實施例包括操作存儲器系統的方法，該存儲器系統包括：具有多個NAND串的存儲器設備，每個NAND串包括分別連接到垂直堆疊在襯底上的多個字線的多個存儲器單元；以及控制存儲器設備的存儲器控制器，該方法包括：由存儲器控制器基於襯底與字線當中的用於預編程存儲器單元的字線之間的各距離，生成用於預編程存儲器單元的預編程控制信號；由存儲器控制器發送所生成的預編程控制信號到存儲器設備；基於預編程控制信號，通過將預編程電壓分別施加到至少一些字線來預編程分別連接到所述至少一些字線的存儲器單元；由存儲器控制器生成用於擦除存儲器單元的擦除命令；由存儲器控制器發送所生成的擦除命令到存儲器控制器；以及響應於擦除命令來擦除存儲器單元。
雖然已經參照具體實施例示出和描述了實施例，但是可以在形式和細節上做出各種改變而不脫離所附權利要求的精神和範圍。