一種基於硬體提取1588時間戳的lxi接口電路的製作方法

2023-11-11 09:17:27 2

專利名稱：一種基於硬體提取1588時間戳的lxi接口電路的製作方法
技術領域：
本發明涉及一種基於硬體提取1588時間戳的LXI接口電路。
背景技術：
Agilent和VXI ^Technology公司於2004年提出了一種新的儀器總線-LXI (LAN extensions for Instrumentation) 0 LXI儀器無須專門的背板總線機箱和零槽控制器，直接利用通用PC的標準LAN接口，很大程度上降低了開發和應用成本。而LAN又是業界最穩定和生命周期最長並且還在不斷發展的開放式工業標準，各廠商很容易將現有的儀器產品移植到LAN平臺上來，這些都為組建更大範圍的分布式自動測控系統提供了方便。同時 LXI總線標準定義了基於IEEE1588的精密時間同步功能，在測試測量領域第一次引入了基於時間觸發的概念，很容易構建實時測試系統。隨著ATS(Automatic Test System)技術的發展，在分布式測控系統中，要求測試儀器具有遠距離程控功能，現有的總線如GPIB、PCI/PXI等都無法很好的滿足要求， IEEE1588精密時間同步協議可以實現測試測量儀器或系統的遠程觸發同步功能，具有 IEEE1588功能的儀器的時間同步觸發精度是B類LXI儀器的一個關鍵技術，直接決定著一個ATS系統的性能，但目前通常使用的是軟體提取IEEE1588時間戳的方法來實現，精度在毫秒級，難以滿足ATS技術的發展趨勢；另外，LXI vl. 2標準自採用IEEE1588-2008新協議標註以來，與以前LXI儀器採用的IEEE1588-2002都無法兼容使用，給搭建測試系統帶來很大的限制。該基於硬體提取1588時間戳的LXI接口板採用硬體提取時間戳的方式，在網絡的PHY物理層來提取，有效消除了 LAN協議帶來的網絡延時，同步精度達到納秒級，而且採用了 IEEE1588-2008與IEEE1588-2002兼容的兩種IEEE1588協議的實現方法，使得LXI儀器具有廣泛的兼容性，能夠在ATS中發揮重要作用。

發明內容
本發明提供一種基於LXI總線標準的基於硬體提取1588時間戳的LXI接口電路。本發明的技術解決方案一種基於硬體提取1588時間戳的LXI接口電路，其特殊之處在於包括嵌入式處理器電路、IEEE 1588觸發管理電路、FLASH存儲電路、DDR動態存儲電路和LAN接口通信電路GPIB/USB接口電路；所述嵌入式處理器電路是用於提供與控制計算機通訊的網絡接口，實現程序存儲和處理相關的LXI總線協議；所述IEEE 1588觸發管理電路用於處理1588協議，管理1588相關觸發和提取時間戳；所述FLASH存儲電路用於存儲系統數據和應用程式；所述DDR動態存儲電路用於動態存儲過程數據，為應用程式的讀取、執行提供緩衝；
4
所述LAN接口通信電路提供與控制計算機通訊的硬體通路。上述嵌入式處理器電路包括PowerPC處理器Ul，所述PowerPC處理器Ul包括內部總線接口 U1A、DDR SDRAM控制器接口 U1B、本地總線接口 U1C、網絡MAC接口 U1G、主時鐘和 IO 口 U1D，所述內部總線接口 UlA與PCI接口 2通信連接，所述DDR SDRAM控制器接口 U IB 為DDR動態存儲電路提供地址、數據和控制鏈路；所述本地總線接口 UlC為FLASH存儲電路提供接口，所述網絡MAC接口 UlG提供兩路自適應網絡通路，第一路與LAN接口通信電路相連、第二路用於向IEEE1588觸發管理電路提供IEEE 1588協議的PPS時鐘和I/O埠 ；所述主時鐘和IO 口 UlD中主時鐘用於為PowerPC處理器的時鐘輸入，IO 口用於向IEEE 1588 觸發管理電路提供觸發通路以及向LED指示模塊提供控制埠。還包括用於實現GPIB/USB硬體通路的GPIB/USB接口電路，本地總線接口 UlC還為GPIB接口電路提供接口，所述GPIB/USB接口電路與本地總線接口 UlC連接。上述IEEE 1588觸發管理電路包括可編程邏輯器件FPGAU20，所述可編程邏輯器件FPGAU20的LLD
數據線與PowerPC處理器Ul的本地總線電路連接；所述可編程邏輯器件FPGAU20的F1588_I0與PowerPC處理器Ul的IEEE1588I/0埠連接；可編程邏輯器件FPGAU20輸出端與LAN接口電路的PPS秒脈衝F1588_CLK0UT管腳連接。上述FLASH存儲電路包括用於完成程序及數據存儲的32MB的NOR FLASH晶片TO、 第一地址鎖存器晶片U4、第二地址鎖存器晶片TO以及用於數據緩衝的門電路U7，所述第一地址鎖存器晶片U4、第二地址鎖存器晶片U5、門電路U7依次串聯，形成緩衝電路，所述32MB 的NOR FLASH晶片U6通過緩衝電路與PowerPC處理器的本地總線接口 UlC電路連接。上述DDR動態存儲電路包括兩個並聯的第一 DDR SDRAM存儲晶片U2第二 DDR SDRAM存儲晶片U3，所述第一 DDR SDRAM存儲晶片U2和第二 DDR SDRAM存儲晶片U3均與 DDR SDRAM控制器接口 UlB連接。上述LAN接口通信電路包括網絡PHY晶片U12、反相器U13、壓控振蕩器Y2以及Π 型低通濾波器，所述放大器U13的輸入端接收可編程邏輯器件FPGAU20的PWM脈寬調製後信號CP_0UT，所述放大器U13的輸出端輸出PWM脈寬調製後信號CP_0UT的反向信號給Π型低通濾波器的輸入端，所述Π型低通濾波器的輸出端與壓控振蕩器Υ2控制端連接，所述壓控振蕩器Υ2的輸出端與網絡PHY晶片U12連接。上述GPIB/USB接口電路包括GPIB接口晶片UlO、USB接口晶片U29，GPIB接口晶片UlO與本地總線接口 UlC相連，USB接口晶片U29與PowerPC處理器的本地總線接口 UlC 相連。上述DDR SDRAM控制器接口 UlB和DDR動態存儲電路連接線路中還包括匹配電阻 RN16 RN26，所述主時鐘和10 口 UlD和PowerPC處理器的時鐘輸入鏈路上還設置有時鐘分配晶片U43，所述DDR動態存儲電路還包括端接電阻和電壓驅動晶片U44，所述第一 DDRSDRAM 存儲晶片U2的輸入端接有端接電阻(R176-R180)，所述第二 DDR SDRAM存儲晶片U3的輸入端接有端接電阻(R171-R184)。本發明所具有的優點1、本發明中的採用硬體提取時間戳的方式，在網絡PHY層進行1588時間戳提取後，使用FPGA來輔助完成1588的觸發管理；在高性能的MPC處理器中來LXI協議處理，並建立上位機、功能電路等接口電路管理。2、本發明DDR SDRAM控制器接口 UlB和DDR動態存儲電路連接線路中還包括匹配電阻RN16 R擬6，消除高速傳輸時因阻抗匹配而引起的信號反射。3、本發明主時鐘和IO 口 UlD和PowerPC處理器的時鐘輸入鏈路上還設置有時鐘分配晶片U43，增強時鐘驅動能力和時鐘穩定性。4、本發明DDR動態存儲電路還包括端接電阻和電壓驅動晶片U44，第一 DDRSDRAM存儲晶片U2的輸入端接有端接電阻R176-R180，第二 DDR SDRAM存儲晶片 U3的輸入端接有端接電阻R171-R184，提高DDR存儲的可靠性，設計了端接電阻RN[27:34]， 由U44提供端接電壓VTT和DDR驅動參考電壓MPC_MVREF。


圖1為本發明的基於硬體提取1588時間戳的LXI接口電路的結構圖；圖2為本發明嵌入式處理器電路原理圖；其中圖2a為U1A，圖沘為U1B，圖2c為U1C，圖2d為U1D，圖2e為U1F，圖2f為 UlG ；圖3為本發明IEEE 1588觸發管理電路原理圖；圖4為本發明FLASH存儲電路原理圖；圖5為本發明DDR動態存儲電路原理圖；圖6為本發明LAN接口通信電路原理圖；圖7為本發明內部總線接口電路原理圖；圖8為本發明GPIB/USB接口電路原理圖。
具體實施例方式如圖1所示，一種基於硬體提取1588時間戳的LXI接口板電路是LXI儀器的總線實現單元。LXI總線儀器的IEEE1588協議在該接口電路板中實現，主要實現兩方面的功能①主時鐘以及LXI設備/儀器間的時間同步；②在LXI設備/儀器內部，利用本機的 IEEE1588時鐘，實現帶有時間戳信息數據包的事件觸發，也即時間觸發。LXI儀器的時間同步功能，主要使用IEEE1588協議，通過和網絡內同組的LXI設備/儀器/主時鐘，多次交換帶有發送和接收時間戳的數據包，從而計算網絡數據延遲，並參考主時鐘的時間信息，達到網絡內同組LXI儀器時間同步的目的。這個過程的關鍵技術有兩個①通過硬體或者軟體及時給發送出的網絡同步信息數據包添加發送時刻的時間戳信息，或者在接受到網絡同步信息數據包時及時添加接收時刻的時間戳信息；其中硬體處理時間戳的方法精度高，而軟體方法由於在網絡協議層中給網絡數據包添加時間戳，受作業系統任務調度的影響較大，所以這種方式精度較低。②在IEEE1588協議服務程序的管理下，計算網絡數據傳輸的延時量，並跟據接口自帶的高精度IEEE1588時鐘的等級和精度， 綜合修正IEEE1588時鐘計數器，從而和系統主時鐘保持時間同步。具體電路包括有嵌入式處理器電路、IEEE 1588觸發管理電路、FLASH存儲電路、 DDR動態存儲電路、LAN接口通信電路、內部總線接口電路和GPIB/USB接口電路等；
包括嵌入式處理器電路、IEEE 1588觸發管理電路、FLASH存儲電路、DDR動態存儲電路和LAN接口通信電路GPIB/USB接口電路；嵌入式處理器電路是用於提供與控制計算機通訊的網絡接口，實現程序存儲和處理相關的LXI總線協議；IEEE 1588觸發管理電路用於處理1588協議，管理1588相關觸發和提取時間戳； FLASH存儲電路用於存儲系統數據和應用程式；DDR動態存儲電路用於動態存儲過程數據， 為應用程式的讀取、執行提供緩衝；LAN接口通信電路提供與控制計算機通訊的硬體通路。如圖2所示，該圖中主要描述了處理器的各接口管理單元和IEEE1588-V2002的實現接口單元。嵌入式處理器電路中使用PowerPC處理器U1，主頻高達667MHz。該電路中， 使用32bit、運行頻率66MHz的內部總線接口 UlA與功能模塊進行通信連接，發送數據包和指令包；DDR SDRAM控制器接口 U IB為DDR動態存儲電路提供地址、數據和控制鏈路，在各連接線路中增加匹配電阻RN16 R擬6，消除高速傳輸時因阻抗匹配而引起的信號反射；本地總線UlC採用32bit地址線與數據線復用的方式，為FLASH、GPIB等外設提供接口 ；網絡 MAC接口 UlG提供兩路1000M/IOOM/IOM自適應網絡通路，第一路與LAN接口通信電路的PHY 直接相連，是實現IEEE1588-2008的網絡通道、第二路LAN接口實現IEEE1588-2002協議， 提供IEEE1588協議的PPS時鐘和I/O管理，同時CFG_RS
設置PowerPC起動配置字， 決定系統的啟動模式；外部串行通信控制接口 UlF提供USB接口、RS232接口、IIC接口和 SPI接口 ；主時鐘和IO 口 UlD中，使用外部66MHz有源晶振作為PowerPC處理器主時鐘，通過一個時鐘分配晶片U43，增強時鐘驅動能力和時鐘穩定性，用IO 口來作為LXI_TRIG
的8個觸發通路和LED指示模塊的控制埠。如圖3所示，IEEE1588觸發管理電路採用編程邏輯器件FPGA來實現，8位數據線 LLD
與PowerPC的LocalBus連接，建立PowerPC處理器和FPGA之間的通信，也可以使用SPI 口進行簡單的控制；LXIjRIG
在接收到LXI出發後，進行觸發路由等相關處理，同時將觸發送入PowerPC中，完成觸發動作，發送觸發信號也是由這8根觸發線完成； F1588_I0收發1588事件到FPGA中進行處理；F_1588_PPS輸出由FPGA處理的1588PPS秒脈衝，CP_0UT是經過FPGA進行PWM脈寬調製後的輸出信號，用來調整網絡傳輸時鐘，F1588_ CLKOUT接收由網絡PHY輸出的PPS秒脈衝，LAN_X1接收網絡PHY晶振時鐘。當需要調整網絡時鐘時，LAN_X1將當前網絡時鐘反饋到FPGA中，FPGA通過一定的PWM算法，輸出CP_0UT 來調整當前時鐘。如圖4所示，FLASH存儲電路採用32MB的NOR FLASH來完成程序及數據的存儲， U6與PowerPC的LocalBus連接，使用2個16bit的地址鎖存器晶片U4/U5，1個16bit的門電路U7進行數據緩衝，提信號高穩定性。如圖5所示，DDR動態存儲電路實現數據的高速緩存，使用2片64MB的16bitDDR SDRAM存儲晶片U2/U3直接與PowerPC DDR控制器相連，為了提高DDR存儲的可靠性，設計了端接電阻RN[27:34]，由U44提供端接電壓VTT和DDR驅動參考電壓MPC_MVREF。如圖6所示，U12為網絡PHY晶片，與上位機進行網絡通信的接口，同時硬體提取 IEEE1588-2008時間戳。U13在接收CP_0UT信號後進行反向，然後通過由C68、C62、C67、R58 組成的Π型低通濾波器，將始終PWM調製信號CP_0UT送入壓控振蕩器Y2控制端，進行本地網絡時鐘調整。埠 Jl可以選擇IEEE1588-2002協議或IEEE1588-2008協議的IEEE1588的PPS秒脈衝輸出，來實現IEEE1588-2002和IEEE1588-2008兩種協議PPS秒脈衝的兼容。 U[15:19]和撥碼開關SWl為系統提供起動配置字。如圖7所示，P2和P3為內部總線接口，提供32bti、66MHz的接口與功能模塊通信接口。如圖8所示，除了 LAN接口夕卜，該B類接口電路還可以使用GPIB和USB接口與上位機通信。UlO為專用的GPIB接口晶片，為了使得3. 3V的PowerPC埠電壓和5V的GPIB電壓匹配，使用U9帶有電壓轉換的16bit緩衝門電路。USB接口使用U29專用晶片與PowerPC 直接相連，實現USB2. 0通信協議。RS232為調試埠，使用U31專用晶片，在調試過程中通過RS232列印啟動和調試信息。
權利要求
1.一種基於硬體提取1588時間戳的LXI接口電路，其特徵在於包括嵌入式處理器電路、IEEE 1588觸發管理電路、FLASH存儲電路、DDR動態存儲電路和LAN接口通信電路 GPIB/USB 接口電路；所述嵌入式處理器電路是用於提供與控制計算機通訊的網絡接口，實現程序存儲和處理相關的LXI總線協議；所述IEEE 1588觸發管理電路用於處理1588協議，管理1588相關觸發和提取時間戳；所述FLASH存儲電路用於存儲系統數據和應用程式；所述DDR動態存儲電路用於動態存儲過程數據，為應用程式的讀取、執行提供緩衝；所述LAN接口通信電路提供與控制計算機通訊的硬體通路。
2.根據權利要求1所述的基於硬體提取1588時間戳的LXI接口電路，其特徵在於所述嵌入式處理器電路包括PowerPC處理器(Ul)，所述PowerPC處理器(Ul)包括內部總線接口(UlA)、DDR SDRAM控制器接口(UlB)、本地總線接口(UlC)、網絡MAC接口(UlG)、主時鐘和IO 口(UlD)，所述內部總線接口(UlA)與PCI接口⑵通信連接，所述DDR SDRAM控制器接口(UlB)為DDR動態存儲電路提供地址、數據和控制鏈路；所述本地總線接口(UlC) 為FLASH存儲電路提供接口，所述網絡MAC接口(UlG)提供兩路自適應網絡通路，第一路與 LAN接口通信電路相連、第二路用於向IEEE 1588觸發管理電路提供IEEE1588協議的PPS 時鐘和I/O埠 ；所述主時鐘和IO 口(UlD)中主時鐘用於為PowerPC處理器的時鐘輸入， IO 口用於向IEEE 1588觸發管理電路提供觸發通路以及向LED指示模塊提供控制埠。
3.根據權利要求1所述的基於硬體提取1588時間戳的LXI接口電路，其特徵在於還包括用於實現GPIB/USB硬體通路的GPIB/USB接口電路，本地總線接口(UlC)還為GPIB接口電路提供接口，所述GPIB/USB接口電路與本地總線接口(UlC)連接。
4.根據權利要求1所述的基於硬體提取1588時間戳的LXI接口電路，其特徵在於所述IEEE 1588觸發管理電路包括可編程邏輯器件FPGA(U20)，所述可編程邏輯器件 FPGA(U20)的LLDW:7]數據線與PowerPC處理器(Ul)的本地總線電路連接；所述可編程邏輯器件FPGA(U20)的F1588_I0與PowerPC處理器(Ul)的IEEE1588I/0埠連接；可編程邏輯器件FPGA(U20)輸出端與LAN接口電路的PPS秒脈衝F1588_CLK0UT管腳連接。
5.根據權利要求1所述的基於硬體提取1588時間戳的LXI接口電路，其特徵在於所述FLASH存儲電路包括用於完成程序及數據存儲的32MB的NORFLASH晶片⑴6)、第一地址鎖存器晶片(U4)、第二地址鎖存器晶片(U5)以及用於數據緩衝的門電路(U7)，所述第一地址鎖存器晶片(U4)、第二地址鎖存器晶片(U5)、門電路 (U7)依次串聯，形成緩衝電路，所述32MB的NOR FLASH晶片(U6)通過緩衝電路與PowerPC 處理器的本地總線接口(UlC)電路連接。
6.根據權利要求1所述的基於硬體提取1588時間戳的LXI接口電路，其特徵在於所述DDR動態存儲電路包括兩個並聯的第一 DDR SDRAM存儲晶片(U2)第二 DDR SDRAM存儲晶片(U3)，所述第一 DDR SDRAM存儲晶片(U2)和第二 DDR SDRAM存儲晶片(U3)均與DDR SDRAM控制器接口(UlB)連接。
7.根據權利要求1所述的基於硬體提取1588時間戳的LXI接口電路，其特徵在於所述LAN接口通信電路包括網絡PHY晶片(U12)、反相器(U13)、壓控振蕩器(Y2)以及Π型低通濾波器，所述放大器(U13)的輸入端接收可編程邏輯器件FPGA (U20)的PWM脈寬調製後信號(CP_0UT)，所述放大器(U13)的輸出端輸出PWM脈寬調製後信號(CP_0UT)的反向信號給π型低通濾波器的輸入端，所述π型低通濾波器的輸出端與壓控振蕩器m控制端連接，所述壓控振蕩器m的輸出端與網絡PHY晶片(U12)連接。
8.根據權利要求1所述的基於硬體提取1588時間戳的LXI接口電路，其特徵在於所述GPIB/USB接口電路包括GPIB接口晶片(UlO)、USB接口晶片(似9)，GPIB接口晶片(UlO) 與本地總線接口(UlC)相連，USB接口晶片(U29)與PowerPC處理器的本地總線接口(UlC) 相連。
9.根據權利要求1所述的基於硬體提取1588時間戳的LXI接口電路，其特徵在於 所述DDR SDRAM控制器接口(UlB)和DDR動態存儲電路連接線路中還包括匹配電阻(RN16 R擬6)，所述主時鐘和IO 口(UlD)和PowerPC處理器的時鐘輸入鏈路上還設置有時鐘分配晶片(U43)，所述DDR動態存儲電路還包括端接電阻和電壓驅動晶片(U44)，所述第一 DDRSDRAM存儲晶片(U2)的輸入端接有端接電阻(R176-R180)，所述第二DDR SDRAM存儲晶片(U3)的輸入端接有端接電阻(R171-R184)。
全文摘要
本發明涉及一種基於硬體提取1588時間戳的LXI接口電路，包括嵌入式處理器電路是用於提供與控制計算機通訊的網絡接口，實現程序存儲和處理相關的LXI總線協議；IEEE 1588觸發管理電路用於處理1588協議，管理1588相關觸發和提取時間戳；FLASH存儲電路用於存儲系統數據和應用程式；DDR動態存儲電路用於動態存儲過程數據，為應用程式的讀取、執行提供緩衝；LAN接口通信電路提供與控制計算機通訊的硬體通路。本發明提供一種基於LXI總線標準的基於硬體提取1588時間戳的LXI接口電路。實現在高性能的MPC處理器中進行LXI協議處理，並建立上位機、功能電路等接口電路管理。
文檔編號H04L12/40GK102420735SQ20111043695
公開日2012年4月18日 申請日期2011年12月20日 優先權日2011年12月20日
發明者劉學鋼, 周正興, 李小傑, 苗勝, 郭恩全, 閆永勝 申請人:陝西海泰電子有限責任公司