移位寄存器、柵線集成驅動電路、顯示面板及顯示裝置的製作方法

2023-11-11 13:45:57

本發明涉及顯示技術領域，尤指一種移位寄存器、柵線集成驅動電路、顯示面板及顯示裝置。

背景技術：

在科技發展日新月異的現今時代中，液晶顯示器已經廣泛地應用在電子顯示產品上，如電視機、計算機、手機及個人數字助理等。液晶顯示器包括數據驅動器(sourcedriver)、柵極驅動裝置(gatedriver)及液晶顯示面板等。其中，液晶顯示面板中具有像素陣列，而柵極驅動裝置用以依序開啟像素陣列中對應的像素行，以將數據驅動器輸出的像素數據傳輸至像素，進而顯示待顯圖像。

目前，柵極驅動裝置一般通過陣列工藝形成在液晶顯示器的陣列基板上，即陣列基板行驅動(gatedriveronarray,goa)工藝，這種集成工藝不僅節省了成本，而且可以做到液晶面板(panel)兩邊對稱的美觀設計，同時，也省去了柵極集成電路(ic，integratedcircuit)的綁定(bonding)區域以及扇出

(fan-out)的布線空間，從而可以實現窄邊框的設計；並且，這種集成工藝還可以省去柵極掃描線方向的bonding工藝，從而提高了產能和良率。

現有的柵極驅動裝置通常由多個級聯的移位寄存器構成；對現有的移位寄存器來講，需要在有效goa輸出後面增加復位模塊，並且需要時鐘信號clk的時序數量相應增加；另外由於空間限制，復位模塊沒有連接類似顯示區域(aa區)的負載，從而最後幾行的復位信號和aa區的不同，沒有相連接的aa區進行輸出，會造成復位電壓較大，負載過大，長期不利於移位寄存器的穩定性，出現畫面不良的現象。

技術實現要素：

有鑑於此，本發明實施例提供一種移位寄存器、柵線集成驅動電路、顯示面板及顯示裝置，可以解決現有技術中復位模塊輸出與顯示區域的不同，負載過大造成前面的移位寄存器復位異常的問題。

因此，本發明實施例提供了一種移位寄存器，包括：輸入模塊，輸出模塊，下拉驅動模塊，下拉模塊，分壓模塊，復位模塊；其中，

所述輸入模塊的第一端與信號輸入端連接、第二端與第一節點連接；所述輸入模塊用於在所述信號輸入端的控制下，控制所述第一節點的電位；

所述輸出模塊的第一端與所述第一節點連接、第二端與第一信號控制端連接、第三端與信號輸出端連接；所述輸出模塊用於在所述第一節點的控制下，將所述第一信號控制端的信號通過所述信號輸出端輸出；

所述下拉驅動模塊的第一端與第二信號控制端連接、第二端與所述第一節點連接、第三端與電平信號端連接、第四端與第二節點連接；所述下拉驅動模塊用於在所述第二信號控制端和第一節點的控制下，控制所述第二節點的電位；

所述下拉模塊的第一端與電平信號端連接、第二端與所述第一節點連接、第三端與所述信號輸出端連接、第四端與所述第二節點連接；所述下拉模塊用於在所述第二節點的控制下，控制所述第一節點和信號輸出端的電位；

所述分壓模塊的第一端與復位信號端連接、第二端與第三節點連接；所述分壓模塊用於在所述復位信號端的控制下，控制所述第三節點的電位；

所述復位模塊的第一端與所述電平信號端連接、第二端與所述第一節點連接、第三端與所述信號輸出端連接、第四端與所述第三節點連接；所述復位模塊用於在所述第三節點的控制下，對所述第一節點和所述信號輸出端進行復位。

在一種可能的實現方式中，在本發明實施例提供的上述移位寄存器中，所述分壓模塊包括：第一開關電晶體；

所述第一開關電晶體的柵極和源極分別與所述復位信號端連接，漏極與所述第三節點連接。

在一種可能的實現方式中，在本發明實施例提供的上述移位寄存器中，所述復位模塊包括：第二開關電晶體和第三開關電晶體；

所述第二開關電晶體的柵極與所述第三節點連接、源極與所述電平信號端連接、漏極與所述第一節點連接；

所述第三開關電晶體的柵極與所述第三節點連接、源極與所述電平信號端連接、漏極與所述信號輸出端連接。

在一種可能的實現方式中，在本發明實施例提供的上述移位寄存器中，所述輸入模塊包括：第四開關電晶體；

所述第四開關電晶體的柵極和源極分別與所述信號輸入端連接、漏極與所述第一節點連接。

在一種可能的實現方式中，在本發明實施例提供的上述移位寄存器中，所述輸出模塊包括：第五開關電晶體和電容；

所述第五開關電晶體的柵極與所述第一節點連接、源極與所述第一信號控制端連接、漏極與所述信號輸出端連接；

所述電容連接在所述第一節點和所述信號輸出端之間。

在一種可能的實現方式中，在本發明實施例提供的上述移位寄存器中，所述下拉驅動模塊包括：第六開關電晶體、第七開關電晶體、第八開關電晶體和第九開關電晶體；

所述第六開關電晶體的柵極和源極分別與所述第二信號控制端連接；

所述第七開關電晶體的柵極與所述第六開關電晶體的漏極連接、源極與所述第二信號控制端連接、漏極與所述第二節點連接；

所述第八開關電晶體的柵極與所述第一節點連接、源極與所述第六開關電晶體的漏極連接、漏極與所述電平信號端連接；

所述第九開關電晶體的柵極與所述第一節點連接、源極與所述電平信號端連接、漏極與所述第二節點連接。

在一種可能的實現方式中，在本發明實施例提供的上述移位寄存器中，所述下拉模塊包括：第十開關電晶體和第十一開關電晶體；

所述第十開關電晶體的柵極與所述第二節點連接，源極與所述電平信號端連接，漏極與所述第一節點連接；

所述第十一開關電晶體的柵極與所述第二節點連接，源極與所述電平信號端連接、漏極與所述信號輸出端連接。

本發明實施例提供的一種柵線集成驅動電路，包括級聯的多個移位寄存器；第n級移位寄存器的信號輸出端分別與第n+m級移位寄存器的信號輸入端和第n-m級移位寄存器的復位信號端連接；其中，n和m均為正整數；

最後m級移位寄存器的復位信號端與印刷電路板電性連接；或，

最後m級移位寄存器為如本發明實施例提供的上述移位寄存器。

本發明實施例還提供了一種顯示面板，包括本發明實施例提供的上述柵線集成驅動電路。

本發明實施例還提供了一種顯示裝置，包括本發明實施例提供的上述顯示面板。

本發明實施例的有益效果包括：

本發明實施例提供的一種移位寄存器、柵線集成驅動電路、顯示面板及顯示裝置，該移位寄存器包括：輸入模塊，輸出模塊，下拉驅動模塊，下拉模塊，分壓模塊，復位模塊；其中，輸入模塊的第一端與信號輸入端連接、第二端與第一節點連接；輸入模塊用於在信號輸入端的控制下，控制第一節點的電位；輸出模塊的第一端與第一節點連接、第二端與第一信號控制端連接、第三端與信號輸出端連接；輸出模塊用於在第一節點的控制下，將第一信號控制端的信號通過信號輸出端輸出；下拉驅動模塊的第一端與第二信號控制端連接、第二端與第一節點連接、第三端與電平信號端連接、第四端與第二節點連接；下拉驅動模塊用於在第二信號控制端和第一節點的控制下，控制第二節點的電位；下拉模塊的第一端與電平信號端連接、第二端與第一節點連接、第三端與信號輸出端連接、第四端與第二節點連接；下拉模塊用於在第二節點的控制下，控制第一節點和信號輸出端的電位；分壓模塊的第一端與復位信號端連接、第二端與第三節點連接；分壓模塊用於在復位信號端的控制下，控制第三節點的電位；復位模塊的第一端與電平信號端連接、第二端與第一節點連接、第三端與信號輸出端連接、第四端與第三節點連接；復位模塊用於在第三節點的控制下，對第一節點和信號輸出端進行復位。由於這樣通過上述六個模塊的相互配合，可以解決現有技術中復位模塊輸出與顯示區域的不同，負載過大造成前面的移位寄存器復位異常的問題。

附圖說明

圖1為本發明實施例提供的移位寄存器的結構示意圖；

圖2為本發明實施例提供的移位寄存器的具體結構示意圖；

圖3為本發明實施例提供的移位寄存器正常工作時的時序圖；

圖4為本發明實施例提供的顯示面板周邊走線示意圖；

圖5為本發明實施例提供的柵線集成驅動電路的示意圖之一；

圖6為本發明實施例提供的柵線集成驅動電路的示意圖之二。

具體實施方式

下面結合附圖，對本發明實施例提供的移位寄存器、柵線集成驅動電路、顯示面板及顯示裝置的具體實施方式進行詳細地說明。

本發明實施例提供了一種移位寄存器，如圖1所示，包括：輸入模塊1，輸出模塊2，下拉驅動模塊3，下拉模塊4，分壓模塊5，復位模塊6；其中，

輸入模塊1的第一端與信號輸入端input連接、第二端與第一節點pu連接；輸入模塊1用於在信號輸入端input的控制下，控制第一節點pu的電位；

輸出模塊2的第一端與第一節點pu連接、第二端與第一信號控制端clk連接、第三端與信號輸出端output連接；輸出模塊2用於在第一節點pu的控制下，將第一信號控制端clk的信號通過信號輸出端output輸出；

下拉驅動模塊3的第一端與第二信號控制端clkb連接、第二端與第一節點pu連接、第三端與電平信號端vss連接、第四端與第二節點pd連接；下拉驅動模塊3用於在第二信號控制端clkb和第一節點pu的控制下，控制第二節點pd的電位；

下拉模塊4的第一端與電平信號端vss連接、第二端與第一節點pu連接、第三端與信號輸出端output連接、第四端與第二節點pd連接；下拉模塊4用於在第二節點pd的控制下，控制第一節點pu和信號輸出端output的電位；

分壓模塊5的第一端與復位信號端reset連接、第二端與第三節點o連接；分壓模塊用於在復位信號端reset的控制下，控制第三節點o的電位；

復位模塊6的第一端與電平信號端vss連接、第二端與第一節點pu連接、第三端與信號輸出端output連接、第四端與第三節點o連接；復位模塊6用於在第三節點o的控制下，對第一節點pu和信號輸出端output進行復位。

在本發明實施例提供的上述移位寄存器，包括：輸入模塊，輸出模塊，下拉驅動模塊，下拉模塊，分壓模塊，復位模塊；其中，輸入模塊的第一端與信號輸入端連接、第二端與第一節點連接；輸入模塊用於在信號輸入端的控制下，控制第一節點的電位；輸出模塊的第一端與第一節點連接、第二端與第一信號控制端連接、第三端與信號輸出端連接；輸出模塊用於在第一節點的控制下，將第一信號控制端的信號通過信號輸出端輸出；下拉驅動模塊的第一端與第二信號控制端連接、第二端與第一節點連接、第三端與電平信號端連接、第四端與第二節點連接；下拉驅動模塊用於在第二信號控制端和第一節點的控制下，控制第二節點的電位；下拉模塊的第一端與電平信號端連接、第二端與第一節點連接、第三端與信號輸出端連接、第四端與第二節點連接；下拉模塊用於在第二節點的控制下，控制第一節點和信號輸出端的電位；分壓模塊的第一端與復位信號端連接、第二端與第三節點連接；分壓模塊用於在復位信號端的控制下，控制第三節點的電位；復位模塊的第一端與電平信號端連接、第二端與第一節點連接、第三端與信號輸出端連接、第四端與第三節點連接；復位模塊用於在第三節點的控制下，對第一節點和信號輸出端進行復位。由於這樣通過上述六個模塊的相互配合，可以解決現有技術中復位模塊輸出與顯示區域的不同，負載過大造成前面的移位寄存器復位異常的問題。

下面結合具體實施例，對本發明進行詳細說明。需要說明的是，本實施例中是為了更好的解釋本發明，但不限制本發明。

在具體實施時，在本發明實施例提供的上述移位寄存器中，如圖2所示，分壓模塊5具體包括：第一開關電晶體m1；

第一開關電晶體m1的柵極和源極分別與復位信號端reset連接，漏極與第三節點o連接。

具體地，在復位信號端reset的控制下，可以控制第一開關電晶體m1導通或截止；若第一開關電晶體m1為n型電晶體時，復位信號端reset為高電平時，第一開關電晶體m1導通，通過第一開關電晶體m1的w/l比例(或將第一開關電晶體m1的柵極給入一定波形的電壓)，達到分壓作用，使得輸出的復位信號降低，即復位信號通過第一開關電晶體m1後進行了分壓，分壓後的信號傳輸至第三節點o，進而可以控制第三節點o的電位；復位信號端reset為低電平時，第一開關電晶體m1截止。

以上僅是舉例說明移位寄存器中分壓模塊的具體結構，在具體實施時，分壓模塊的具體結構不限於本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不做限定。

在具體實施時，在本發明實施例提供的上述移位寄存器中，如圖2所示，復位模塊6具體包括：第二開關電晶體m2和第三開關電晶體m3；其中，

第二開關電晶體m2的柵極與第三節點o連接、源極與電平信號端vss連接、漏極與第一節點pu連接；

第三開關電晶體m3的柵極與第三節點o連接、源極與電平信號端vss連接、漏極與信號輸出端output連接。

具體地，在第三節點o的控制下，可以控制第二開關電晶體m2和第三開關電晶體m3導通或截止；若第二開關電晶體m2和第三開關電晶體m3均為n型電晶體時，第三節點o為高電平時，第二開關電晶體m2和第三開關電晶體m3導通，電平信號端vss將信號通過第二開關電晶體m2和第三開關電晶體m3傳輸至第一節點pu和信號輸出端output，進而可以控制第一節點pu和信號輸出端output的電位；第三節點o為低電平時，第二開關電晶體m2和第三開關電晶體m3截止。

以上僅是舉例說明移位寄存器中復位模塊的具體結構，在具體實施時，復位模塊的具體結構不限於本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不做限定。

在具體實施時，在本發明實施例提供的上述移位寄存器中，如圖2所示，輸入模塊1包括：第四開關電晶體m4；其中，

第四開關電晶體m4的柵極和源極分別與信號輸入端input連接、漏極與第一節點pu連接。

以上僅是舉例說明移位寄存器中輸入模塊的具體結構，在具體實施時，輸入模塊的具體結構不限於本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不做限定。

在具體實施時，在本發明實施例提供的上述移位寄存器中，如圖2所示，輸出模塊2具體包括：第五開關電晶體m5和電容c1；其中，

第五開關電晶體m5的柵極與第一節點pu連接、源極與第一信號控制端clk連接、漏極與信號輸出端output連接；

電容c1連接在第一節點pu和信號輸出端output之間。

以上僅是舉例說明移位寄存器中輸出模塊的具體結構，在具體實施時，輸出模塊的具體結構不限於本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不做限定。

在具體實施時，在本發明實施例提供的上述移位寄存器中，如圖2所示，下拉驅動模塊3具體包括：第六開關電晶體m6、第七開關電晶體m7、第八開關電晶體m8和第九開關電晶體m9；其中，

第六開關電晶體m6的柵極和源極分別與第二信號控制端clkb連接；

第七開關電晶體m7的柵極與第六開關電晶體m6的漏極連接、源極與第二信號控制端clkb連接、漏極與第二節點pd連接；

第八開關電晶體m8的柵極與第一節點pu連接、源極與第六開關電晶體m6的漏極連接、漏極與電平信號端vss連接；

第九開關電晶體m9的柵極與第一節點pu連接、源極與電平信號端vss連接、漏極與第二節點pd連接。

以上只是舉例說明移位寄存器中下拉驅動模塊的具體結構，在具體實施時，下拉驅動模塊的具體結構不局限於本發明實施例提供的上述結構，還可以是本領域技術人員熟知的其他結構，在此不做限定。

在具體實施時，在本發明實施例提供的上述移位寄存器中，如圖2所示，下拉模塊4具體包括：第十開關電晶體m10和第十一開關電晶體m11；其中，

第十開關電晶體m10的柵極與第二節點pd連接、源極與電平信號端vss連接、漏極與第一節點pu連接；

第十一開關電晶體m11的柵極與第二節點pd連接、源極與電平信號端vss連接、漏極與信號輸出端output連接。

以上僅是舉例說明移位寄存器中下拉模塊的具體結構，在具體實施時，下拉模塊的具體結構不限於本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不做限定。

需要說明的是本發明上述實施例中提到的開關電晶體可以是薄膜電晶體(tft，thinfilmtransistor)，也可以是金屬氧化物半導體場效應管(mos，metaloxidescmiconductor)，在此不做限定。在具體實施中，這些開關電晶體的源極和漏極根據電晶體類型以及輸入信號的不同，其功能可以互換，在此不做具體區分。

在具體實施時，在本發明實施例提供的上述移位寄存器中，當移位寄存器中所有的開關電晶體為n型時，在移位寄存器正常工作時，第一信號控制端clk和第二信號控制端clkb輸入的信號為反相的時鐘信號，電平信號端vss為低電平。

下面以n型電晶體為例，對本發明實施例移位寄存器的工作過程作以描述。下述描述中以1表示高電平，0表示低電平。

具體地，以圖2所示的移位寄存器的結構為例對其正常工作時進行描述。圖2所示的移位寄存器中，所有開關電晶體均為n型電晶體，各n型開關電晶體在高電平作用下導通，在低電平作用下截止；輸入信號端input的有效脈衝信號為高電平信號；第一信號控制端clk和第二信號控制端clkb輸入的信號為反相的時鐘信號，電平信號端vss為低電平，對應的輸入輸出時序圖如圖3所示。具體地，選取如圖3所示的輸入輸出時序圖中的t1、t2、t3、t4和t5五個階段。

在第一階段t1，input＝1，reset＝0，clk＝0，clkb＝1。

在t1階段，由於reset為低電平，第一開關電晶體m1截止，進而第二開關電晶體m2和第三開關電晶體m3截止；由於input為高電平，第四開關電晶體m4導通，由於clkb為高電平，第六開關電晶體m6導通；input的輸入信號通過第四開關電晶體m4傳輸至第一節點pu，第一節點pu的電位為高電平，電容c1處於充電狀態，並且第八開關電晶體m8、第九開關電晶體m9和第五開關電晶體m5導通。電平信號端vss的信號通過第九開關電晶體m9傳輸至第二節點pd，第二節點pd的電位為低電平，第十開關電晶體m10和第十一開關電晶體m11截止；第一時鐘信號通過第五開關電晶體m5傳輸至信號輸出端output，信號輸出端output的電位為低電平。t1階段為該移位寄存器中的c1的充電階段。

在第二階段t2，input＝0，reset＝0，clk＝1，clkb＝0。

在t2階段，由於reset保持低電平，第一開關電晶體m1、第二開關電晶體m2和第三開關電晶體m3保持截止；由於input變為低電平，第四開關電晶體m4變為截止；由於clkb為低電平，第六開關電晶體m6截止；由於clk變為高電平，根據電容c1的自舉作用，第一節點pu的電位被進一步拉高，第八開關電晶體m8、第九開關電晶體m9和第五開關電晶體m5保持導通。電平信號端vss的信號通過第九開關電晶體m9傳輸至第二節點pd，第二節點pd的電位保持低電平，第十開關電晶體m10和第十一開關電晶體m11保持截止；第一時鐘信號通過第五開關電晶體m5傳輸至信號輸出端output，信號輸出端output的電位變為高電平。

在第三階段t3，input＝0，reset＝1，clk＝0，clkb＝1。

在t3階段，由於reset變為高電平，第一開關電晶體m1導通，通過第一開關電晶體m1的w/l比例(或將第一開關電晶體m1的柵極給入一定波形的電壓)，達到分壓作用，使得輸出的復位信號降低，與顯示區域輸入的信號可以保持一致，此時第二開關電晶體m2和第三開關電晶體m3導通；由於input保持低電平，第四開關電晶體m4保持截止；由於clkb為高電平，第六開關電晶體m6導通；電平信號端vss的信號通過第二開關電晶體m2傳輸至第一節點pu，第一節點pu的電位變為低電平，電容c1處於放電狀態，並且第八開關電晶體m8、第九開關電晶體m9和第五開關電晶體m5變為截止；第七開關電晶體m7變為導通，第二節點pd的電位變為高電平，第二節點pd控制第十開關電晶體m10和第十一開關電晶體m11變為導通，電平信號端vss的信號通過第十開關電晶體m10傳輸至第一節點pu，進一步保證第一節點pu的電位為低電平，電平信號端vss的信號通過第十一開關電晶體m11傳輸至信號輸出端output，並且電平信號端vss的信號通過第三開關電晶體m3傳輸至信號輸出端output，使信號輸出端output的電位變為低電平。

在第四階段t4，input＝0，reset＝0，clk＝1，clkb＝0。

在t4階段，由於reset變為低電平，第一開關電晶體m1、第二開關電晶體m2和第三開關電晶體m3變為截止；由於input保持低電平，第四開關電晶體m4保持截止，由於clkb為低電平，第六開關電晶體m6截止，第七開關電晶體m7保持導通，第二節點pd的電位保持高電平，第二節點pd控制第十開關電晶體m10和第十一開關電晶體m11保持導通，電平信號端vss的信號通過第十開關電晶體m10傳輸至第一節點pu，使第一節點pu的電位保持為低電平，電容c1處於放電狀態，並且第八開關電晶體m8、第九開關電晶體m9和第五開關電晶體m5保持截止；電平信號端vss的信號通過第十一開關電晶體m11傳輸至信號輸出端output，使信號輸出端output的電位保持低電平。

在第五階段t5，input＝0，reset＝0，clk＝0，clkb＝1。

在t5階段，由於reset保持低電平，第一開關電晶體m1、第二開關電晶體m2和第三開關電晶體m3保持截止；由於input保持低電平，第四開關電晶體m4保持截止；第二節點pd的電位保持高電平，第二節點pd控制第十開關電晶體m10和第十一開關電晶體m11保持導通，電平信號端vss的信號通過第十開關電晶體m10傳輸至第一節點pu，使第一節點pu的電位保持為低電平，電平信號端vss的信號通過第十一開關電晶體m11傳輸至信號輸出端output，使信號輸出端output的電位保持低電平。

之後，移位寄存器一直重複上述第四階段和第五階段的工作狀態，直至移位寄存器開始接收到下一幀的輸入信號為止。

基於同一發明構思，本發明實施例還提供了一種柵線集成驅動電路，包括級聯的多個移位寄存器；第n級移位寄存器的信號輸出端分別與第n+m級移位寄存器的信號輸入端和第n-m級移位寄存器的復位信號端連接；其中，n和m均為正整數；最後m級移位寄存器的復位信號端可以與印刷電路板電性連接，即如圖4所示，最後m級移位寄存器的復位信號端通過外端引線100與印刷電路板電性連接，這樣印刷電路板可以直接輸出信號給復位模塊，可以通過印刷電路板給入與正常顯示區域一樣的復位信號，不會造成負載過大，而且這種設計節省了一部分製圖空間，並且也可以電路空白可調空間增大；或，最後m級移位寄存器可以設置為本發明實施例提供的移位寄存器。

為了方便說明，如圖5所示，以m＝1，存在兩個時鐘信號為例，第n級移位寄存器的輸出端output不僅向第n+1級移位寄存器輸出觸發信號，同時還向第n-1級移位寄存器反饋復位信號，最後1級移位寄存器的復位信號端可以與印刷電路板電性連接；或，最後1級移位寄存器可以設置為本發明實施例提供的設置有分壓模塊移位寄存器；

如圖6所示，以m＝3，存在六個時鐘信號為例，第n級移位寄存器的輸出端output不僅向第n+3級移位寄存器輸出觸發信號，同時還向第n-3級移位寄存器反饋復位信號，最後3級移位寄存器的復位信號端可以與印刷電路板電性連接；或，最後3級移位寄存器可以設置為本發明實施例提供的設置有分壓模塊移位寄存器。

具體地，上述柵線集成驅動電路中的每個移位寄存器的具體結構與本發明上述移位寄存器在功能和結構上均相同，重複之處不再贅述。

基於同一發明構思，本發明實施例還提供了一種顯示面板，包括上述的柵線集成驅動電路。

基於同一發明構思，本發明實施例還提供了一種顯示裝置，包括上述的顯示面板，其具體實施可參見上述顯示面板和柵線集成驅動電路的描述，相同之處不再贅述。該顯示裝置可以為：手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。對於該顯示裝置的其它必不可少的組成部分均為本領域的普通技術人員應該理解具有的，在此不做贅述，也不應作為對本發明的限制。該顯示裝置的實施可以參見上述顯示面板和移位寄存器的實施例，重複之處不再贅述。

本發明實施例提供的一種移位寄存器、柵線集成驅動電路、顯示面板及顯示裝置，該移位寄存器包括：輸入模塊，輸出模塊，下拉驅動模塊，下拉模塊，分壓模塊，復位模塊；其中，輸入模塊的第一端與信號輸入端連接、第二端與第一節點連接；輸入模塊用於在信號輸入端的控制下，控制第一節點的電位；輸出模塊的第一端與第一節點連接、第二端與第一信號控制端連接、第三端與信號輸出端連接；輸出模塊用於在第一節點的控制下，將第一信號控制端的信號通過信號輸出端輸出；下拉驅動模塊的第一端與第二信號控制端連接、第二端與第一節點連接、第三端與電平信號端連接、第四端與第二節點連接；下拉驅動模塊用於在第二信號控制端和第一節點的控制下，控制第二節點的電位；下拉模塊的第一端與電平信號端連接、第二端與第一節點連接、第三端與信號輸出端連接、第四端與第二節點連接；下拉模塊用於在第二節點的控制下，控制第一節點和信號輸出端的電位；分壓模塊的第一端與復位信號端連接、第二端與第三節點連接；分壓模塊用於在復位信號端的控制下，控制第三節點的電位；復位模塊的第一端與電平信號端連接、第二端與第一節點連接、第三端與信號輸出端連接、第四端與第三節點連接；復位模塊用於在第三節點的控制下，對第一節點和信號輸出端進行復位。由於這樣通過上述六個模塊的相互配合，可以解決現有技術中復位模塊輸出與顯示區域的不同，負載過大造成前面的移位寄存器復位異常的問題。

顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。