晶片區域最佳化襯墊的製作方法
2023-11-11 12:09:27
專利名稱：晶片區域最佳化襯墊的製作方法
技術領域：
本文中的實施例大體上是關於積體電路(IC)，且更特定言之，是關於最佳化積體電路中的晶片襯墊區域。
背景技術：
晶片襯墊通常對形狀加以最佳化以將儘可能多的襯墊裝配於晶片襯墊環(環繞矽核心的區域)中。典型地，晶片襯墊的尺寸尤其是長度(L)保持儘可能長。如此是為了促進在IC製作的過程期間由外部構件接近。作為一實例，晶片襯墊設計有較長長度，其足以促進IC封裝製程，在IC封裝製程中，經由機械手段將金屬線結合至晶片襯墊。圖1說明傳統接腳數襯墊100。接腳數襯墊100包括尺寸L及W。L為襯墊的長度，且W為襯墊的寬度。襯墊100包括電路102的堆迭及長靜電放電(ESD)單元104。由於晶片襯墊包括長ESD單元104，因此襯墊100的長度相對長，如圖1中所示。圖2說明具有圖1的接腳數襯墊100、電路102的堆迭及長ESD單元104以及晶片核心202及廢棄區域204(亦即，電路或I/O元件未佔用的區域)的傳統積體電路晶片 (IC)。接腳數襯墊100沿晶片核心202安裝。然而，對於具有較少數目個接腳的晶片而言， 此情形導致廢棄矽區域的大部分區域(例如，廢棄區域204)，因為襯墊是稀疏分散在晶片襯墊環中。因此，仍需要將最佳化矽晶片區域的重新布局。
發明內容
鑑於前述內容，本文中的實施例提供一種最佳化半導體晶片襯墊組態的方法。該襯墊在每一邊上具有數目N個接腳的晶片中包括襯墊電路區域Ap、第一尺寸χ及第二尺寸 1。該等接腳包括縱軸，且該晶片包括長度Lc的晶片核心。該方法包括藉由將長度Lc除以N來確定第一尺寸χ ；藉由將襯墊電路區域Ap除以將長度Lc除以N所得到的結果來確定第二尺寸y ；及產生包括縱軸平行於該晶片核心而定位的接腳的半導體區域襯墊。基於該第一尺寸χ及該第二尺寸y來設計該晶片中的電路的一堆迭以裝配於該襯墊中。該襯墊包括等於該晶片核心的約1/6寬度的長度。該襯墊包括等於該晶片核心的約1/6長度的長度。該襯墊包括長度等於該晶片核心的約1/16長度的靜電放電(ESD)單元。該襯墊包括長度等於該晶片核心的約1/16寬度的靜電放電(ESD)單元。第一尺寸χ 是在垂直於該晶片核心的方向上。第二尺寸y是在平行於該晶片核心的方向上。該半導體晶片襯墊組態組態於手持式裝置中。在另一態樣中，提供一種積體電路，其包括長度Lc的半導體核心；該核心的多條邊，其各自具有數目N個接腳；及多個半導體區域晶片襯墊。每一襯墊包括一第一尺寸X， 其藉由將長度Lc除以N來確定；及一第二尺寸y，其藉由將該襯墊的區域Ap除以將長度Lc 除以N所得到的結果來確定。電路的一堆迭基於該第一尺寸χ及該第二尺寸y而裝配於該襯墊中。該等接腳包括平行於該半導體核心而定位的縱軸。該襯墊包括等於晶片核心的約1/6寬度的長度，及等於晶片核心的約1/6長度的長度。該襯墊進一步包括長度等於該晶片核心的約1/16長度且長度等於該晶片核心的約 1/16寬度的靜電放電(ESD)單元。第一尺寸χ是在垂直於該半導體核心的方向上。第二尺寸y是在平行於該半導體核心的方向上。在又一態樣中，提供一種具有區域Ap的半導體區域最佳化積體電路晶片襯墊，其安裝於每一邊上具有數目N個接腳的晶片中。該晶片包括長度Lc的半導體核心。該半導體區域最佳化襯墊包括一第一尺寸X，其藉由將長度Lc除以N來確定；及一第二尺寸y，其藉由將該半導體區域最佳化襯墊的區域Ap除以將長度Lc除以N所得到的結果來確定。該等接腳包括平行於該半導體核心而定位的縱軸。該晶片進一步包括電路的一堆迭，其基於該第一尺寸χ及該第二尺寸y而裝配於該半導體區域最佳化襯墊中。第一尺寸X是在垂直於該半導體核心的方向上。第二尺寸y是在平行於該半導體核心的方向上。該襯墊包括等於該半導體核心的約1/6寬度的長度。該襯墊包括等於該半導體核心的約1/6長度的長度。該襯墊進一步包括長度等於該半導體核心的約1/16長度的靜電放電(ESD)單元。該襯墊包括長度等於該半導體核心的約1/16寬度的靜電放電(ESD) 單元。當結合以下描述及附圖考慮時將更好地了解並理解本文中的實施例的此等及其他態樣。然而，應理解，以下描述是以說明而非限制的方式給出，儘管其指示了較佳實施例及其眾多具體細節。在不脫離本文中的實施例的精神的情況下可在本文中的實施例的範疇內作出許多改變及修改，且本文中的實施例包括所有此等修改。
將參看圖式自下文詳細描述更好地理解本文中的實施例，其中圖1說明傳統接腳數襯墊；圖2說明傳統積體電路晶片；圖3A說明根據本文中的實施例的矽區域最佳化襯墊；圖;3B說明根據本文中的實施例的最佳化晶片襯墊重新布局；圖4說明根據本文中的實施例的最佳化積體電路晶片；及圖5為說明根據本文中的實施例的最佳化半導體晶片襯墊組態的方法的流程圖。
具體實施例方式參考非限制性實施例來更充分地解釋本文中的實施例及其各種特徵及有利細節， 該等非限制性實施例說明於附圖中且詳述於以下描述中。省略對熟知組件及處理技術的描述以免不必要地混淆本文中的實施例。本文中所使用的實施例僅意欲促進理解可實踐本文中的實施例的方式且進一步使熟習此項技術者能夠實踐本文中的實施例。因此，該等實施例不應被理解為限制本文中的實施例的範疇。如所提及，仍需要將最佳化矽晶片區域的IC晶片重新布局。本文中的實施例藉由提供水平組態的接腳區域代替垂直組態的接腳區域來達成此需要。現參看圖式且更特定言之參看圖3A至圖5，展示較佳實施例，其中類似參考標記遍及諸圖始終表示對應的特徵。圖3A說明根據本文中的實施例的具有尺寸χ及y的矽區域最佳化襯墊300A。矽區域最佳化襯墊300A包括電路的堆迭302及安裝於IC(圖3A中未示)上的相對短的ESD單元304。在一個實施例中，晶片具有4N個接腳，其中N為襯墊300A的每一邊上的接腳的數目。假定矽核心區域等於Lc ·Ιχ。Lc為矽核心的長度。在另一實施例中，襯墊電路區域假定為Αρ。矽區域最佳化區域300Α包括尺寸χ及y。尺寸χ乘以尺寸y等於襯墊電路區域Ap。襯墊電路區域Ap是根據方程式⑴χ · y = Ap(1)矽核心的長度等於每一邊上的接腳數目N乘以尺寸X。根據方程式( 來確定矽核心的長度N · χ = Lc(2)因此，根據方程式( 及(4)來計算最佳襯墊尺寸χ = Lc/N(3)及y = Ap · N/Lc(4)圖;3B說明根據本文中的實施例的對圖1的傳統接腳數襯墊100的重新布局及將電路的堆迭302及短ESD單元304安裝於圖3A的矽區域最佳化襯墊300A上。將相對長的 ESD單元104轉換成如圖:3B中所示的相對短的ESD單元304。在一個實施例中，將矽區域最佳化襯墊安裝於IC (圖;3B中未示)上。該IC包括晶片核心(圖;3B中未示)。基於經確定的χ及y尺寸來對電路的堆迭302及短ESD單元304定尺寸及組態以將其裝配於矽區域最佳化襯墊300A中。在一個實施例中，可基於所計算出的尺寸χ及y來添加更多單元，其中值y是自方程式⑷來計算。參看圖3A及圖;3B，圖4說明根據本文中的實施例的具有許多個矽區域最佳化襯墊 300A、電路的堆迭302、短ESD單元304、晶片核心402及廢棄區域404的IC晶片400。該許多個矽區域最佳化襯墊300A安裝於IC上。尺寸χ是在垂直於晶片核心402的方向上。尺寸y是在平行於晶片矽402的方向上。基於裝配短ESD單元304所需的區域及矽區域最佳化襯墊300A中所需的額外電路來確定尺寸χ及y。此舉最小化及/或最佳化晶片區域，從而在晶片區域中具有高增益。在一範例實施例中，總廢棄區域404顯著少於圖2的總廢棄區域204。在一個實施例中，襯墊300A包含等於晶片核心402的約1/6寬度的長度，且襯墊 300A包含等於晶片核心402的約1/6長度的長度。在另一實施例中，襯墊300A包含長度等於晶片核心402的約1/16長度的ESD單元304，且襯墊300A包含長度等於晶片核心402 的約1/16寬度的ESD單元。此外，接腳具有平行於晶片核心402而定位的縱軸。參看圖3A至圖4，圖5為說明根據本文中的實施例的最佳化半導體晶片襯墊組態的方法的流程圖。襯墊300A在每一邊上具有數目N個接腳的晶片中包括襯墊電路區域Ap、 第一尺寸χ及第二尺寸y。接腳包括縱軸，且晶片包括長度Lc的晶片核心402。在步驟502 中，藉由將長度Lc除以N來確定第一尺寸χ。在步驟504中，藉由將襯墊電路區域Ap除以將長度Lc除以所得到的結果來確定第二尺寸y。在步驟506中，產生包括縱軸平行於晶片核心402而定位的接腳的半導體區域襯墊300A。基於第一尺寸χ及第二尺寸y來設計晶片中的電路的堆迭302以裝配於襯墊300A 中。襯墊300A包括等於晶片核心402的約1/6寬度的長度，及等於晶片核心402的約1/6 長度的長度。此等尺寸對於熟習此項技術者而言為反直觀的，因為襯墊100的長度典型地大於晶片核心202的長度及寬度，而本文中的實施例提供長度為晶片核心402的長度的分數且長度亦為晶片核心402的寬度的分數的襯墊300A。襯墊300A進一步包括長度等於晶片核心402的約1/16長度且長度等於晶片核心402的約1/16寬度的ESD單元304。此等尺寸對於熟習此項技術者而言為反直觀的，因為ESD單元104的長度典型地大於晶片核心 202的長度及寬度，而本文中的實施例提供長度為晶片核心402的長度的分數且長度亦為晶片核心402的寬度的分數的ESD單元304。第一尺寸χ是在垂直於晶片核心402的方向上。第二尺寸y是在平行於晶片核心402的方向上。該半導體晶片襯墊組態可組態於手持式裝置(圖上未示)中。所計算出的尺寸χ及y使晶片襯墊300A最佳化，以使得其使晶片區域最小化。基於襯墊電路區域Ap、矽核心邊的長度Lc及晶片每一邊上的接腳數目N來計算尺寸χ及y。 尺寸χ等於Lc除以N，且尺寸y等於Ap乘以N且除以Lc。如此組態的晶片襯墊300A具有最大晶片區域及最小廢棄區域404。本文中的實施例可用於手持式裝置中，包括(例如)類比電視手持式接收器以及其他類型的手持式及非手持式裝置。對實施例的前述描述將充分地揭露本文中的實施例的一般性質，以至於其他人在不脫離一般概念的情況下可藉由應用當前的知識來針對各種應用容易地修改及/或調適此等實施例，且因此，此等調適及修改應且意欲包含在所揭示實施例的等效物的意義及範圍內。應理解，本文中所使用的片語或術語是出於達成描述而非限制的目的。因此，雖然已按照較佳實施例描述了本文中的實施例，但熟習此項技術者將認識到在所附申請專利範圍的精神及範疇內，可在作出修改的情況下實踐本文中的實施例。
權利要求
1.一種最佳化一半導體晶片襯墊組態的方法，其特徵在於，在每一邊上具有數目N個接腳的晶片中，該襯墊包含一襯墊電路區域Ap、一第一尺寸χ及一第二尺寸y，其中該等接腳包含一縱軸，且其中該晶片包含長度Lc的一晶片核心，該方法包含藉由將該長度Lc除以該N來確定該第一尺寸χ ；藉由將該襯墊電路區域Ap除以將該長度Lc除以該N所得到的一結果來確定該第二尺寸y ；及產生一包含該縱軸平行於該晶片核心而定位的接腳的半導體區域襯墊。
2.如權利要求1所述的方法，其特徵在於，進一步包含基於該第一尺寸χ及該第二尺寸 y來設計該晶片中的電路的堆迭以裝配於該襯墊中。
3.如權利要求1所述的方法，其特徵在於，該襯墊包含一等於該晶片核心的約1/6寬度的長度，且其中該襯墊包含一等於該晶片核心的約1/6長度的長度。
4.如權利要求1所述的方法，其特徵在於，該襯墊包含一長度等於該晶片核心的約 1/16長度的靜電放電單元，且其中該襯墊包含一長度等於該晶片核心的約1/16寬度的靜電放電單元。
5.如權利要求1所述的方法，其特徵在於，該第一尺寸χ是在一垂直於該晶片核心的方向上。
6.如權利要求5所述的方法，其特徵在於，該第二尺寸y是在一平行於該晶片核心的方向上。
7.如權利要求1所述的方法，其特徵在於，進一步包含在一手持式裝置中產生該半導體晶片襯墊組態。
8.一種積體電路，其特徵在於，包含長度Lc的一半導體核心；該核心的多條邊，其各自具有數目N個接腳；及多個半導體區域晶片襯墊，其中每一襯墊包含一第一尺寸X，其藉由將該長度Lc除以該N來確定；及一第二尺寸y，其藉由將該襯墊的一區域Ap除以將該長度Lc除以該N所得到的一結果來確定，電路的堆迭，其基於該第一尺寸χ及該第二尺寸y而裝配於該襯墊中，其中該等接腳包含一平行於該半導體核心而定位的縱軸。
9.如權利要求8所述的積體電路，其特徵在於，該襯墊包含一等於該晶片核心的約1/6 寬度的長度，且其中該襯墊包含一等於該晶片核心的約1/6長度的長度。
10.如權利要求8所述的積體電路，其特徵在於，該襯墊包含一長度等於該晶片核心的約1/16長度的靜電放電單元，且其中該襯墊包含一長度等於該晶片核心的約1/16寬度的靜 電放電單元。
11.如權利要求8所述的積體電路，其特徵在於，該第一尺寸χ是在一垂直於該半導體核心的方向上。
12.如權利要求11所述的的積體電路，其特徵在於，該第二尺寸y是在一平行於該半導體核心的方向上。
13.一種具有一區域Ap的半導體區域最佳化積體電路晶片襯墊，其特徵在於，安裝於每一邊上具有數目N個接腳的一晶片中，其中該晶片包含長度Lc的一半導體核心，該半導體區域最佳化襯墊包含一第一尺寸X，其藉由將該長度Lc除以該N來確定；及一第二尺寸y，其藉由將該半導體區域最佳化襯墊的該區域Ap除以將該長度Lc除以該 N所得到的一結果來確定，其中該等接腳包含一平行於該半導體核心而定位的縱軸。
14.如權利要求13所述的晶片襯墊，其特徵在於，該晶片進一步包含基於該第一尺寸χ 及該第二尺寸y而裝配於該半導體區域最佳化襯墊中的電路的堆迭。
15.如權利要求13所述的晶片襯墊，其特徵在於，該第一尺寸χ是在一垂直於該半導體核心的方向上。
16.如權利要求15的晶片襯墊，其特徵在於，該第二尺寸y是在一平行於該半導體核心的方向上。
17.如權利要求13所述的晶片襯墊，其特徵在於，該襯墊包含一等於該半導體核心的約1/6寬度的長度。
18.如權利要求13所述的晶片襯墊，其特徵在於，該襯墊包含一等於該半導體核心的約1/6長度的長度。
19.如權利要求13所述的晶片襯墊，其特徵在於，該襯墊包含一長度等於該半導體核心的約1/16長度的靜電放電單元。
20.如權利要求13所述的晶片襯墊，其特徵在於，該襯墊包含一長度等於該半導體核心的約1/16寬度的靜電放電單元。
全文摘要
一種最佳化半導體晶片襯墊組態。該襯墊在每一邊上具有數目N個接腳的一晶片中包括一襯墊電路區域Ap、一第一尺寸x及一第二尺寸y。該等接腳包括一縱軸，且該晶片包括長度Lc的一晶片核心。該方法包括藉由將該長度Lc除以該N來確定該第一尺寸x；藉由將該襯墊電路區域Ap除以將該長度Lc除以該N所得到的一結果來確定該第二尺寸y；及產生一包括縱軸平行於該晶片核心而定位的接腳的半導體區域襯墊。基於該第一尺寸x及該第二尺寸y來設計該晶片中的電路的一堆迭以使其裝配於該襯墊中。
文檔編號H01L27/02GK102222648SQ20101057179
公開日2011年10月19日 申請日期2010年11月30日 優先權日2010年4月14日
發明者納比爾·尤瑟夫·華希利 申請人:新港傳播媒介公司