電阻變化型非易失性存儲裝置的製作方法

2023-07-27 19:49:31 2

專利名稱：電阻變化型非易失性存儲裝置的製作方法
技術領域：
本發明涉及電阻變化型非易失性存儲裝置，其具有由電阻值基於電信號而可逆地 變化的電阻變化元件和電流控制元件構成的存儲單元。
背景技術：
近年來，具有利用電阻變化元件構成的存儲單元的非易失性存儲裝置的研究開發 正在進展。電阻變化元件是指具有電阻值隨著電信號可逆地變化的性質，進而可以非易失 性地存儲對應於該電阻值的數據的元件。作為利用電阻變化元件的非易失性存儲裝置，一般已知的是在配置成垂直的位線 和字線的交點的位置，矩陣狀地陣列配置了將電晶體和電阻變化元件串聯連接的、所謂的 稱為ITlR型的存儲單元的非易失性存儲裝置。此外，還已知謀求進一步的高集成化，在配 置成垂直的位線和字線的交點的位置，矩陣狀地陣列配置了將具有電流控制元件的功能的 二極體元件和電阻變化元件串聯連接的、所謂的稱為IDlR型交叉點存儲器的存儲單元的 非易失性存儲裝置；和多層層疊IDlR型交叉點存儲器的存儲單元的非易失性存儲裝置。在專利文獻1中，示出由利用稀土類氧化膜等非晶質薄膜作為電阻變化元件的 ITlR型存儲單元構成非易失性存儲裝置。圖41是其中示出的非易失性存儲裝置的存儲單元的電路圖。存儲單元1001是電性地串聯連接電晶體1002和電阻變化元件1003形成的。在此，作為用於電阻變化元件1003的材料公開了稀土類氧化膜等非晶質薄膜，作 為電極材料公開了銅、銀、鋅。圖42是表示其中示出的非易失性存儲裝置的存儲單元中使用的電阻變化元件 1003的、電壓-電流變化的圖。在寫入時，通過在圖41的VI、V2之間賦予電位差，在電阻 變化元件1003施加+1. IX[V]以上的電壓、及微小的電流，電阻變化元件從高電阻狀態向 低電阻狀態變化。在擦除時，通過賦予與寫入時相反極性的電壓，在電阻變化元件1003施 加-1. 1X[V]的電壓、-1.5Y[A]的電流，電阻變化元件從低電阻狀態向高電阻狀態變化。在專利文獻1中，公開了如下技術在寫入時用控制圖41的電晶體1002的柵電 壓等的方法，使電晶體1002的ON電阻值變化，通過控制電阻變化元件1003低電阻化時的 電流值，可以控制低電阻化後的電阻變化元件1003的電阻值，並將該原理應用於多值存儲
ο在專利文獻2中，示出了由利用鈣鈦礦型結晶結構的材料作為電阻變化元件、並 利用變阻器(varistor)作為雙向二極體元件的IDlR型交叉點的存儲單元構成的非易失性
存儲裝置。圖43是其中所示的非易失性存儲裝置1200的存儲單元陣列的示意圖。存儲單元 1280是電性地串聯連接二極體元件1270和電阻變化元件1260而形成的。1210是位線， 1220是字線。電阻變化元件1260是在上部電極1240和下部電極1250之間夾持電阻值隨著電壓施加而變化的電阻變化層1230而構成的。圖44是二極體元件1270的電壓-電流特性。如圖44，二極體元件具有雙向性，具 有在閾值電壓Vth以上的電壓下電流急劇增加的非線性且對稱的電壓-電流特性。在此，作為用於電阻變化層1230的材料，公開了錳、鈦、氧化鋯、高溫超導材料、錳 氧化物、Pr1^xCaxMnO3 (x = 0.3,0. 5)，其中，該錳氧化物是將La或Pr的稀土類、或La和Pr 混晶、與Ca或Sr的鹼土類金屬、或Ca和Sr的混晶、與MnO3組合而成的錳氧化物，作為用 於上部電極1240及下部電極1250的材料，公開了 Pt、Ir、Ph、Pd各單體、及合金、Ir、Ru等 的氧化物導體、SRO、TOC0。作為用於二極體元件的材料、器件，公開了將氧化鋅和微量的氧 化鉍等金屬氧化物的ZnO變阻器、SrTiO3變阻器。並且，在寫入時，在選擇位線施加Vpp、在非選擇位線施加l/2Vpp、在選擇字線 施加0V、在非選擇字線施加1/2VPP ；在擦除時，在選擇字線施加Vpp，在非選擇字線施加 l/2Vpp、在選擇位線施加0V，在非選擇位線施加l/2Vpp。這樣，在專利文獻2中，示出通過在IDlR交叉點型存儲單元中，作為二極體利用 可朝雙向流過電流的非線性元件，例如變阻器，從而可以在改寫時朝雙向流過需要的電流， 進而將閾值電壓Vth最優化為賦予非選擇線的電位l/2Vpp低於非線性元件的該閾值電壓 Vth，從而消除向非選擇單元的漏電流的問題，可以增大存儲單元陣列的陣列大小，可以謀 求高集成化。在先技術文獻專利文獻1 (日本)特開2005-235360號公報(圖1、圖2)專利文獻2 (日本)特開2006-203098號公報(圖2、圖4)發明要解決的問題本申請發明人作為一種電阻變化型非易失性存儲裝置而討論了由以缺氧型的過 渡金屬氧化物為主要的電阻變化層材料的IDlR型交叉點存儲器的存儲單元構成的電阻變 化型非易失性存儲裝置。在此，缺氧型的氧化物是指在化學計量學上的組成中缺少氧的氧化物。若以作為 一種過渡金屬的鉭的例子來說明，作為具有化學計量學上的組成的氧化物有Ta205。在該 Ta2O5中，含有鉭的2. 5倍的氧，若以含氧率表示，則為71. 4%。若表現為含氧率低於該含氧 率71. 4%的狀態的氧化物即TaOx時，將具有滿足0 < χ < 2. 5的非化學計量學上的組成的 Ta氧化物稱為缺氧型的Ta氧化物。通常，在大多數過渡金屬氧化物中，化學計量學上的組 成的氧化物是絕緣體，但是缺氧型的氧化物示出半導體或導體的特性。作為用於說明問題的準備，對於將缺氧型的Ta氧化物作為電阻變化層的電阻變 化元件，說明在測定中得到的幾個特性。圖1是表示用於測定的電阻變化元件的基本結構的示意圖。其結構為在電阻變化 層3302利用缺氧型的Ta氧化物，並將其夾在由Pt構成的下部電極3301和由相同的Pt構 成的上部電極3303之間的上下對稱的結構。以下，將該非易失性元件稱為元件A。而且，也包括實施方式說明的元件，元件的名 稱和電極材料的關係示於表1。[表 1]元件名下部電極材料上部電極材料APtPtBPtPtCWWDTaTaETaNTaNFWPtGWIrHWAgIWCuJWNiKWTaLWTiMWAlNWTaN圖2是表示該元件A的電阻變化的樣子的一例的電流-電壓的滯後特性的圖表， 在橫軸表示以下部電極3301為基準時的上部電極3303的電壓，在縱軸表示流過元件A的 電流值。在圖2，假設最初電阻變化元件位於低電阻狀態的電壓OV的0點。以下部電極 3301為基準在上部電極3303施加正電壓，則電流大致與電壓成比例地增加，若超過在A點 表示的正電壓，則電流急劇減少，到達D點。S卩，表示從低電阻狀態向高電阻狀態變化(高 電阻化)的樣子。另一方面，在高電阻狀態的0點，以下部電極3301為基準在上部電極3303施加負 電壓(與以上部電極3303為基準在下部電極3301施加正電壓等價)，若超過在B點表示 的負電壓則電流急劇增加。即，表示從高電阻狀態向低電阻狀態變化(低電阻化)的樣子。 而且，已確認在圖2的C點表示的狀態的最終達到的低電阻值，與專利文獻1公開的現象同 樣地，依存於低電阻化時(相當於處於圖2的C點的狀態時的時間)流過的電流值而決定 的現象。此外，在圖2所示的電阻變化特性中，在C點表示的低電阻化時的到達點和在A點
10表示的高電阻化的開始點具有成為大致對稱的關係的特徵。即，可知在對應於C點的低電 阻化點，通過施加控制為預定的值的電流(在C點，大約-15mA)，得到期望的低電阻值，另一 方面，高電阻化時，若在相當於A點的電壓下，若以上述以上的電流能力施加，則可以實現 穩定的電阻變化動作。因此，本申請發明人，在進行討論中發現使1個方向的電阻變化(低電阻化或高電 阻化)穩定地產生的電壓施加方向(驅動極性)未必一樣，在上下電極利用Pt，在電阻變化 層利用缺氧型的Ta氧化物由同一材料製作的電阻變化元件中，有驅動特性不同的元件。例如，確認了某種電阻變化元件，將上部電極3303的電壓高於下部電極3301的 電壓設為正，通過在上下的電極之間施加+2. 0V、IOOns的脈衝電壓進行低電阻化，通過施 加-2. 6V、IOOns的脈衝電壓進行高電阻化。此外，確認了其它的電阻變化元件，將上部電極3303的電壓高於下部電極3301的 電壓設為正，通過在上下的電極之間施加-2. 0V、IOOns的脈衝電壓來低電阻化，通過施加 +2. 7V、IOOns的脈衝電壓來高電阻化。圖3(a)、圖3(b)是對這些電阻變化元件，交替地持續施加引起低電阻化的脈衝電 壓和引起高電阻化的脈衝電壓時的、表示其每次的電阻值的圖表。橫軸是所加的電性的脈 衝的數量，縱軸表示電阻值。如圖3(a)所示，最初某一電阻變化元件為大約33kΩ的高電阻狀態，在+2. OV的 脈衝電壓的施加下變化為大約500 Ω的低電阻狀態，接著，在-2. 6V的脈衝電壓的施加下變 化為大約40kQ的高電阻狀態之後，重複相對於下部電極3301在上部電極3303施加正的 脈衝電壓引起的低電阻化、和相對於下部電極3301在上部電極3303施加負的脈衝電壓引 起的高電阻化。為了便於說明，將該電阻變化的方向和施加電壓的極性之間的關係稱為A模式。如圖3(b)所示，最初其它的電阻變化元件為大約的高電阻狀態，在-2. OV 的脈衝電壓的施加下變化為大約600 Ω的低電阻狀態，接著在+2. 7V的脈衝電壓的施加下 變化為大約40kQ的高電阻狀態之後，重複相對於下部電極3301在上部電極3303施加負 的脈衝電壓引起的低電阻化、和相對於下部電極3301在上部電極3303施加正的脈衝電壓 引起的高電阻化。為了便於說明，將該電阻變化的方向和施加電壓的極性之間的關係稱為B模式。 圖2所示的電壓-電流滯後特性對應於該B模式。而且，上述的脈衝電壓值是指脈衝發生器的設定輸出電壓值，施加在電阻變化元 件的兩端之間的實效性的電壓值，因通過測定系統的電壓下降，而被認為是比其小的電壓值。在得到這種結果的元件A中，上部電極3303和下部電極3301均由Pt構成，由被 它們夾持的缺氧型的Ta氧化物構成的電阻變化層3302相對於電極在電性上是上下對稱的關係。因此，作為電阻變化特性出現A模式及B模式中的哪一個未必是顯而易現的，而是 基於經驗規則或實證性的測定結果。並且，預計這些現象是在電阻變化的機理中由不能解 釋的某種各向異性因素決定的。因此，利用雙極型的電阻變化元件的IDlR型的交叉點型存儲器(cross pointmemory)的寫入動作，與由電晶體構成的ITlR型存儲器的情況不同，如在專利文獻2所示， 為了寫入而選擇的存儲單元與其以外的非選擇存儲單元的區分，通過施加在存儲單元的兩 端的電壓的差異而進行。此外，由於電阻變化元件所設定的低電阻值由低電阻化時流過的電流量決定，將 低電阻化的方向、例如以字線側為基準在位線側施加正的電壓、並流過與期望的低電阻值 設定相當的電流量的驅動電路(以下，稱為LR化驅動電路)構成為位線驅動電路即可。此 外，由於高電阻化是在電阻變化元件的電壓-電流特性中以大致對稱的電壓、電流變化，將 在與低電阻化方向相反的方向例如以位線側為基準在字線側可施加正的電壓並且至少可 以流過LR化時以上的電流量的驅動電路(以下，稱為HR化驅動電路)構成為字線驅動電 路即可。此外，非選擇存儲單元可考慮由具有如施加這些電壓也不流過電流的閾值電壓Vth 的電流控制元件構成。但是，電阻變化元件的變化方向的A模式或B模式未必是一樣時，考慮到如下的問題。第1問題是，A模式、B模式的出現與設想相反時，在電阻變化元件不能設定期望的 電阻值。A模式、B模式的出現與設想相反時，低電阻化寫入由高於本來的電流驅動能力的 HR化驅動電路進行，因此電阻值會設定為更加低於設想。此外，高電阻化寫入由低於本來的 驅動能力的LR化驅動電路進行。因此，需要將設定為比設想更低的電阻值的電阻變化元件 高電阻化，但是其所需的電流量不足，產生不能進行穩定的電阻變化動作的問題。在這種情況下，在高電阻化時，還考慮到通過施加更高的電壓而供給電流來進行 高電阻化動作，進行穩定的電阻變化動作。但是，由於寫入為與期望的電阻值不同的電阻 值，不能使讀出性能一樣，其結果產生不能提供穩定的性能的產品的問題。此外，由於需要 高的電壓，還關係到阻礙低電壓化的問題、或後述的第2問題。此外，還能想到設想A模式和B模式的兩方出現的可能性，並將LR化驅動電路和 HR化驅動電路的雙方準備為字線驅動電路和位線驅動電路的雙方，根據A模式和B模式的 出現狀態來切換的方法，但產生關係到根據該狀態切換設定的複雜度、或晶片面積的增大 這些問題。第2問題是關係到存儲單元、特別是關係到電流控制元件的可靠性的問題。在專 利文獻2中，公開了作為利用於IDlR型交叉點存儲器的電流控制元件，通過利用稱為ZnO 變阻器或SrTiO3變阻器的二極體，可以驅動預定的電流。作為半導體工藝和更具有親和性 的材質的電流控制元件，本發明人進行由後述的SiN系的材料構成二極體的研究。一般，二極體元件相對於施加電壓具有非線性的電流特性，具有在預定的閾值電 壓Vth以上電流急劇增加的特性。能夠控制該閾值電壓Vth的設定，及在閾值電壓Vth以 上的電壓下流過怎樣大的電流，對於高集成化或低電壓化是重要的。相反，電流密度的增大 關係到由熱原因引起的二極體性能的劣化，所以做成不流過需要以上的電流的結構，從可 靠性的關點來看是重要的。在A模式和B模式變得與設想相反時，如在第1問題說明的那樣，通過在高電阻化 時施加高的電壓而供給更多的電流，從而可以進行高電阻化動作，但是存在具有使二極體 特性劣化的可能性的問題。

發明內容
本發明是鑑於上述情況而做出的，其目的在於，對於使用電阻變化元件的IDlR型 交叉點存儲器的非易失性存儲裝置，提供可以控制電阻變化元件的電阻變化特性的A模式 及B模式的出現，通過確定驅動電路和存儲單元的連接關係，可以對電阻變化元件設定期 望的電阻值，可進行穩定的電阻變化的控制技術，並且提供提高電流控制元件的可靠性的 控制技術。為了解決上述的問題，本發明的非易失性存儲裝置包括多個存儲單元，串聯連接 電阻變化元件和2端子的電流控制元件而成，上述電阻變化元件由第1電極、第2電極及配 置在上述第1電極和上述第2電極之間的電阻變化膜構成，若在上述第1電極和上述第2 電極之間施加預定的極性的電壓，則變化為屬於第1範圍的電阻值的低電阻狀態，並且，若 被施加與上述極性相反的極性的電壓，則變化為屬於比上述第1範圍高的第2範圍的電阻 值的高電阻狀態；相互交叉的多條第1信號線及多條第2信號線；存儲單元陣列，將上述多 個存儲單元配置在上述多條第1信號線和上述多條第2信號線的交叉點，將被配置在各交 叉點的存儲單元的兩端連接在交叉的1組上述第1信號線和上述第2信號線上而構成；寫 入電路，產生經由上述多條第1信號線及上述多條第2信號線而被施加在上述多個存儲單 元上的雙極性的電壓；及電流限制電路，被插入於從上述寫入電路流向上述多個存儲單元 的電流的路徑上，僅限制使上述多個存儲單元變化為低電阻狀態的方向的電流；在各個上 述存儲單元中，上述電阻變化元件包括第1電極、第2電極、及介於上述第1電極和上述第 2電極之間並設置成與上述第1電極和上述第2電極相接的電阻變化層；上述電阻變化層 作為主要的電阻變化材料包含金屬氧化物；上述第1電極和上述第2電極由不同元素構成 的材料構成；上述第1電極的標準電極電位V1、上述第2電極的標準電極電位V2、與以上述 電阻變化層為主而構成的金屬的標準電極電位Vt滿足Vt < V2且V1 < V2。根據這種結構，可以將各存儲單元構成為將上述多條第1信號線及上述多條第 2信號線例如分別設想為多條位線及多條字線，通過以字線為基準在位線施加正的電壓，電 阻變化元件變化為上述低電阻狀態，通過以位線為基準在字線施加正的電壓，電阻變化元 件變化為上述高電阻狀態。這樣，在將使上述多個存儲單元變化為低電阻狀態的電流的方向固定的基礎上， 由上述電流限制電路限制被固定的方向的電流，從而變化為低電阻狀態時，通過供給比變 化為高電阻狀態時少的電流，從而可以防止設想以上的電流流過存儲單元。其結果，對於電阻變化元件而言偏差少，可以設定為期望的電阻值，並且，可以防 止電流控制元件的可靠性下降、破壞。發明的效果如下根據本發明的非易失性存儲裝置，如下構成在各存儲單元，通過以電阻變化元件 的第1電極為基準在第2電極施加正的電壓來進行高電阻化，通過以電阻變化元件的第2 電極為基準在第1電極施加正的電壓來進行低電阻化的基礎上，在第1電極側經由通過電 流限制電路連接LR化驅動電路，在第2電極側連接HR化驅動電路而構成。一般，使電阻變化元件高電阻化時，與使電阻變化元件低電阻化時相比，為了使處 於低的電阻值的狀態的電阻變化元件產生引起電阻變化的電壓，需要更多的驅動電流。
因此，高電阻化時，從連接在電阻變化元件的第2電極側的HR化驅動電路供給電 流，另一方面，低電阻化時，從經由電流限制電路連接在電阻變化元件的第1電極側的LR化 驅動電路供給電流，控制上述電流限制電路，從而供給比高電阻化時少的電流，來防止設想 以上的電流流過存儲單元，對於電阻變化元件而言偏差少，可以設定期望的電阻值。同樣， 可以防止設想以上的電流流過存儲單元，所以可以防止電流控制元件的可靠性下降、破壞。此外，電阻變化現象是電阻變化層和電極材料之間的相互作用，不僅是電阻變化 材料，與特定的電極材料的組合變得重要。例如，作為電極，與Pt(鉬)或Ir(銦)等比較 高價的材料組合時，僅用於一方的電極，優選另一方的電極由W(鎢)等儘可能低價的材料 構成。在這種情況下，可以可靠地決定電極和驅動電路的連接關係。


圖1是表示作為本發明的基礎數據的非易失性存儲元件的基本結構的示意圖。圖2是表示作為本發明的基礎數據的非易失性存儲元件的電阻變化的電流-電壓 的滯後特性的一例的圖。圖3(a)、圖3(b)是表示作為本發明的基礎數據的非易失性存儲元件的電阻值和 電脈衝施加次數的關係的一例的圖。圖4是表示作為本發明的基礎數據的非易失性存儲元件的Ta氧化物層的組成的 分析結果的圖。圖5是表示作為本發明的基礎數據的非易失性存儲元件的結構的剖面圖。圖6(a)、圖6(b)是表示作為本發明的基礎數據的非易失性存儲元件的電阻值和 電脈衝施加次數的關係的圖。圖7(a)、圖7(b)是表示作為本發明的基礎數據的非易失性存儲元件的電阻值和 電脈衝施加次數的關係的圖。圖8(a)、圖8(b)是表示作為本發明的基礎數據的非易失性存儲元件的電阻值和 電脈衝施加次數的關係的圖。圖9(a)、圖9(b)是表示作為本發明的基礎數據的非易失性存儲元件的電阻值和 電脈衝施加次數的關係的圖。圖10(a)、圖10(b)是表示作為本發明的基礎數據的非易失性存儲元件的電阻值 和電脈衝施加次數的關係的圖。圖11(a)、圖11(b)是表示作為本發明的基礎數據的非易失性存儲元件的電阻值 和電脈衝施加次數的關係的圖。圖12是表示作為本發明的基礎數據的非易失性存儲元件的電阻值和電脈衝施加 次數的關係的圖。圖13(a) 圖13(h)是表示作為本發明的基礎數據的非易失性存儲元件的電阻值 和電脈衝施加次數的關係的圖。圖14是表示作為本發明的基礎數據的非易失性存儲元件的電極材料種類和標準 電極電位的關係的圖。圖15(a)、圖15(b)是用於說明作為本發明的基礎數據的非易失性存儲元件的動 作的剖面示意圖。
圖16(a)、圖16(b)是用於說明作為本發明的基礎數據的非易失性存儲元件的動 作的剖面示意圖。圖17是表示作為本發明的基礎數據的非易失性存儲元件的Hf氧化物層的組成的 分析結果的圖。圖18(a)、圖18(b)是表示作為本發明的基礎數據的非易失性存儲元件的電阻值 和電脈衝施加次數的關係的圖。圖19(a) 圖19(g)是表示作為本發明的基礎數據的非易失性存儲元件的電阻值 和電脈衝施加次數的關係的圖。圖20是表示作為本發明的基礎數據的非易失性存儲元件的電極材料種類和標準 電極電位的關係的圖。圖21是本發明的第1實施方式涉及的電阻變化型非易失性存儲裝置的結構圖。圖22是表示本發明的第1實施方式涉及的存儲單元的結構的剖面圖。圖23是表示本發明的實施方式涉及的寫入電路的實施方式的電路圖。圖M是表示本發明的實施方式涉及的存儲單元的電流電壓特性的實測數據的 圖。圖25(a)、圖25(b)是本發明的實施方式涉及的寫入用電流路徑的等價電路圖、及 表示其特性的圖。圖沈是本發明的第1實施方式涉及的電阻變化型非易失性存儲裝置的其它的結 構圖。圖27是本發明的第1實施方式涉及的電阻變化型非易失性存儲裝置的其它的結 構圖。圖觀仏)、圖^(b)是本發明的實施方式涉及的其它寫入系電流路徑的等價電路 圖、及表示其特性的圖。圖四仏)、圖四…)是本發明的實施方式涉及的其它結構的情況下的寫入系電流 路徑的等價電路圖。圖30是本發明的第1實施方式涉及的電阻變化型非易失性存儲裝置的其它結構 圖。圖31 (a)、圖31 (b)是本發明的第1實施方式涉及的電阻變化型非易失性存儲裝置 的動作定時的說明圖。圖32(a) 圖32(d)是表示本發明的第1實施方式涉及的存儲單元的展開例的剖 面圖。圖33是表示本發明的第1實施方式涉及的存儲單元的其它結構的剖面圖。圖34(a) 圖34(c)是表示本發明的第1實施方式涉及的存儲單元的展開例的剖 面圖。圖35是本發明的第2實施方式涉及的電阻變化型非易失性存儲裝置的結構圖。圖36是表示本發明的第2實施方式涉及的存儲單元的結構的剖面圖。圖37 (a)、圖37 (b)是本發明的第2實施方式涉及的電阻變化型非易失性存儲裝置 的動作定時的說明圖。圖38(a) 圖38(d)是表示本發明的第2實施方式涉及的存儲單元的展開例的剖
15面圖。圖39是表示本發明的第2實施方式涉及的存儲單元的其它結構的剖面圖。圖40(a) 圖40(c)是表示本發明的第2實施方式涉及的存儲單元的展開例的剖 面圖。圖41是現有的電阻變化型非易失性存儲裝置的存儲單元的電路圖。圖42是現有的電阻變化型非易失性存儲裝置的電阻變化元件的電壓-電流特性 圖。圖43是現有的電阻變化型非易失性存儲裝置的存儲單元的示意圖。圖44是現有的電阻變化型非易失性存儲裝置的非線性元件的電壓-電流特性圖。
具體實施例方式以下，參照附圖對於本發明的實施方式詳細地進行說明。本發明的實施方式中的電阻變化型非易失性存儲裝置是利用串聯連接電阻變化 元件和電流控制元件而構成的IDlR型的多個存儲單元的交叉點型的非易失性存儲裝置， 固定電阻變化元件的電阻變化特性的模式，而且，根據被固定的模式最優化驅動電路的結 構。[本發明的基礎數據]作為準備，說明與利用於本發明的電阻變化型非易失性存儲裝置的電阻變化元件 的2種電阻變化材料有關的基礎性的數據。這些電阻變化元件是由不同種類的材料構成的上下的電極，分別夾持由缺氧型的 鉭氧化物構成的電阻變化層、及缺氧型的鉿氧化物構成的電阻變化層而構成。這些電阻變化元件是本申請發明人以得到具有可逆性的穩定的改寫特性的、利 用電阻變化現象的非易失性存儲元件為目的發明的，分別在相關專利申請的國際公開第 2009/050833號、及國際公開第2009/136467號中詳細說明。將這些電阻變化元件具有的、可對上述的A模式及B模式的任意意圖的一方固定 了電阻變化特性的特徵，用於本發明的電阻變化型非易失性存儲裝置。在以下，為了說明， 引用上述相關專利申請的內容的一部分。而且，在本說明書中，以相同意義使用「電阻變化元件」和「電阻變化型的非易失性 存儲元件(或簡稱為非易失性存儲元件)」。[在電阻變化層利用缺氧型的鉭(Ta)氧化物的電阻變化元件]首先，對與使用缺氧型的Ta氧化物的雙極動作的電阻變化型的非易失性存儲元 件有關的第1實驗進行說明。在該實驗中，驗證了將使用缺氧型的Ta氧化物的雙極動作的電阻變化型的非易 失性存儲元件構成為僅在上下的某個電極附近容易引起電阻變化，從而得到可逆性地穩定 的改寫特性。由於該驗證，假設引起電阻變化的容易度隨著電極的材料種類而變化，製作了由 不同種類材料的上下電極夾持缺氧型的Ta氧化物的結構的電阻變化元件，測定了電阻變 化特性。在以下，對該實驗的結果進行說明。
而且，在說明該驗證結果之前，說明缺氧型的Ta氧化物層的形成方法或含氧率的 最佳的範圍。之後，對為了確認引起電阻變化的容易度是否依存於電極材料，而形成用由鉬 (Pt)、鎢(W)、鉭(Ta)、氮化Ta(TaN)構成的電極夾持TaOx層的結構，並調查由電脈衝引起 的電阻變化現象的樣子的結果進行敘述。並且，最後對由容易動作的電極材料和不易動作的電極材料夾入缺氧型的Ta氧 化物的結構的電阻變化元件的電阻變化的測定結果進行敘述。[濺射時的氧流量比和Ta氧化物層的含氧率的關係]首先，對本實驗的缺氧型的Ta氧化物層的製作條件及含氧率的分析結果進行敘 述。缺氧型的Ta氧化物層由在氬Ar和O2氣環境中對Ta靶進行濺射的、所謂的反應 性濺射製作。本實驗中的具體的缺氧型的Ta氧化物的製作方法如下。首先，在濺射裝置內設置基板，將濺射裝置內抽真空到7 X IO-4Pa左右。將Ta作為 靶，將功率設為250W，將Ar氣和氧氣相加的整體氣體壓力設為3. 3Pa、將基板的設定溫度設 為30°C，進行了濺射。在此，將O2氣相對於Ar氣的流量比從0. 8%變化到6. 7%。首先，由於調查組成的事是目的，作為基板，利用在矽(Si)上澱積200nm氧化矽 (SiO2)的基板，調整濺射時間使Ta氧化物層的膜厚成為大約lOOnm。在圖4表示通過盧瑟後方福散射法(RBS法)、及俄歇電子分光法(AES法)分析這 樣製作的Ta氧化物層的組成的結果。根據該圖，可知使氧流量比從0. 8 %變化為6. 7 %時，Ta氧化物層中的含氧率大約 從 35at% (TaOa66)變化為大約 70at% (TaO2.3)。根據以上的結果，明確了可以通過氧流量比控制Ta氧化物層中的含氧率，形成比 Ta的化學計量學上的氧化物即Ta2O5(TaC)2.5)的含氧率71. 4站％缺少氧的、缺氧型的Ta氧 化物。而且，在本實驗中，在Ta氧化物層的分析中利用了盧瑟福後方散射法(RBS)及俄 歇電子分光法(AES)，但是也可以利用螢光X線分析法(XPS)或電子束微量分析法(EPMA) 等設備分析方法。[缺氧型的Ta氧化物層的組成和電阻變化特性]調查了如以上製作的缺氧型的Ta氧化物中、具有哪個程度的含氧率的缺氧型的 Ta氧化物表現電阻變化。在此，作為夾持缺氧型的Ta氧化物層電極的材料利用的是上下電 極均為鉬(Pt)。如上所述，在上下利用Pt時，作為雙極型的電阻變化型的非易失性元件不恰當。 但是，如後述，Pt是非常容易表現變化的電極材料，對具有某種含氧率的缺氧型的Ta氧化 物是否表現變化進行判斷是最合適的材料。根據以上的理由，形成了如圖5的非易失性存儲元件500。即，在單晶矽基板501上，通過熱氧化法形成厚度200nm的氧化物層502，通過濺射 法在氧化物層502上形成了作為下部電極503的厚度IOOnm的Pt薄膜。然後，將Ta作為靶，通過反應性濺射法形成了缺氧型的Ta氧化物層504。在本實 驗討論的範圍內，與上述分析樣品同樣地，使氧氣的流量比從0.8%變化到6. 7%而製作了非易失性存儲元件。缺氧型的Ta氧化物層504的膜厚設為30nm。然後，在缺氧型的Ta氧化物層504上，通過濺射法澱積了作為上部電極505的厚 度150nm的Pt薄膜。最後通過光刻工藝和乾式蝕刻工藝形成了元件區域506。而且，元件區域506是直 徑為3μπι的圓形圖案。測定如以上製作的非易失性存儲元件的電阻變化現象。其結果，在使用了圖4的 α點(氧流量比為大約1.7%，含氧率為大約45at% )到β點(氧流量比為大約5%，含 氧率為大約65at%)的Ta氧化膜的非易失性存儲元件中，高電阻值為低電阻值的5倍以上 的良好。圖6 (a)、圖6 (b)分別是測定與使用具有α點及β點的含氧率的Ta氧化物層的 非易失性存儲元件有關的相對於脈衝施加次數的電阻變化特性的結果。根據圖6(a)、圖6(b)，可知在使用具有α點及β點的含氧率的Ta氧化物層的元 件中，均是高電阻值為低電阻值的5倍以上的良好。因此，可以說含氧率為45 65at%的組成範圍即將電阻變化層標記為TaOx時 的X的範圍為0. 8 < X < 1. 9的範圍是更適合的電阻變化層的範圍(含氧率=45站％對 應於χ = 0.8，含氧率=65at%對應於χ = 1.9)。而且，對於該最佳條件，在國際公開第 2008/059701號詳細說明。[將W、Ta、TaN利用於上下的電極材料的電阻變化元件的電阻變化特性]此外，為了確認引起電阻變化的容易度是否依存於電極材料，作為Pt以外的材 料，製作用由W、Ta、TaN構成的下部電極503和上部電極505夾持缺氧型的Ta氧化物層504 的結構，對由電脈衝引起電阻變化的樣子進行調查的結果進行說明。而且，在此，僅以評價引起電阻變化的容易度的目的進行了實驗，所以上下的電極 材料設為相同。此外，所使用的缺氧型的Ta氧化物的含氧率設為最佳含氧率的範圍的大致 中間的58at % (TaO1.38)。元件的形成方法與上述大致相同，Pt、W、Ta、TaN均通過濺射法澱 積。首先，為了比較，對下部電極503和上部電極505均由Pt構成的薄膜形成的非易 失性存儲元件(以下，表示為元件B)的電阻變化特性進行敘述。圖7(a)、圖7(b)是這樣製作的元件B的電脈衝引起的電阻變化的測定結果。圖7 (a)是在下部電極503和上部電極505之間，在上部電極505交替地施加脈衝 寬度為lOOnsec且以下部電極503為基準具有+3. OV和-1. 5V的電壓的電脈衝時的電阻的 測定結果。這時，通過施加+3. OV的電壓的電脈衝，電阻值成為800 1000 Ω左右，施 加-1.5V的電壓的電脈衝時，變化為150 Ω左右。S卩，示出在上部電極505施加高於下部電 極503的電壓的電脈衝時變化為高電阻化的B模式的特性。此外，雖然省略詳細情況，根據追加性的實驗，得到推斷這時的電阻變化在上部電 極505的附近產生的結果。接著，使施加的電壓的平衡變化，增大負的電壓時的結果為圖7(b)。這時，相對於 下部電極503在上部電極505施加了 -3. OV和+1. 5V的電壓的電脈衝。於是，在施加_3. OV 的電脈衝時進行高電阻化，電阻值成為600 800 Ω左右，在施加+1. 5V的電脈衝時低電阻化，電阻值成為150Ω左右。S卩，在上部電極505加上高於下部電極503的電壓的電脈衝時 低電阻化，示出與測定圖7(a)時正相反的A模式的特性。此外，省略了詳細說明，根據追加性的實驗，得到了推斷這時的電阻變化在下部電 極503的附近產生的結果。接著，對下部電極503和上部電極505均由W構成的薄膜形成的非易失性存儲元 件(以下，稱為元件C)的電阻變化特性進行敘述。圖8(a)、圖8(b)是由這樣製作的元件C的電脈衝造成的電阻變化的測定結果。圖8(a)表示以產生由在上部電極505的附近的電阻變化引起的B模式為目的，以 下部電極503為基準，在上部電極505交替施加+7V和-5V時的電阻值的變化。根據圖8 (a)可知，到脈衝數為30次左右為止，即使較弱也能觀測到B模式下的電 阻變化，在施加+7V的電脈衝時高電阻化，施加-5V的電脈衝時低電阻化。但是，若脈衝數 超過30次，則幾乎觀測不到電阻變化。相反，以產生由在下部電極503的附近的電阻變化引起的A模式為目的，在上部電 極505交替施加+5V和-7V時的電阻值的變化示於圖8 (b)。根據圖8(b)可知，這時幾乎觀測不到電阻值的變化，電阻值為30 Ω左右且成為一
定的值。在此，若比較圖7(a)的由Pt形成上下的電極的元件B的結果和圖8(a)的結果， 則在電極使用W時，明確地可知難以引起電阻變化。在作為元件B的測定結果的圖7 (a)中，相對於低電阻狀態的電阻值為150 Ω，高電 阻狀態的電阻值為大約1000 Ω，作為比率變化7倍左右，在電極材料使用W的元件C的測定 結果的圖8(a)中，即使是在電阻變化較大的範圍內，至多在50Ω和100Ω之間引起電阻變 化，作為比率僅進行2倍左右的變化。圖7(a)的測定時，所施加的電壓為+3. OV和-1.5V，相對於此，在圖8(a)中，儘管 施加+7V和-5V的非常高的電壓，幾乎看不到電阻變化。如上所述，可知在電極使用W時，與在電極使用Pt的情況相比，難以引起明顯的電 阻變化。以上的結果表示將缺氧型的Ta氧化物用於電阻變化層的電阻變化元件的動作非 常強烈地依存於使用的電極材料。即，明確了至少在電極使用Pt時容易引起電阻變化，在 電極使用W時難以引起電阻變化。此外，未詳細說明，但是還製作在上下的電極使用Ta或TaN的電阻變化元件並進 行了電阻變化特性的測定。圖9 (a)、圖9 (b)是在下部電極503和上部電極505均利用Ta的元件D的電阻變 化特性。圖9(a)是在上部電極505施加+7V和-5V的電脈衝的情況，圖9 (b)是在上部電 極505施加+5V和-7V的電脈衝的情況的測定結果。任何情況幾乎不引起電阻變化。此外，圖10(a)是在下部電極503和上部電極505均使用TaN的元件E的電阻變 化特性。圖10 (a)是在上部電極505施加+7V和-5V的電脈衝的情況，圖10 (b)是在上部 電極505施加+5V和-7V的電脈衝的情況的測定結果。該情況下，僅引起可以說幾乎未變 化的程度的電阻變化。
如上所述，除W以外也存在難以引起電阻變化的材料。[將W和Pt用於電極的電阻變化元件的電阻變化特性]接著，對由容易引起電阻變化的材料的Pt和難以引起電阻變化的材料且工藝穩 定性高的材料的W夾入缺氧型的Ta氧化物的形態的電阻變化元件即元件F的電阻變化特 性進行敘述。準備的元件作為下部電極503使用W薄膜，作為上部電極505使用Pt薄膜製作。 W薄膜和Pt薄膜分別通過在Ar氣體中濺射W靶和Pt靶來進行了澱積。在圖11(a)、圖11(b)表示如以上製作的元件F的由電脈衝引起的電阻變化的樣子。圖11(a)是以引起上部電極505的附近的電阻變化(B模式)為目的，以下部電極 503為基準在上部電極505交替地施加+2. 5V和-1. 5V時的電阻值的變化。這時，電阻值 在施加+2. 5V的電脈衝時成為大約600 Ω，在施加-1. 5V的電脈衝時成為60 Ω而穩定地變 化。另一方面，以引起下部電極503的附近的電阻變化(Α模式)為目的，以下部電極 503為基準在上部電極505交替施加+1. 5V和-2. 5V時的電阻值的變化示於圖11 (b)。這 時，電阻變化僅在60Ω和100Ω之間引起電阻變化，與引起B模式的電阻變化的電壓施加 相比，僅引起可忽略的程度的電阻變化。根據以上的圖11(a)、圖11(b)的結果，元件F示出僅在單側的電極附近引起電阻 變化的雙極動作的電阻變化型的非易失性存儲元件的理想的動作。此外，也未發現A模式和B模式混在一起的現象。例如，圖12表示在與得到圖11 (a)、圖11(b)的測定結果的元件F不同的元件(同 一基板上的不同的元件)施加1000次左右的電脈衝的結果，但是看得到電阻變化現象在非 常穩定地發生。根據以上的事實，可知由容易引起電阻變化現象的電極和難以引起電阻變化現象 的電極形成夾持電阻變化膜的結構，可以在意圖的單側的電極側進行電阻變化，所以穩定 動作，可以製作表示期望的雙極動作的電阻變化型的非易失性存儲元件。此外，施加電壓和電阻值的關係是在容易引起電阻變化的電極施加正的電壓的電 脈衝時，電阻值變高，在施加負的電壓的電脈衝時電阻值降低的動作。[對應於上下的電極材料種類的電阻變化元件的電阻變化特性]接著，表示對電極材料不同的幾個元件評價引起電阻變化的容易度的第2實驗的 結果。作為本實驗的結果，對將下部電極503固定為W，將上部電極505由Pt以外的不同 的材料構成的多個元件的電阻變化的樣子進行敘述。在此，將下部電極503固定為W是根 據W為比較穩定的材料，加工也比較容易。而且，元件的製作方法與第1實驗說明的方法相同，下部電極503、上部電極505全 部通過濺射法形成。此外，作為電阻變化材料的缺氧型的Ta氧化物也是將Ta金屬在O2和 Ar中濺射來製作。為了調查與電極的不同對應的電阻變化的特性，將缺氧型的Ta氧化物的組成設 定為全部相同。即，將含氧率固定為大約58at%的缺氧型的Ta氧化物(表示為TaOx時，χ為 1. 38)。此外，在本實驗中，將下部電極503作為難以動作的W，所以省略幾乎不產生電 阻值的變化的A模式(相對於上部電極，在下部電極施加高的電壓時進行高電阻化的模 式)的結果，僅表示B模式(相對於下部電極，在上部電極施加高的電壓時進行高電阻化 的模式)的結果。以B模式使電阻變化時的電脈衝的電壓因元件而有稍微的差異，但是以 下部電極為電壓的基準，進行高電阻化時的電壓設為+1. 8 +2. 0V,低電阻化時的電壓設 為-1. 3 -1. 6V。在圖13(a) 圖13(h)總結測定結果。首先，觀察圖13(a)的上部電極使用銦(Ir)的元件G、圖13(b)的上部電極使用銀 (Ag)的元件H、圖13(c)的上部電極使用銅(Cu)的元件I的結果，可知比較穩定地以較大 的幅度產生電阻變化。接著，在圖13(d)的上部電極使用鎳(Ni)的元件J、圖13(h)的上部 電極使用氮化鉭(TaN)的元件N中，看到了稍微的電阻變化，但是其變化幅度小。接著，在觀察圖13(e)的上部電極使用鉭(Ta)的元件K、圖13(f)的上部電極使用 鈦(Ti)的元件L、觀察圖13(g)的上部電極使用鋁(Al)的元件M中，全部未觀測到電阻變 化現象。認為這些材料具有本質上難以產生電阻變化的性質。根據以上的結果可知的事實是在利用缺氧型的Ta氧化物的非易失性存儲元件 中，可以說存在容易產生電阻變化現象的(容易動作的)電極材料和難以產生的(難以動 作的)電極材料。在本實驗的範圍來說，容易動作的電極是Pt、Ir、Ag、Cu，難以動作的電極 材料是 W、Ni、Ta、Ti、Al、TaN。若形成由這些材料的組合夾持缺氧型的Ta氧化物的結構的電阻變化元件，則 可得到電阻變化模式未混在一起的穩定的電阻變化。但是，若參照圖7(a)、圖11(b)、圖 13(d)、圖13(h)，在W、Ni、TaN電極中，可觀測到微弱的電阻變化。因此，將這些材料用於 一個電極，例如，在本實驗中完全觀測不到電阻變化的電極材料的Ta、Ti、Al用於另一電極 時，可期待微弱卻穩定的電阻變化。接著，對電阻變化本身引起的機理和引起電阻變化的容易度的材料依存性稍微進
行考察。圖14是總結第1實驗和第2實驗的結果的圖。橫軸列出電極材料，縱軸列出標準 電極電位。圖14的〇表示容易引起電阻變化的情況，Δ表示變化比例雖小卻引起電阻變化 的情況，X表示未引起電阻變化的情況。而且，TiN是在第1實驗及第2實驗中未使用的電 極材料，為了參考用 表示。在圖14中，TaN、TiN以外的電極材料的標準電極電位是公開於非專利文獻1 "CRC HANDBOOK of CHEMISTRY and PHYSICS,DAVID R. LIDE Editor-in-chif,84th Edition 2003-2004，CRC PRESS」的文獻值，TaN、TiN的標準電極電位是發明人測定的數據。發明人通過利用Solartron公司製造的電化學測定系統SI1280B構成的3電極系 統的恆電位儀測定了包含TaN、TiN的幾種電極材料的標準電極電位。作為測定條件，在作 用極利用成為測定對象的電極材料，在對極利用Pt電極、在參照極利用Ag/AgCl電極，電解 液在N2發泡下使用7ml的Iwt % KCl。在這種條件下，通過探索作用極和對極之間的電位平衡點，測定了相對於電極材 料的Ag/AgCl電極的電位平衡點上的電位之後，在所測定的電位加上+0. 196V的值設為相對於電極材料的標準氫電極的電位(即標準電極電位)。若觀察圖14，可知在標準電極電位高於電阻變化膜的構成元素的Ta的材料中引 起電阻變化，在低的材料中難以引起電阻變化。並且可知標準電極電位的差越大越容易引 起電阻變化，隨著差減小，難以引起電阻變化。一般，標準電極電位是被氧化的容易度的一個指標，表示其值越大越難以被氧化， 越小越容易被氧化的事實。根據該事實，可推測被氧化的容易度對電阻變化現象的機理是 否發揮很大的作用。在以上的結果的基礎上考慮電阻變化的機理。首先，通過容易引起電阻變化的材 料(標準電極電位大且難以被氧化的材料)構成上部電極時，使用圖15(a)、圖15(b)說明。如圖15(a)所示，在由下部電極1401、缺氧型的Ta氧化物層1402、比Ta難以被 氧化的材料構成的上部電極1403構成的電阻變化元件，相對於下部電極1401在上部電極 1403施加高的電壓時，缺氧型的Ta氧化物中的氧原子成為離子，通過電場來移動，在上部 電極1403的界面附近聚集。但是，構成上部電極1403的金屬與Ta相比難以被氧化，所以成為氧離子1404滯 留在缺氧型的Ta氧化物層1402和上部電極1403的界面的狀態，在界面附近與Ta結合，形 成氧濃度高的缺氧型的Ta氧化物。通過該事件，元件被高電阻化。接著，如圖15 (b)，在下部電極1401施加高的電壓時，氧原子再次成為氧離子，返 回到缺氧型的Ta氧化物層1402的內部。由此，考慮到引起了低電阻化。接著，對由比Ta容易被氧化的材料構成上部電極的情況進行說明的圖為圖 16(a)、圖 16(b)。如圖16(a)，在由下部電極1501、缺氧型的Ta氧化物層1502、比Ta容易被氧化的 材料構成的上部電極1503構成的電阻變化元件，相對於下部電極1501在上部電極1503施 加高的電壓時，缺氧型的Ta氧化物中的氧原子成為離子而通過電場移動，聚集在上部電極 1503的界面附近。這時，上部電極1503比Ta容易被氧化，所以氧離子1504被吸入到上部電極1503 的內部，與形成上部電極1503的材料引起結合。這時，與圖15(a)不同，在缺氧型的Ta氧 化物層1502和上部電極1503的界面不形成高電阻層，進而相對於構成上部電極1503的元 素的數量，氧離子的數量少，所以電阻值幾乎不上升。相反，如圖16(b)，認為在下部電極1501施加高的電壓時被吸入到上部電極1503 的氧，由於與上部電極材料的結合更穩定，所以難以返回缺氧型的Ta氧化物層1502中，電 阻值變化不大。如果在圖15(a)、圖15(b)及圖16(a)、圖16(b)中，構成上部電極的材料的被氧化 的容易度與Ta相同程度時，認為產生上述2個例子的中間性的變化，產生微弱的電阻變化。根據以上的結果，可知在將缺氧型的Ta氧化物用於電阻變化膜的非易失性存儲 元件中，使用在上部電極和下部電極具有不同的標準電極電位的材料即可。由此，在單側的電極附近優勢地引起電阻變化，可實現理想的雙極型的電阻變化。 而且，也不引起電阻變化模式混合，可以進行穩定的電阻變化動作。更優選，在一方的電極材料使用大於Ta的標準電極電位且差大的材料，在另一方 的電極材料使用大於Ta的標準電極電位且差小的材料即可。
22
進一步優選，在一方的電極材料使用大於Ta的標準電極電位的材料，在另一方的 電極材料使用小於Ta的標準電極電位的材料即可。而且，作為第2實驗結果未記述，但是對於在下部電極及上部電極分別使用TaN及 Pt的電阻變化元件，得到了表示引起穩定的電阻變化現象的良好的實驗結果。根據發明人的測定，TaN的標準電極電位是+0. 48eV，根據非專利文獻1，Pt及Ta 的標準電極電位分別是+1. 18eV、-0. 6eV。該例子是在上部電極材使用大於Ta的標準電極電位且差大的材料的Pt，在下部 電極使用大於Ta的標準電極電位且差小的材料的TaN的一例。S卩，在該例子中，通過使用滿足與上述的標準電極電位有關的條件的TaN及Pt作 為電極材料，認為得到了作為第2實驗結果敘述的作用效果。此外，作為其它例子，也可以在下部電極及上部電極分別使用TiN及Pt。根據發明 人的上述測定，TiN的標準電極電位是+0. 55eV。因此，TiN和Pt的組合滿足與在電阻變化 層使用鉭氧化物時的標準電極電位有關的條件，所以通過使用TiN及Pt作為電極材料，可 期待作為第2實驗的結果敘述的作用效果。而且，作為其它例子，也可以利用Au(金)或Pd作為電極材料。根據非專利文獻 1，Au、Pd標準電極電位分別是+1. 692eV、+0. 951eV，高於Ta的標準電極電位-0. 6eV。因 此，利用鉭氧化物作為電阻變化層時，作為電阻變化容易的電極材料利用Au及Pd的一方， 並且作為電阻變化不易的電極材料使用標準電極電位低於Au及Pd的上述一方的材料(例 如，標準電極電位為+0. IeV的W)，從而可期待作為第2實驗結果所述的作用效果。而且，作為本實驗的結果，雖未記述，由於金(Au)的標準電極電位是+1. 692eV，所 以高於Ta的標準標準電極電位-0. 6eV。因此，作為電阻變化膜使用Ta時，即使作為電阻變 化容易的電極材料使用Au，也可以期待作為本實驗的結果敘述的作用效果。此外，根據上述的機理可知，示出在容易引起電阻變化的電極施加正的電壓的電 脈衝時電阻值提高，施加負的電壓的電脈衝時電阻值降低的動作。[在電阻變化層使用缺氧型的鉿(Hf)氧化物的電阻變化元件]接著，作為其它的同樣的例子，說明與利用缺氧型的Hf氧化物作為電阻變化膜的 雙極動作的非易失性存儲元件有關的第3實驗。與第1試驗的說明一樣，首先，說明缺氧型的Hf氧化物層的形成方法和含氧率的 適合範圍。然後，為了確認引起電阻變化的容易度是否依存於電極材料，形成用由Al、Ti、Ta、 W、Cu、Pt構成的電極夾持HfOx層的結構，對調查由電脈衝引起的電阻變化現象的樣子的結 果進行敘述。並且，最後，對由容易動作的電極材料和難以動作的電極材料夾入缺氧型的Hf 氧化物的結構的電阻變化元件的電阻變化的測定結果進行敘述。[濺射時的氧流量比和Hf氧化物層的含氧率的關係]首先，對本實驗的缺氧型的Hf氧化物層的製作條件及含氧率的分析結果進行敘 述。通過在(氬)Ar和O2氣環境中對Hf靶進行濺射的、所謂的反應性濺射，製作缺氧 型的Hf氧化物層。本實驗中的具體的缺氧型的Hf氧化物的製作方法如下。首先，在濺射裝置內設置基板，將濺射裝置內抽真空到3 X IO-5Pa左右。將Hf作為靶，功率設為300W，氬氣和氧氣合在一起的整個氣體壓力設為0. 9Pa，基板的設定溫度設為 30°C，進行了濺射。在此，將O2氣相對於Ar氣的流量比從2%變化到4. 2%。首先，調查組成是目的，作為基板，使用在Si上澱積200nm的SiO2的基板，調整濺 射時間使得Hf氧化物層的膜厚成為大約50nm。將通過盧瑟福散射法(RBS法)分析這樣製作的Hf氧化物層的組成的結果示於圖 17。根據該圖，可知將氧流量比從2%變化為4. 2%時，Hf氧化物層中的含氧率為大約 37. 7at% (HfO0 6)變化為大約 69. 4at% (HfO2 3)。根據以上的結果，明確了可通過氧流量比控制Hf氧化物層中的含氧率，形成了比 Hf的化學計量學上的氧化物即Hf02的含氧率66. 7at%缺少氧的缺氧型的Hf氧化物到被 認為過剩地含有氧的Hf氧化物。而且，在本實驗中，在Hf氧化物層的分析利用了盧瑟福後方散射法(RBS)，但是也 可以利用俄歇電子分光法(AES)、螢光X線分析法(XPS)或電子束微量分析法(EPMA)等設 備分析方法。[缺氧型的Hf氧化物層的電阻變化特性]調查了如以上製作的缺氧型的Hf氧化物中、具有何種程度的含氧率的缺氧型的 Hf氧化物表現出電阻變化。在此，作為夾持缺氧型的Hf氧化物層的電極的材料使用的是上 下電極均為Pt。如上所述，在上下使用Pt的情況作為雙極型的電阻變化型的非易失性元件不合 適。但是，Pt如後所述是非常容易表現變化的電極材料，是最合適對具有某個含氧率的缺 氧型的Hf氧化物是否表現變化進行判斷的材料。根據如上所述的理由，形成了如圖5的非易失性存儲元件。即，在單晶矽基板501上，通過熱氧化法形成厚度200nm的氧化物層502，通過濺射 法在氧化物層502上形成了作為下部電極503的厚度IOOnm的Pt薄膜。然後，將Hf作為靶，通過反應性濺射形成了缺氧型的Hf氧化物層504。在本實驗 討論的範圍內，與上述的分析樣品同樣，使氧氣的流量比從2%變化到4. 2%而製作了非易 失性存儲元件。缺氧型的Hf氧化物層504的膜厚設為30nm。然後，在缺氧型的Hf氧化物層504上通過濺射法澱積了作為上部電極505的厚度 150nm的Pt薄膜。最後，通過光刻工藝和乾式蝕刻工藝形成了元件區域506。而且，元件區域506是 直徑為3μπι的圓形圖案。測定了如以上製作的非易失性存儲元件的電阻變化現象。其結果，在圖17的使 用從α點(氧流量比為大約2.7%，含氧率為大約46. 6at% )到β點(氧流量比為大約 3.3%，含氧率為大約62站％)的Hf氧化膜的非易失性存儲元件中，高電阻值為低電阻值的 4倍以上的良好。圖18 (a)、圖18(b)分別是測定了關於使用具有α點及β點的含氧率的Hf氧化 物層的非易失性存儲元件的相對於脈衝施加次數的電阻變化特性的結果。根據圖18(a)、圖18(b)，在使用具有α點及β點的含氧率的Hf氧化物層的元件 中，可知均是高電阻值為低電阻值的4倍以上的良好。
因此，可以說含氧率為46. 6 62at%的組成範圍即電阻變化層標記為HfOx時的 χ的範圍為0. 9彡χ彡1. 6的範圍是更適合的電阻變化層的範圍(含氧率=46. 6at%對應 於χ = 0. 9，含氧率=62at%對應於χ = 1. 6)。[對應於上下的電極材料種類的電阻變化元件的電阻變化特性]接著，為了確認引起電阻變化的容易度是否依存於電極材料，製作用由W構成的 下部電極503和由Al、Ti、Hf、Ta、W、Cu、Pt的1種構成的上部電極505夾持缺氧型的Hf氧 化物層504的多種元件，說明對基於電脈衝的電阻變化的樣子進行調查的結果。使用的缺氧型的Hf氧化物的含氧率設為在優選的含氧率的範圍接近上限的 61at% (HfO^)。元件的形成方法中，Hf氧化物的成膜方法與上述大致相同，但是Al、Ti、 Hf、Ta、W、Cu、Pt形成Hf氧化物之後，暫時取出到大氣中，用其它的濺射裝置通過濺射法進 行了澱積。在製作的元件O 元件U中使用的下部電極、上部電極的材料示於表2。[表 2]
元件名下部電極材料上部電極材料OWAlPWTiQWHfRWTaSWWTWCuUWPt對上述的元件O 元件U以預定的振幅賦予脈衝寬度lOOnsec的電脈衝而進行了 電阻變化。在本實驗中，將下部電極503設為難以動作的W，所以省略了 A模式(相對於上部 電極，在下部電極施加高的電壓時高電阻化的模式)的結果，僅表示B模式(相對於下部電 極，在上部電極施加高的電壓時高電阻化的模式)。上部電極模式下使電阻變化時的電脈衝的電壓因元件而有稍微的差異，以 下部電極為電壓的基準，高電阻化時的電壓設為+1. 1 +1.9V，低電阻化時的電壓設 為-1. 1 -1. 5V。在圖19(a) 圖19(g)總結測定結果。首先，若觀察圖19(a)的上部電極使用Al的元件O、圖19(b)的上部電極使用Ti 的元件P、圖19(c)的上部電極使用Hf的元件Q的結果，可知幾乎沒有電阻變化，或者完全 沒有電阻變化。接著，在圖19(d)的上部電極使用Ta的元件R中，最初看到微小的電阻變化，但是與脈衝數一起其變化幅度減少，幾乎不表現變化。認為這些材料本質上具有難以產 生電阻變化的性質。接著，在圖19(e)的上部電極使用W的元件S、圖19 (f)的上部電極使用Cu的元件 T、圖19(g)的上部電極使用Pt的元件U中，產生了比較穩定的電阻變化。根據以上的結果可知的是，可以說在利用缺氧型的Hf氧化物的非易失性存儲元 件中存在容易產生電阻變化現象(容易動作)的材料和難以產生(難以動作)的材料。以 本實驗的範圍來說，容易動作的電極是Pt、Cu、W，難以動作的電極材料是Ta、Hf、Ti、Al。若形成由這些材料的組合夾持缺氧型的Hf氧化物的結構的電阻變化元件，則得 到電阻變化模式沒有混在一起的穩定的電阻變化。但是，若參照圖19(d)，在Ta電極中，可 觀測到微弱的電阻變化。因此，將該材料用於一個電極，將例如在本實驗中完全沒有觀測到 電阻變化的電極材料即Ti、Hf用於另一個電極時，可期待微弱且穩定的電阻變化。接著，對電阻變化本身引起的機理和引起電阻變化的容易度的材料依存性稍微進 行考察。圖20是總結與利用缺氧型的Hf氧化物的非易失性存儲元件有關的結果的圖。橫 軸列出電極材料，縱軸列出標準電極電位。圖20的〇表示容易引起電阻變化，Δ表示變化 比例小卻引起了電阻變化，X表示未引起電阻變化。若觀察圖20，可知在標準電極電位比電阻變化膜的構成元素的Hf高的材料中引 起電阻變化，在低的材料中難以引起電阻變化。並且，可知標準電極電位之差越大越容易引 起電阻變化，隨著差減小，變得難以引起電阻變化。該結果示出與關於第2實驗所述的利用缺氧型的Ta氧化物的非易失性存儲元件 有關的結果完全相同的傾向。即，對利用缺氧型的Hf氧化物的非易失性存儲元件說明的電 阻變化的機理(參照圖15 (a)、圖15(b)、及圖16 (a)、圖16(b))也同樣起作用於利用缺氧型 的Hf氧化物的非易失性存儲元件。根據以上的結果可知，在將缺氧型的Hf氧化物用於電阻變化膜的非易失性存儲 元件中，利用在上部電極和下部電極具有不同的標準電極電位的材料即可。由此，在單側的電極附近優勢地引起電阻變化，可以實現理想的雙極型的電阻變 化。而且，也不引起電阻變化模式的混合，可以進行穩定的電阻變化動作。更優選，一方的電極材料利用大於Hf的標準電極電位且差大的材料，另一方的電 極材料利用大於Hf的標準電極電位且差小的材料即可。更好是，一方的電極材料利用大於Hf的標準電極電位的材料，另一方的電極材料 利用Hf的標準電極電位以下的材料即可。而且，作為本實驗的結果雖未記述，對於下部電極及上部電極分別使用TaN及Pt 的電阻變化元件，得到了表示引起穩定的電阻變化現象的良好的實驗結果。TaN的標準電極電位是+0. 48eV，Pt及Hf的標準電極電位是+1. 18eV、_1· 55eV。該例子中，上部電極利用大於Hf的標準電極電位且差大的材料的Pt，下部電極利 用大於Hf的標準電極電位且差小的材料的TaN的一例。S卩，認為在該例中，利用滿足有關上述的標準電極電位的條件的TaN及Pt作為電 極材料，從而得到了作為本實驗的結果所述的作用效果。此外，作為其它例子，可以在下部電極及上部電極分別使用TiN及Pt。TiN的標準電極電位是+0. 55eV。因此，TiN和Pt的組合滿足在電阻變化層利用鉿氧化物時的與標準 電極電位有關的條件，所以利用TiN及Pt作為電極材料，從而可以期待作為本實驗的結果 所述的作用效果。而且，作為本實驗的結果未記述，但是金(Au)的標準電極電位是+1.692eV，高於 Hf的標準電極電位-1. 55eV。因此，作為電阻變化膜使用Hf時，作為電阻變化容易的電極 材料使用Au，也可期待作為本實驗的結果所述的作用效果。此外，根據上述的機理可知，示出在容易引起電阻變化的電極施加正的電壓的電 脈衝時電阻值升高，施加負的電壓的電脈衝時電阻值降低的動作。而且，在上述的第1、第2實驗及第3實驗中，對作為電阻變化膜使用缺氧型的Ta 氧化物及Hf氧化物的例子進行了說明，但是不限於此，對於將其它過渡金屬的缺氧型的氧 化膜用於電阻變化膜的非易失性存儲元件，如上述說明認為引起了由施加在電極的電場造 成的氧離子的移動，同樣地可以應用。這時，以利用的過渡金屬材料的標準電極電位為基準 選擇電極材料，則可以形成在單側優勢地動作的非易失性存儲元件。此外，可以在作為電阻 變化層的鉭氧化物或鉿氧化物以不大改變電極變化特性的程度添加微量的摻雜劑。[在電阻變化層澱積了缺氧型的過渡金屬氧化物的電阻變化元件]此外，也可以是作為電阻變化元件，由缺氧型的鉭氧化物、缺氧型的鉿氧化物、及 缺氧型的鋯氧化物的1種構成，並且澱積含氧率不同的2個電阻變化層，由2個電極夾持的 結構。這些電阻變化元件是以得到具有可逆性的穩定的改寫特性的、利用電阻變化現象 的非易失性存儲元件為目的，由本申請發明人發明的，分別在相關專利申請的國際公開第 2008/149484號、國際公開第2010/004705號、日本特開2010-21381號公報詳細地說明。這些電阻變化元件具有的、可將電阻變化特性固定為上述的A模式及B模式的任 意的意圖的一方的特徵，與上述的利用由不同種類材料構成的上下的電極的電阻變化元件 同樣地可利用於本發明的電阻變化型非易失性存儲裝置。而且，對於利用缺氧型的鉭氧化物的電阻變化元件的2個電阻變化層的膜厚、組 成的最佳條件，在國際公開第2008/149484號詳細公開。[在電流控制層利用SiNx的電流控制元件]接著，對本發明的IDlR型交叉點存儲器裝置的電流控制元件進行說明。電流控制元件由氮化矽SiNx (0 <x^0. 85)構成電流控制層，從而該電流-電壓 特性具有非線性的電特性，並且具有相對於施加電壓的極性實質上對稱的雙向二極體特性 的技術，在相關申請的國際公開第2008/117494號中詳細說明。此外，由具有體心立方晶格(bcc)結構的α -鎢(α -ff)構成電流控制元件的第1 電極及上述第2電極的至少一方，從而可以實現能穩定供給30000A/cm2以上的電流的MSM 二極體的技術，在相關申請的國際公開第2010/004675號中詳細說明。可以將如以上的具有對稱的電流電壓特性、及30000A/cm2以上的高的耐電流特性 的雙向二極體元件，作為本發明的IDlR型交叉點存儲器的電流控制元件利用。[本發明的第1實施方式的電阻變化型非易失性存儲裝置]接著，作為本發明的實施方式，對利用如上述說明的電阻變化元件和電流控制元 件的IDlR型交叉點存儲裝置進行說明。
圖21是表示本發明的第1實施方式涉及的非易失性存儲裝置的結構的框圖。第 1實施方式表示認為電阻變化現象在電阻變化元件的上部電極附近產生的B模式動作產生 的存儲器單元的結構、和最適合它的控制電路。在圖21中，電阻變化型非易失性存儲裝置100在半導體基板上具備存儲器本體部 101，存儲器本體部101具備存儲單元陣列102、行選擇電路103、列選擇電路104、寫入電路 105、檢測流過位線的電流量並判斷所存儲的數據是「1」或「0」的讀出電路106、通過端子 DQ進行輸入輸出數據的輸入輸出處理的數據輸入輸出電路107。此外，以從電阻變化型非易失性存儲裝置100的外部賦予的地址信號作為輸入， 以選擇指示預定的地址的地址輸入電路108和以控制信號為輸入的控制電路109的輸出被 供給到存儲器本體部101，控制其動作。存儲單元陣列102以M行N列(M、N為自然數。在圖21中僅圖示2行2列的4位 的圖示)的矩陣狀排列有存儲單元Mij (i彡M，j彡N構成的自然數。以下相同的省略)。 存儲單元Mij將電阻變化元件Rij的一端和在正負的雙向具有閾值電壓的電流控制元件 Dij的一端相互串聯連接而構成。電阻變化元件Rij的另一端連接在字線WLi，電流控制元 件Dij的另一端連接在位線BLj。在本構成中，若設為位線BLj由下層的布線構成、配置在紙面內的上下方向，則字 線WLi由位線BLj的上層的布線構成，配置在紙面內的左右方向。此外，電阻變化元件Rij 在後面說明詳細情況，但是由成為在電阻變化元件的上部電極附近產生電阻變化現象的B 模式的結構構成。字線WLi連接在行選擇電路103，在讀出或寫入模式中擇一地進行行選擇。此外， 位線BLj連接在列選擇電路104，在讀出或寫入模式中擇一地進行列選擇。在寫入模式中，數據輸入輸出電路107根據數據輸入信號Din的數據「0」或數據 「 1 」的寫入指示，對於被選擇的存儲單元Mij內的電阻變化元件Rij進行低電阻化或高電阻 化的寫入。在本實施例中，使數據「0」寫入對應於低電阻化寫入，使數據「1」寫入對應於高 電阻化寫入。寫入電路105與數據輸入輸出電路107連接。其具有數據「0」寫入即進行低電阻 化寫入時驅動高電平的第ILR化驅動電路105al、以其輸出作為輸入的電流限制電路105b、 及驅動低電平的第2LR化驅動電路105c2。此外，具有數據「1」寫入即進行電高阻化寫入 時驅動高電平的第IHR化驅動電路105cl、及驅動低電平的第2HR化驅動電路105a2。並且，進行低電阻化寫入時，將通過電流限制電路105b限制電流的信號，通過列 選擇電路104供給到選擇位線BLj。另一方面，其特徵在於，進行高電阻化寫入時，由不具有 電流限制功能的第IHR化驅動電路105cl通過行選擇電路103向選擇字線WLi供給信號。在這樣構成的電阻變化型非易失性存儲裝置100中，位線BLj及字線WLi分別是 本發明的第1信號線及第2信號線的一例。第ILR化驅動電路105al、第IHR化驅動電路 105cl、第2LR化驅動電路105c2、及第2HR化驅動電路105a2分別是本發明的第1驅動電 路、第2驅動電路、第3驅動電路、及第4驅動電路的一例。電流限制電路105b是本發明的 電流限制電路的一例。此外，列選擇電路104及行選擇電路103分別是本發明的第1選擇 電路及第2選擇電路的一例。圖22是表示在圖21中以A部表示的、存儲單元Mll的結構的剖面圖。
28
電流控制元件212、電阻變化元件213分別對應於圖21的電流控制元件Di j、電阻 變化元件Rij (i、j分別是正整數)。存儲單元200依次形成由鋁(Al)構成的第1層布線201、第1通道(via) 202、在 電流控制元件212中由氮化鉭(TaN)構成的第3電極203、由缺氮型氮化矽構成的電流控 制層204、由TaN構成的第4電極205、第2通道206、在電阻變化元件213由TaN構成的第 1電極207、由缺氧型鉭氧化物構成的電阻變化層208、由鉬(Pt)構成的第2電極209、第3 通道210、由鋁(Al)構成的第2層布線211。在此，另一特徵在於，由標準電極電位與連接在位線Blj側的第1電極207相比更 高的材料即Pt，構成連接在字線WLi側的、更上層的第2電極209。在該存儲器結構中，如在本發明的基礎數據中進行說明，電阻變化動作在由具有 高於構成第1電極的TaN的標準電極電位的Pt構成的第2電極、和電阻變化層208的界面 附近產生，其動作對應於B模式。在圖22中，第1層布線201對應於位線BL1，第2層布線211對應於字線WLl，所 以第1層布線201的電壓相對於第2層布線211的電壓升高預定電壓VLth以上時，電阻變 化元件213變化為低電阻狀態，第2層布線211的電壓相對於第1層布線201的電壓升高 預定電壓VHth以上時，電阻變化元件213變化為高電阻狀態。而且，在圖22中，電流控制元件212和電阻變化元件213的關係上下相反也沒有 關係，在電阻變化元件213中第1電極207和第2電極209的位置相反也沒有關係。圖23示出圖21的寫入電路105的具體的電路結構的一例。圖23(a)分別表示第ILR化驅動電路105al、第2HR化驅動電路105a2、電流限制 電路105b的一例。第ILR化驅動電路105al由P型MOS電晶體MPl構成，第2HR化驅動電路105a2 由N型MOS電晶體麗1構成，電流限制電路105b由N型MOS電晶體麗3構成。C_NLR是產生低電阻化寫入脈衝時成為低電平，並且C_HR是高電阻化寫入脈衝的 產生時成為高電平的寫入控制信號。VCL是低電阻化電流限制用柵電壓，被賦予預定的恆定壓。此外，在P型MOS電晶體MPl的源極供給低電阻寫入電源電壓VLR，被設定為具有 可驅動電阻變化元件213充分進行低電阻化的電壓、電流的能力。圖23 (b)表示第IHR化驅動電路105cl、第2LR化驅動電路105c2的一例。第IHR化驅動電路105c 1由P型MOS電晶體MP2構成，第2LR化驅動電路105c2 由N型MOS電晶體MN2構成。C_NHR是高電阻化寫入脈衝的產生時成為低電平，並且C_LR是低電阻化寫入脈衝 的產生時成為高電平的寫入控制信號。此外，在P型MOS電晶體MP2的源極供給高電阻寫入電源電壓VHR，設定為具有可 驅動電阻變化元件213充分進行高電阻化的電壓、電流的能力。在寫入模式中，若寫入數據「0」，即被指示低電阻寫入，則C_NLR被設定為低電平， C_LR被設定為高電平，第ILR化驅動電路105al的P型MOS電晶體MPl和第2LR化驅動電 路105c2的N型MOS電晶體麗2導通，第ILR化驅動電路105al的輸出電流以電流控制電 路105b、位線BLj、存儲單元Mij、字線WLi作為主路徑，形成流入第2LR化驅動電路105c2的電流路徑。此夕卜，電流控制電路105b的輸出由N型MOS電晶體麗3進行電流限制，並且若將 麗3的閾值電壓設為Vth_MN3，則其輸出電壓VLR_0的上限被限制為VCL_Vth_MN3的電壓。 與此同時，由於具有源跟隨特性，所以若將低電阻化寫入電源VLR設定為一定電壓以上，則 作為恆電流源動作，電流變得恆定。在寫入模式中，若寫入數據「 1 」，即被指示高電阻寫入，則C_NHR被設定為低電平， C_HR被設定為高電平，第IHR化驅動電路105cl的P型MOS電晶體MP2和第2HR化驅動電 路105a2的N型MOS電晶體麗1導通，形成第IHR化驅動電路105cl的輸出電流以字線WLi、 存儲單元Mij、位線BLj為主路徑流入第2HR化驅動電路105a2的電流路徑。在電流路徑不 包含電流限制電路，所以隨著高電阻化寫入電源VHR的增加，電流單調地增加。[本發明的第1實施方式的電阻變化型非易失性存儲裝置的動作]對於如以上構成的電阻變化型非易失性存儲裝置100，說明其動作。首先，對存儲單元的動作進行說明。圖24是對具有圖22的結構的存儲單元，將第 2層布線211成為高於第1層布線201的電壓的極性設為正施加電壓時，實測其電壓、電流 的關係的圖。對於存儲單元200，施加第1層布線201成為高於第2層布線211的電位的負極性 的電壓，則在超過-3. 2V的附近電阻變化元件從高電阻狀態開始向低電阻狀態變化。而且， 雖然施加到-3. 9V(A點)，隨著施加電壓緩緩地進行低電阻化。另一方面，對於存儲單元200，施加第2層布線211成為高於第1層布線201的電 位的正極性的電壓，則在與向低電阻狀態的變化電壓大致對稱的3. 8V附近(B點)，電阻變 化元件從低電阻狀態開始向高電阻狀態變化。而且，若施加到5. IV，則看到電流增加，但是 此後若降低施加電壓，則與提高施加電壓時相比電流減小，可知變化為高電阻狀態。S卩，對於具有圖22的結構的存儲單元200，圖24所示的實測數據發現了以第2層 布線211的電壓為基準在第1層布線201的電壓提高到預定電壓VLth以上時變化為低電 阻狀態，以第1層布線201的電壓為基準在第2層布線211的電壓提高到預定電壓VHth以 上時變化為高電阻狀態的B模式動作；以及低電阻狀態的施加電壓(A點)、向高電阻狀態 的變化開始電壓(B點)成為大致對稱的關係。接著，對如以上構成的電阻變化型非易失性存儲裝置的動作進行說明。最初對寫入電路105的特性進行說明。圖25(a)是為了利用圖23所示的第1具體的寫入電路說明圖21所示的非易失性 存儲裝置的動作，僅截取有關寫入的電流路徑的等價電路圖。圖25(b)是其特性說明圖，存 儲單元200的電阻變化元件設想低電阻狀態而設為IOk 的固定值，在與具有雙向特性的 電流控制元件串聯連接的狀態下，將從寫入電路105賦予的電壓和流過存儲單元200的電 流的關係，利用模擬求出的圖。在圖25(b)中，負的電壓區域㈧的特性示出將從高電阻狀態變化為假定為IOkQ 的低電阻狀態之後的存儲單元，通過第ILR化驅動電路105al驅動時(例如-3V表示對VLR 賦予3V進行驅動)的特性。此外，正的電壓區域⑶的特性示出將假定為IOk的低電阻 狀態的存儲單元朝向高電阻狀態通過第IHR化驅動電路105cl驅動時的特性。而且，驅動電 路的電壓在負的電壓區域(A)，相當於低電阻化寫入電源電壓的VLR，在正的電壓區域(B)，相當於高電阻化寫入電源電壓的VHR。此外，負的電壓區域(A)中的虛線是為了比較不經由 電流限制電路105b時的特性而示出。根據圖25(b)，將存儲單元低電阻化時，與低電阻化電源電壓VLR的增加的同時， 流過存儲單元的電流也增加，不經由電流限制電路105b時，相對於如虛線的特性那樣單調 增加，而在使用電流限制電路105b時，通過該電流限制效果，具有變極點C，從大約3. 5V附 近被限制為130 μ A的恆定電流。另一方面，高電阻化存儲單元時，沒有電流限制電路，所以在高電阻化電源電壓 VHR施加3. 5V時，可知流過150 μ A的電流，即，流過大於低電阻化時的電流。在此，考慮該電路結構的電流限制電路105b的N型MOS電晶體麗3的設定條件。在圖24所示的存儲單元特性中，設想電流施加到在A點表示的低電阻狀態的施 加電壓即-3. 9V時的低電阻狀態的設定來考慮設定於存儲單元的低電阻值。而且，如上所 述，該低電阻狀態的施加電壓低，流過更少的電流時，低電阻狀態更接近高電阻來設定，相 反地，施加電壓高，流過更多的電流時，低電阻化進一步進行。為了模式化，將A點的電壓設 為VL，將A點的電流設為IL。但是，假設沒有二極體上的電壓下降。因此，在圖25(a)中，若將電流限制電路105b中的N型MOS電晶體麗3的閾值電壓 設為Vth_MN3，將該柵電壓設為VCL，將LR化電源的電壓設為VLR，則VLR彡VCL時，圖25 (b) 所示的變極點C的電壓近似為VCL-Vth_MN3。若使圖24的A點所示的存儲單元的低電阻化點的電壓(VL = VLth)、和圖25(b) 所示的電流控制電路105b的變極點C的電壓VCL-Vth_MN3 —致，則在電流限制電路105b的 變極點C中，可以將存儲單元設定為設想的低電阻狀態。因此，滿足下式地設定VCL即可。VLth = VCL-Vth_MN3 且 VLR 彡 VCL即，VCL = VLth+Vth_MN3 且 VLR 彡 VCL-(式 1)這時，假設N型MOS電晶體麗2中的電壓下降可以忽略。此外，該條件時，調整設 計好電流限制電路105b的N型MOS電晶體麗3的柵極寬度、柵極長度，以便可以驅動A點 的電流IL。並且，若滿足該條件，則針對電壓變動或速度下降的憂慮，即使具有餘量而較高地 設定LR化電源的電壓VLR，在變極點C以上的電壓下也不成為恆電流，所以可以將低電阻狀 態的電阻值穩定而設定為恆定的值。[本發明的第1實施方式的電阻變化型非易失性存儲裝置的變形例1]圖26表示在第1實施方式中利用N型MOS電晶體構成電流限制電路105b時的、 不同於圖21的第1實施方式的變形例1。其特徵在於，將電流限制電路105b配置在電阻變 化元件的第1電極和寫入電路之間。在圖26的結構中，將電流限制電路105b配置在存儲 單元陣列的附近，與圖21的情況相比，可以在更接近存儲單元的位置進行電流限制。因此， 在進行低電阻化寫入動作時，可以通過電流限制電路105b降低應充放電的電容負載，相對 於存儲單元向低電阻化狀態的變化，跟隨性良好地進行電流限制，所以可以更加精度良好 地設定為設想的電阻值。此外，由LR化驅動電路進行寫入時，電流限制電路105b成為源跟隨，表現恆電流 特性，所以可以將低電阻狀態的電阻值穩定設定為一定的值，另一方面，由HR化驅動電路進行寫入時，電流限制電路105b不成為源跟隨，所以可以驅動大於低電阻化時的電流。在此，列選擇電路104 —般由P型MOS電晶體、N型MOS電晶體、解碼電路構成，對 應於被選擇的存儲單元的位線被擇一地選擇。通過將該列選擇電路104僅由N型MOS晶體 管構成，從而在由LR驅動電路進行寫入時成為源跟隨，所以包括選擇列的功能在內，可以 具有限制電流的功能。這時，不需要另外設置電流限制電路105b，可以削減面積。[本發明的第1實施方式的電阻變化型非易失性存儲裝置的變形例2]電流限制電路105b可以不設置在第ILR化驅動電路105al側，而設置在第2LR化 驅動電路105c2側。在圖27表示第1實施方式的變形例2。此外，圖28(a)表示圖27的寫 入電路105的第1具體電路構成的一例，具有由N型MOS電晶體構成的電流限制電路105b。 此外，圖28(b)是其特性說明圖，與圖25(b)同樣地，存儲單元200的電阻變化元件設想低 電阻狀態而設為IOkQ的固定值，在與具有雙向特性的電流控制元件串聯連接的狀態下， 將從寫入電路105賦予的電壓和流過存儲單元200的電流的關係利用模擬求出的圖。在圖28(b)中，負的電壓區域㈧的特性表示將從高電阻狀態變化為假定為IOkQ 的低電阻狀態之後的存儲單元，通過第ILR化驅動電路105al驅動時(例如-3V是指在VLR 賦予3V進行驅動)的特性，正的電壓區域(B)的特性表示將假定為IOkQ的低電阻狀態的 存儲單元朝向高電阻狀態通過第IHR化驅動電路105cl驅動時的特性。負的電壓區域(A) 中的虛線是為了比較不經由電流限制電路105b時的特性而示出。根據圖28 (b)，對存儲單元進行低電阻化時，與低電阻化電源電壓VLR的增加的 同時，流過存儲單元的電流也增加，不經由電流限制電路105b時，相對於如虛線的特性那 樣單調增加，而在使用電流限制電路105b時，通過該電流限制效果，具有變極點C，從大約 3. 9V附近被限制為130 μ A的恆定電流。另一方面，可知高電阻化存儲單元時，沒有電流限制電路，所以在高電阻化電源電 壓VHR施加了 3. 5V時，流過150 μ A的電流即大於低電阻化時的電流。在圖28 (a)中，若將電流限制電路105b中的N型MOS電晶體麗3的閾值電壓設為 Vth_MN3，將該柵電壓設為VCL，將LR化電源的電壓設為VLR，存儲單元的低電阻化點的電壓 設為VL = VLth,則圖28 (b)所示的變極點C的電壓近似為VCL-Vth_MN3+VL( = VLth)。通 過將VCL設定為該變極點C的電壓VCL-Vth_MN3+VLth與LR化電源的電壓VLR —致，VLR = VCL-Vth_MN3+VLth即，VCL = VLR-VLth+Vth_MN3—(式 2)從而在作為LR化電源的電壓賦予VLR時，在電流限制電路105b的變極點C將存 儲單元低電阻化，即可以設定為設想的低電阻狀態。這時，假設P型MOS電晶體MPl中的電 壓下降可以忽略。此外，該條件時，調整設計電流限制電路105b的N型MOS電晶體麗3的 柵極寬度、柵極長度，以便可以驅動圖24的A點的電流IL。而且，通過將電流限制電路105b不設為N型MOS電晶體，而設為利用電流鏡電路 等恆電流電路，控制為恆定的電流值，可以更高精度地設定為設想的電阻值。並且，若滿足該條件，即使對於電壓變動、或速度下降的憂慮，具有餘量而較高地 設定LR化電源的電壓VLR，在變極點C以上的電壓下也成為恆電流，所以可以將低電阻狀態 的電阻值穩定而設定為一定的值。
32
以上，將N型MOS電晶體麗3的閾值電壓設為Vth_MN3，但這表示源電壓與基板電 壓相比上升的狀態，即，基板偏壓效果奏效的狀態下的閾值電壓。不僅是VCL，而且將閾值電 壓Vth_MN3設定為滿足(式1)、(式2)的關係也對降低動作電壓有效。因此，存儲單元的特性，例如圖24的A點所示的存儲單元的低電阻化點的電流值 按每個存儲單元具有固有的不均勻。由於不均勻，變極點C也不均勻，所以需要考慮該點而 設定VCL。以下，具體地說明。首先，對於下限值，一般讀出電路106在低電阻狀態的存儲單元的讀出中，需要一 定值以上的讀出電流。因此，即使在成為最小讀出電流的存儲單元，即，低電阻狀態的存儲 單元中的最高電阻的狀態的存儲單元中，應確保上述讀出電流，需要將VCL設定為低於一 定值的低電阻狀態。另一方面，對於上限值，在存儲單元200重複流過大於一定值的電流時，有時在存 儲單元，特別是電流控制元件212的可靠性方面不是最好的。在這種情況下，優選將VCL設 定為在電流控制元件不流過大於耐電流(電流控制元件不被破壞的最大的電流)的電流， 即，使電阻變化元件停留在高於一定值的低電阻狀態。在下限值的設定中，有時作為在非易失性存儲裝置中一般使用的手段，進行電阻 值的檢驗，例如對於低電阻狀態不足的存儲單元進行追加寫入。這種情況下，也可以通過對 進行追加寫入的存儲單元較高地設定VCL，從而促進低電阻化。在以上的說明中，對由N型MOS電晶體構成電流限制電路105b的情況進行了說 明，但是也可以由P型MOS電晶體構成。使用P型MOS電晶體，將電流限制電路105b設置 在第ILR化驅動電路105al側時的、圖21的寫入電路105的第2具體電路構成例示於圖 29(a)，將設置在第2LR化驅動電路105c2側的、圖27的寫入電路105的第2具體電路構成 例示於圖29(b)。電流限制電路105b的P型MOS電晶體應滿足的設定條件可以與圖29(a)的情況、 由N型MOS電晶體構成的圖28的情況同樣地求出。在圖29(a)中，若將電流限制電路105b 中的P型MOS電晶體MP3的閾值電壓設為Vth_MP3(Vth_MP3設為正)，將該柵電壓設為VCL， 將LR化電源的電壓設為VLR，施加在存儲單元的電壓設為VL，則電流限制電路105b的變極 點C的電壓近似為VCL+Vth_MP3。若使存儲單元的低電阻化點的電壓(VL = Vth)、和該電 流限制電路105b的變極點C的電壓(=VCL+Vth_MP3) 一致，則在電流限制電路105b的變 極點C中，可以將存儲單元設定為設想的低電阻狀態。因此，將VCL設定為滿足VL = VLth = VCL+Vth_MP3即，VCL = VLth-Vth_MP3—(式 3)這時，假設N型MOS電晶體麗2中的電壓下降可以忽略。此外，該條件時，調整設 計電流限制電路105b的P型MOS電晶體MP3的柵極寬度、柵極長度，以便A點的電流IL可 以驅動。而且，通過將電流限制電路105b不設為P型MOS電晶體，而設為利用電流鏡電路 等恆電流電路，控制為恆定的電流值，可以更高精度地設定為設想的電阻值。並且，若滿足該條件，即使對於電壓變動、或速度下降的憂慮，具有餘量而較高地 設定LR化電源的電壓VLR，在變極點C以上的電壓下也成為恆電流，所以可以將低電阻狀態的電阻值穩定而設定為一定的值。另一方面，圖29(b)的情況可以與圖25的情況同樣地求出。即，在圖29(b)中， 若將電流限制電路105b中的P型MOS電晶體MP3的閾值電壓設為Vth_MP3，將該柵電壓設 為VCL，將LR化電源的電壓設為VLR，施加在存儲單元的電壓設為VL，存儲單元的低電阻 化點的電壓設為VL = VLth,則VCL ^ 0時，電流限制電路105b的變極點C的電壓近似為 VCL+Vth_MP3+VL ( = VLth)。將 VCL 設定為該變極點 C 的電壓(=VCL+Vth_MP3+VL)與 LR 化電源的電壓VLR —致，VLR = VCL+Vth_MP3+VL ( = VLth)且 VCL 彡 0即，VCL = VLR-VLth-Vth_MP3 且 VCL 彡 0...(式 4)從而作為LR化電源的電壓賦予VLR時，可以在電流限制電路105b的變極點C將 存儲單元低電阻化，即，設定為設想的低電阻狀態。這時，假設P型MOS電晶體MP2中的電 壓下降可以忽略。此外，該條件時，調整設計電流限制電路105b的P型MOS電晶體MP3的 柵極寬度、柵極長度，以便可以驅動圖24的A點的電流IL。並且，若滿足該條件，即使對於電壓變動、或速度下降的憂慮，具有餘量而較高地 設定LR化電源的電壓VLR，在變極點C以上的電壓下也成為恆電流，所以可以將低電阻狀態 的電阻值穩定而設定為一定的值。[本發明的第1實施方式的電阻變化型非易失性存儲裝置的變形例3]圖30表示利用P型MOS電晶體構成電流限制電路105b時的、不同於圖21的實施 例，其特徵在於，將電流限制電路105b配置在電阻變化元件的第2電極和寫入電路之間。在 圖30中，將電流限制電路105b配置在存儲單元陣列的附近，與圖27的情況相比，可以在更 接近存儲單元的位置進行電流限制。因此，在進行低電阻化寫入動作時，可以通過電流限制 電路105b降低應充放電的電容負載，相對於存儲單元向低電阻狀態的變化，跟隨性良好地 進行電流限制，所以可以更加精度良好地設定為設想的電阻值。此外，由第2LR化驅動電路105c2進行寫入時，電流限制電路105b成為源跟隨， 並成為恆電流特性，所以可以將低電阻狀態的電阻值穩定設定為一定的值，另一方面，由第 IHR化驅動電路105cl進行寫入時，電流限制電路105b不成為源跟隨，所以可以驅動大於低 電阻化時的電流。在此，行選擇電路103 —般由P型MOS電晶體、N型MOS電晶體、解碼電路構成，對 應於被選擇的存儲單元的位線被擇一地選擇。通過僅由P型MOS電晶體構成該行選擇電 路103，從而在由第2LR化驅動電路105c2進行寫入時成為源跟隨，所以在行選擇電路103 包括選擇行的功能在內，可以具有限制電流的功能。這時，不需要另外設置電流限制電路 105b，可以削減面積。而且，將圖29的P型MOS電晶體MP3的閾值電壓設為Vth_MP3，但是這表示源電壓 與基板電壓相比下降的狀態，即，基板偏壓效果奏效的狀態下的閾值電壓。不僅是VCL，將閾 值電壓Vth_MP3設定為低於其它電晶體以滿足(式3)、(式4)的關係，也對降低動作電壓有效。如圖25、圖28、圖29設置電流限制電路時，在設計電路時，通過適當地選擇構成電 流限制電路的MOS電晶體的尺寸，可以更簡便地實現電流限制。
具體地，將構成第IHR化驅動電路105cl的P型MOS電晶體的柵極寬度設為W2，將 柵極長度設為L2，將構成第2HR化驅動電路105a2的N型MOS電晶體的柵極寬度設為W4， 將柵極長度設為L4時，使電阻變化元件高電阻化時的驅動電路的電流能力由W2/L2、W4/L4 內的小的一方規定。將構成在使電阻變化元件低電阻化時使用的電流限制電路105b的MOS電晶體的 柵極寬度設為WC，柵極長度設為LC時，電流限制電路的電流能力由WC/LC規定，但是通過將 電流限制電路的電晶體尺寸設計成電流限制電路的電流能力變得比使電阻變化元件高電 阻化時的驅動電路的電流能力小，即， W2/L2 > WC/LC,並且 W4/L4 > WC/LC—(式 5)從而可以將使電阻變化元件低電阻化時的驅動電路的電流能力限制為比使電阻 變化元件高電阻化時的驅動電路的電流能力小。此外，將構成電流限制電路的MOS電晶體的尺寸設計為滿足(式5)，並且將構成電 路限制電路105b的MOS電晶體的柵電壓控制為低電阻化時的驅動電路的電流能力小於使 電阻變化元件高電阻化時的驅動電路的電流能力，從而當然可以更加精度良好地對電阻變 化元件設定電阻值。接著，參照圖31所示的定時圖，對在第1實施方式的電阻變化型非易失性存儲裝 置100寫入數據時的、寫入周期下的動作例進行說明。圖31 (a)、圖31 (b)是表示本發明的第1實施方式涉及的非易失性存儲裝置的動作 例的定時圖。圖31(a)表示寫入數據「0」即低電阻狀態(LR化)的情況，圖31(b)表示寫 入數據「1」即高電阻狀態(HR化)的情況。在以下，說明僅表示選擇存儲單元M11，進行數據的寫入及讀出的情況。Mll成為 選擇單元時，M12是字線成為選擇電位、位線成為非選擇電位的非選擇單元，M21是字線成 為非選擇電位、位線成為選擇電位的非選擇單元，M22是字線和位線均成為非選擇電位的非 選擇單元。在圖31 (a)、圖31(b)中，對照流過選擇單元Mll的電流，也示出流過非選擇單元 M12、M21、M22的電流。此外，電流波形是將在從字線向位線的方向即從電阻變化元件的第 2電極向第1電極的方向流過的電流設為正極性。以下，對於圖31 (a)、圖31 (b)，分為Tl T4的期間說明其動作。而且，在圖31中， VDD對應於供給電阻變化型非易失性存儲裝置100的電源電壓。在圖31(a)所示的對存儲單元Mll寫入數據「0」的周期中，在期間Tl，將全字線 (WLl及WL2)預充電到VPR_WL，將全位線(BLl及BL2)預充電到電壓VPR_BL。而且，預充電 電壓設定了字線及位線的最大振幅的大致中間電壓。接續在Tl之後的T2，在電阻變化元件Rll仍位於高電阻狀態的期間，由行選擇電 路103選擇字線WLl，由列選擇電路104選擇位線BLl，使用第ILR化驅動電路105al將選 擇位線BLl驅動為VLR，使用第2LR化驅動電路105c2，將選擇字線WLl驅動為0V。隨著時 間經過，BLl的電位上升，WLl的電位下降，但是相對於字線WLl比較高速地下降，通過電流 控制電路105b驅動的位線BLl緩慢地上升。此外，由於位線BLl的電位通過電流限制電路 105b，所以不上升到VLR。T3表示寫入即產生電阻變化並過渡到低電阻狀態的期間。在T3中，流過選擇單元Mll的電流值增加，而對電阻變化元件Rll (圖22的213)，在以第2電極209為基準在第1 電極207施加具有成為電阻變化元件的低電阻化電壓VLth的絕對值的電壓的時刻，進行從 高電阻值到低電阻值的寫入。在進行低電阻化的同時，流過存儲單元的Mll的電流增加，但 是因為具有電流限制電路105b，所以電流值不增加一定值以上。因此，電阻值為一定的值且 保持低電阻化。而且，在圖31(a)中，電流增加的方向取為下方向。然後，在T4期間，解除字線、位線的選擇，將所有字線預充電到VPR_WL，將所有位 線預充電到電壓VPR_BL，完成數據「0」的寫入。在圖31(b)所示的對存儲單元Mll寫入數據「 1」的周期中，在期間Tl中，將所有 字線預充電到VPR_WL，將所有位線預充電到電壓VPR_BL。而且，預充電電壓被設定為字線 及位線的最大振幅的大致中間電壓。接續在Tl之後的T2，在電阻變化元件Rll仍位於低電阻狀態的期間，由行選擇電 路103選擇字線WLl，由列選擇電路104選擇位線BLl，使用第IHR化驅動電路105cl將選 擇字線WLl驅動為VHR，使用第2HR化驅動電路105a2，將選擇位線BLl驅動為0V。隨著時 間經過，WLl的電位上升，BLl的電位下降，但是由於不通過電流限制電路，所以字線WL1、位 線BLl均比較高速地變化。T3表示寫入即產生電阻變化並過渡到高電阻狀態的期間。在T3中，流過選擇單元 Mll的電流值增加，而對電阻變化元件Rll (圖22的213)，在以第1電極207為基準在第2 電極209施加具有超過電阻變化元件的高電阻化電壓VHth的絕對值的電壓的時刻，進行從 低電阻值到高電阻值的寫入。然後，在T4期間，解除字線、位線的選擇，將所有字線預充電到VPR_WL，將所有位 線預充電到電壓VPR_BL，完成數據「 1，，的寫入。而且，存儲單元Mij不限於圖22所示的結構，可以是表示B模式的如下的結構。圖32(a) 圖32(d)均是在與圖22同樣夾持電阻變化層的上部電極及下部電極 結構中，由相互不同的電極材料構成，並且由標準電極電位高於下部電極的材料構成上部 電極，從而進行B模式動作的存儲單元的展開例。圖32 (a)是不設置第2通道206，將電阻變化元件213和電流控制元件212以相接 的形態構成的存儲單元。圖32(b)是相對於圖32(a)，共用由TaN構成的電流控制元件212的第4電極205 和由TaN構成的電阻變化元件213的第1電極的存儲單元。該存儲單元可以共用電極，所 以容易製作。圖32 (c)是以與第2通道206相同直徑構成電阻變化元件213和電流控制元件212 的存儲單元。該存儲單元以與第2通道206相同的直徑構成，所以可以對照布線的最小間 隔配置存儲單元，可以進行小面積化。該存儲單元是將電阻變化元件213及電流控制元件 212的沿澱積方向垂直的剖面的大小(作為一例上述的直徑)形成為與通道相比相同或小 的一例。圖32(d)是相對於圖32 (c)，通過由Pt構成第2層布線211，從而將第2層布線作 為電阻變化元件213的第2電極使用，由TaN構成第1層布線201，從而將第1層布線作為 電流控制元件212的第3電極使用。這時，不需要另外設置電阻變化元件213的第2電極、 電流控制元件212的第3電極，所以可以進行小面積化。而且，在圖32(d)中，示出將第2層布線211、第1層布線201的雙方與存儲單元的兩端的電極共用的例子，但是也可以僅共 用其中的任意一方。以上，說明了在第1層布線201上依次構成電流控制元件212、電阻變化元件213、 第2層布線211時的構成例，但是，關於圖22、及圖32(a)、圖32(c)、圖32(d)的各情況，也 可以在第1層布線201上依次構成電阻變化元件213、電流控制元件212、第2層布線211。 在這種構成中，在第1層布線201上依次形成電阻變化元件213的第1電極207、電阻變化 層208、第2電極209、電流控制元件212的第3電極203、電流控制層204、第4電極205、及 第2層布線211。圖33表示B模式動作的其它結構的存儲單元250的一例。而且，與圖22相同的 附上相同的符號。如圖33所示，存儲單元250的特徵在於，依次形成由鋁(Al)構成的第1層布線 201、第1通道202、在電流控制元件中由氮化鉭(TaN)構成的第3電極203、由缺氮型氮化矽 構成的電流控制層204、在電流控制元件中由氮化鉭(TaN)構成的第4電極205、第2通道 206、在電阻變化元件中由鉬(Pt)構成的第1電極207、含氧率低的第1鉭氧化物層208a、 含氧率高的第2鉭氧化物層208b、在電阻變化元件中由鉬(Pt)構成的第2電極209、第3 通道210、由鋁(Al)構成的第2層布線211而構成，將第2鉭氧化物層208b相接在電阻變 化元件的上部電極即第2電極209而構成。在該結構中，如在本發明的基礎數據記載的本申請的相關發明中說明，電阻變化 動作在作為上部電極的第2電極209和第2鉭氧化物層208b的界面附近引起，該動作對應 於B模式。在圖33中，第1層布線201對應於位線BL1，第2層布線211對應於字線WLl，第 1層布線201的電壓相對於第2層布線211的電壓升高預定電壓VLth以上時，電阻變化元 件213變化為低電阻狀態，第2層布線211的電壓相對於第1層布線201的電壓升高預定 電壓VHth以上時，電阻變化元件213變化為高電阻狀態。圖34(a) 圖34(c)均是在與圖33同樣夾持電阻變化層的上部電極及下部電極 結構中，與上部電極相接而配置含氧率高的第2鉭氧化物層，均是進行B模式動作的存儲單 元的展開例。圖34 (a)是不設置第2通道206，將電阻變化元件213和電流控制元件212以相接 的形態構成的存儲單元。圖34(b)是以與第2通道206相同直徑構成電阻變化元件213和電流控制元件212 的存儲單元。該存儲單元以與第2通道206相同的直徑構成，所以可以對照布線的最小間 隔配置存儲單元，可以進行小面積化。該存儲單元是將電阻變化元件213及電流控制元件 212的沿澱積方向垂直的剖面的大小(作為一例上述的直徑)形成為與通道相比相同或小 的一例。圖34 (c)是相對於圖34 (b)，通過由Pt構成第2層布線211，從而將第2層布線作 為電阻變化元件213的第2電極使用，由TaN構成第1層布線201，從而將第1層布線作為 電流控制元件212的第3電極使用。這時，不需要另外設置電阻變化元件213的第2電極、 電流控制元件212的第3電極，所以可以進行小面積化。而且，在圖34(c)中，示出將第2 層布線211、第1層布線201的雙方與存儲單元的兩端的電極共用的例子，但是可以僅共用其中的任意一方。以上，關於圖22、及圖32、圖33、及圖34，說明了在第1層布線201上依次構成電 流控制元件212、電阻變化元件213、第2層布線211的情況的構成例，但是也可以在第1層 布線201上依次構成電阻變化元件213、電流控制元件212、第2層布線211。在這種構成 中，在第1層布線201上依次形成電阻變化元件213的第1電極207、電阻變化層208、第2 電極209、電流控制元件212的第3電極203、電流控制層204、第4電極205、及第2層布線 211。而且，如圖22或圖32(a) 圖32(d)的電極構成，當然也可以是由標準電極電位 更高的材料構成上部電極，與其相接而配置圖33或圖34(a) 圖34(c)所示的含氧率高的 第2鉭氧化物層的、組合不同電極和濃度不同的鉭氧化物層的結構。而且，第3電極203或第3電極203及電流控制層204可以分別在第1層布線201 上以相同的布線形狀形成。此外，第2電極209也可以在第2層布線211下以相同的布線 形狀形成。[本發明的第2實施方式的電阻變化型非易失性存儲裝置]接著，作為本發明的第2實施方式，對與第1實施方式不同的電阻變化型非易失性 存儲裝置進行說明。第2實施方式是在第1實施方式中將存儲單元設為A模式的方式，以 下與第1實施方式同樣的電路、動作等的說明適當省略。圖35是表示本發明的第2實施方式涉及的非易失性存儲裝置的構成的框圖。第 2實施方式表示被考慮為產生在電阻變化元件的下部電極附近產生電阻變化現象的A模式 動作的存儲單元的構成、和最適合它的控制電路。在圖35中，電阻變化型非易失性存儲裝置120在半導體基板上具備存儲器本體部 121，存儲器本體部121具備存儲單元陣列122、行選擇電路103、列選擇電路104、寫入電 路105、檢測在選擇位線流過的電流量並判斷被存儲的數據是「1」或「0」的讀出電路106、 經由端子DQ進行輸入輸出數據的輸入輸出處理的數據輸入輸出電路107。此外，以從電阻變化型非易失性存儲裝置120的外部賦予的地址信號作為輸入並 選擇指示預定的地址的地址輸入電路108、和以控制信號作為輸入的控制電路109的輸出 被供給到存儲器本體部121，控制其動作。存儲單元陣列122以M行N列(M、N為自然數。在圖35中僅圖示2行2列的4位 部分)的矩陣狀排列有存儲單元Mij(成為i<M、j<N的自然數。以下，相同的省略)。 存儲單元Mij相互串聯連接電阻變化元件Rij的一端和在正負的雙向具有閾值電壓的電流 控制元件Dij的一端而構成。電阻變化元件Rij的另一端連接在位線BLj，電流控制元件 Dij的另一端連接在字線WLi。 在本結構中，假設位線BLj由下層的布線構成，配置在紙面內的上下方向，則字線 WLi由位線BLj的上層的布線構成，配置在紙面內的左右方向。此外，電阻變化元件Rij以 成為在電阻變化元件的下部電極附近產生電阻變化現象的A模式的特性的結構構成。字線WLi連接在行選擇電路103，在讀出或寫入模式中擇一地進行行選擇。此外，位線BLj連接在列選擇電路104，在讀出或寫入模式中擇一地進行列選擇。數據輸入輸出電路107在寫入模式中根據數據輸入信號Din的數據「0」或數據 「 1 」的寫入指示，對於被選擇的存儲單元Mij內的電阻變化元件Rij，進行低電阻化或高電阻化的寫入。在本實施例中，將數據「0」寫入對應於低電阻化寫入，將數據「1」寫入對應於 高電阻化寫入。寫入電路105具有與數據輸入輸出電路107連接並在進行數據「0」寫入即低電阻 化寫入時驅動高電平的第ILR化驅動電路105al、以其輸出作為輸入的電流限制電路105b、 及驅動低電平的第2LR化驅動電路105c2。此外，具有在進行數據「1」寫入即高電阻化寫入 時驅動高電平的第IHR化驅動電路105cl、及驅動低電平的第2HR化驅動電路105a2。並且，進行低電阻化寫入時，將通過電流限制電路105b進行電流限制的信號通過 行選擇電路103供給到選擇字線WLi。另一方面，其特徵在於，進行高電阻化寫入時，由不 具有電流限制功能的第IHR化驅動電路105cl通過列選擇電路104向選擇位線BLj供給信 號。在這樣構成的電阻變化型非易失性存儲裝置120中，字線WLi及位線BLj分別是 本發明的第1信號線及第2信號線的一例。第ILR化驅動電路105al、第IHR化驅動電路 105cl、第2LR化驅動電路105c2、及第2HR化驅動電路105a2分別是本發明的第1驅動電 路、第2驅動電路、第3驅動電路及第4驅動電路的一例。電流限制電路105b是本發明的 電流限制電路的一例。此外，行選擇電路103及列選擇電路104分別是本發明的第1選擇 電路及第2選擇電路的一例。圖36是表示在圖35中以A表示的存儲單元Mll的構成的剖面圖。電流控制元件212、電阻變化元件213分別對應於圖35的電流控制元件D11、電阻 變化元件Rll。如圖36所示，存儲單元220依次形成由鋁(Al)構成的第1層布線201、第1通道 202、在電阻變化元件由鉬(Pt)構成的第2電極209、由缺氧型鉭氧化物構成的電阻變化層 208、在電阻變化元件由氮化鉭(TaN)構成的第1電極207、第2通道206、在電流控制元件 由氮化鉭(TaN)構成的第4電極205、由缺氮型氮化矽構成的電流控制層204、在電流控制 元件由TaN構成的第3電極203、第3通道210、由鋁(Al)構成的第2層布線211而構成， 電阻變化元件的第1電極207和第2電極209由不同的材料構成。在此，另一特徵在於，由標準電極電位比連接在字線WLi側的第1電極207更高的 材料的Pt，構成連接在位線BLj側的下層的第2電極209。在該存儲單元結構中，如在本發明的基礎數據中也進行說明，電阻變化動作在由 標準電極電位高於構成第1電極的TaN的Pt構成的第2電極和電阻變化層208的界面附 近產生，其動作對應於A模式。在圖36中，第1層布線201對應於位線BL1，第2層布線211對應於字線WLl，所 以第2層布線211的電壓相對於第1層布線201的電壓升高預定電壓VLth以上時，電阻變 化元件213變化為低電阻狀態，第1層布線201的電壓相對於第2層布線211的電壓升高 預定電壓VHth以上時，電阻變化元件213變化為高電阻狀態。寫入電路105的具體電路與圖23相同。在寫入模式中，若被指示數據「0」寫入即低電阻寫入，則C_NLR被設定為低電平， C_LR被設定為高電平，第ILR化驅動電路105al的P型MOS電晶體MPl和第2LR化驅動電 路105c2的N型MOS電晶體麗2導通，形成第ILR化驅動電路105al的輸出電流以字線WLi、 存儲單元Mij、位線BLj為主路徑流入第2LR化驅動電路105c2的電流路徑。
39
此外，若電流限制電路105b的輸出由N型MOS電晶體麗3進行電流限制，而且將 麗3的閾值電壓設為Vth_MN3，則其輸出電壓VLR_0的上限被限制為VCL_VTH_MN3的電壓。 與此同時，由於具有源跟隨特性，若將低電阻化寫入電源VLR設定為一定電壓以上，則作為 恆電流源動作。在寫入模式中寫入數據「1」，即，被指示高電阻寫入，則C_NHR被設定為低電平，C_ HR被設定為高電平，第IHR化驅動電路105cl的P型MOS電晶體MP2、和第2HR化驅動電路 105a2的N型MOS電晶體麗1導通，形成第IHR化驅動電路105cl的輸出電流以位線BLj、 存儲單元Mij、字線WLi為主路徑，流入第2HR化驅動電路105a2的電流路徑。在電流路徑 不包含電流限制電路，所以隨著高電阻化寫入電源VHR的增加，電流單調地增加。[本發明的第2實施方式的電阻變化型非易失性存儲裝置的動作]關於如以上構成的電阻變化型非易失性存儲裝置120，說明其動作。對於圖35的存儲單元M11，施加電壓時的電壓、電流的關係與第1實施方式即圖 24的情況相同。但是，這時，存儲單元Mll (圖36的220)以A模式動作，所以相對於圖36 的第2層布線211，第1層布線201成為高的電位的極性成為正。第2實施方式的寫入電路105的特性在第1實施方式的情況下，S卩，與圖25相同， 電流限制電路105b的N型MOS電晶體麗3的設定條件可以根據圖24、圖25同樣地求出，所 以在此省略說明。此外，與第1實施方式的情況同樣，電流限制電路105b可以設置在第2LR化驅動 電路105c2側。同樣，也可以將電流限制電路105b配置在電阻變化元件的第1電極和寫入 電路105之間，也可以由P型MOS電晶體構成，也可以配置在電阻變化元件的第2電極和寫 入電路105之間。接著，參照圖37所示的定時圖，對在第2實施方式的電阻變化型非易失性存儲裝 置120寫入數據時的、寫入周期中的動作例進行說明。圖37(a)、圖37(b)是表示本發明的實施方式涉及的非易失性存儲裝置的動作例 的定時圖。圖37 (a)表示寫入數據「0」即低電阻狀態的情況，圖37(b)表示寫入數據「1」 即高電阻狀態的情況。在以下，說明僅表示存儲單元Mll被選擇，進行數據的寫入及讀出的情況。Mll成 為選擇單元時，M12是字線成為選擇電位、位線成為非選擇電位的非選擇單元，M21是字線 成為非選擇電位、位線成為選擇電位的非選擇單元，M22是字線和位線均成為非選擇電位的 非選擇單元。在圖37 (a)、圖37(b)中，對照流過選擇單元Mll的電流，還示出流過非選擇單 元M12、M21、M22的電流。此外，電流波形將從字線朝位線的方向即從電阻變化元件的第1 電極朝第2電極的方向流動的電流設為正極性。以下，關於圖37，分為Tl T4的期間說明其動作。而且，在圖37中，VDD對應於 供給到電阻變化型非易失性存儲裝置120的電源電壓。在圖37(a)所示的對存儲單元Mll寫入數據「0」的周期中，在期間Tl，將全字線預 充電到VPR_WL，將全位線預充電到電壓VPR_BL。而且，預充電電壓被設定為字線及位線的 最大振幅的大致中間電壓。接續在Tl之後的T2，在電阻變化元件Rll仍位於高電阻狀態的期間，由行選擇電 路103選擇字線WLl，由列選擇電路104選擇位線BLl，使用第ILR化驅動電路105al將選擇字線WLl驅動為VLR，使用第2LR化驅動電路105c2，將選擇位線BLl驅動為0V。隨著時 間經過，WLl的電位上升，BLl的電位下降，但是相對於位線BLl比較高速地下降，通過電流 控制電路105b驅動的字線WLl緩慢地上升。T3表示寫入即產生電阻變化並過渡到低電阻狀態的期間。在T3中，流過選擇單元 Mll的電流值增加，而對電阻變化元件213，在以第2電極209為基準在第1電極207施加 具有成為電阻變化元件的低電阻化電壓VLth的絕對值的電壓的時刻，進行從高電阻值到 低電阻值的寫入。與進行低電阻化的同時，流過存儲單元的Mll的電流增加，但是具有電流 限制電路105b，所以電流值不增加一定值以上。因此，電阻值為一定的值且保持低電阻化。然後，在T4期間，解除字線、位線的選擇，將所有字線預充電到VPR_WL，將所有位 線預充電到電壓VPR_BL，完成數據「0」的寫入。在圖37 (b)所示的對存儲單元Mll寫入數據「1」的周期中，在期間Tl中，將所有 字線預充電到VPR_WL，將所有位線預充電到電壓VPR_BL。而且，預充電電壓被設定為字線 及位線的最大振幅的大致中間電壓。接續在Tl之後的T2，在電阻變化元件Rll仍位於低電阻狀態的期間，由行選擇電 路103選擇字線WLl，由列選擇電路104選擇位線BLl，使用第IHR化驅動電路105cl將選 擇位線BLl驅動為VHR，使用第2HR化驅動電路105a2，將選擇字線WLl驅動為0V。隨著時 間經過，BLl的電位上升，WLl的電位下降，但是由於不通過電流限制電路，所以字線WL1、位 線BLl均比較高速地變化。T3表示寫入即產生電阻變化並過渡到高電阻狀態的期間。在T3中，流過選擇單元 Mll的電流值增加，而對電阻變化元件213，在以第1電極207為基準在第2電極209施加 具有超過電阻變化元件的高電阻化電壓VHth的絕對值的電壓的時刻，進行從低電阻值到 高電阻值的寫入。然後，在T4期間，解除字線、位線的選擇，將所有字線預充電到VPR_WL，將所有位 線預充電到電壓VPR_BL，完成數據「 1，，的寫入。而且，存儲單元Mij不限於圖36所示的結構，可以是表示A模式的如下的結構。圖38(a) 圖38(d)均是在與圖36同樣夾持電阻變化層的上部電極及下部電極 結構中，由相互不同的電極材料構成，並且由標準電極電位高於上部電極的材料構成下部 電極，從而進行A模式動作的存儲單元的展開例。圖38 (a)是不設置第2通道206，將電阻變化元件213和電流控制元件212以相接 的形態構成的存儲單元。圖38(b)是相對於圖38(a)，共用由TaN構成的電流控制元件212的第4電極205 和由TaN構成的電阻變化元件213的第1電極的存儲單元。該存儲單元可以共用電極，所 以容易製作。圖38 (c)是以與第2通道206相同直徑構成電阻變化元件213和電流控制元件212 的存儲單元。該存儲單元以與第2通道206相同的直徑構成，所以可以對照布線的最小間 隔配置存儲單元，可以進行小面積化。該存儲單元是將電阻變化元件213及電流控制元件 212的沿澱積方向垂直的剖面的大小(作為一例上述的直徑)形成為與通道相比相同或小 的一例。圖38(d)是相對於圖38(c)，通過由Pt構成第1層布線201，從而將第1層布線作為電阻變化元件213的第2電極使用，由TaN構成第2層布線211，從而將第2層布線作為 電流控制元件212的第3電極使用。這時，不需要另外設置電阻變化元件213的第2電極、 電流控制元件212的第3電極，所以可以進行小面積化。而且，在圖38(d)中，示出將第2 層布線211、第1層布線201的雙方與存儲單元的兩端的電極共用的例子，但是可以僅共用 其中的任意一方。以上，說明了在第1層布線201上依次構成電阻變化元件213、電流控制元件212、 第2層布線211時的構成例，但是，關於圖36、及圖38(a)、圖38(c)、圖38(d)的各情況，也 可以在第1層布線201上依次構成電流控制元件212、電阻變化元件213、第2層布線211。 在這種構成中，在第1層布線201上依次形成電流控制元件212的第4電極205、電流控制 層204、第3電極203、電阻變化元件213的第2電極209、電阻變化層208、第1電極207、及 第2層布線211。圖39表示進行A模式動作的其它結構的存儲單元270的一例。而且，與圖36相 同的附上相同的符號。如圖39所示，存儲單元270的特徵在於，依次形成由鋁(Al)構成的第1層布線 201、第1通道202、在電阻變化元件中由鉬(Pt)構成的第2電極209、由含氧率高的第2鉭 氧化物層208b、含氧率低的第1鉭氧化物層208a、在電阻變化元件中由鉬(Pt)構成的第 1電極207、第2通道206、在電流控制元件中由氮化鉭(TaN)構成的第4電極205、由缺氮 型氮化矽構成的電流控制層204、在電流控制元件中由TaN構成的第3電極203、第3通道 210、由鋁(Al)構成的第2層布線211而構成，將第2鉭氧化物層208b相接在電阻變化元 件的下部電極即第2電極209而構成。在該結構中，如在本發明的基礎數據記載的本申請的相關發明中說明，電阻變化 動作在作為下部電極的第2電極209和第2鉭氧化物層208b的界面附近引起，該動作對應 於A模式。在圖39中，第1層布線201對應於位線BL1，第2層布線211對應於字線WLl，第 2層布線211的電壓相對於第1層布線201的電壓升高預定電壓VLth以上時，電阻變化元 件213變化為低電阻狀態，第1層布線201的電壓相對於第2層布線211的電壓升高預定 電壓VHth以上時，電阻變化元件213變化為高電阻狀態。圖40(a) 圖40(c)分別是在與圖39同樣夾持電阻變化層的上部電極及下部電 極結構中，與下部電極相接而配置含氧率高的第2鉭氧化物層，均是進行A模式動作的存儲 單元的展開例。圖40 (a)是不設置第2通道206，將電阻變化元件213和電流控制元件212以相接 的形態構成的存儲單元。圖40(b)是以與第2通道206相同直徑構成電阻變化元件213和電流控制元件212 的存儲單元。該存儲單元以與第2通道206相同的直徑構成，所以可以對照布線的最小間 隔配置存儲單元，可以進行小面積化。該存儲單元是將電阻變化元件213及電流控制元件 212的沿澱積方向垂直的剖面的大小(作為一例上述的直徑)形成為與通道相比相同或小 的一例。圖40(c)是相對於圖40(b)，通過由Pt構成第1層布線201，從而將第1層布線作 為電阻變化元件213的第2電極使用，由TaN構成第2層布線211，從而將第2層布線作為電流控制元件212的第3電極使用。這時，不需要另外設置電阻變化元件213的第2電極、 電流控制元件212的第3電極，所以可以進行小面積化。而且，在圖40(c)中，示出將第2 層布線211、第1層布線201的雙方與存儲單元的兩端的電極共用的例子，但是可以僅共用 其中的任意一方。以上，關於圖39及圖40，說明了在第1層布線201上依次構成電阻變化元件213、 電流控制元件212、第2層布線211的情況的構成例，但是也可以在第1層布線201上依次 構成電流控制元件212、電阻變化元件213、第2層布線211。在這種構成中，在第1層布線 201上依次形成電流控制元件212的第4電極205、電流控制層204、第3電極203、電阻變 化元件213的第2電極209、電阻變化層208、第1電極207、及第2層布線211。而且，如圖36或圖38(a) 圖38(d)的電極構成，當然也可以是由標準電極電位 更高的材料構成下部電極，與其相接而配置圖39或圖40 (a) 圖40(c)所示的含氧率高的 第2鉭氧化物層的、組合不同電極和濃度不同的鉭氧化物層的結構。而且，第1電極203或 第1電極203及電流控制層204可以分別在第2層布線211下以相同的布線形狀形成。此 外，第2電極209也可以在第1層布線201上以相同的布線形狀形成。而且，在上述的實施方式中，作為電阻變化層的過渡金屬氧化物對於鉭氧化物、鉿 氧化物的情況進行了說明，但是例如也可以同樣適應於鋯氧化物等其它過渡金屬氧化物。 此外，作為夾持在上下電極之間的過渡金屬氧化物層，作為發現電阻變化的主要的電阻變 化層，包含鉭、鉿、鋯等的氧化物層即可，除此以外，例如包含微量的其它元素也無妨。以電 阻值的微調整等，可以意圖性地包含少量其它元素，這種情況也包含在本發明的範圍內。此 外，由濺射形成電阻膜時，由於殘留氣體或來自真空容器壁的氣體放出等，有時在電阻膜混 入未意圖的微量的元素，但是這種微量的元素混入電阻膜的情況也當然包含在本發明的範 圍中。工業可利用性本發明的電阻變化型非易失性存儲裝置具有高可靠性和穩定的改寫特性，作為利 用於數字家電、存儲卡、可攜式電話機、及個人計算機等各種電子設備的非易失性存儲裝置
有用。
符號說明
100、120電阻變化型非易失性存儲裝置
101、121存儲器本體部
102、122存儲單元陣列
103行選擇電路
104列選擇電路
105寫入電路
105al第ILR化驅動電路
105a2第2HR化驅動電路
105b電流限制電路
105c 1第IHR化驅動電路
105c2第2LR化驅動電路
106讀出電路
107數據輸入輸出電路108地址輸入電路109控制電路200、220、250、270、1001、1280 存儲單元201第1層布線202 第 1 通道203 第 3 電極204電流控制層205 第 4 電極206 第 2 通道207 第 1 電極208,1230,3302 電阻變化層208a第1鉭氧化物層208b第2鉭氧化物層209 第 2 電極210 第 3 通道211第2層布線212電流控制元件213、1003、1260 電阻變化元件500非易失性存儲元件501單晶矽基板502氧化物層503、1250、1401、1501、3301 下部電極504缺氧型的過渡金屬(Ta或Hf)的氧化物層505、1240、1403、1503、3303 上部電極506元件區域1002 電晶體1200非易失性存儲裝置1210 位線1220 字線1270 二極體元件1402,1502缺氧型的Ta氧化物層1404、1504 氧離子
權利要求
1.一種電阻變化型非易失性存儲裝置，其特徵在於，具備多個存儲單元，串聯連接電阻變化元件和2端子的電流控制元件而成，上述電阻變化 元件若被施加預定的第1極性的第1電壓，則變化為屬於第1範圍的電阻值的低電阻狀態， 並且，若被施加與上述極性相反的第2極性的第2電壓，則變化為屬於比上述第1範圍高的 第2範圍的電阻值的高電阻狀態；相互交叉的多條第1信號線及多條第2信號線；存儲單元陣列，將上述多個存儲單元配置在上述多條第1信號線和上述多條第2信號 線的交叉點，將被配置在各交叉點的存儲單元的兩端連接在交叉的1組上述第1信號線和 上述第2信號線上而構成；寫入電路，產生經由上述多條第1信號線及上述多條第2信號線而被施加在上述多個 存儲單元上的雙極性的電壓；及電流限制電路，被插入於從上述寫入電路流向上述多個存儲單元的電流的路徑上，僅 限制使上述多個存儲單元變化為低電阻狀態的方向的電流； 在各個上述存儲單元中，上述電阻變化元件包括第1電極、第2電極、及介於上述第1電極和上述第2電極之間 並設置成與上述第1電極和上述第2電極相接的電阻變化層； 上述電阻變化層作為主要的電阻變化材料包含金屬氧化物； 上述第1電極和上述第2電極由不同元素構成的材料構成；上述第1電極的標準電極電位V1、上述第2電極的標準電極電位V2、與以上述電阻變化 層為主而構成的金屬的標準電極電位Vt滿足Vt < V2且V1 < V2。
2.如權利要求1所述的電阻變化型非易失性存儲裝置，其特徵在於，各個上述存儲單元在經由所連接的第1信號線和第2信號線，被施加上述第1信號線 的電壓高於上述第2信號線的電壓的上述第1極性的第1電壓時變化為上述低電阻狀態， 在被施加與上述第1極性相反的上述第2極性的第2電壓時變化為上述高電阻狀態；上述寫入電路具有產生上述第1電壓以上的第1驅動電壓的第1驅動電路、產生上述 第2電壓以上的第2驅動電壓的第2驅動電路、產生成為上述第1驅動電壓的基準的電壓 的第3驅動電路、及產生成為上述第2驅動電壓的基準的電壓的第4驅動電路； 上述電阻變化型非易失性存儲裝置還具備第1選擇電路，連接上述第1驅動電路及上述第4驅動電路、與從上述多條第1信號線 中選擇的1條第1信號線；及第2選擇電路，連接上述第2驅動電路及上述第3驅動電路、與從上述多條第2信號線 中選擇的1條第2信號線；上述電流限制電路被插入在上述第1驅動電路和上述第1選擇電路之間。
3.如權利要求1所述的電阻變化型非易失性存儲裝置，其特徵在於，各個上述存儲單元在經由所連接的第1信號線和第2信號線，被施加上述第1信號線 的電壓高於上述第2信號線的電壓的上述第1極性的第1電壓時變化為上述低電阻狀態， 在被施加與上述第1極性相反的上述第2極性的第2電壓時變化為上述高電阻狀態；上述寫入電路具有產生上述第1電壓以上的第1驅動電壓的第1驅動電路、產生上述 第2電壓以上的第2驅動電壓的第2驅動電路、產生成為上述第1驅動電壓的基準的電壓的第3驅動電路、及產生成為上述第2驅動電壓的基準的電壓的第4驅動電路； 上述電阻變化型非易失性存儲裝置還具備第1選擇電路，連接上述第1驅動電路及上述第2驅動電路、與從上述多條第1信號線 中選擇的1條第1信號線；及第2選擇電路，連接上述第3驅動電路及上述第4驅動電路、與從上述多條第2信號線 中選擇的1條第2信號線；上述電流限制電路由多個限制電路構成，在上述第1選擇電路和各個上述第1信號線 之間插入有上述多個限制電路中的1個。
4.如權利要求1所述的電阻變化型非易失性存儲裝置，其特徵在於，各個上述存儲單元在經由所連接的第1信號線和第2信號線，被施加上述第1信號線 的電壓高於上述第2信號線的電壓的上述第1極性的第1電壓時變化為上述低電阻狀態， 在被施加與上述第1極性相反的上述第2極性的第2電壓時變化為上述高電阻狀態；上述寫入電路具有產生上述第1電壓以上的第1驅動電壓的第1驅動電路、產生上述 第2電壓以上的第2驅動電壓的第2驅動電路、產生成為上述第1驅動電壓的基準的電壓 的第3驅動電路、及產生成為上述第2驅動電壓的基準的電壓的第4驅動電路； 上述電阻變化型非易失性存儲裝置還具備第1選擇電路，連接上述第1驅動電路及上述第2驅動電路、與從上述多條第1信號線 中選擇的1條第1信號線；及第2選擇電路，連接上述第3驅動電路及上述第4驅動電路、與從上述多條第2信號線 中選擇的1條第2信號線；上述電流限制電路被插入在上述第3驅動電路和上述第2選擇電路之間。
5.如權利要求1所述的電阻變化型非易失性存儲裝置，其特徵在於，各個上述存儲單元在經由所連接的第1信號線和第2信號線，被施加上述第1信號線 的電壓高於上述第2信號線的電壓的上述第1極性的第1電壓時變化為上述低電阻狀態， 在被施加與上述第1極性相反的上述第2極性的第2電壓時變化為上述高電阻狀態；上述寫入電路具有產生上述第1電壓以上的第1驅動電壓的第1驅動電路、產生上述 第2電壓以上的第2驅動電壓的第2驅動電路、產生成為上述第1驅動電壓的基準的電壓 的第3驅動電路、及產生成為上述第2驅動電壓的基準的電壓的第4驅動電路； 上述電阻變化型非易失性存儲裝置還具備第1選擇電路，連接上述第1驅動電路及上述第2驅動電路、與從上述多條第1信號線 中選擇的1條第1信號線；及第2選擇電路，連接上述第3驅動電路及上述第4驅動電路、與從上述多條第2信號線 中選擇的1條第2信號線；上述電流限制電路由多個限制電路構成，在上述第2選擇電路和各個上述第2信號線 之間插入有上述多個限制電路中的1個。
6.如權利要求2至5中的任一項所述的電阻變化型非易失性存儲裝置，其特徵在於， 在各個上述存儲單元中，上述電流控制元件包括第3電極、第4電極、及介於上述第3電極和上述第4電極之間 並設置成與上述第3電極和上述第4電極相接的電流控制層；上述第1電極連接在上述第1信號線，上述第2電極連接在上述第3電極，上述第4電 極連接在上述第2信號線，或者，上述第3電極連接在上述第1信號線，上述第4電極連接在上述第1電極，上述第2電 極連接在上述第2信號線。
7.如權利要求6所述的電阻變化型非易失性存儲裝置，其特徵在於， 上述電阻變化層將過渡金屬的氧化物作為主要的電阻變化材料。
8.如權利要求7所述的電阻變化型非易失性存儲裝置，其特徵在於， 上述過渡金屬的氧化物將缺氧型的鉭的氧化物層作為主要的電阻變化材料。
9.如權利要求8所述的電阻變化型非易失性存儲裝置，其特徵在於， 上述第2電極選自由鉬、銦、鈀、銀、銅、金構成的組；上述第1電極選自由鎢、鎳、鉭、鈦、鋁、氮化鉭、氮化鈦構成的組。
10.如權利要求7所述的電阻變化型非易失性存儲裝置，其特徵在於， 上述過渡金屬的氧化物將缺氧型的鉿的氧化物層作為主要的電阻變化材料。
11.如權利要求10所述的電阻變化型非易失性存儲裝置，其特徵在於， 上述第2電極選自由鎢、銅、鉬、金構成的組；上述第1電極選自由鋁、鈦、鉿、氮化鉭、氮化鈦構成的組。
12.如權利要求2至5中的任一項所述的電阻變化型非易失性存儲裝置，其特徵在於， 在各個上述存儲單元中，上述電流控制元件包括第3電極、第4電極、及介於上述第3電極和上述第4電極之間 並設置成與上述第3電極和上述第4電極相接的電流控制層；上述第1電極連接在上述第1信號線，上述第2電極連接在上述第3電極，上述第4電 極連接在上述第2信號線，或者，上述第3電極連接在上述第1信號線，上述第4電極連接在上述第1電極，上述第2電 極連接在上述第2信號線，上述電阻變化層具有含有具有以^^表示的組成的第1缺氧型過渡金屬氧化物的第1 區域、及含有具有以MOy表示的組成的第2缺氧型過渡金屬氧化物的第2區域，其中χ < y ； 上述第1區域與上述第1電極相接而配置，上述第2區域與上述第2電極相接而配置。
13.如權利要求2至5中的任一項所述的電阻變化型非易失性存儲裝置，其特徵在於， 上述電阻變化型非易失性存儲裝置形成在基板上，在上述基板上設有用作上述多條第1信號線的第1層布線；及 在上述第1層布線的上層，用作上述多條第2信號線的第2層布線； 在各個上述存儲單元中，電流控制元件包括第3電極、第4電極、及介於上述第3電極和上述第4電極之間並設 置成與上述第3電極和上述第4電極相接的電流控制層；在上述第1層布線和上述第2層布線之間，從下層起依次按照順序形成上述第3電極、上述電流控制層、上述第4電極、上述第1電極、上述電阻 變化層、及上述第2電極；或者按照順序形成上述第1電極、上述電阻變化層、上述第2電極、上述第3電極、上述電流 控制層、及上述第4電極。
14.如權利要求2至5中的任一項所述的電阻變化型非易失性存儲裝置，其特徵在於， 上述電阻變化型非易失性存儲裝置形成在基板上，在上述基板上設有用作上述多條第2信號線的第1層布線；及 在上述第1層布線的上層，用作上述多條第1信號線的第2層布線； 在各個上述存儲單元中，電流控制元件包括第3電極、第4電極、及介於上述第3電極和上述第4電極之間並設 置成與上述第3電極和上述第4電極相接的電流控制層；在上述第1層布線和上述第2層布線之間，從下層起依次按照順序形成上述第2電極、上述電阻變化層、上述第1電極、上述第4電極、上述電流 控制層、及上述第3電極；或者按照順序形成上述第4電極、上述電流控制層、上述第3電極、上述第2電極、上述電阻 變化層、及上述第1電極。
15.如權利要求13或14所述的電阻變化型非易失性存儲裝置，其特徵在於， 在各個上述存儲單元中，上述第1層布線和上述電阻變化元件之間、及上述電流控制元件和上述第2層布線之 間分別由導通孔連接，或者，上述第1層布線和上述電流控制元件之間、及上述電阻變化元件和上述第2層布線之 間分別由導通孔連接。
16.如權利要求13或14所述的電阻變化型非易失性存儲裝置，其特徵在於， 在各個上述存儲單元中，單一的電極被共同用作上述電阻變化元件及上述電流控制元件的相互連接的一側的 電極。
17.如權利要求13或14所述的電阻變化型非易失性存儲裝置，其特徵在於， 在各個上述存儲單元中，上述電流控制元件及上述電阻變化元件形成為，垂直於層疊方向的剖面的大小與設置 在交叉的上述第1層布線和上述第2層布線之間的導通孔相比相同或更小。
18.如權利要求13或14所述的電阻變化型非易失性存儲裝置，其特徵在於， 在各個上述存儲單元中，上述第1層布線及上述第2層布線的任意一方被用作上述第1電極或上述第2電極。
19.如權利要求13或14所述的電阻變化型非易失性存儲裝置，其特徵在於， 在各個上述存儲單元中，上述第1層布線及上述第2層布線的任意一方被用作上述第3電極或上述第4電極。
20.如權利要求2、3或4所述的電阻變化型非易失性存儲裝置，其特徵在於， 上述電流限制電路由N型MOS電晶體構成。
21.如權利要求2或3所述的電阻變化型非易失性存儲裝置，其特徵在於， 上述電流限制電路由N型MOS電晶體構成，在將上述電阻變化元件設定為屬於上述第1範圍的電阻值之中的、大於在上述存儲單 元施加第3電壓時設定的第3電阻值且小於施加比上述第3電壓小的第4電壓時設定的第 4電阻值的電阻值時，上述N型MOS電晶體的柵電壓被設定為如下電壓大於在上述第4電壓上加上上述N 型MOS電晶體的閾值電壓的絕對值而得到的值，且小於在上述第3電壓上加上上述N型MOS 電晶體的閾值電壓的絕對值而得到的值，並且小於等於上述第1驅動電壓。
22.如權利要求4所述的電阻變化型非易失性存儲裝置，其特徵在於，上述電流限制電路由N型MOS電晶體構成，在將上述電阻變化元件設定為屬於上述第1範圍的電阻值之中的、大於在上述存儲單 元施加第3電壓時設定的第3電阻值且小於施加比上述第3電壓小的第4電壓時設定的第 4電阻值的電阻值時，上述N型MOS電晶體的柵電壓被設定為如下電壓大於從上述第1驅動電壓減去上述 第3電壓後加上上述N型MOS電晶體的閾值電壓的絕對值而得到的值，並且小於從上述第1 驅動電壓減去上述第4電壓後加上上述N型MOS電晶體的閾值電壓的絕對值而得到的值。
23.如權利要求3所述的電阻變化型非易失性存儲裝置，其特徵在於，上述電流限制電路中的各個上述限制電路由N型MOS電晶體構成，各個上述N型MOS電晶體通過柵極被供給選擇信號而作為上述電流限制電路及上述第 1選擇電路共用。
24.如權利要求2、4或5所述的電阻變化型非易失性存儲裝置，其特徵在於，上述電流限制電路由P型MOS電晶體構成。
25.如權利要求2所述的電阻變化型非易失性存儲裝置，其特徵在於，上述電流限制電路由P型MOS電晶體構成，在將上述電阻變化元件設定為屬於上述第1範圍的電阻值之中的、大於在上述存儲單 元施加第3電壓時設定的第3電阻值且小於施加比上述第3電壓小的第4電壓時設定的第 4電阻值的電阻值時，上述P型MOS電晶體的柵電壓被設定為如下電壓大於從上述第4電壓減去上述P型 MOS電晶體的閾值電壓的絕對值而得到的值，並且小於從上述第3電壓減去上述P型MOS晶 體管的閾值電壓的絕對值而得到的值。
26.如權利要求4或5所述的電阻變化型非易失性存儲裝置，其特徵在於，上述電流限制電路由P型MOS電晶體構成，在將上述電阻變化元件設定為屬於上述第1範圍的電阻值之中的、大於在上述存儲單 元施加第3電壓時設定的第3電阻值且小於施加比上述第3電壓小的第4電壓時設定的第 4電阻值的電阻值時，上述P型MOS電晶體的柵電壓被設定為如下電壓大於從上述第1驅動電壓減去上述 第3電壓和上述P型MOS電晶體的閾值電壓的絕對值而得到的值，小於從上述第1驅動電 壓減去上述第4電壓和上述P型MOS電晶體的閾值電壓的絕對值而得到的值，並且大於等 於上述第1驅動電壓的基準電壓。
27.如權利要求5所述的電阻變化型非易失性存儲裝置，其特徵在於，上述電流限制電路中的各個上述限制電路由P型MOS電晶體構成，各個上述P型MOS電晶體通過柵極被供給選擇信號而作為上述電流限制電路及上述第 2選擇電路共用。
28.如權利要求21、22、25或沈所述的電阻變化型非易失性存儲裝置，其特徵在於，上述第3電阻值是屬於上述第1範圍的最小的電阻值，將上述電阻變化元件設定為上述第3電阻值時流過上述存儲單元的電流，小於等於上 述電流控制元件未被破壞的最大電流。
29.如權利要求21、22、25或沈所述的電阻變化型非易失性存儲裝置，其特徵在於， 上述第4電阻值是屬於上述第1範圍的最大的電阻值，是利用讀出電路可判別上述低電阻狀態和上述高電阻狀態的最大的電阻值。
30.如權利要求2至5中的任一項所述的電阻變化型非易失性存儲裝置，其特徵在於， 上述電流限制電路由N型或P型MOS電晶體構成，在將上述MOS電晶體的柵極寬度設為WC，將柵極長度設為LC， 將構成上述第2驅動電路的MOS電晶體的柵極寬度設為W2，將柵極長度設為L2， 將構成上述第4驅動電路的MOS電晶體的柵極寬度設為W4，將柵極長度設為L4時， 滿足 W2/L2 > WC/LC,並且 W4/L4 > WC/LC。
全文摘要
電阻變化型非易失性存儲裝置(100)具備串聯連接電阻變化元件(R11、R12、…)和存儲單元(M11、M12、…)的存儲單元(M11、M12、…)，電阻變化元件(R11、R12、…)由介於第1電極和上述第2電極之間並設置成與兩電極相接的電阻變化層構成，存儲單元(M11、M12、…)由介於第3電極和上述第4電極之間並設置成與兩電極相接的電流控制層構成的電流控制元件(D11、D12、…)而構成，在將電阻變化元件低電阻化時經由電流限制電路(105b)由第1LR化驅動電路(105a1)驅動，在高電阻化時由第2HR化驅動電路(105a2)驅動，通過電流限制電路(105b)，將電阻變化元件低電阻化時的電流設為小於高電阻化時的電流。
文檔編號H01L27/10GK102119424SQ20108000201
公開日2011年7月6日 申請日期2010年4月14日 優先權日2009年4月15日
發明者東亮太郎, 島川一彥, 村岡俊作, 池田雄一郎, 神澤好彥 申請人:松下電器產業株式會社