一種FinFET器件的製造方法
2023-07-21 03:34:11 6
專利名稱：一種FinFET器件的製造方法
技術領域：
本發明涉及半導體製造工藝，具體而言涉及一種具有局部絕緣體上矽結構的FinFET器件的製造方法。
背景技術：
現有的互補金屬氧化物半導體(CMOS)電晶體是二維的，隨著溝道尺寸的不斷縮小，與短溝道效應有關的問題越來越難以克服。因此，晶片製造商正在開發具有更高功效的三維立體式的電晶體，例如鰭式場效應電晶體(FinFET)，其可以更好地適應器件尺寸按比例縮小的要求。現有的形成FinFET的方法通常包括以下工藝步驟:鰭(Fin)的形成一阱區注入一柵的形成一側壁的形成一擴展區注入一側壁的形成一源/漏區的選擇性生長一源/漏區注入一自對準矽化物的形成一接觸孔的形成以及其它前端工序。在上述工藝步驟中，鰭(Fin)的形成有兩種方法。一種方法是:在矽基體上直接蝕刻出Fin，然後在矽基體上沉積氧化物以隔離所述Fin ;該方法的缺點是:由於所述Fin具有很大的高寬比，因而在所述Fin之間形成氧化物層是很困難的，效果也不是很好。另一種方法是:在矽基體上先形成一矽氧化物層以形成絕緣體上矽(SOI)結構，然後在所述絕緣體上矽結構的上面外延生長一矽層，蝕刻所述矽層以形成所述Fin ;該方法的缺點是:製造成本很高，同時所述矽氧化物層的散熱性較矽基體差，會導致溝道中的熱量不能有效散失，造成溫度升高，影響遷移率，對器件性能有負面影響。因此，需要提出一種方法，以解決上述問題。
發明內容
針對現有技術的不足，本發明提供一種FinFET器件的製造方法，包括:提供矽基體，並在所述矽基體上依次形成一襯墊層和一硬掩膜層；圖形化所述矽基體，並蝕刻所述矽基體以形成所述FinFET器件的Fin ;在所述矽基體上形成柵極疊層結構，蝕刻所述柵極疊層結構以形成所述FinFET器件的柵極，並在所述柵極的兩側形成第一側壁體；在所述Fin的兩側形成第二側壁體；蝕刻所述矽基體，以在所述Fin的源/漏區的下方形成一溝槽；在所述矽基體上形成一可流動的氧化物層，以完全填充所述溝槽；在所述矽基體上形成一光致抗蝕劑層，並回蝕刻所述光致抗蝕劑層；去除未被所述光致抗蝕劑層覆蓋的氧化物層；去除所述光致抗蝕劑層，並去除位於所述第一側壁體和第二側壁體上的剩餘的氧化物層；去除所述第二側壁體。進一步，所述襯墊層的材料為氧化物。進一步，所述硬掩膜層的材料為氮化矽。進一步，採用化學氣相沉積工藝形成所述柵極疊層結構。進一步，所述柵極疊層結構包括自下而上依次層疊的高k介質層、柵極材料層和
復蓋層。
進一步，所述第一側壁體和所述第二側壁體的材料為氮化矽。進一步，所述第一側壁體的寬度大於所述第二側壁體的寬度與所述Fin的寬度的一半之和。進一步，採用先各向異性蝕刻再各向同性蝕刻的工藝蝕刻所述矽基體以形成所述溝槽。進一步，所述溝槽的深度大於所述第二側壁體的寬度與所述Fin的寬度的一半之和但小於所述第一側壁體的寬度。進一步，採用化學氣相沉積工藝形成所述氧化物層。進一步，所述回蝕刻直到使所述光致抗蝕劑層僅覆蓋位於所述Fin兩側的氧化物層時終止。進一步，採用溼法蝕刻工藝去除未被所述光致抗蝕劑層覆蓋的氧化物層。進一步，採用溼法蝕刻工藝去除剩餘的氧化物層。進一步，採用溼法蝕刻工藝去除所述第二側壁體。進一步，在去除所述第二側壁體之後，還包括以下工藝步驟:擴展區注入、形成間隙壁結構、源/漏區注入、形成自對準矽化物、形成接觸孔及金屬互連線。本發明還提供一種FinFET器件，所述FinFET器件具有一位於源/漏區下方的局部絕緣體上矽結構，並且所述局部絕緣體上矽結構採用上述方法形成。根據本發明，可以在鰭(Fin)的源/漏區形成掩埋氧化物層以實現所述Fin之間的良好隔離，同時由於所述Fin的溝道區未形成掩埋氧化物層以及不需在所述掩埋氧化物層上外延生長新的矽層，因而可以降低製造成本。
本發明的下列附圖在此作為本發明的一部分用於理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。附圖中:圖1A-圖1J為本發明提出的具有局部絕緣體上矽結構的FinFET器件的製造方法的各步驟的示意性剖面圖；圖2為本發明提出的具有局部絕緣體上矽結構的FinFET器件的製造方法的流程圖。
具體實施例方式在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對於本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對於本領域公知的一些技術特徵未進行描述。為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便闡釋本發明提出的具有局部絕緣體上矽結構的FinFET器件的製造方法。顯然，本發明的施行並不限定於半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
應當理解的是，當在本說明書中使用術語「包含」和/或「包括」時，其指明存在所述特徵、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特徵、整體、步驟、操作、元件、組件和/或它們的組合。下面，參照圖1A-圖1J和圖2來描述本發明提出的具有局部絕緣體上矽結構的FinFET器件的製造方法的詳細步驟。參照圖1A-圖1J，其中示出了本發明提出的具有局部絕緣體上矽結構的FinFET器件的製造方法的各步驟的示意性剖面圖。首先，如圖1A所示，提供矽基體100，採用化學氣相沉積工藝在所述矽基體100上依次形成一襯墊層102和一硬掩膜層103 ;所述襯墊層102的材料為氧化物，如氧化矽，所述硬掩膜層103的材料為氮化矽。然後，圖形化所述矽基體100，並蝕刻所述矽基體100以形成鰭(Fin) 101。接著，如圖1B所示，採用化學氣相沉積工藝在所述矽基體100上形成柵極疊層結構104，以覆蓋所述鰭(Fin)lOl。所述柵極疊層結構104包括自下而上依次層疊的高k介質層、柵極材料層和覆蓋層。所述高k介質層的材料可包括氧化鉿、氧化鉿矽、氮氧化鉿矽、氧化鑭、氧化錯、氧化錯娃、氧化鈦、氧化鉭、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化招等，特別優選的是氧化鉿、氧化鋯和氧化鋁。所述柵極材料層的材料可包括多晶矽。所述覆蓋層的材料可包括氮化鈦和氮化鉭。接下來，蝕刻所述柵極疊層結構104，以形成FinFET器件的柵極。然後，在所述柵極的兩側形成第一側壁體105，所述第一側壁體105的材料為氮化矽。接著，如圖1C所示，在所述鰭(Fin) 101的兩側形成第二側壁體106，所述第二側壁體106的材料為氮化矽。需要說明的是，所述第一側壁體105的寬度應大於所述第二側壁體106的寬度與所述鰭(Fin) 101的寬度的一半之和，以確保在下述蝕刻過程中所述FinFET器件的柵極下方的矽基體不被蝕刻。接著，如圖1D所示，採用先各向異性蝕刻再各向同性蝕刻的工藝蝕刻所述矽基體100，以在所述鰭(Fin) 101的源/漏區的下方形成一溝槽107。所述溝槽107的深度大於所述第二側壁體106的寬度與所述鰭(Fin)IOl的寬度的一半之和但小於所述第一側壁體105的寬度，以確保完全蝕刻掉所述鰭(Fin) 101的源/漏區下方的矽基體同時不蝕刻所述FinFET器件的柵極下方的娃基體。接著，如圖1E所示，採用化學氣相沉積工藝在所述矽基體100上形成一可流動的氧化物層108，以完全填充所述溝槽107。由於此工藝為非共形氣相沉積工藝，因而在所述第一側壁體105和所述第二側壁體106的側面上形成的所述氧化物層很薄。接著，如圖1F所示，採用旋塗工藝在所述矽基體100上形成一光致抗蝕劑層109，並回蝕刻所述光致抗蝕劑層109，以使所述光致抗蝕劑層109僅覆蓋位於所述鰭(Fin)IOl兩側的氧化物層108。接著，如圖1G所示，採用溼法蝕刻工藝去除未被所述光致抗蝕劑層109覆蓋的氧化物層108。所述溼法蝕刻工藝的蝕刻劑為稀釋的氫氟酸。接著，如圖1H所示，去除所述光致抗蝕劑層109，可以採用本領域技術人員所熟習的方法完成此項步驟。接著，如圖1I所示，採用溼法蝕刻工藝去除位於所述第一側壁體和第二側壁體上的剩餘的氧化物層108。所述溼法蝕刻工藝的蝕刻劑為稀釋的氫氟酸。需要說明的是，可以根據實際需要，控制所述剩餘的氧化物層108的去除量。接著，如圖1J所示，採用溼法蝕刻工藝去除所述第二側壁體106。所述溼法蝕刻工藝的蝕刻劑為熱磷酸。至此，完成了根據本發明示例性實施例的方法實施的全部工藝步驟，接下來，可以通過後續工藝完成整個FinFET器件的製作，所述後續工藝與傳統的FinFET器件加工工藝完全相同，所述後續工藝包括但不限於擴展區注入、形成間隙壁結構、源/漏區注入、形成自對準矽化物、形成接觸孔及金屬互連線。根據本發明，可以在鰭(Fin)的源/漏區形成掩埋氧化物層以實現所述Fin之間的良好隔離，同時由於所述Fin的溝道區未形成掩埋氧化物層以及不需在所述掩埋氧化物層上外延生長新的矽層，因而可以降低製造成本。參照圖2，其中示出了本發明提出的具有局部絕緣體上矽結構的FinFET器件的製造方法的流程圖，用於簡要示出整個製造工藝的流程。在步驟201中，提供矽基體，並在所述矽基體上依次形成一襯墊層和一硬掩膜層；在步驟202中，圖形化所述矽基體，並蝕刻所述矽基體以形成FinFET器件的Fin ；在步驟203中，在所述矽基體上形成柵極疊層結構，蝕刻所述柵極疊層結構以形成FinFET器件的柵極，並在所述柵極的兩側形成第一側壁體；在步驟204中，在所述Fin的兩側形成第二側壁體；在步驟205中，蝕刻所述矽基體，以在所述Fin的源/漏區的下方形成一溝槽；在步驟206中，在所述矽基體上形成一可流動的氧化物層，以完全填充所述溝槽；在步驟207中，在所述矽基體上形成一光致抗蝕劑層，並回蝕刻所述光致抗蝕劑層；在步驟208中，去除未被所述光致抗蝕劑層覆蓋的氧化物層；在步驟209中，去除所述光致抗蝕劑層，並去除位於所述第一側壁體和第二側壁體上的剩餘的氧化物層；在步驟210中，去除所述第二側壁體。本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用於舉例和說明的目的，而非意在將本發明限制於所描述的實施例範圍內。此外本領域技術人員可以理解的是，本發明並不局限於上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的範圍以內。本發明的保護範圍由附屬的權利要求書及其等效範圍所界定。
權利要求
1.一種FinFET器件的製造方法，包括: 提供娃基體，並在所述娃基體上依次形成一襯墊層和一硬掩膜層； 圖形化所述矽基體，並蝕刻所述矽基體以形成所述FinFET器件的Fin ； 在所述矽基體上形成柵極疊層結構，蝕刻所述柵極疊層結構以形成所述FinFET器件的柵極，並在所述柵極的兩側形成第一側壁體； 在所述Fin的兩側形成第二側壁體； 蝕刻所述矽基體，以在所述Fin的源/漏區的下方形成一溝槽； 在所述矽基體上形成一可流動的氧化物層，以完全填充所述溝槽； 在所述矽基體上形成一光致抗蝕劑層，並回蝕刻所述光致抗蝕劑層； 去除未被所述光致抗蝕劑層覆蓋的氧化物層； 去除所述光致抗蝕劑層，並去除位於所述第一側壁體和第二側壁體上的剩餘的氧化物層； 去除所述第二側壁體。
2.根據權利要求1所述的方法，其特徵在於，所述襯墊層的材料為氧化物。
3.根據權利要求1所述的方法，其特徵在於，所述硬掩膜層的材料為氮化矽。
4.根據權利要求1所述的方法，其特徵在於，採用化學氣相沉積工藝形成所述柵極疊層結構。
5.根據權利要求1或4所述的方法，其特徵在於，所述柵極疊層結構包括自下而上依次層疊的高k介質層、柵極材料層和覆蓋層。
6.根據權利要求1所述的方法，其特徵在於，所述第一側壁體和所述第二側壁體的材料為氮化矽。
7.根據權利要求1所述的方法，其特徵在於，所述第一側壁體的寬度大於所述第二側壁體的寬度與所述Fin的寬度的一半之和。
8.根據權利要求1所述的方法，其特徵在於，採用先各向異性蝕刻再各向同性蝕刻的工藝蝕刻所述矽基體以形成所述溝槽。
9.根據權利要求1或8所述的方法，其特徵在於，所述溝槽的深度大於所述第二側壁體的寬度與所述Fin的寬度的一半之和但小於所述第一側壁體的寬度。
10.根據權利要求1所述的方法，其特徵在於，採用化學氣相沉積工藝形成所述氧化物層。
11.根據權利要求1所述的方法，其特徵在於，所述回蝕刻直到使所述光致抗蝕劑層僅覆蓋位於所述Fin兩側的氧化物層時終止。
12.根據權利要求1所述的方法，其特徵在於，採用溼法蝕刻工藝去除未被所述光致抗蝕劑層覆蓋的氧化物層。
13.根據權利要求1所述的方法，其特徵在於，採用溼法蝕刻工藝去除剩餘的氧化物層。
14.根據權利要求1所述的方法，其特徵在於，採用溼法蝕刻工藝去除所述第二側壁體。
15.根據權利要求1所述的方法，其特徵在於，在去除所述第二側壁體之後，還包括以下工藝步驟:擴展區注入、形成間隙壁結構、源/漏區注入、形成自對準矽化物、形成接觸孔及金屬互連線。
16.一種FinFET器件，其特徵在於，所述FinFET器件具有一位於源/漏區下方的局部絕緣體上矽結構，並且所述局部絕緣體上矽結構採用權利要求1-14中任一項所述的方法形 成。
全文摘要
本發明提供一種FinFET器件的製造方法，包括提供矽基體，並蝕刻所述矽基體以形成所述FinFET器件的Fin；在所述矽基體上形成所述FinFET器件的柵極，並在所述柵極的兩側形成第一側壁體；在所述Fin的兩側形成第二側壁體；在所述Fin的源/漏區的下方形成一溝槽；在所述矽基體上形成一可流動的氧化物層，以完全填充所述溝槽；在所述矽基體上形成一光致抗蝕劑層，並回蝕刻所述光致抗蝕劑層；去除未被所述光致抗蝕劑層覆蓋的氧化物層；去除所述光致抗蝕劑層，並去除位於所述第一側壁體和第二側壁體上的剩餘的氧化物層；去除所述第二側壁體。根據本發明，可以在鰭(Fin)的源/漏區形成掩埋氧化物層以實現所述Fin之間的良好隔離，同時可以降低製造成本。
文檔編號H01L21/336GK103177963SQ20111043402
公開日2013年6月26日 申請日期2011年12月21日 優先權日2011年12月21日
發明者卜偉海, 康勁 申請人:中芯國際集成電路製造(上海)有限公司