槽柵型源場板高電子遷移率器件及其製作方法

2023-08-11 13:09:56

專利名稱：槽柵型源場板高電子遷移率器件及其製作方法
技術領域：
本發明屬於微電子技術領域，涉及半導體器件，特別是基於ni-v族化合物半導體材 料異質結結構的槽柵型源場板高電子遷移率器件，可作為微波、毫米波通訊系統以及雷 達系統的基本器件。
背景技術：
業內周知，由ni族元素和v族元素所組成的半導體材料，即in-v族化合物半導體材
料，如氮化鎵(GaN)基、砷化鎵(GaAs)基、磷化銦(InP)基等半導體材料，它們的禁帶寬度 往往差異較大，因此人們通常利用這些III-V族化合物半導體材料形成各種異質結結構。 由於在異質結中異質結界面兩側的III-V族化合物半導體材料的禁帶寬度存在較大的差
異，使得這些異質結結構具有一個共同特點，即在異質結界面附近產生一個量子勢井。
對於由III-V族化合物半導體材料所組成的異質結，人們通過對材料進行摻雜，或者利用
材料的極化效應等特性，可以在量子勢井中產生高濃度的二維電子氣，這種二維電子氣 由大量的電荷載流子構成。另外由於這種二維電子氣被束縛在量子勢井中，實現了載流 子與電離雜質在空間上的分離，減少了電離雜質對載流子的庫侖力作用，消除了電離散 射中心的影響，從而大大提高了載流子的遷移率。這種高濃度二維電子氣和高載流子遷
移率，使得III-V族化合物半導體材料異質結具有良好的電特性。
基於m-v族化合物半導體材料異質結製作而成的高電子遷移率器件，繼承了in-v族 化合物半導體材料異質結的優點，如高載流子濃度、高載流子遷移率、高工作頻率、大 功率及耐高溫等，可以廣泛應用於微波、毫米波通訊系統和雷達系統等領域，因此高電
子遷移率器件自從誕生之日起便成為眾多研究者研究的熱點。1980年，Takashi Mimura 等人報導成功研製出了第一隻AlGaAs/GaAs異質結場效應電晶體，也是一種高電子遷移 率器件，參見A new field-effect transistor with selectively doped GaAs/n-AlxGai—xAs heterostructures, Japanese Journal of Applied Physics, Vol. 19, No. 5, pp. L225-L227, May 1980。 1993年，Khan等人報導成功研製出了第一隻AlGaN/GaN異質結高電子遷移率晶 體管，也是一種高電子遷移率器件，參見High electron mobility transistor based on a GaN-AlxGa!.xN heterojunction, Applied Physics Letters, Vol. 63, No. 9， pp. 1214-1215， August 1993。隨著對器件研究的深入，人們對基於III-V族化合物半導體材料異質結的高 電子遷移率器件的研究不斷取得新的突破。然而，高電子遷移率器件工作時勢壘層耗盡 區中的電場線的分布並不均勻，靠近漏極一側的柵極邊緣往往收集大部分的電場線，因此該處的電場相當高。此處的高電場會使得柵極洩漏電流增大，容易導致器件發生雪崩 擊穿，使其實際擊穿電壓偏小，從而導致該類器件的高擊穿電壓和大功率等優勢不能充 分發揮。另外，器件的柵極洩露電流增大會導致其可靠性變差。
為了提高高電子遷移率器件的擊穿電壓，充分發揮其輸出功率高的優勢，同時增強 器件的可靠性，有研究者採用場板結構對其進行了改進，其結構如圖l所示。該結構的基 本原理是利用場板增加了耗盡區的面積，提高了耗盡區可以承擔的漏源電壓，從而增 大了器件的擊穿電壓；同時，利用場板對勢壘層耗盡區中電場線的分布進行調製，減小 了柵極洩露電流。在高電子遷移率器件中採用場板結構，會在場板下方形成新的耗盡區， 即高阻區，增加了柵極與漏極之間勢壘層中耗盡區的面積，使得耗盡區可以承擔更大的 漏源電壓，從而增大了器件的擊穿電壓。在高電子遷移率器件中採用場板結構，可以將 部分原本收集在柵極靠近漏極一側的邊緣的電場線收集到場板上，尤其是場板靠近漏極
一側的邊緣，結果在柵極靠近漏極一側的邊緣和場板靠近漏極一側的邊緣分別出現一個 電場蜂值，從而減少了柵極靠近漏極一側的邊緣所收集的電場線，降低了該處的電場，
減小了柵極洩露電流。1998年，K.Asano等人報導了採用柵場板的異質結場效應電晶體， 也是一種柵場板高電子遷移率器件，獲得了較高的器件擊穿電壓和較好的功率性能，參 見Novel high power AlGaAs-GaAs HFET with a field-modulating plate operated at 35V drain voltage, International Electron Devices Meeting Technical Digest, pp. 59-62, December 1998。 為了提高柵場板高電子遷移率器件的線性度，進一步改善器件的大信號和小信號微波功 率性能， 一些研究者又採用了槽柵結構。2004年，A.Chini等人報導了AlGaN-GaN槽柵型 柵場板高電子遷移率電晶體，也是一種槽柵型柵場板高電子遷移率器件，獲得了非常高 的功率密度和功率附加效率，同時也獲得了極好的線性度，參見Power and Linearity Characteristics of Field-Plated Recessed墨Gate AlGaN-GaN HEMTs， IEEE Electron Device Letters, Vol. 25, No. 5， pp. 229-231, May 2004。然而，在採用柵場板的高電子遷移率器件 中，柵場板與二維電子氣溝道之間會產生附加電容，該電容會疊加進器件的柵漏反饋電 容中，使得器件的柵漏反饋電容增大，導致器件的功率特性和頻率特性衰減，同時造成 器件的不穩定性大大增加，使得採用場板的優勢不能充分體現，因此一些研究者提出採 用源場板結構以改善器件的性能。2004年，Y. -F. Wu等人報導了採用源場板的高電子遷 移率電晶體，通過輸出調諧網絡消除了場板所引入的附加電容，在較高的頻率下獲得了 很高的功率增益、輸出功率和功率附加效率，參見High-gain microwave GaN HEMTs w池 source-terminated field-plates, IEEE International Electron Devices Meeting Technical Digest, pp. 1078-1079, December 2004。由於單層場板結構提高高電子遷移率器件的擊穿電壓的能力非常有限，所以為了進一步提高器件的擊穿電壓和輸出功率，同時兼顧器件的頻率特 性， 一些研究者採用了各種複雜的場板結構，而堆層場板結構是目前最常用和最有效的 一種結構，這種結構通過增加堆層場板的個數可以持續地增加器件的擊穿電壓。2005年， YujiAndo等人報導了採用柵場板和源場板的高電子遷移率電晶體，有效地減小了器件的 柵漏反饋電容，獲得了非常高的擊穿電壓、輸出功率和線性增益，參見NovdAlGaN/GaN dual-field-plate FET with high gain, increased linearity and stability, IEEE International Electron Devices Meeting Technical Digest, pp. 576-579, December 2005。但是堆層場板高電 子遷移率器件的製作工藝比較複雜，每增加一層場板都需要多加光刻、澱積金屬、澱積 絕緣介質材料、剝離、清洗等工藝步驟，而且要使各層場板下面所澱積的絕緣介質材料 具有合適的厚度，必須進行繁瑣的工藝調試，因此大大增加了器件製造的難度，降低了 器件的成品率。

發明內容
本發明的目的在於克服上述已有技術的不足，提供一種製造工藝簡單、擊穿電壓高 和可靠性好的槽柵型源場板高電子遷移率器件及其製作方法，以實現高輸出功率和高成 品率。
為實現上述目的，本發明提供的器件結構採用任何III-V族化合物半導體材料構成的
異質結結構，該結構自下而上包括襯底、過渡層、勢壘層、源極、漏極、槽柵、鈍化 層、源場板和保護層，該槽柵位於勢壘層的凹槽中，該源場板與源極電氣連接，其中，
鈍化層上澱積有n個浮空場板，r^l，這些浮空場板與源場板位於同一層面上。 所述的每個浮空場板大小相同，相互獨立，且與源場板的厚度相同。 所述的源場板與其最鄰近的浮空場板之間的距離為0.07~2.3pm，相鄰兩浮空場板之
間的間距按照浮空場板排列自源場板到漏極方向的個數依次遞增。
所述的凹槽的深度D小於勢壘層的厚度，槽柵與凹槽兩端的間距分別為Rl與R2，
Rl與R2的長度相等且均為0~3|_im。
為實現上述目的，本發明提供的製作槽柵型源場板高電子遷移率器件的方法，包括
如下過程
選擇藍寶石或碳化矽或矽或其它外延襯底材料作為襯底，在襯底上外延III-V族化合 物半導體材料的過渡層作為器件的工作區；
在過渡層上澱積m-v族化合物半導體材料的勢壘層；
在勢壘層上第一次製作掩膜，並在勢壘層的兩端澱積金屬，再在N2氣氛中進行快速熱退火，分別製作源極和漏極；
在勢壘層上第二次製作掩膜，並在源極和漏極之間的勢壘層刻蝕出凹槽；
在勢壘層上第三次製作掩膜，並在凹槽中澱積金屬，製作槽柵，該槽柵與凹槽兩端 的間距分別為Rl與R2， Rl與R2的長度相等且均為0 3pm;
在源極、漏極和槽柵的外圍區域澱積鈍化層；
在鈍化層上製作掩膜，利用該掩膜在源極與漏極之間的鈍化層上澱積金屬，以製作 厚度均為0.25 8pm的源場板及n個浮空場板，論l，並將源場板與源極電氣連接；
澱積保護層，即用絕緣介質材料分別覆蓋源場板和各浮空場板，以及鈍化層上的其 它區域。
本發明器件與採用傳統源場板的高電子遷移率器件比較具有以下優點
1. 進一步提高了器件的擊穿電壓。
本發明由於採用浮空場板結構，使器件在處於工作狀態尤其是處於關態的工作狀態 時，在源場板與其最鄰近的浮空場板之間，以及在各個浮空場板彼此之間都存在電容耦 合作用，於是電勢從源場板到最靠近漏極一側的浮空場板逐漸升高，從而大大增加了槽 柵與漏極之間勢壘層中的耗盡區，即高阻區的面積，使得此耗盡區能夠承擔更大的漏源 電壓，即大大提高了器件的擊穿電壓。
2. 進一歩減小了柵極洩漏電流，增強了器件的可靠性。
本發明由於採用浮空場板結構，使器件勢壘層耗盡區中電場線的分布得到了更強的 調製，器件中槽柵靠近漏極一側的邊緣、源場板與其最鄰近的浮空場板之間、各個浮空 場板彼此之間以及最靠近漏極的浮空場板的靠近漏極一側的邊緣都會產生一個電場峰 值，而且通過調整源場板與其最鄰近的浮空場板之間的距離以及各個浮空場板彼此之間 的距離，可以使得上述各個電場峰值相等且小於III-V族化合物半導體材料的擊穿電場， 從而最大限度地減少了槽柵靠近漏極一側的邊緣所收集的電場線，有效地降低了該處的 電場，大大減小了柵極洩露電流，顯著增強了器件的可靠性。
3. 進一步提高了器件的線性度，改善了器件的微波功率性能。
本發明由於釆用槽柵結構，使器件的跨導進一步增加，從而提高了器件的線性度， 改善了器件的大信號和小信號微波功率性能。
4. 工藝簡單，易於實現，成品率高。
本發明器件結構中由於源場板和各浮空場板位於同一層鈍化層上，且只有一層，因此只需要一步工藝便可以同時實現源場板與各浮空場板的製作，避免了傳統的堆層場板 結構所帶來的工藝複雜化問題，大大提高了器件的成品率。
仿真結果表明，本發明器件的擊穿電壓遠遠大於採用傳統源場板的高電子遷移率器 件的擊穿電壓。
以下結合附圖和實施例進一步說明本發明的技術內容和效果。


圖1是採用傳統柵場板的高電子遷移率器件的結構圖； 圖2是本發明槽柵型源場板高電子遷移率器件的結構圖； 圖3是本發明槽柵型源場板高電子遷移率器件的製作流程圖； 圖4是對傳統器件及本發明器件仿真所得的勢壘層中電場曲線圖； 圖5是對傳統器件及本發明器件仿真所得的擊穿曲線圖。
具體實施例方式
參照圖2，本發明槽柵型源場板高電子遷移率器件是基於ni-v族化合物半導體異質
結結構，其結構自下而上為襯底l、過渡層2、勢壘層3、鈍化層8與保護層11。其中， 勢壘層3上的兩端分別為源極4和漏極5，源極4和漏極5之間刻蝕有凹槽6，該凹槽的 深度D小於勢壘層的厚度。槽柵7位於凹槽6中，並與該凹槽兩端的間距分別為R1與 R2， Rl與R2的長度相等且均為0~3pm。鈍化層8位於源極4、漏極5和槽柵7的外圍 區域。在鈍化層8上製作有源場板9及n個浮空場板10， n^，這些浮空場板與源場板 位於同一層鈍化層上，第一個浮空場板與源場板之間的距離Sl為0.07 2Jpm，相鄰兩浮 空場板之間的間距不同，即按照浮空場板個數自源場板到漏極方向逐漸增大，且相鄰兩 浮空場板之間的間距均大於Sl。各浮空場板10的大小相同，沿著平行於源場板寬度的 方向放置，不與任何電極或者金屬接觸，處於相互獨立的浮空狀態。源場板的有效長度 LO為0.3~7nm，每個浮空場板的長度Ll均為0.3~7pm。保護層11位於源場板和各浮空 場板的上部，以及鈍化層上的其它區域。源場板9與源極4電氣連接。
上述器件的襯底1可以為藍寶石、碳化矽、矽或其它外延襯底材料；過渡層2由若 幹層相同或不同的III-V族化合物半導體材料組成，其厚度為1 5pm;勢壘層3由若干層 相同或不同的m-V族化合物半導體材料組成，其厚度為10 50nm;鈍化層8可以為Si02、 SiN、 A1203、 Sc203、 Hf。2、 Ti02或其它絕緣介質材料，其厚度為0.06 0.6阿;保護層 11可以是Si02、SiN、Al203、Sc203、Hf02、Ti02或其它絕緣介質材料，其厚度為0.3 8.2jim;源場板9及n個浮空場板10採用兩層或三層金屬層的組合，i^l ，其厚度為0.25~8pm。 參照圖3，本發明製作槽柵型源場板高電子遷移率器件的過程如下 步驟l，在襯底1上外延過渡層2作為器件的工作區，如圖3a。 選擇藍寶石、碳化矽、矽或其它外延襯底材料作為襯底1，在其上外延厚度為l~5pm
的m-v族化合物半導體材料過渡層2作為器件的工作區，該過渡層材料由若干層相同或 不同的ni-V族化合物半導體材料組成，如僅由GaN材料組成，或自下而上由A1N和GaN 兩層材料組成，或僅由GaAs材料組成。外延過渡層的方法採用金屬有機物化學氣相澱 積技術或分子束外延技術或氫化物氣相外延技術或其它可以用於外延過渡層的技術。 步驟2，在過渡層2上澱積勢壘層3，如圖3b。
在過渡層2上澱積厚度為10~50nm的勢壘層3，該勢壘層的材料由若千層相同或不 同的m-V族化合物半導體材料組成，如僅由AlxGai_xN材料組成，或自下而上由 AlxGawN和GaN兩層材料組成，或僅由AlxGai.xAs材料組成，0<X<1， X表示Al組分 的含量。澱積勢壘層的方法採用金屬有機物化學氣相澱積技術或分子束外延技術或氫化 物氣相外延技術或其它可以用於澱積勢壘層的技術。
步驟3，在勢壘層3上分別製作源極4和漏極5，如圖3c。
在勢壘層3上第一次製作掩膜，分別在其兩端澱積金屬，再在N2氣氛中進行快速熱 退火，製作源極4和漏極5，其中所澱積的金屬採用Ti/Al/Ti/Au組合，或採用其它金屬 組合，金屬厚度為0.01~0.04pm/0.05~0.17^im/0.03~0.12nm/0.04~0.1pm。澱積金屬的方法 採用電子束蒸發技術或濺射技術或其它可以用於澱積金屬的技術。
步驟4，在勢壘層3上刻蝕出凹槽6，如圖3d。
在勢壘層3上第二次製作掩膜，並在源極4和漏極5之間的勢壘層上刻蝕出凹槽6， 該凹槽深度D小於勢壘層的厚度。刻蝕凹槽的方法採用反應離子刻蝕技術或感應耦合等 離子體技術或反應離子刻蝕-感應耦合等離子體技術或其它可以用於刻蝕凹槽的技術。。
步驟5，在凹槽6中製作槽柵7，如圖3e。
在勢壘層3上第三次製作掩膜，並在凹槽6中澱積金屬，製作槽柵7，其中所澱積的 金屬採用Ni/Au金屬組合，或採用其它金屬組合，金屬厚度為0.01~0.04nm/0.08~0.4|am， 該槽柵7與凹槽6兩端的間距分別為Rl與R2， Rl與R2的長度相等且均為0~3nm。澱 積金屬的方法採用電子束蒸發技術或濺射技術或其它可以用於澱積金屬的技術。
步驟6，澱積鈍化層8，如圖3f。在源極、漏極和槽柵的外圍區域澱積鈍化層8，該鈍化層材料可以採用Si02、 SiN、 A1203、 Sc203、 Hf02、 Ti02或其它絕緣介質材料，其厚度為0.06 0.6nm。澱積鈍化層的 方法採用化學氣相澱積技術或蒸發技術或原子層澱積技術或濺射技術或分子束外延技術 或其它可以用於澱積鈍化層的技術。
步驟7，製作源場板9及各浮空場板10，如圖3g。
在鈍化層8上製作掩膜，該掩膜是按照源場板9與其最鄰近的浮空場板之間的距離 為0.07 2.3pm，且相鄰兩浮空場板之間的間距按照浮空場板排列自源場板到漏極方向的 個數依次遞增的位置關係設置。利用該掩膜在鈍化層8上澱積金屬厚度均為0.25 8pm的 源場板9及n個浮空場板10, ri21。該源場板及各浮空場板的澱積均採用兩層或三層金 屬層的組合，且下層金屬厚度要小於上層金屬厚度。對於兩層金屬組合採用Ti/Aii或Ni/Au 或Pt/Au，厚度均為0.03~0.6pm/0.22~7.4nm;對於三層金屬組合採用Ti/Mo/Au或Ti/Ni/Au 或Ti/Pt/Au，厚度均為0.01~0.5(am/0.04~0.8nm/0.2~6.7(im。源場板的有效長度LO為 0.3 7pm，每個浮空場板的長度Ll均為0.3~7nm。澱積金屬的方法採用電子束蒸發技術 或濺射技術或其它可以用於澱積金屬的技術。
完成源場板9及n個浮空場板10的製作後，將源場板9與源極4電氣連接。
步驟8，澱積保護層ll，如圖3h。
澱積保護層11分別覆蓋源場板9和各浮空場板10，以及鈍化層8上的其它區域，其 中保護層材料可以採用Si02、 SiN、 A1203、 Sc203、 Hf02、 Ti02或其它絕緣介質材料，其 厚度為0.3~8.2pm。澱積保護層的方法採用化學氣相澱積技術或蒸發技術或原子層澱積技 術或濺射技術或分子束外延技術或其它可以用於澱積保護層的技術。
根據以上所述的器件結構和製作方法，本發明給出以下六種實施例，但並不限於這 些實施例。
實施例一
製作襯底為藍寶石，鈍化層為Si02，保護層為SiN，源場板和各浮空場板為Ti/Au 金屬組合的槽柵型源場板高電子遷移率器件，其過程是
l.使用金屬有機物化學氣相澱積技術在藍寶石襯底1上外延厚度為1pm的未摻雜過 渡層2，該過渡層自下而上由厚度為22nm的A1N材料和厚度為0.978nm的GaN材料構 ^^B^FJS^^N^N^^ffifE^f^i^^為565°C，壓力為40TWr^t^ra^ 4200sccm，氨氣流量為4200sccm，鋁源流量為20pmol/min;外延上層GaN材料採用的 工藝條件為溫度為950°C，壓力為40Torr,氫氣流量為4200sccm，氨氣流量為4200sccm，鎵源流量為100nmol/min。
2. 使用金屬有機物化學氣相澱積技術在GaN過渡層2上澱積厚度為50nm的未摻雜 勢壘層3，該勢壘層自下而上由厚度為47nm、鋁組分為0.15的AlQ15Gaa85N材料和厚度 為3nm的GaN材料構成。澱積下層Alai5Gao.85N材料採用的工藝條件為溫度為980°C， 壓力為40Torr，氫氣流量為4200sccm，氨氣流量為4200sccm，鎵源流量為15(imol/min， 鋁源流量為3pmol/min;澱積上層GaN材料採用的工藝條件為溫度為980°C，壓力為 40Torr，氫氣流量為4200sccm，氨氣流量為4200sccm，鎵源流量為10nmol/min。
3. 在勢壘層3上製作掩膜，並使用電子束蒸發技術在其兩端澱積金屬，再在N2氣氛 中進行快速熱退火，製作源極4和漏極5，其中所澱積的金屬為Ti/Al/Ti/Au金屬組合， 金屬層厚度為0.01|am/0.05^im/0.03nm/0.04nm。澱積金屬採用的工藝條件為真空度小於 1.8x10—3Pa，功率範圍為200 1000W，蒸發速率小於3A/s;快速熱退火採用的工藝條件為 溫度為865°C，時間為30s。
4. 在勢壘層3上製作掩膜，使用反應離子刻蝕技術在源極4和漏極5之間的勢壘層上 刻蝕出凹槽6，該凹槽深度D為40nm。刻蝕凹槽採用的工藝條件為反應氣體Cl2的流 量為5sccm，壓力為10mT，功率為100 W。
5. 在勢壘層3上製作掩膜，並使用電子束蒸發技術在凹槽6中澱積金屬，製作槽柵7， 其中所澱積的金屬採用Ni/Au金屬組合，金屬厚度為0.01nm/0.08|im，該槽柵7與凹槽6 兩端的間距分別為R1與R2， Rl與R2的長度均為O(im。澱積金屬採用的工藝條件為-真空度小於1.2xlO—3Pa，功率範圍為200~700W，蒸發速率小於2A/s。
6. 使用電子束蒸發技術在源極、漏極和槽柵的外圍區域澱積厚度為0.06pm的Si02 鈍化層8。澱積鈍化層採用的工藝條件為真空度小於1.2x10—3Pa，功率小於50W，蒸發 速率小於2A/s。
7. 在Si02鈍化層8上製作掩膜，使用電子束蒸發技術在源極與漏極之間的鈍化層上 澱積厚度為0.03pm/0.22nm的Ti/Au金屬組合，以製作源場板9及一個浮空場板10，該 源場板的有效長度L0和浮空場板的長度Ll均為0.3pm，源場板與浮空場板之間的距離 Sl為0.07pm。澱積金屬釆用的工藝條件為真空度小於1.8xlO—3Pa，功率範圍為 20(K700W，蒸發速率小於3A/s。將源場板9與源極4電氣連接。
8. 使用等離子體增強化學氣相澱積，i^U—a^Mili^JQS^I^lUJ^&l44t 層8上的其它區域，以製作厚度為0.3pm的SiN保護層11。澱積保護層採用的工藝條件 為氣體為NH3、 N2及SiH4，氣體流量分別為2.5sccm、 900sccm和200sccm，溫度、RF功率和壓力分別為300°C、 25W和900mT。' 實施例二
製作襯底為碳化矽，鈍化層為SiN，保護層為Si02，源場板和各浮空場板為Ni/Au 金屬組合的槽柵型源場板高電子遷移率器件，其過程是
1. 使用金屬有機物化學氣相澱積技術在碳化矽襯底1上外延厚度為2.5^m的未摻雜 過渡層2，該過渡層自下而上由厚度為50nm的A1N材料和厚度為2.45|_im的GaN材料構 成。外延下層A1N材料採用的工藝條件為溫度為1020。C，壓力為45Torr，氫氣流量為 4800sccm，氨氣流量為4800sccm，鋁源流量為12pmol/min;外延上層GaN材料採用的 工藝條件為溫度為1020。C，壓力為45Torr，氫氣流量為4800sccm，氨氣流量為4800sccm， 鎵源流量為150(^mol/min。
2. 使用金屬有機物化學氣相澱積技術在GaN過渡層2上澱積厚度為30nm，且鋁組 分為0.3的未摻雜Alo.3Gao.7N勢壘層3。採用的工藝條件為溫度為1000°C，壓力為45Torr， 氫氣流量為4800sccm，氨氣流量為4800sccm，鎵源流量為16pmol/min，鋁源流量為 7阿ol/min。
3. 在Ala3Gaa7N勢壘層3上製作掩膜，並使用電子束蒸發技術在其兩端澱積金屬， 再在N2氣氛中進行快速熱退火，製作源極4和漏極5，其中所澱積的金屬為Ti/Al/Ti/Au 金屬組合，金屬層厚度為0.03pm/0.1pm/0.06nm/0.05nm。澱積金屬採用的工藝條件為 真空度小於1.8xlO—3Pa，功率範圍為200~1000W，蒸發速率小於3A/s;快速熱退火採用 的工藝條件為溫度為865。C，時間為30s。
4. 在Ala3Gaa7N勢壘層3上製作掩膜，使用反應離子刻蝕技術在源極4和漏極5之 間的勢壘層上刻蝕出凹槽6，該凹槽深度D為、22nm。刻蝕凹槽採用的工藝條件為反應 氣體Cl2的流量為5sccm，壓力為10mT，功率為100W。
5. 在AlG.3GaG.7N勢壘層3上製作掩膜，並使用電子束蒸發技術在凹槽6中澱積金屬， 製作槽柵7，其中所澱積的金屬採用Ni/Au金屬組合，金屬厚度為0.02pm/0.3pm，該槽 柵7與凹槽6兩端的間距分別為Rl與R2， Rl與R2的長度均為0.8pm。澱積金屬採用 的工藝條件為真空度小於1.2xl(T3Pa，功率範圍為200~700W，蒸發速率小於2A/s。
6. 使用等離子體增強化學氣相澱積技術在源極、漏極和槽柵的外圍區域澱積厚度為
流量分別為2.5sccm、卯Osccm和200sccm，溫度、RF功率和壓力分別為300°C、 25W和 900mT。7. 在SiN鈍化層8上製作掩膜，使用電子束蒸發技術在源極與漏極之間的鈍化層上 澱積厚度為0.1pm/1.9pm的Ni/Au金屬組合，以製作源場板9及兩個浮空場板10，該源 場板的有效長度LO為1.8nm兩個浮空場板的長度Ll均為2.5pm，源場板與第一個浮 空場板之間的距離Sl為0.57nm,源場板與第二個浮空場板之間的距離S2為4.2pm。澱 積金屬採用的工藝條件為真空度小於1.8x10—3Pa，功率範圍為200 700W,蒸發速率小 於3A/s。將源場板9與源極4電氣連接。
8. 使用等離子體增強化學氣相澱積技術分別覆蓋源場板9和各浮空場板10，以及鈍 化層8上的其它區域，以製作厚度為2.3pm的Si02保護層11。澱積保護層採用的工藝條 件為氣體為N20及SiH4，氣體流量分別為800sccm和150sccm，溫度、RF功率和壓力 分別為250'C、 25W和1000mT。
實施例三
製作襯底為矽，鈍化層為八1203，保護層為SiN，源場板和各浮空場板為Pt/Au金屬
組合的槽柵型源場板高電子遷移率器件，其過程是
1. 使用金屬有機物化學氣相澱積技術在矽襯底1上外延厚度為5pm的未摻雜過渡層 2，該過渡層自下而上由厚度為125nm的A1.N材料和厚度為4.875nm的GaN材料構成。 外延下層A1N材料採用的工藝條件為溫度為860°C，壓力為50Torr，氫氣流量為 4900sccm，氨氣流量為4900sccm，鋁源流量為35pmol/min;外延上層GaN材料採用的 工藝條件為溫度為1050。C，壓力為50Torr，氫氣流量為4900sccm，氨氣流量為4900sccm, 鎵源流量為160|amol/min。
2. 使用金屬有機物化學氣相澱積技術在GaN過渡層2上澱積厚度為10nm，且鋁組 分為0.5的未摻雜Alo.5Gao.5N勢壘層3。採用的工藝條件為溫度為97(fC，壓力為50Torr， 氫氣流量為4卯0sccm，氨氣流量為4900sccm，鎵源流量為10nmol/min，鋁源流量為 10,ol/min。
3. 在AlQ.5Gao.5N勢壘層3上製作掩膜，並使用電子束蒸發技術在其兩端澱積金屬， 再在N2氣氛中進行快速熱退火，製作源極4和漏極5，其中所澱積的金屬為Ti/Al/Ti/Au 金屬組合，金屬層厚度為0.04pm/0.17pm/0.12iam/0.1pm。澱積金屬採用的工藝條件為 真空度小於1.8xlO—3Pa，功率範圍為200~1000W，蒸發速率小於3A/s;快速熱退火採用 的工藝條件為溫度為865。C，時間為30s。
4. 在Ala5Gaa5N勢壘層3上製作掩膜，使用反應離子刻蝕技術在源極4和漏極5之 間的勢壘層上刻蝕出凹槽6，該凹槽深度D為2nm。刻蝕凹槽採用的工藝條件為反應氣體Cl2的流量為5sccm，壓力為10mT,功率為100 W。
5. 在Alo.sGao.sN勢壘層3上製作掩膜，並使用電子束蒸發技術在凹槽6中澱積金屬， 製作槽柵7，其中所澱積的金屬採用Ni/Au金屬組合，金屬厚度為0.04|am/0.4|am，該槽 柵7與凹槽6兩端的間距分別為Rl與R2， Rl與R2的長度均為3.0pm。澱積金屬採用 的工藝條件為真空度小於1.2xlO—3Pa，功率範圍為200 700W，蒸發速率小於2A/s。
6. 使用原子層澱積技術在源極、漏極和槽柵的外圍區域澱積厚度為0.6pm的A1203 鈍化層8。澱積鈍化層釆用的工藝條件為'以TMA和H20為反應源，載氣為N2，載氣 流量為200sccm，襯底溫度為300'C，氣壓為700Pa。
7. 在八1203鈍化層8上製作掩膜，使用電子束蒸發技術在源極與漏極之間的鈍化層上 澱積厚度為0.6pm/7.4nm的Pt/Au金屬組合，以製作源場板9及三個浮空場板10，該源 場板的有效長度LO為7pm，三個浮空場板的長度Ll均為7pm，源場板與第一個浮空場 板之間的距離Sl為2.3pm，源場板與第二個浮空場板之間的距離S2為14pm，源場板與 第三個浮空場板之間的距離S3為30pm。澱積金屬採用的工藝條件為真空度小於 1.8x10—3Pa，功率範圍為20(K1000W,蒸發速率小於3A7s。將源場板9與源極4電氣連接。
8. 使用等離子體增強化學氣相澱積技術分別覆蓋源場板9和各浮空場板10，以及鈍 化層8上的其它區域，以製作厚度為8.2(^i的SiN保護層11。澱積保護層採用的工藝條 件為氣體為NHs、 N2&SiH4，氣體流量分別為2.5sccm、 900sccm和200sccm，溫度、 RF功率和壓力分別為300°C、 25W和900mT。
實施例四
製作襯底為藍寶石，鈍化層為Si02，保護層為A1203，源場板和各浮空場板為Ti/Mo/Au 金屬組合的槽柵型源場板高電子遷移率器件，其過程是
1. 與實施例一的過程l相同；
2. 與實施例一的過程2相同；
3. 與實施例一的過程3相同；
4. 與實施例一的過程4相同；
5. 與實施例一的過程5相同；
6. 與實施例一的過程6相同；
7. 在Si02鈍化層8上製作掩膜，使用電子束蒸發技術在源極與漏極之間的鈍化層上 澱積厚度為0.01|im/0.04nm/0.2pm的Ti/Mo/Au金屬組合，以製作源場板9及五個浮空場板10，該源場板的有效長度L0和五個浮空場板的長度Ll均為0.3Mm，源場板與第一個 浮空場板之間的距離Sl為0.07(_im，源場板與第二個浮空場板之間的距離S2為0.5pm， 源場板與第三個浮空場板之間的距離S3為1.07pm,源場板與第四個浮空場板之間的距 離S4為1.93nm，源場板與第五個浮空場板之間的距離S5為3.36^m。澱積金屬採用的 工藝條件為真空度小於1.8xlO—3Pa，功率範圍為200~1800W，蒸發速率小於3A/s。將 源場板9與源極4電氣連接。
8.使用原子層澱積技術分別覆蓋源場板9和各浮空場板10，以及鈍化層8上的其它 區域，以製作厚度為0.3nm的Al2O3保護層11。澱積保護層採用的工藝條件為以TMA 和H20為反應源，載氣為N2，載氣流量為200sccm,襯底溫度為30(TC，氣壓為700Pa。
實施例五
製作襯底為碳化矽，鈍化層為SiN，保護層為SiN，源場板和各浮空場板為Ti/Ni/Au 金屬組合的槽柵型源場板高電子遷移率器件，其過程是
l.與實施例二的過程1相同;
2.與實施例二的過程2相同;
3.與實施例二的過程3相同;4.與實施例二的過程4相同;
5.與實施例二的過程5相同;
6.與實施例二的過程6相同;
7. 在SiN鈍化層8上製作掩膜，使用電子束蒸發技術在源極與漏極之間的鈍化層上 澱積厚度為0.25|am/0.35|am/3.4nm的Ti/Ni/Au金屬組合，以製作源場板9及兩個浮空場 板10，該源場板的有效長度LO為1.5pm，兩個浮空場板的長度L1均為l)am，源場板與 第一浮空場板之間的距離Sl為l.lpm，源場板與第二浮空場板之間的距離S2為4.3pm。 澱積金屬採用的工藝條件為真空度小於1.8xl(^Pa，功率範圍為200 700W，蒸發速率 小於3A/s。將源場板9與源極4電氣連接。
8. 使用等離子體增強化學氣相澱積技術分別覆蓋源場板9和各浮空場板10，以及鈍 化層8上的其它區域，以製作厚度為4.2pm的SiN保護層11。澱積保護層採用的工藝條 件為氣體為NH3、 N2及SiH4，氣體流量分別為2.5sccm、 900sccm和200sccm，溫度、 RF功率和壓力分別為300°C、 25W和900mT。
實施例六製作襯底為矽，鈍化層為A1203，保護層為Si02，源場板和各浮空場板為Ti/Pt/Au 金屬組合的槽柵型源場板高電子遷移率器件，其過程是
1. 與實施例三的過程l相同；
2. 與實施例三的過程2相同；
3. 與實施例三的過程3相同；
4. 與實施例三的過程4相同；
5. 與實施例三的過程5相同；
6. 與實施例三的過程6相同；
7. 在Al203鈍化層8上製作掩膜，使用電子束蒸發技術在源極與漏極之間的鈍化層上 澱積厚度為0.5^m/0.8pm/6.7iam的Ti/Pt/Au金屬組合，以製作源場板9及三個浮空場板 10，該源場板的有效長度LO為7pm,三個浮空場板的長度Ll均為7pm，源場板與第一 個浮空場板之間的距離Sl為2.3Mm，源場板與第二個浮空場板之間的距離S2為14pm， 源場板與第三個浮空場板之間的距離S3為30pm。澱積金屬採用的工藝條件為真空度 小於1.8xlO-3Pa，功率範圍為200 畫W，蒸發速率小於3A/s。將源場板9與源極4電 氣連接。
8. 使用等離子體增強化學氣相澱積技術分別覆蓋源場板9和各浮空場板10，以及鈍 化層8上的其它區域，以製作厚度為8.2)nm的Si02保護層11。澱積保護層採用的工藝條 件為氣體為N20及SiH4，氣體流量分別為800sccm和150sccm，溫度、RF功率和壓力 分別為250。C、 25W和1000mT。
本發明的效果可通過圖4和圖5進一步說明。
圖4給出了採用Ala26Gaa74N/GaN異質結結構時，採用傳統源場板的高電子遷移率 器件與本發明採用兩個浮空場板的器件在Alo.26Gao.74N勢壘層中的電場仿真圖，由該圖可 以看出，採用傳統源場板的高電子遷移率器件在勢壘層中的電場曲線只形成了 2個近似 相等的電場峰值，其在勢壘層中的電場曲線所覆蓋的面積很小，而本發明器件在勢壘層 中的電場曲線形成了 4個近似相等的電場峰值，使得本發明器件在勢壘層中的電場曲線 所覆蓋的面積大大增加，由於在勢壘層中的電場曲線所覆蓋的面積近似等於器件的擊穿 電壓，說明本發明器件的擊穿電壓遠遠大於採用傳統源場板的高電子遷移率器件的擊穿
圖5給出了採用Ala26Ga.74N/GaN異質結結構時，採用傳統源場板的高電子遷移率器件與本發明採用兩個浮空場板的器件的擊穿仿真圖，由該圖可以看出，採用傳統源場 板的高電子遷移率器件的擊穿曲線中發生擊穿，即漏極電流迅速增加時的漏源電壓大約 在610V，而本發明器件的擊穿曲線中發生擊穿時的漏源電壓大約在1430V，證明本發明 器件的擊穿電壓遠遠大於採用傳統源場板的高電子遷移率器件的擊穿電壓，該圖5的結 論與圖4的結論相一致。
對於本領域的專業人員來說，在了解了本發明內容和原理後，能夠在不背離本發明 的原理和範圍的情況下，根據本發明的方法進行形式和細節上的各種修正和改變，但是 這些基於本發明的修正和改變仍在本發明的權利要求保護範圍之內。
權利要求
1. 一種槽柵型源場板高電子遷移率器件，包括襯底(1)、過渡層(2)、勢壘層(3)、源極(4)、漏極(5)、槽柵(7)、鈍化層(8)、源場板(9)和保護層(11)，該槽柵(7)位於勢壘層的凹槽(6)中，該源場板(9)與源極(4)電氣連接，其特徵在於，鈍化層(8)上澱積有n個浮空場板(10)，n≥1，這些浮空場板與源場板位於同一層面上。
2. 根據權利要求1所述的槽柵型源場板高電子遷移率器件，其特徵在於每個浮空場板 大小相同，相互獨立，且與源場板(9)的厚度相同。
3. 根據權利要求1或2所述的槽柵型源場板高電子遷移率器件，其特徵在於源場板與 其最鄰近的浮空場板之間的距離為0.07 2.3pm，相鄰兩浮空場板之間的間距按照浮空場 板排列自源場板到漏極方向的個數依次遞增。
4. 根據權利要求1或2所述的槽柵型源場板高電子遷移率器件，其特徵在於每個浮空 場板(IO)的厚度均為0.25~8pm，長度均為0.3~7pm，源場板(9)的有效長度為0.3~7pm。
5. 根據權利要求1所述的槽柵型源場板高電子遷移率器件，其特徵在於凹槽(6)的 深度D小於勢壘層的厚度，槽柵(7)與凹槽(6)兩端的間距分別為Rl與R2， Rl與 R2的長度相等且均為0~3|_mi。
6. —種製作槽柵型源場板高電子遷移率器件的方法，包括如下步驟步驟l，選擇藍寶石或碳化矽或矽或其它外延襯底材料作為襯底(1)，在襯底(1) 上外延III-V族化合物半導體材料的過渡層(2)作為器件的工作區；步驟2，在過渡層(2)上澱積III-V族^h合物半導體材料的勢壘層(3);步驟3，在勢壘層(3)上第一次製作掩膜，並在勢壘層(3)的兩端澱積金屬，再在 N2氣氛中進行快速熱退火，分別製作源極(4)和漏極(5);步驟4，在勢壘層(3)上第二次製作掩膜，並在源極(4)和漏極(5)之間的勢壘 層(3)刻蝕出凹槽(6);步驟5，在勢壘層(3)上第三次製作掩膜，並在凹槽(6)中澱積金屬，製作槽柵(7)， 該槽柵與凹槽(6)兩端的間距分別為R1與R2， Rl與R2的長度相等且均為0~3pm;步驟6，在源極、漏極和槽柵的外圍區域澱積鈍化層(8);步驟7，在鈍化層(8)上製作掩膜，利用該掩膜在源極與漏極之間的鈍化層上澱積 金屬，以製作厚度均為0.25~8^im的源場板(9)及n個浮空場板(10)，論l，並將源場 板(9)與源極(4)電氣連接；步驟8，澱積保護層(11)，即用絕緣介質材料分別覆蓋源場板(9)和各浮空場板 (10)，以及鈍化層(8)上的其它區域。.
7. 根據權利要求6所述的方法，其特徵在於在鈍化層(8)上製作掩膜，是按照源場 板(9)與其最鄰近的浮空場板之間的距離為0.07lam 2.3pm，且相鄰兩浮空場板之間的 間距按照浮空場板排列自源場板到漏極方向的個數依次遞增的位置關係設置。
8. 根據權利要求6所述的方法，其特徵在於在源極與漏極之間的鈍化層上澱積金屬制 作厚度均為0.25 8pm的源場板及各浮空場板，採用兩層或三層金屬層的組合，且下層金 屬厚度要小於上層金屬厚度。
9. 根據權利要求8所述的方法，其特徵在於三層金屬組合採用Ti/Mo/Au或Ti/Ni/Au 或Ti/Pt/Au，其厚度為0.01 0.5pm/0.04~0.8nm/0.2~6.7pm。
10. 根據權利要求8所述的方法，其特徵在於兩層金屬組合採用Ti/Au或Ni/Au或 Pt/Au，其厚度為0.03~0,6}im/0.22~7.4nm。
全文摘要
本發明公開了一種槽柵型源場板高電子遷移率器件及其製作方法，該器件自下而上包括襯底(1)、過渡層(2)、勢壘層(3)、源極(4)、漏極(5)、槽柵(7)、鈍化層(8)、源場板(9)和保護層(11)，該槽柵(7)位於勢壘層的凹槽(6)中，該源場板(9)與源極(4)電氣連接，其中，鈍化層(8)上澱積有n個浮空場板(10)，這些浮空場板與源場板位於同一層面上。每個浮空場板大小相同，相互獨立，相鄰兩浮空場板之間的間距按照浮空場板排列自源場板到漏極方向的個數依次遞增。n個浮空場板與源場板在鈍化層上一次工藝完成。本發明具有工藝簡單、輸出功率高和可靠性好的優點，可製作基於化合物半導體材料異質結的微波功率器件。
文檔編號H01L21/02GK101419982SQ20081023251
公開日2009年4月29日 申請日期2008年12月1日 優先權日2008年12月1日
發明者翠 楊, 維 毛, 過潤秋, 躍 郝 申請人:西安電子科技大學