具有嵌入的晶片驅動部的oled裝置的製作方法

2023-08-10 16:57:41

專利名稱：具有嵌入的晶片驅動部的oled裝置的製作方法
技術領域：
本發明涉及具有半導體驅動元件的電致發光顯示器。
背景技術：
按照最簡單的形式，有機電致發光(EL)裝置包括設置在作為用於空穴注入的陽極的第一電極與作為用於電子注入的陰極的第二電極之間的有機電致發光介質。有機電致發光介質支持空穴與電子的再結合，空穴與電子的再結合導致發光。這些裝置還被統稱為有機發光二極體或0LED。美國專利No. 4，356，4 中描述了基本的有機EL元件。為了構造用作諸如電視機、計算機監視器、蜂窩電話顯示器或數字相機顯示器的顯示器的像素化的OLED顯示裝置，單獨的有機EL元件可以設置為矩陣圖案中的像素。可以使這些像素全部發射相同的顏色，由此產生單色顯示，或者可以使它們產生多種顏色，諸如三像素紅、綠和藍(RGB)顯示器。還可以利用有源矩陣(AM)驅動電路來製造OLED顯示裝置，以生產高性能顯示器。美國專利No. 5，550，066中公開了這種AM OLED顯示裝置的示例。通常通過在基板上形成薄膜電晶體(TFT)並在TFT上形成有機電致發光介質來實現有源矩陣電路。這些TFT由諸如非晶矽或多晶矽的半導體的薄層(通常為100nm-400nm)組成。但是，這些薄膜半導體的特性通常不足以構造高質量的OLED顯示器。例如，非晶矽是不穩定的，因為非晶矽的閾值電壓(Vth)和載流子移動性隨著使用時期的延長而發生偏移。多晶矽通常由於結晶工藝而導致閾值電壓(Vth)和載流子移動性在整個基板上具有較大程度的可變性。由於OLED裝置通過電流注入進行操作，所以TFT中的可變性可導致OLED像素的亮度的可變性並使顯示器的視覺質量下降。已經提出諸如在各個像素中添加附加的TFT 電路的新的補償圖案，以補償TFT的可變性，但是這種補償增加了複雜性，這將對產量、成本或減小OLED的發光面積產生負面影響。此外，隨著薄膜電晶體製造工藝被應用於諸如用於大的平板電視應用的較大的基板，可變性和工藝成本增加。避免薄膜電晶體的這些問題的一種方法是在半導體基板中製造常規的電晶體並接著將這些電晶體轉移到顯示器基板上。Matsumura等在美國專利申請公開 NO. 2006/0055864A1中教導了一種顯示器的組裝方法，該方法使用在顯示器內附接的半導體集成電路(IC)來控制像素元件，其中IC中的嵌入的電晶體替代由現有技術的顯示器的TFT執行的正常功能。Matsumura教導應當例如通過拋光將半導體基板變薄為20微米至100微米之間的厚度。接著基板被切成包含集成電路的更小的片，下文稱為「小晶片 (chiplets) 」。Matsumura教導例如通過蝕刻、噴沙、雷射束加工或切片的切割半導體基板的方法。Matsumura還教導一種拾取(pick up)方法，其中使用具有與希望的間距相對應的真空孔的真空吸盤系統來選擇性地拾取這些小晶片。接著這些小晶片被轉移到顯示器基板， 在顯示器基板處它們被嵌套(nest)在厚的熱塑性樹脂中。但是，Matsumura所教導的工藝具有多個缺點。首先，半導體基板通常厚度為500 微米至700微米。難以按照該方式使基板變薄，並且晶體基板在低厚度時非常易碎並容易破裂。因此，小晶片很厚，根據Matsumura的教導為至少20微米。希望小晶片具有小於20微米的厚度，並且優選地小於10微米。還希望在小晶片中包括多個金屬布線層，因而小晶片的半導體部分的厚度必須比小晶片的總厚度薄得多。Matsumura的厚的小晶片導致整個基板的很多的(substantial)表面狀況(topography)，這使得金屬層在小晶片上的後續的沉積和構圖困難。例如，Matsumura描述凹狀變形作為一種不利的結果。更薄的小晶片將減少這些表面狀況問題並便於小晶片上的後續層的形成。Matsumura教導的工藝的另一缺點在於小晶片的表面面積必須足夠大，以利用真空孔夾具(fixture)進行拾取。結果，小晶片必須具有比真空孔的最小尺寸大的長度和寬度。希望小晶片的表面面積小，以實現高解析度顯示器，並使得可以在單個基板上生產很多小晶片，由此實現低的單位生產成本。還希望使小晶片的形狀在像素之間適配而不阻擋發光。因此，小晶片應該具有比其它尺寸(dimension)窄的長度或寬度，使得它可以放置在像素的行或列之間的間隔中。Kimura在美國專利No. 7，169，652中教導了轉移電晶體電路的工藝。在該工藝中， 薄膜電晶體被形成在剝離層上的「轉移初始基板」上並布線為電路。接著這些電路被翻轉並附接到顯示器基板。通過剝離層的光照射從轉移初始基板釋放這些電路。該結構可被稱為「墊向下(pad-down)」構造。因為Kimura的工藝要求電路在墊向下構造中翻轉，所以通過電路與基板之間的導電粘合層的「局部形成」來實現顯示器基板上形成的電路與布線之間的電連接。Kimura的工藝具有多個缺點，首先，由於必須在釋放層上形成半導體的薄膜層，所以難以實現高質量的半導體。希望使用高質量的晶體半導體(諸如晶體矽晶片)來實現最佳的電晶體性能。第二，該方法要求在形成導電粘合劑中的隔離珠方面的附加成本。第三， 難以通過對準導電粘合劑的小珠來實現高產量的良好質量的電連接。因此，希望避免對於經構圖的導電粘合劑的需要。

發明內容
本發明的目的是提供一種生產具有小晶片驅動元件的電致發光OLED顯示器的經改進的方法，其中小晶片在尺寸方面減小進而在成本方面減小。本發明的另一目的是減小具有小晶片驅動元件的顯示器的厚度。本發明的另一目的是提供超薄小晶片驅動元件，該超薄小晶片驅動元件利用薄膜金屬沉積工藝來與OLED像素元件互連。通過電致發光裝置來實現該目的，該電致發光裝置具有按照基板上布置的行和列來設置的多個電流驅動像素，使得當向像素提供電流時像素髮光，該電致發光裝置包括(a)各個像素，其具有第一電極和第二電極以及設置在第一電極與第二電極之間的電流響應電致發光介質；(b)至少一個小晶片，其具有小於20微米的厚度，並包括用於控制至少四個像素的操作的電晶體驅動電路，該小晶片安裝在基板上並具有多個連接墊(pad)；(c)平面化層，其被設置在所述小晶片的至少一部分上；(d)第一導電層，其被設置在所述平面化層上，並連接到所述小晶片的所述多個連接墊中的至少一個；以及(e)用於通過所述第一導電層和所述小晶片的所述多個連接墊中的至少一個來提供電信號以使得所述小晶片的所述電晶體驅動電路控制至所述四個像素的電流的裝置。


圖1是根據本發明的OLED顯示器的四個像素的布局圖；圖2A是在沒有濾色器的像素中沿圖1的裝置的線X-X』的截面圖；圖2B是在使用濾色器的像素中沿圖1的裝置的線U-U，的截面圖；圖3A是根據本發明的集成電路小晶片的電路示意圖；圖;3B是根據本發明的另選實施方式的集成電路小晶片的電路示意圖；圖4是示出形成具有小晶片驅動電路的OLED顯示器的工藝的框圖；圖5示出在拾取小晶片之前包含小晶片的晶片的布局圖；圖6A和圖6B分別是沿圖5的線Y-Y，和Ζ-Ζ，的截面圖；圖7是根據本發明的小晶片的詳細的截面圖；圖8是用於拾取和轉移小晶片的印模(stamp)的平面圖；圖9是在半導體基板上的小晶片上方的小晶片印模的平面圖；以及圖10示出靜電損害防止電路圖。由於諸如層厚度的一些裝置特徵尺寸經常在亞微米的範圍中，所以為了視覺化的方便，按比例而不是按照尺寸精度繪製這些圖。
具體實施例方式圖1示出根據本發明的OLED顯示裝置的四個像素O0a、20b、20c和20d)的組的布局圖。這四個像素中的每一個可以被設置為發出不同的顏色，諸如紅色、綠色、藍色和白色(RGBW)。圖1表示完整顯示器的一部分，其中完整顯示器由按照多個行和列設置的這些像素組的陣列構成。例如，現代電視機將被構造為具有1920行和1080列的這樣的像素組。小晶片120被設置為控制到像素20a、20b、20c和20d的電流。小晶片是單獨製造的集成電路，其被安裝並嵌入在顯示裝置中。與常規的微晶片(或晶片(chip))很類似，小晶片是由基板製成的，並包含集成的電晶體以及絕緣體層和導體層，在半導體製造設備(或製造(fab))中使用光刻(photolithographic)方法來沉積絕緣體層和導體層並接著對這些絕緣體層和導體層進行構圖。如將在下面更詳細地描述的，小晶片中的這些電晶體被設置在電晶體驅動電路中，以驅動到顯示器的像素的電流。小晶片小於傳統的微晶片並且不同於傳統的微晶片，不通過引線鍵合(wire bonding)或倒裝晶片安裝(flip-chip bonding)來進行到小晶片的電連接。相反，在將各個小晶片安裝到顯示器基板上後，繼續進行導電層和絕緣體層的沉積和光刻構圖。因此，例如通過使用尺寸為2微米至15微米的通孔(via)，可以使這些連接較小。隨著小晶片和到小晶片的連接小得足以設置在一個或更多個像素的區域內，根據顯示器尺寸和解析度，該一個或更多個像素的區域在尺寸方面範圍從大約50微米到500微米。下面將描述與小晶片及其製造和安裝工藝相關的其它細節。各個像素設置有下電極，諸如像素20a中的下電極161a。像素20a的發射區域由在下電極上形成的絕緣體中的開口 163a限定。該裝置包括第一導電層中形成的多個導電元件，這些導電元件被設置為便於對小晶片的電晶體驅動電路提供電信號，以使得該小晶片能夠控制到像素的電流。小晶片120通過導體133a控制到像素20a的電流。例如，導體 133a通過通孔143a連接到小晶片120，並還通過通孔153a連接到下電極161a。該裝置還包括一系列信號線(包括電力線、數據線和選擇線)，該一系列信號線形成在第一導電層中並將電信號從顯示器的邊緣傳送到小晶片。電力線是提供電流源以操作有機電致發光元件的信號線。數據線是發送亮度信息以調節各個像素的亮度的信號線。選擇線是選擇性地確定顯示器的哪些行將要從數據線接收亮度信息的線。同樣，選擇線和數據線按照正交方式安排路線(routing)。通過電力線131將電力提供給小晶片120。提供兩個通孔以在電力線和小晶片120 之間進行連接。數據線135按照列方向設置，其用於將包含亮度信息的數據信號發送到像素20a和像素20b的小晶片120。類似地，數據線136按照列方向設置，其用於將包含亮度信息的數據信號發送到像素20b和像素20d的小晶片120。在下面更詳細地討論的另選實施方式中，數據線135和136以及電力線131可以僅通過各條線的單個通孔連接到小晶片 120。選擇線段137a按照行方向設置，其用於向像素20a和像素20b的小晶片120發送行選擇信號。行選擇信號用於指示特定行的像素並且與用於提供亮度信息的數據信號同步。 因而，行選擇信號和數據信號按照正交方向提供。小晶片120通過集成電路上的內部貫通 (pass-thru)連接將行選擇信號從選擇線段137a發送到選擇線段137b。選擇線段137b接著將行選擇信號發送到同一行中設置的後續的小晶片。類似地，選擇線段138a按照行方向設置，其用於將行選擇信號發送到像素20c和像素20d的小晶片120。小晶片120通過集成電路上的另一內部貫通連接將行選擇信號從選擇線段138a發送到選擇線段138b。選擇線段137a和137b —起用於形成單個不連續的選擇線。選擇線段之間的連接通過小晶片中的貫通連接來提供。儘管僅示出兩個線段，但選擇線可以包含一系列的許多這種段。選擇線段138a和138b類似地一起用於形成單個不連續的選擇線。在本發明的優選實施方式中， 所有的選擇線段和數據線由單個金屬層形成。隨後通過經由小晶片上的貫通連接對行選擇信號或數據信號或者這二者安排路線來實現整個正交陣列的連通(communication)。圖2A示出沿線X-X』的圖1的OLED顯示裝置的截面圖，其中像素20a是白色像素， 因而不需要濾色器。可以看出，在顯示器基板100上構造該裝置。在顯示器基板100上設置粘合層111。針對粘合層111的一種優選材料是通過旋塗至大約0. 5微米到10微米的厚度所形成的苯並環丁烯(BCB)。小晶片120被設置在粘合層111中。該小晶片具有優選地小於20微米並且更優選地小於10微米的厚度(H)。設置平面化層112，以減少小晶片120 周圍的表面狀況，並便於後續導電層的連續形成。平面化層112優選地以大於小晶片120 的厚度(H)的厚度形成。平面化層112的有用材料是通過旋塗形成的苯並環丁烯(BCB)。 特別有利的是針對粘合層111和平面化層112使用相同的材料，以減小可在這兩個層的界面處造成光反射的折射率的差別。因此，通過使用相同的材料，粘合層111與平面化層112 的折射率是相同的。通孔143a在平面化層112和小晶片120上的可選的絕緣體子層121 中開口，以提供到連接墊353a的通路。該通孔的形成可以利用光刻技術進行，並在針對平面化層112使用感光(Photoimagble)BCB化合物時變得便利。小晶片120安裝在基板100 上，使得諸如連接墊353a的連接墊面朝上。該結構可以稱為「墊向上(pad-up)」構造。具體地說，小晶片中的電晶體電路(未示出)被布置在連接墊與基板100之間。該結構的有利之處在於其提供了到針對後續布線層的連接墊的方便的通路。在平面化層112上形成導體層(或布線層)。接著使用常規的光刻技術將該導體層構圖為選擇線、數據線和電力線，以及小晶片與陽極之間的連接(例如，導體133a)。接著可以經由諸如通孔143a的通孔來方便地進行導體層與小晶片120之間的電連接。這實現了高質量、可靠的電連接。由於到像素的電流由布線層提供，所以優選的是，該布線層被構造為具有低電阻。在這方面，針對該布線層優選的材料包括被形成為大約200nm至500nm的厚度的鋁或鋁合金。在該布線層上形成絕緣體層113。諸如通孔153a的通孔提供從上方到該布線層的連接。下電極161a被設置在絕緣體層113上。在該底部發射極結構中，使下電極161a至少部分地透明。有用的材料包括透明導電氧化物，諸如銦錫氧化物(ITO)或摻雜鋁的氧化鋅(AZO)等。還可以使用諸如小於25nm的鋁、銀等的薄金屬。在下電極161a的邊緣上形成絕緣體層114。該絕緣體層114例如可以由經光構圖的聚合物構成，並用於防止下電極161a的邊緣處的高電場。美國專利No. 6，246, 179中描述了針對該目的的類似的絕緣體層。開口 163a設置在該絕緣體層中，以提供對下電極161a的接觸。在下電極161a上形成有機電致發光介質165。存在本領域公知的許多不同的有機電致發光介質結構，這些有機電致發光介質結構可以由本領域技術人員成功地應用於本發明。儘管有機電致發光介質165被示為單個層，但是它優選地包括多個子層，諸如空穴傳輸子層和電子傳輸子層。有機電致發光介質165可以包括另外的子層，諸如空穴注入子層、電子注入子層或專門的光發射子層。針對有機電致發光介質165，優選地使用在由所有不同顏色的像素使用的所有各種波長上發光的公共寬帶(或白色)光源，以避免對發光單元之間的有機電致發光介質進行構圖的需要。通過將濾色元件與發光元件對準來實現彩色像素。例如美國專利No. 6，696，177中描述了發射寬帶或白色光的有機EL介質層的一些示例。但是，在各個像素具有針對各個像素單獨構圖的一個或更多個有機電致發光介質子層時，也可以使本發明有效。有機EL介質由多個子層構成，諸如空穴注入子層、設置在空穴注入子層上的空穴傳輸子層、設置在空穴傳輸子層上的光發射子層、以及設置在光發射子層上的電子傳輸子層。具有更少或更多子層的有機電致發光介質165的另選結構也可以用於成功地實踐本發明。在有機電致發光介質165上形成上電極169。儘管被示為單個層，但是上電極169 還可以包括多個子層。多種上電極結構在本領域是公知的，並可由本領域技術人員應用於本發明。上電極169的一種結構包括厚度大約為0. 5nm並與有機電致發光介質165接觸以便於電子注入的鋰或氟化鋰的子層，隨後是厚度大約為IOOnm至400nm的鋁的子層。還可以包括其它特徵，諸如在製造OLED裝置的技術中通常使用的防潮封裝(未示出)或乾燥劑 (未示出)。下電極161a與上電極169之間通過有機電致發光介質165的電流導致光發射 50。圖2B示出沿線U-U，的圖1的OLED顯示裝置的截面圖，其中像素20b具有濾色器。 濾色器190a被設置在光發射區域下面，並可以在如圖所示的粘合層111之前沉積。在另選的實施方式中，濾色器可以被設置在粘合層的頂部。針對RGBW型顯示器，白色像素可以被構造為沒有濾色器。濾色器可以通過諸如旋塗的方法來形成，並且其厚度大約為1微米至3 微米。優選的是，濾色器可以設置在平面化層112的下面，使得平面化層用於使濾色器和小晶片120這兩者平面化。優選的是，在安裝小晶片之前形成濾色器。由於小晶片相對較厚， 所以它們的存在可以影響濾色器的適當的旋塗，因此通過在形成濾色器後壓印小晶片來提高裝置的性能和產量。此外，在設置小晶片之前可以檢查濾色器工藝並丟棄有缺陷的裝置， 以降低浪費小晶片的機會，由此降低總的生產成本。
圖3A示出根據本發明的設置在各個小晶片上的集成電路300的示意圖。集成電路 300被設置為驅動四個獨立的OLED像素元件。集成電路300包括四個選擇電晶體(320a、 320b、320c和320d)、四個存儲電容器(330a、330b、330c和330d)和四個驅動電晶體(340a、 340b、340c和340d)。也可以使用具有更多或更少的組件的其它電路來成功地實踐本發明。 這些組件連接到按照兩行設置的多個連接墊，這些連接墊包括設置在第一行中的連接墊 !351a、351b、;353a、;353b、354a、;35^i 和 356a 以及設置在第二行中的連接墊!352a、;352b、353c、 353d,354b,355b和:356b。連接墊!353a、353b、;353c和:353d被設置為用於連接到各個像素的有機發光二極體元件的下電極(陽極)。這些連接墊分別電連接到驅動電晶體340a、340b、 340c和340d。連接墊356a和356b被設置為用於連接到外部電源線，連接墊356a和356b 通過貫通連接316電連接，並且電連接到全部的驅動電晶體340a、340b、340c和340d。連接墊351a和351b被設置為用於連接到第一外部選擇線，連接墊351a和351b通過貫通連接 311a電連接，並且電連接到選擇電晶體320a和320b的柵極。連接墊35 和352b被設置為用於連接到第二外部選擇線，連接墊35 和352b通過貫通連接311b電連接，並且電連接到選擇電晶體320c和320d的柵極。連接墊35 和354b被設置為用於連接到第一外部數據線，連接墊35 和354b通過貫通連接31 電連接，並且電連接到選擇電晶體320a和 320c。連接墊35 和35 被設置為用於連接到第一外部數據線，連接墊35 和35 通過貫通連接314b電連接，並且電連接到選擇電晶體320b和320d。為了外部選擇線對顯示器的像素的行進行尋址以及外部數據線對顯示器的列進行尋址，這些線必須按照正交模式設置。希望這些外部線由單個金屬層形成以避免附加的製造步驟。這通過經由小晶片上的貫通連接對數據信號或者選擇信號進行路由來實現。 在所示的情況中，選擇信號、數據信號和電力信號全部設置有貫通連接。外部選擇線是不連續的，並需要貫通連接來完成連接。但是外部數據線和電力線是連續的。在這種情況下，針對兩個數據信號和電力信號中的每一個提供具有貫通連接的兩個連接墊具有備份 (redundancy)的優點。也就是說，如果連接墊與外部數據線或外部電力線之間的多個連接中的一個未完全形成或者不完整，則該裝置將繼續起作用。在本發明的另選實施方式中，可以僅針對選擇信號而不針對數據信號來設置貫通連接，或者可以僅針對數據信號而不針對選擇信號來設置貫通連接。還可以可選地去除針對電力信號的貫通連接。除了去除貫通連接以外，還可以去除與各個被去除的貫通連接相關聯的兩個連接墊中的一個。圖3B中示出一個這種另選的實施方式。該另選實施方式具有減小了電路和連接墊所需要的小晶片的表面面積的優點。但是，該另選實施方式失去了針對數據信號和電力信號的備份連接的優點。圖1至圖:3B示出小晶片驅動四個像素的優選實施方式，其中該四個像素包括發出紅色、綠色、藍色和白色光的像素。在另選的實施方式中，小晶片可以驅動不同數量的像素， 例如8個、12個或16個。例如，可以構造控制16個像素的小晶片，這16個像素包括4個紅色、4個綠色、4個藍色和4個白色子像素。優選的是，小晶片驅動相等數量的各種不同顏色的子像素，諸如N個紅色子像素、M個綠色子像素、P個藍色子像素和Q個白色子像素，其中 N = M = P = Q，使得N為等於或大於2的整數。該結構提供了優點，因為各種不同顏色的像素由於不同的顏色效率會需要不同的驅動電流，所以可以針對各種不同的顏色來單獨對電晶體設計(諸如溝道寬度與溝道長度的溝道比)進行優化。因而在各個小晶片驅動相等數量的各種顏色的像素的顯示器設計中存在可以相同地製造所有小晶片的優點。這種結構還便於在顯示區域內對稱地設置小晶片。 圖4是描述根據本發明的用於製造OLED顯示器的工藝步驟的框圖。通過形成集成電路，工藝500開始於步驟510。這些集成電路被設置為用於驅動OLED顯示器的一個或更多個像素的結構。集成電路優選利用常規的公知的集成電路製造技術由絕緣體上矽型(SOI) 基板形成。優選的是，SOI基板包括在絕緣體層上形成的晶體矽層(例如，二氧化矽)，絕緣體層形成在大塊晶體矽晶片上。二氧化矽層通常被稱為「掩埋氧化物」或「BOx」。本領域中存在生產SOI晶片的各種公知的方法。這些方法中的一些包括將具有二氧化矽層的第一矽晶片結合到第二矽晶片，隨後分離(cleave)第二矽晶片或使第二矽晶片變薄，使得晶體矽薄膜保留在二氧化矽層上。這些SOI晶片可通過商業手段從各個供應商獲得。並且，用於實踐本發明的在SOI基板上形成的集成電路還可以從被稱為晶片製造廠(foundry)的各個商業供應商處購買。出於本發明的目的，下文將用於形成針對小晶片的集成電路的該基板稱為「集成電路基板」。在步驟520中，形成釋放蝕刻(release etch)以部分地將小晶片與集成電路基板分離。該步驟還被示出在部分地附接至圖5所示的集成電路基板的小晶片的布局圖中以及圖6A和圖6B的截面圖中。圖6A是沿線Y-Y，的根據圖5的截面圖，並且圖6B是沿線Z-Z， 的根據圖5的截面圖。小晶片120由絕緣體上矽型的集成電路基板形成。絕緣體上矽基板由半導體層605組成，半導體層605優選地厚度小於10微米並且更優選地厚度在0. 05微米至5微米之間，半導體層605通過厚度在0. 1微米至3. 0微米之間的掩埋氧化物與大塊集成電路基板601分離。在小晶片的區域中，該半導體層包含半導體部分，該半導體部分包括用於形成電晶體的源區和漏區的摻雜區域和阱。在該半導體層上形成電路層670，該電路層670包含小晶片導體子層，諸如用於形成柵極的小晶片導體子層和用於形成電晶體之間的電連接的一個或更多個小晶片導體子層。電路層670包括連接墊，諸如在多個小晶片導體子層中的一個中形成的連接墊35北、353(1、35如和354b。電路層670和半導體層605還被示出在圖7所示的小晶片120的截面圖中。電路層670還包括多個絕緣體子層(例如，柵絕緣體子層IM和層間絕緣體子層123、122和 121)。這些絕緣體子層可由諸如二氧化矽或其它公知的絕緣體材料的材料構成。該小晶片還包括多個小晶片導體層。第一小晶片導體層被設置為形成柵極(例如，柵極127)。半導體層中605中的摻雜區域(例如，摻雜區域606d)形成電晶體的與柵極相對應的源和漏。設置第二小晶片導體層用於形成電晶體之間的連接(例如，貫通連接31 )。連接墊(例如， 連接墊351a和352a)優選地形成在第三小晶片導體層中。該優選的結構允許第二小晶片導體層中的高效的布線布局，同時允許第三小晶片導體層中連接墊的密集封裝。但是，在另選的實施方式中，也可以採用更少或更多的小晶片導體層。電路層670的厚度取決於小晶片導體子層的數量，並且優選地在1微米至15微米之間。小晶片的總厚度(H)則是半導體層605與電路層670的厚度的組合，並且優選地小於20微米。返回到圖6A和圖6B，溝槽(例如，溝槽640)形成在各個小晶片(例如，小晶片 120)的周圍。這些溝槽被蝕刻為穿過半導體層605，露出掩埋氧化物層。錨定區域(例如， 錨定區域620)設置在小晶片之間。如美國專利申請序號No. 11/421,6 所述，小晶片通過小的微橋(例如，微橋610)附接到錨定區域。如美國專利申請公開No. 2008/0108171所述，在形成溝槽前，諸如光致抗蝕劑的材料的保護層(未示出)或氮化矽層形成在集成電路上。接著使用諸如氫氟酸(HF)的蝕刻劑來執行釋放蝕刻，以去除掩埋氧化物層的設置在小晶片和微橋下面的部分，留下錨定區域下的掩埋氧化物部分630。接著可以去除保護層，露出小晶片連接墊。小晶片120具有寬度(W)和長度(L)。錨定區域620具有優選地大於W 的寬度(I)，以使得能夠從小晶片下面完全去除掩埋氧化物，同時不完全蝕刻錨定區域下面的掩埋氧化物，留下掩埋氧化物部分630。返回到圖4，在步驟530中，將粘合層111施加於顯示器基板100。該粘合劑可以是BCB或如上所述的其它通常的光致抗蝕劑。如美國專利申請序號No. 11/145，574所述，在步驟540中利用印模來拾取小晶片。 該印模優選地由諸如聚二甲基矽氧烷(PDMS)的適合材料構成，並具有形成為柱的下表面。 圖8中示出示例印模800。印模800包含各種凸起的柱(例如，柱810)。柱的間隔預定為集成電路基板上的小晶片的間隔以及顯示器基板上的像素間隔的幾何倍數(整數或整數比)。例如，圖9中示出使印模與集成電路基板的小晶片對齊，其中柱在χ方向上對應於每隔1個小晶片(例如，小晶片120)並在y方向上對應於每隔3個小晶片。在一次壓印操作中，印模墊上的柱可以拾取多個小晶片中的一部分。接著可以使用多次壓印操作來利用小晶片組裝(populate)整個顯示器。這樣具有以下優點由於集成電路基板區域的高利用效率的區域，集成電路基板區域可以比顯示器的區域小得多。在拾取操作中，對準印模，使得柱810位於小晶片120上方。接著小晶片快速與絕緣體上矽基板分離。如美國專利申請序號No. 11/423，192所述，印模與小晶片之間的粘合力的動力控制實現支撐微橋610的受控的破裂。印模與小晶片之間的範德華力(van de Waals force)使小晶片在微橋斷裂後保持與印模的接觸。該拾取小晶片的方法使得小晶片的面積能夠很小。例如，可以利用該方法方便地拾取長度或寬度尺寸為50微米或更小的小晶片。難以利用真空吸取裝置來實現這些尺寸，因為真空吸取開口必須比小晶片尺寸小。該技術還允許這種小晶片的大型陣列的同時轉移，同時保持小晶片之間的良好尺寸間隔和對齊。在步驟550中，具有小晶片的印模與顯示器基板100上的目標位置對齊並下降，使得小晶片120與粘合層111接觸。與粘合劑的結合比範德華力強，因而小晶片保持在顯示器基板上。接著收回印模，留下小晶片粘合到顯示器基板。接著可以使粘合劑固化。可選地，還可以從不在小晶片下面的區域中去除粘合劑。在該階段，小晶片被有效地安裝到顯示
器基板。在步驟560中，將平面化層112施加於基板，覆蓋小晶片。BCB層優選地厚度大於小晶片，這有利於減少顯示器基板上的整體表面狀況(表面高度的變化)。平面化層被構圖以開口出通孔(例如，如上所述，小晶片上方的通孔143a)。在優選的實施方式中，平面化材料本身是光致抗蝕劑材料(例如，感光BCB)，該平面化材料還可以用作使得能夠蝕刻小晶片120上的絕緣子層121以露出金屬連接墊(例如，小晶片中的連接墊353)的掩模。在此階段，小晶片被有效地嵌入在顯示裝置中。在步驟570中，導體層被沉積在平面化層的頂部上，並且隨後金屬層被構圖以形成布線。可以使用標準的光刻方法和蝕刻來對布線進行構圖。另選地，可以利用諸如銀納米顆粒的噴墨沉積的方法來按照根據圖案的方式沉積金屬層。在底部發射OLED顯示器的情況下，需要透明的下電極161a。形成這種經構圖的電極的一種方法是沉積光致抗蝕劑的另一絕緣體層113並開口出針對到基礎金屬層的連接而暴露的通孔(例如，153a)。例如通過利用通常的透明導電氧化物(例如，ITO或ΙΖ0) 進行濺射來沉積透明的下電極161a。使用標準的蝕刻方法來對透明的下電極161a進行構圖。存在另選的透明電極材料，包括諸如PD0T/PSS共聚物的導電聚合物材料。在頂部發射顯示器的另選的實施方式中，經構圖的導體層可以用於形成反射下電極，消除了對獨立的導體層與層間絕緣體層113的需要。各個像素的發射區域由絕緣體層114中的開口 163a限定，該絕緣體層114可以由感光材料形成。在步驟580中，形成材料的電致發光介質層165。在優選的實施方式中，這些是小分子材料並且通常的疊層包含用於空穴注入、空穴傳輸、再結合與光發射、電子傳輸以及電子注入的多個層。還可以與連接層一起使用多個疊層。形成有機電致發光介質層的優選方法是從坩堝或線蒸發源(linear evaporation source)蒸發。另選地，這些材料可以是聚合物並通過本領域公知的方法(例如，旋塗或噴墨塗敷)來沉積。在步驟590中，形成上電極169。在優選的實施方式中，該電極不在像素區域中被構圖，但是為連續的，並且電氣上對於全部像素是公共的。可以通過蒸發或濺射來沉積上電極。針對底部發射結構，優選的材料包括鋁、在鋰或氟化鋰上的鋁的疊層或者鎂銀合金。在另選的頂部發射實施方式中，可以使用諸如類似ITO的透明導電氧化物的材料或諸如小於 25nm的鋁或銀的薄金屬來將上電極製造為透明的。小晶片中的電路用於調節經由下電極 161a與上電極169之間的OLED疊層垂直流動的電流，按照希望的強度產生光發射50。圖5示出母晶片上的小晶片120在步驟MO中的拾取之前的平面圖。在步驟520 中進行蝕刻以釋放小晶片以後，小晶片通過微橋610保持附接。多行小晶片由錨定區域620 分離，錨定區域620保持附接到蝕刻層下面的基板。小晶片的通過圖5中的Y-Y』的截面圖示出在圖6A中，並且小晶片的通過Z-Z』的截面圖示出在圖6B中。掩埋氧化物部分630從小晶片120下面完全被去除，但部分地保留在錨定區域下面。在完成蝕刻後，微橋620機械地支撐小晶片。如前面所述並在圖5中進一步示出的，各個小晶片具有按照兩行設置的連接墊， 包括設置在第一行中的連接墊:351a、351b、;353a、353b、;35^、35^i和:356a以及設置在第二行中的連接墊35^i、352b、353c、353d、354b、355b和356b。這些行與長度(L)方向平行地設置。希望使寬度(W)小，以便於釋放蝕刻。因此優選的是，小晶片被構造為具有一行或兩行通孔。可以利用當前可用的半導體構圖技術來製造小晶片內的電晶體和布線電路。例如， 半導體製造設備可以處理0. 5微米、0. 35微米、0. 1微米、0. 09微米、0. 065微米或更小的特徵尺寸。但是墊的尺寸由顯示器基板上形成的金屬化層的對齊和特徵尺寸來確定並且相對較大。例如，對齊精度為+/-5微米、尺寸為5微米的線、間隔和通孔將與一邊(S)為15微米並且間距(Pitch)(P)間隔為20微米的小晶片連接墊兼容。因此，在本發明的本實施方式中，小晶片的總體尺寸由連接墊的尺寸和布置來決定。希望使小晶片的尺寸小，以使得可以同時在同一集成電路基板上製造許多小晶片。圖1中示出在顯示器基板上製造的到小晶片的連接。希望使由小晶片和布線覆蓋的顯示器基板的表面區域小，以使得像素的發射可用的表面區域大。為了便於到小晶片的連接同時將布線的表面區域保持為較小，小晶片上的連接墊的布置是特別選擇的。例如，與選擇線段(137a、137b、138a和138b)關聯的連接墊被設置在連接墊的各行的端部(頭部和尾部)。這避免了使選擇線段彎曲的需要，從而選擇線段可以製造得較小。在與選擇線段的方向垂直的方向上對數據線135和136進行線路安排。在圖1所示的優選布置中，數據線按照連續的方式越過小晶片120。同樣，希望設置小晶片120，使得較短的寬度(W)尺寸與數據線的方向平行地對齊。因此，較長的長度(L)方向優選地與選擇線平行地對齊。還優選地在與選擇線段的方向垂直並與小晶片120的較短的寬度(W)尺寸平行的方向上按照連續方式對電力線131進行線路安排。這些布局布置導致信號線下面的小晶片的較大部分的區域成為連接墊的區域，並減少了由信號線覆蓋的被浪費的非連接墊區域，使得小晶片可以製造得較小，並且由小晶片覆蓋的顯示器基板的表面區域也可以製造得較小。還優選的是，電力線被設置為如圖所示地在小晶片上居中，以簡化在電力線的各側上的到像素的布線。圖10中示出用於防止靜電損害的另選的實施方式的像素驅動電路。多個像素驅動電路可以被包含在小晶片上，以驅動多個像素。像素驅動電路包括驅動電晶體340a、選擇電晶體320a、存儲電容器330a和用於靜電放電(ESD)保護的二極體321。在所示的結構中，所有電晶體都是p-mos，並且僅需要單個電力連接墊356a。如果使用CMOS電晶體，則需要另一電力連接，這將在面板中增加額外的布線。電力連接墊356a連接到與電晶體320a 和330a對應的半導體塊的摻雜阱區，並且還通過連接322連接到小晶片的半導體塊。ESD 二極體321連接到連接墊351a和電力連接墊356a。在小晶片的印刷期間、在顯示器的製造期間以及在操作期間，ESD 二極體321針對製造小晶片時的瞬時電壓為選擇電晶體320a的柵極提供保護。部件列表
20a白色像素
20b具有濾色器的像素
20c像素
20d像素
50光發射
100顯示器基板
111粘合層
112平面化層
113絕緣體層
114絕緣體層
120小晶片
121絕緣體子層
122絕緣體子層
123絕緣體子層
124絕緣體子層
127柵極
131電力線
133a導體
135數據線136數據線137a選擇線段137b選擇線段138a選擇線段138b選擇線段143a 通孔153a 連接墊161a 下電極163a 開口165有機電致發光介質169上電極190a 濾色器300集成電路311a貫通連接311b貫通連接314a貫通連接314b貫通連接316貫通連接部320a選擇電晶體320b選擇電晶體320c選擇電晶體320d選擇電晶體32IESD 保護二極體322到阱和小晶片基板的連接330a存儲電容器330b存儲電容器330c存儲電容器330d存儲電容器:340a驅動電晶體!MOb驅動電晶體:340c驅動電晶體!MOd驅動電晶體351a 連接墊:351b 連接墊352a 連接墊352b 連接墊353a 連接墊353b 連接墊
353c連接墊
353d連接墊
354a連接墊
354b連接墊
355a連接墊
355b連接墊
356a連接墊
356b連接墊
500工藝
510步驟
520步驟
530步驟
540步驟
550步驟
560步驟
570步驟
580步驟
590步驟
601集成電路基板塊
605半導體層
606d摻雜區
610微橋
620錨定區域
630掩埋氧化物部分
640溝槽
670電路層
800印模
810柱
權利要求
1.一種電致發光裝置，該電致發光裝置具有按照基板上設置的行和列來布置的多個電流驅動像素，使得當向像素提供電流時該像素髮光，所述電致發光裝置包括(a)各個像素，其具有第一電極和第二電極以及設置在該第一電極與第二電極之間的電流響應電致發光介質；(b)至少一個小晶片，其具有小於20微米的厚度，並包括用於控制至少四個像素的操作的電晶體驅動電路，該小晶片安裝在所述基板上並具有多個連接墊；(c)平面化層，其被設置在所述小晶片的至少一部分上；(d)第一導電層，其被設置在所述平面化層上，並連接到所述小晶片的所述多個連接墊中的至少一個；以及(e)用於通過所述第一導電層和所述小晶片的所述多個連接墊中的至少一個來提供電信號以使得所述小晶片的所述電晶體驅動電路控制至所述四個像素的電流的裝置。
2.根據權利要求1所述的電致發光裝置，其中，所述第一電極形成在與所述第一導電層不同的第二導電層中。
3.根據權利要求2所述的電致發光裝置，該電致發光裝置還包括絕緣體層，該絕緣體層被設置在所述第一電極的至少一部分與所述第一導電層之間。
4.根據權利要求2所述的電致發光裝置，其中，所述第一電極通過所述第一導電層連接到所述小晶片。
5.根據權利要求1所述的電致發光裝置，其中，所述第一電極形成在所述第一導電層中。
6.根據權利要求1所述的電致發光裝置，其中，所述小晶片通過粘合層附接到所述基板，並且所述粘合層與所述平面化層具有相同的折射率。
7.根據權利要求1所述的電致發光裝置，該電致發光裝置還包括電源線、一個或更多個數據信號線以及一個或更多個選擇線，這些線形成在所述第一導電層中，並連接到所述小晶片上的對應的連接墊。
8.根據權利要求7所述的電致發光裝置，其中，所述小晶片還包括電貫通連接，並且其中，所述選擇線或數據信號線是不連續的，並連接到所述小晶片中的所述電貫通連接。
9.根據權利要求1所述的電致發光裝置，其中，所述小晶片具有寬度和比所述寬度大的長度，並且所述小晶片的所述多個連接墊沿所述長度的方向被布置在第一行和第二行中。
10.根據權利要求9所述的電致發光裝置，該電致發光裝置還包括信號線，該信號線是不連續的，並連接到所述小晶片的各行連接墊中的第一連接墊和最後連接墊。
11.根據權利要求1所述的電致發光裝置，其中，由所述小晶片控制的所述至少四個像素各自具有不同的顏色。
12.根據權利要求11所述的電致發光裝置，其中，由所述小晶片控制的所述至少四個像素是紅色、綠色、藍色和白色的。
13.根據權利要求1所述的電致發光裝置，其中，各個小晶片的所述電晶體驅動電路包括第一驅動電晶體，其具有用於控制第一像素的第一溝道比；以及第二驅動電晶體，其具有用於控制第二像素的第二溝道比，其中所述第一像素具有與所述第二像素不同的顏色， 並且所述第一溝道比與所述第二溝道比不同。
14.根據權利要求1所述的電致發光裝置，其中，所述小晶片控制第一顏色的多個像素 N和與所述第一顏色不同的第二顏色的多個像素M，其中N與M相同並且為等於或大於2的整數。
15.根據權利要求1所述的電致發光裝置，其中，所述小晶片具有寬度和比所述寬度大的長度，並包括與所述小晶片的所述寬度平行布置的電力線。
16.根據權利要求15所述的電致發光裝置，其中，所述電力線被設置在所述小晶片的中心。
17.—種電致發光裝置，該電致發光裝置具有設置在基板上的多個電流驅動像素，使得當向像素提供電流時該像素髮光，所述電致發光裝置包括(a)各個像素，其具有第一電極和第二電極以及設置在所述第一電極與所述第二電極之間的電流響應電致發光介質；(b)多個小晶片，各個小晶片具有小於20微米的厚度，並且各個小晶片被安裝在所述基板上，用於控制至少四個像素的操作，其中，各個小晶片包括(i)半導體層，其具有形成源區和漏區的摻雜區，並具有小於10微米的厚度；( )至少一個絕緣體層，其在所述半導體層上；(iii)第一小晶片導體層，其被設置為形成與所述半導體層中的所述源區和漏區相對應的柵極，由此形成多個電晶體；(iv)第二小晶片導體層，其用於提供所述多個電晶體之間的電連接，以形成驅動電路；以及(ν)多個連接墊，其電連接到所述驅動電路，用於從所述驅動電路向所述電致發光顯示器中的對應的像素傳送電流，其中，安裝所述小晶片，使得所述多個連接墊在所述半導體層上並在所述基板上。
18.根據權利要求17所述的小晶片，該小晶片包括(i)半導體層，其具有形成源區和漏區的摻雜區，並具有小於10微米的厚度；( )至少一個絕緣體層，其在所述半導體層上；(iii)第一小晶片導體層，其被設置為形成與所述半導體層中的所述源區和漏區相對應的柵極，由此形成多個電晶體；以及(iv)第二小晶片導體層，其用於提供所述多個電晶體之間的電連接，以形成驅動電路。
19.根據權利要求18所述的小晶片，其中，所述多個連接墊包括第一連接墊，用於連接到所述電源線；以及第二連接墊，用於連接到所述選擇線，並且，所述電晶體包括形成在摻雜阱中的P溝道驅動電晶體，其中所述P溝道驅動電晶體的源區電連接到所述摻雜阱和所述第一連接墊。
20.根據權利要求19所述的小晶片，該小晶片還包括一個或更多個二極體，所述一個或更多個二極體連接在所述第二連接墊與所述第一連接墊之間。
21.一種用於操作電致發光元件的小晶片，該小晶片包括(a)半導體層，其具有摻雜阱；(b)第一驅動電晶體，其具有在所述半導體層的所述摻雜阱區中形成的摻雜源區和摻雜漏區；(c)第一連接墊，其用於連接到所述電致發光元件，並且該第一連接墊電連接到所述第一驅動電晶體的所述摻雜源區或所述摻雜漏區中的一個；(d)連接墊，其用於接收電力，並且該連接墊電連接到摻雜阱區以及所述第一驅動電晶體的所述摻雜源區或所述摻雜漏區中的另一個。
22.根據權利要求1所述的電致發光裝置，該電致發光裝置還包括設置在所述平面化層下面的濾色器。
23.一種製造彩色有機電致發光裝置的方法，該方法包括(a)在基板上形成濾色器；(b)在所述基板上安裝小晶片，所述小晶片包括用於控制多個像素的操作的電晶體驅動電路；(c)在所述小晶片和所述濾色器上形成平面化層；(d)在所述平面化層和所述濾色器上形成電致發光介質；以及(e)將所述小晶片電連接到所述電致發光介質。
24.根據權利要求23所述的方法，其中，所述小晶片具有20微米或更小的厚度。
25.根據權利要求23所述的方法，其中，在安裝所述小晶片之前，形成所述濾色器。
全文摘要
一種電致發光裝置，該電致發光裝置具有按照行和列布置的多個電流驅動像素，使得當向像素提供電流時該像素髮光，所述電致發光裝置包括各個像素，其具有第一電極和第二電極以及設置在所述第一電極與所述第二電極之間的電流響應電致發光介質；至少一個小晶片，其具有小於20微米的厚度，並包括用於控制至少四個像素的操作的電晶體驅動電路，所述小晶片安裝在基板上並具有多個連接墊；平面化層，其被設置在所述小晶片的至少一部分上；第一導電層，其在所述平面化層上，並連接到所述多個連接墊中的至少一個；以及用於通過所述第一導電層和所述小晶片的所述多個連接墊中的至少一個來提供電信號以使得所述小晶片的所述電晶體驅動電路控制到所述四個像素的電流的裝置。
文檔編號H01L27/32GK102160181SQ200980135882
公開日2011年8月17日 申請日期2009年7月21日 優先權日2008年8月14日
發明者克裡斯多佛·鮑威爾, 加裡·帕雷特, 約翰·威廉·哈默, 艾藤內·門納達, 達斯廷·李·溫特斯 申請人:全球Oled科技有限責任公司, 塞姆普銳斯公司