低cte的電源和地層的製作方法

2023-08-10 23:14:21

專利名稱：低cte的電源和地層的製作方法
該申請涉及Japp等人於1999年4月26日申請、系列號為09/300762、題為「POROUS POWER AND GROUND PLANES FORREDUCED PCB DELAMINATION AND BETTER RELIABLITY」的共同等審專利申請，這裡引入作參考。
本發明一般涉及計算機製造領域，具體涉及減小用於計算機的電路板的熱膨脹係數。
計算機和類似的電子設備已在人們的日常生活中隨處可見。許多商業機構、銀行、政府機構都依賴於計算機從事他們的日常活動。整個社會中大部分需要計算機能可靠、穩定地進行它們的經濟、社交和通信活動。與以往任何時候的計算機相比，今天需要計算機運行時間更長，停機時間更短。
由於如此需要計算機，所以計算機設計者們更著重於其可靠性。今天的許多系統不允許有較長的停機時間更換構成計算機系統的失效元件。如果每個元件都設計成壽命更長且更可靠，那麼僅由這些元件構成的每臺計算機的壽命將更長且更可靠。
對元件可靠性的重現也適用於印刷電路板(PCBs)。通過在PCB上設置含半導體晶片的半導體封裝或通過在層疊晶片載體(LCCs)上直接設置晶片並連接LCCs與PCB，設計計算機系統中的多數元件。PCBs稱之為「印刷的」是由於電路走線或銅線利用最初與新聞紙印刷工藝類似的技術布設於電路板上。這些電路線將各半導體封裝或各晶片連接在一起。PCBs可以簡單形成為在其一個或兩個面上印刷有線路且一個或多個封裝固定於其一個或兩個面上的絕緣體。然而，PCBs通常變得越來越複雜，一般由導電的金屬電源和地層及幾個信號層構成，信號層含有夾在幾個絕緣層間的電路線，夾層的上下表面上具有金屬線和焊盤。上下導體通過鍍金屬的通孔(PTHs)彼此連接並與內部電路層連接。
以此方式製造的PCBs已成為標準電子產品。製造方法的進步已使PCBs相對便宜。而且它們的簡單性使它們更可靠。然而，仍存在與PCBs有關的問題。這些問題中的一些的原因之一便是整個PCB和各層的熱膨脹係數(CTE)。
許多PCBs尤其是LCCs一般由有機物構成，需要具有較好是與矽晶片的CTE匹配的低CTE。在試圖減小PCB的CTE時，可以使用各種低CTE的介質材料。然而，使用這些低CTE介質的效果是有限的，是由於構成PCB的主要部分的電源和地層仍由銅構成。與某些低CTE介質材料相比，銅具有較高的CTE。由於銅的較高CTE，銅的較高用量，及銅的高張力模數，使得電路板或LCC保持高複合CTE。
高CTE電源和地層導致了PCB的總CTE與這些金屬層的CTE類似。由於總CTE相對較高，PCB或LCC自身隨著溫度的升高會尺寸變長和增大。尺寸的增大意味著PCB或LCC表面上的晶片、封裝、線和其它器件需按相同的比例膨脹，或能夠允許由於尺寸的失配造成的應力。有時，這些器件或它們間的電連接不能承受這些應力，尤其是重複的溫度循環後。
這些應力尤其會使LCCs變差。晶片通過稱做可控熔塌晶片連接(C4)的小焊料突點與LCC相連。而LCC一般通過球柵陣列(BGAs)與PCB相連。在晶片下和其周圍進行密封和/或底層塗敷以保護晶片。
以前的晶片載體幾乎都由具有低CTEs的陶瓷構成。低CTE晶片載體不會在晶片上產生那麼大的應力，是由於陶瓷層不會膨脹那麼多。然而，目前採用疊層材料作晶片載體。層疊材料具有如上所述的較高CTEs，會在與LCC相連的晶片上產生更大應力。不幸的是，由於晶片最初由易破裂的結晶矽構成，這種應力或者使C4連接破裂，或者晶片/LCC的CTE失配將造成已組裝封裝翹曲，將張力作用於晶片上，可能會使晶片龜裂。
此外，在PCB製造中常用的金屬層具有遠高於某些低CTE介質的較高CTE。由於CTEs的差異，溫度升高會引起金屬以高於介質的速率變長。這種膨脹差異會在介質上產生高應力，而這種應力會導致介質材料龜裂。由於電路線會被拉斷，所以介質的龜裂會造成開路。CTE不同造成的另一效應是切力造成的剝離，於是介質從電源/地層上剝落。由於剝離的介質基本上是「懸浮」的，且與金屬化電源/地層不連接，因而切力造成的剝離加重了CTE導致的龜裂機制。然而，剝離區的外圍與金屬化層相連，在金屬化層隨溫度升高而變長時，易與金屬層一起移動。在外圍區離開剝離介質移動時，龜裂會在外圍區周圍發展。
儘管例如鐵鎳合金、不鏽鋼、和鉬等低CTE金屬已用來構成PCBs和LCCs的低CTE電源層，但使用這些替代金屬會使製造變複雜。這些複雜性包括電池作用和侵蝕、多步腐蝕及複雜的廢物處理。
因此，沒有辦法限制由介質和電源/地層間CTE差異造成的失效和破裂，PCBs和LCCs的較高的總CTE將繼續造成大量失效和可靠性問題。
因此，本發明的實施例提供具有低熱膨脹係數(CTEs)可用於電源和地層的導電材料。金屬化纖維材料(例如碳、石墨、玻璃、和液晶聚合物等)，以提供具有低CTE的所得的導電材料。這些纖維可以在它們各自的狀態下金屬化，然後形成織物，或這些材料形成織物，然後金屬化，或可以採用兩種金屬化方法的組合。此外，石墨層可以一面或兩面金屬化，以提供具有低CTE和高導電性的材料。這些金屬化的低CTE電源和地層然後可層疊成複合體用於印刷電路板(PCBs)或用於作為層疊晶片載體的PCBs。本發明可以提供用於PCBs和LCCs且沒有與特殊的低CTE金屬有關的問題的導體。
從以下對本發明優選實施例的更具體介紹中，可以清楚本發明的上述和其它優點及特點，如各附圖中所介紹的。
下面將結合附圖介紹本發明的優選例示實施例，各附圖中類似的標記表示類似的元件

圖1是按本發明幾個優選實施例的電源或地層的剖面圖；圖2是按本發明一個優選實施例的六層印刷電路板和構成六層印刷電路板的各層的剖面圖；圖3是本發明優選實施例的製造和使用電源或地層的方法的工藝流程圖；圖4是六層印刷電路板和構成六層印刷電路板的各層的剖面圖。
本發明優選的實施例通過提供具有低熱膨脹係數(CTEs)的材料用於電源和地層，克服了現有技術的局限。如果需要，電源和地層可形成芯層，並較好是用於印刷電路板(PCBs)，或用於作為層疊晶片載體(LCCs)的PCBs。本發明一般涉及PCBs的製造技術。下面給出PCBs一般製造技術的簡短介紹，然後是優選實施例。
為了製造印刷電路板，初始材料一般是由玻璃纖維和環氧樹脂構成的薄片。由於該纖維在初始處理期間用樹脂浸漬，所以這一般稱為「半固化片」。樹脂主要用作粘合劑，將纖維粘合到板上。代替玻璃纖維布，可以使用壓縮紙或其它合適材料。因此，基板是一種將製成最終的印刷電路的扁平剛性或輕度韌柔的介質材料。該初始材料可以與銅薄層或其它金屬一起利用合適的粘合劑層疊於板的兩面上。這種組合一般叫作敷銅疊片(CCL)。這些CCLs可以變成簡單的雙面板(具有兩面銅線)或可以電路化並以附加介質層疊構成多層複合體。
多數情況下，穿過這些板形成小孔(一般利用鑽孔)，以容納將安裝的各種電子元件的電連接。小孔一般利用高速鑽孔機鑽出，小孔的位置示於附圖中或根據板的設計而定。
為了形成從銅疊層一面穿過小孔到另一面的電連接，小孔的塑性壁必須製成導電的。這可以通過本行業中公知的例如金屬化等化學工藝完成，該工藝由相對複雜的一系列化學試劑槽處理、漂洗和活化步驟構成，以便在孔壁上敷著薄銅層。
由於利用金屬化工藝形成的銅層對於在板的兩層間形成合適電橋來說一般太薄，所以要用銅電鍍在小孔中澱積厚銅層，以形成運載電流的合適銅截面。銅鍍敷後可以進行錫-鉛或錫鍍敷以改善可焊性。
金屬化後，對需要電路圖形的那些表面進行電路處理。電路圖形是一種將規格或設計需要應用到已鑽孔板的金屬表面上的電路設計。通過塗敷有機光刻膠敷層作幹膜可以形成圖像。通過掩模將紫外(UV)光投射到光刻膠上。該掩模含阻擋UV光的圖形。對於負型光刻膠來說，光刻膠的未暴露於UV光的區域，將在隨後的顯影步驟中被去掉。然後用化學腐蝕去掉暴露的表面金屬。然後，剝離剩餘的光刻膠，只留下金屬圖形。
現參見圖4，該圖示出了六層PCB和構成該六層PCB的各層的例子。圖4中，示出了處於不同製造階段的PCB的各部分。該例中，六層PCB 120部分用作連接晶片160和PCB/LCC 120與PCB(未示出)的層疊晶片載體(LCC)。六層PCB 120包括通過將兩個信號芯層101和130、一個電源芯層111和介質層150和152壓在一起(稱作「層壓」)形成的「複合體」。各芯層各自構圖，然後壓在一起形成複合PCB。這種層壓期間，介質將回流到芯層和介質層間存在的任何間隙中。層壓後，給複合體鑽孔，去掉敷在暴露的鑽過孔的銅層上的環氧，鍍敷通孔，並進行處理。為簡單起見，圖4示出了代替介質含空氣時的介質回流區。此外，儘管一般是圓柱形金屬孔，但鍍敷的通孔(PTHs)示出為固態金屬。最後，未示出將用於對準工件與疊層和各層的加工孔(tooling hole)。
信號芯層100包括夾在兩銅層102和105間的介質層104。信號芯層100是沒進行過處理的CCL。銅層102和105為其上將形成銅線的信號運載層。銅層102還可以具有焊盤，各晶片或含有晶片的表面安裝封裝將焊接於其上。信號芯層101表示信號芯層100構圖後的信號芯層100。信號芯層101包括銅層102和105，它們已被構圖，帶有電路、用於PTHs的間隙及其它間隙/加工孔和介質層104。銅層102有兩條線(未計數)和兩個焊盤107和103，而銅層105具有五條線。此外，銅層105有間隙區域170，在信號芯層101層疊成複合體，進行了鑽孔和孔鍍敷後，PTH從中穿過。
圖4中的電源芯層110包括夾在兩銅層112和115間的介質層114。銅層112和115可以比銅層102和104厚，以便提供額外的電流運載能力。電源芯層110是未進行過處理的CCL。銅層112將變成PCB的電源層，而銅層115將變成PCB的地層(反之亦然)。電源芯層111表示電源芯層110已構圖後的電源芯層110。電源芯層111包括已構圖的銅層112和115及介質層114。銅層112構圖為具有兩個間隙區182和179，而銅層115構圖成具有兩個間隙區184和180。這些間隙區將防止電源和地層與PTHs接觸，這些PTH是在電源芯層111層壓成複合體，並鑽出了小孔和進行了鍍敷後，在這些位置鑽出的。
完成的PCB部分圖示為六層PCB部分120。由於具有六個導電層，所以一般稱這種PCB作「六層」板。PCB部分120正用作LCC，以連接晶片160和PCB(未示出)下面的金屬層135。層135和PCB120間的固定(未示出)一般通過柵陣列(BGA)或類似的連接實現。示出了信號芯層101和130、電源芯層111和介質層150和152已層壓形成複合體後的六層PCB部分120。該複合體已被鑽孔，塗敷的環氧已從孔中去掉。小孔已被鍍敷。此外，各元件安裝於該完成的LCC上。例如，晶片160已通過可控熔塌晶片連接(C4)球107焊接到信號芯層101的銅層102的焊盤103上。密封或底層填充物162保護晶片160。信號芯層130為與信號芯層101類似構圖的信號芯層。信號芯層130包括銅層132和135及介質層134。銅層132和135已構圖形成線。已在電源芯層111的電源層(銅層)112和信號芯層101的銅層105之間施加了介質層150，同時已在電源芯層111的地層(銅層)115和信號芯層130的銅層132之間施加了介質層152。每個介質層150、152都可以由一層以上的介質層構成。
PCB 120中示出了幾種PTHs。PTH 109連接電源層112與C4球107、已構圖銅層105上的線及已構圖銅層135上的線。間隙區180可以防止PTH 109與地短路。注意，層疊後，間隙區180中將填充回流介質，但為了簡便起見，圖4中未示出。PTH 108連接銅層102、105、132和135上的線，銅層102上的信號線還連接到C4球107。間隙區184和182可以分別防止PTH 108接觸地層115或電源層112。PTH 106連接地層115與銅層135、132和102上的線或焊盤。
即使層104、150、114、152和134中使用低CTE介質，PCB 120的總熱膨脹係數(CTE)也會保持較高。保持了會提高總CTE的高百分比銅。這種較高的總CTE會使PCBs和用作LCCs的PCBs都產生問題。對於前者來說，PCBs會隨溫度升高經受切力造成的介質材料剝離或龜裂，並且高CTE使PCB膨脹。由於設於PCB上的半導體晶片位於封裝中，封裝和連接管腳或引線會吸收PCB尺寸增大造成的應力。所以半導體晶片自身一般不受PCB尺寸增大的影響。然而，對於用作LCCs的PCBs來說，半導體晶片直接設於PCB上，沒有封裝和管腳或引線。晶片自身承受隨溫度升高PCB區增大產生的應力。
這一點可以從圖4中看出，其中晶片160直接與PCB 120的金屬層102連接。如果PCB隨溫度升高而膨脹，而較高CTE引起的膨脹使C4球107與PCB一起移動。C4球107與晶片直接相連，晶片必然吸收由於球107間的間距的增大而引起的張力。不幸的是，半導體晶片主要為結晶矽。由於其結構和球也會遠離晶片，所以晶片自身易破裂。
本發明通過提供用於印刷電路(PCBs)和作為層疊晶片載體LCCs)的PCBs中的電源和地層的低CTEs導電材料，可以克服現有技術的局限。通過提供用於PCBs的電源和地層的低CTE材料，PCB的總CTE降低，進而可以減少晶片失效、介質龜裂、和切力造成剝離的機率。此外，可以完全消除或顯著減少與使用特殊低CTE金屬有關的問題(例如電池作用和侵蝕、多步腐蝕和複雜的廢物處理)。
在討論優選實施例之前，有益的是簡短地討論一下術語。如概述部分所述，術語「半固化片」一般包括玻璃纖維和環氧樹脂。由於在處理期間要用樹脂浸漬纖維，所以經常稱之為「半固化片」。含樹脂的纖維材料片一般稱為「纖維樹脂複合體」，纖維材料片可以稱作「纖維複合體」。不幸的是，在一個或多個信號層與一個或多個電源/地層層疊時，或在半固化片間層疊電源/地層時，稱之為「複合體」。為避免將這種複合結構與纖維複合體或纖維樹脂複合體混淆，纖維複合體和纖維樹脂複合體將稱作「纖維疊片」。術語『纖維疊片』意在包括所有類型的半固化片、纖維複合體、纖維樹脂複合體、介質、絕緣體和在PCB製造中使用的其它材料。此外，本發明的實施例可以使用導電纖維疊片(例如用銅浸漬的半固化片)。還應注意，儘管這裡使用了術語「纖維疊片」，但該術語意在表示目前用於構成PCBs的所有類型的熱固樹脂和熱塑聚合物，包括但不限於環氧、雙馬來醯亞胺三嗪環氧、氰化酯、聚醯亞胺、聚三氟乙烯(PTEE)和其它氟聚合物等，無論它們是否含任何纖維或填料。
本發明的優選實施例包括各種可用於電源和地層的導電低CTE材料。例如，金屬化其一面或兩面的固態低CTE材料芯層(較好是碳基材料，例如石墨)可形成電源/地層的基礎。此外，金屬化的低CTE纖維(例如玻璃、碳和液晶聚合物纖維)可形成可作為電源/地層的基礎的織物，優選導電材料的CTE一般在-5至5PPM/℃之間。優選CTEs小於5PPM/℃的材料。利用這些優選材料形成的電源/地芯層應具有8-12PPM/℃的複合CTE，取決於所用的纖維疊層。在PCB/LCC中使用這些芯層可以得到複合CTE為8-12PPM/℃的PCB/LCC。與從用普通層(即，敷銅疊層(CCL))構成的PCB相比，CTE明顯減小。即便是利用低CTE纖維疊層，由於銅的CTE較高，且PCB中銅佔相當高百分比(體積或重量)，普通PCB的CTE一般也接近或高於17PPM/℃。所以，即便用限制為CTE接近17PPM/℃的那些纖維疊層的低CTE纖維疊層製造PCBs，PCB的CTE一般也高於17PPM/℃。儘管本發明的實施例可以用CTE高於5PPM/℃的導電材料，但所得PCB的複合CTE對於某些應用來說仍太高。本發明的導電材料對於半導體晶片直接固定於LCC上時最有益。晶片的CTE和根據本發明製造的PCBs/LCCs的複合CTE間的較小差異抑制了由於CTE失配造成的晶片破裂。利用具有高CTEs的導電材料，將導致PCB/LCC的較高複合CTE，這將增加晶片缺陷和龜裂的可能性。在介紹了製造和使用低CTE電源/地層的優選方法後，將討論特定的優選材料。
用於形成本發明的低CTE電源/地層的一些優選材料，在PCB或LCC製造中的鑽孔或運輸期間較易碎。例如，纖維材料在鑽孔期間可能比金屬箔更易受損傷。而且，由於光刻和腐蝕技術不可能構圖這些低CTE電源和地層中的某些，所以，較好是對普通的PCB或LCC製造步驟做一些變化。在介紹可用於低CTE電源和地層的優選材料前，先討論一下涉及利用和製造由低CTE材料構成的低CTE電源/地層的一般步驟。
現參見圖1，該圖示出了低CTE電源和地層的三個優選結構。每種結構製造和利用PCB/LCC中的低CTE電源或地層的處理步驟稍有不同。低CTE電源和地層的最優選結構表示為電源/地芯層300。電源/地芯層300包括夾在兩層纖維疊片302、305間的低CTE層304。示出了兩個間隙孔310，這些孔已在電源/地芯層300鑽出，以提供電源/地芯層300與另一電源/地芯層及一個或幾個信號芯層層疊後用於PTHs的間隙。層疊形成了隨後被鑽孔和金屬化以形成PCB或LCC的複合體。通過在兩纖維疊層302和305間層疊低CTE層304，纖維疊層為低CTE層提供了鑽孔和運輸期間的保護。纖維疊層302、305可以是不導電的，也可以是導電的。在後一實施例情況下，電源/地芯層300將是導電複合體。然後電源/地芯層300疊置在兩不導電的纖維疊層之間，形成較大的「芯層」，或電源/地芯層300與其它信號層、電源/地芯層、及不導電纖維疊層疊置成PCB複合體。應注意，層304實際可以在鄰接纖維疊層302、305的兩面上具有一個或多個金屬層。這些層圖1中未示出。
圖1還示出了較易受鑽孔和運輸損傷的低CTE電源和地層的第二和第三較不優選的結構。電源/地芯層320包括夾在兩低CTE層322、325間的纖維疊層324。另外，纖維疊層324可以是導電的，也可以是不導電的。電源/地芯層320已鑽有間隙孔330。電源/地芯層350包括低CTE層352。類似地，電源/地芯層350已鑽有間隙孔360。由於低CTE層易受鑽孔和運輸損傷，所以這些都是較不優選的電源/地芯層的實施例。然而，如果運輸和鑽孔期間很小心的話，也可以對製造電源/地層的低CTE材料的損傷最小或沒有損傷。密封纖維疊層中易受運輸或鑽孔損傷的低CTE材料，可以減少損傷的可能性，所以較好是這樣做。
這些芯層的每個都可以按稍有不同的方式處理。一般說，電源/地芯層300將在對低CTE層304進行了可選的粘附性增強工藝(利用例如矽烷等化學試劑)後層疊。然後一般在電源/地芯層上鑽出間隙孔310。該階段代替用光刻膠構圖和腐蝕，使用鑽孔，是由於一般情況下纖維疊層和多數低CTE纖維材料不能腐蝕。此外，該步驟中，間隙孔310中可以填以絕緣體/介質。然後，已鑽孔的電源/地芯層300可以與另一電源/地芯層和一個或幾個信號芯層層疊成複合體。然後在複合體上鑽孔，並金屬化(為PTHs)，從而形成PCB或LCC。可以選擇的是，電源/地芯層350可被鑽孔，並用粘附性增強工藝處理，然後與兩個纖維疊片層疊成電源/地芯層300。儘管可以機械鑽孔電源/地芯層350，以形成間隙孔和加工孔，但優選對易受鑽孔損傷的電源/地芯層材料進行雷射或其它不易損傷的鑽孔方法。
一般說，電源/地芯層320可通過用粘附性增強工藝(選的)處理低CTE層322、325形成。然後纖維疊片(導電或不導電)疊置於兩低CTE層之間。然後通常進行鑽孔，形成間隙(或加工)孔330。對易受鑽孔損傷的電源/地層材料，較好是採用雷射或其它不易損傷鑽孔技術。該實施例中雷射鑽孔的附加優點是可以用不同間隙孔圖形構圖兩個導電的低CTE層。然後用絕緣/介質材料填充間隙或加工孔。然後，電源/地芯層320與另一電源/地芯層和一個或幾個信號層層疊成複合體。
一般說，可以在電源/地芯層350中鑽孔，並用可選的粘附性增強材料(例如矽烷或氧化銅處理)處理，然後與兩纖維疊層(導電或不導電)層疊形成芯層300。可以選擇的是，可以在電源/地芯層350中鑽孔，並用粘附層加強步驟處理，然後與另一電源/地芯層、幾層纖維疊層及一個或幾個信號芯層層疊形成複合體。例如，為形成六層複合體，從複合體的「上」層到「底」層的各層如下信號芯層(例如圖4的信號芯層101)、一個或幾個纖維疊層、電源/地芯層352、一個或幾個纖維疊層、電源/地芯層352、一個或幾個纖維疊層和第二信號芯層(例如圖4中的信號芯層130)。然後鑽孔該複合體並金屬化形成PCB/LCC。
如上所述，較好是導電材料用於將被形成電源/地芯層的易受鑽孔或運輸損傷的低CTE電源或地層，其中低CTE導電材料夾在或密封在兩纖維疊層之間。以此方式形成的電源或地芯層將在鑽孔步驟中支撐和保護低CTE層導電材料。這種保護減少了可能因鑽孔工藝破裂的纖維材料量。也可以製造象電源芯層320(類似於圖4的電源芯層110)或電源芯層350那樣的電源芯層，但鑽孔和/或運輸會造成低CTE材料某種程度上破裂和龜裂。此外，疏鬆的纖維或碳材料會汙染某些處理步驟。通過密封纖維或碳材料和在鑽出的孔中填入絕緣體/介質，纖維材料不易汙染隨後的處理步驟。
參見圖2，該圖示出了電源和地芯層的幾個截面以及由這些芯層構成的六層PCB/LCC。圖2是一個例子，展示了電源芯層1000，鑽孔的電源芯層1001，地芯層1010，鑽孔的地芯層1011，及用作LCC的六層PCB/LCC 1020。通過對低CTE電源層1087進行粘附性增強工藝，然後將該層層疊在兩纖維疊層1002和1005之間，從而形成電源芯層1000。這種情況下，低CTE電源層1087是具有形成於其表面上的金屬層1097和1098的石墨層1004。然後，鑽孔電源芯層1000，形成間隙孔1082和1079。塗敷了光刻膠掩模後，腐蝕一個「標準」CCL電源芯層，形成成像的電源芯層(即，圖4的電源芯層111)。由於腐蝕對用於某些用於電源/地層的低CTE導電材料或纖維疊層是不可能的，所以較好是採用鑽孔法形成間隙孔。該例中的電源芯層1000和1001主要是夾在兩不導電纖維疊層間的低CTE導電層。
通過對低CTE地層1012、1015(這種情況下，它們是敷金屬的纖維材料)進行粘附性增強工藝，然後在一導電纖維疊層的兩面上層疊這些層，從而形成地芯層1010。然後，鑽孔地芯層1010，形成間隙孔1084和1080。該例中的地芯層1010實質是具有三個導電層的一個導電層(一個導電纖維疊層夾在兩個低CTE導電材料層之間)。儘管圖2中未示出，但可以在電源芯層1001和地芯層1011中加入介質或其它絕緣體，填充這些芯層中的間隙孔。
關於導電纖維層1014，形成該層的較好方法是在纖維或纖維/樹脂層中加入按體積計40％的銅粉。層疊期間，銅應均勻分布於纖維層中。也可以採用其它導電填料及其它類型的層材料，但該填料和層材料的優點是較便宜且為PCB製造中常用的材料。
芯層鑽孔(如果需要加了絕緣體)後，將電源芯層1001和地芯層1011與已構圖的信號芯層101、130及纖維疊層1096、1095和1099壓在一起，形成複合體。對該複合體鑽孔並金屬化形成PTHs。將元件固定於PCB/LCC上後，得到例示的六層PCB/LCC部分1020。纖維疊層1095、1096和1099是不導電介質層，用於隔離信號、電源和地芯層。此外，這些層將電源、地和信號芯層粘附在一起。電源芯層1001具有將用於粘附電源芯層1001與地芯層1011的纖維疊層1005。類似地，電源芯層1001的纖維疊層1002可以粘附到信號芯層101。然而，一般情況下，纖維疊層1005(和1002)將充分固化，意味著另一纖維疊層不得不用於將電源、地和信號芯層粘合在一起。某些纖維一旦固化，將不再回流，足以與另一層充分粘接。可以部分固化這些層，允許其中一些在層疊各芯層時回流。此外，某些纖維疊層將多次回流，並提供兩芯層間的足夠的粘附性。在這些情況下，纖維層1095和1096不必用於粘附。儘管這些情況下不需要這些纖維疊層用於粘附的目的，但利用附加纖維疊層(例如層1095)可能有其它原因。例如，如果希望較好的電絕緣，附加纖維疊層可以提供這種絕緣。注意，纖維疊層1099一般來說是提供電絕緣(除粘附性外)及提供已構圖信號層132和金屬化的纖維層1015間的間隙孔1082和1079的填充樹脂所必需的。
PTH1008與圖4的PTH 108類似，它連接信號芯層101的信號層102和105的線與信號芯層130的信號層132和135的線。間隙區1082和1084防止地和電源層接觸TPH。儘管間隙區1082和1084中填有「空氣」，但實際上，這些區中一般填以介質或者在將電源或地芯層鑽孔後，這些區中填以介質，或者在層疊期間用纖維疊層的介質/絕緣體填充這些區。
PTH 1009與圖4的PTH 109類似，它連接信號芯層130的層135上的焊盤103(和C4球107)和線與電源層1001。該例中，電源層1001包括實際有三個導電層(石墨層1004，兩個金屬層1097和1098)的導電層1087。該例中，導電層1087的所有三層都與PTH 1099接觸。間隙區1080防止PTH 1009連接地芯層1011。類似地，PTH1006與圖4的PTH 106類似，它連接信號芯層101的層102上的線和信號芯層130的層135、132上的線與地芯層1011。地芯層1011包括三個導電層(兩個低CTE層1012和1015，和一個導電纖維疊層1014)，它們都與PTH 1006連接。間隙區1079防止PTH 1006連接電源層1087。
在圖2的例子中，示出了各芯層上的多數纖維疊層較薄。例如，纖維疊層1002和1005很薄。這只是為了表示，如所屬領域技術人員知道的，如果需要可以加更多層、更薄或更厚的纖維疊層。圖2的六層PCB/LCC 1020與圖4的六層PCB/LCC 120相比，主要的不同在於PCB/LCC 1020有分離的電源和地芯層，以及這些電源/地芯層形成為不同於普通CCL芯層。PCB/LCC 1020還具有包括LCC的大部分的低CTE電源和地層。信號層102、105、132和135儘管具有一些金屬，但主要含纖維疊層。因此，信號芯層101和130的總CTE接近纖維疊層104和134的CTE。如果低CTE介質用於這些纖維疊層中，則CTE會很低。這種情況下高PCB的CTE實質是由一般為CCL的電源/地芯層的金屬層產生。這種情況下，由於電源和地層中的銅量的緣故，CCL中的銅決定電源/地芯層的CTE。這種高CTE的電源/地芯層會使PCB的總CTE升高，導致可能的切力造成的剝離、介質或晶片龜裂、張力作用於固定在PCB(用作LCC)上的晶片上、和其它不良效應。
然而，圖2中地層1011包括敷金屬的低CTE纖維材料。此外，電源層1087包括敷金屬的石墨片。這些層都含有大量能降低芯層的總CTE的低CTE材料。所以，與同等的CCL芯層相比，兩芯層都有較低的總CTE，這些較低的總CTEs減小了PCB/LCC的總CTE。此外，可以在不用會造成包括電池作用和侵蝕、多步驟腐蝕和複雜的廢物處理等製造複雜化的替代金屬(例如鐵鎳合金、不鏽鋼和鉬)的情況下，得到這種低CTE芯層。
圖3示出了根據本發明的形成包含低CTE導電材料的電源或地芯層(例如電源芯層1000)的優選方法。圖3中的方法400較好用於形成電源和地芯層，以將電源和地芯層結合成複合PCB或LCC。該方法也可用於其中低CTE導電材料夾在兩纖維疊層間作為電源層1000的優選實施例。該實施例可以更好地保護內部低CTE的導電材料。此外，纖維疊層可幫助「密封」覆蓋以金屬的纖維材料和其它疏鬆材料，這有助於將內部纖維材料保持於疊片上。在可能汙染PCB/LCC的各部分和製造工藝的碳材料的情況下這特別有益。方法400開始於在所用低CTE材料上形成可選的薄金屬塗層(步驟410)。本發明的敷金屬的纖維材料一般為足以運載要求電流的金屬；如果要求附加的電流運載能力的話，可以在步驟410在纖維上形成更多金屬。
此外，如果本發明的優選低CTE材料沒有金屬化，則這些材料也可以在該步進行金屬化。例如，如果採用未金屬化的碳纖維絲束作低CTE材料，則可以在步驟410金屬化絲束，並將之形成為紡織織物。然後，如果需要可以在步驟410在該織物上附著附加的金屬。在電源芯層1000的特定例子中，石墨層1004的兩面都在步驟410塗敷金屬，以形成電源層1087。簡言之，步驟410可以用於金屬化未塗有金屬的材料和在已塗有金屬的材料上再添加上附加金屬。在方法400後，將更詳細地討論用於電源和地層的優選材料類型。
然後，用粘附性增強化學工藝或氧化銅處理可選地處理低CTE材料(步驟420)。然後，在兩纖維疊層間層疊夾入導體，以形成密封的低CTE電源或地芯層(步驟430)。一般來說，用標準的層疊工藝層疊低CTE地/電源材料。或者，可利用標準的浸漬工藝用樹脂浸漬纖維低CTE材料(步驟433)。該標準浸漬工藝基本上密封了纖維材料。該樹脂浸漬布然後疊靠於釋放片(release sheet)或粗糙的銅箔上。如果使用粗糙銅箔，則可以將之腐蝕掉(步驟437)或通過鑽孔(步驟440)剝離。釋放片一般在鑽孔前被去掉(步驟435)。
由於纖維疊層一般不能腐蝕形成必需的電間隙孔(和其它開口)，所以這些開口形成於電源/地芯層中(步驟440)。一般來說，在疊層和低CTE層內並通過其鑽孔間隙孔圖形或加工孔，可以形成這些開口。鑽孔可利用機械鑽孔或利用雷射或其它類似的孔形成設備進行。如果粗糙的銅箔已疊於低CTE材料上(步驟435)，並且未被去掉(在步驟437)，則現在可以通過腐蝕去除之(步驟445)。此時，可以用純樹脂再填充開口，樹脂含有不導電填料或其它合適的絕緣體/介質(步驟450)。較好是通過再疊層到或壓到一複合板結構上，將電源/地芯層引入到複合體中(步驟460)。如果在步驟450未填充各孔，則在層疊周期中，額外的樹脂從纖維疊層流到並填充到鑽出的電源層孔中。接著可以再鑽孔形成用於PTHs的孔，並金屬化這些孔(步驟470)。步驟470後，將形成與PCB/LCC 1020類似的PCB/LCC。
儘管方法400是用低CTE電源/地層製造PCB/LCC的優選方法，但方法400的步驟可根據所用電源/地芯層的結構稍作變化。例如，兩層低CTE導電材料可以疊於例如在圖1的電源和地芯層320中先前所示的纖維疊層上。該例中，處理步驟與方法400所示的非常類似。例如，可以分別進行方法400的步驟410和420，以在導電材料上加上附加金屬，並加強粘附性。然後纖維疊片(導電或不導電)疊於兩低CTE層之間。此外，可以在把纖維疊層層疊於兩低CTE導電材料之間之前，進行液態樹脂浸漬步驟(步驟433)。然後一般進行鑽孔，形成間隙孔或加工孔(步驟440)。對於易受鑽孔損傷的電源/地層材料，較好是可以採用雷射或其它不易損傷的鑽孔方法。該例中雷射鑽孔的附加優點在於，可以用不同的間隙孔圖形構圖兩導電低CTE層。在該階段(步驟450)可以用絕緣材料填充間隙或加工孔。然後將電源/地芯層320與另一電源/地芯層、一個或幾個信號層和不導電的纖維疊層壓成複合體(步驟460)。然後鑽孔該複合體並金屬化，形成PCB/LCC(步驟470)。
此外，也可以用與圖1的電源/地芯層350類似的電源/地芯層形成電源或地層。該例中，用於形成電源和地層的處理步驟某種程度上不同於方法400。例如，可以在步驟410(如果進行的話)前或後進行鑽孔(步驟440)。然後可以用可選地粘附性增強材料處理低CTE導電層(步驟420)，並與兩纖維疊層(導電或不導電)疊置，形成圖1的芯層300。該例中，由於層疊工藝可以用纖維疊層填充各孔，所以步驟450一般是不必要的。可選擇的是，可以鑽孔與電源/地芯層350類似的低CTE導電層，並用粘附性增強步驟處理(步驟420)，然後與另一電源/地芯層、幾個纖維疊層和一個或幾個信號芯層壓成複合體(步驟460)。然後鑽孔該複合體並金屬化，形成PCB/LCC(步驟470)。
最後，方法400可應用於除圖2所示六層PCB外的其它結構的PCB。通過將方法400的工藝應用於特定數量的層，可以形成更多或更少層數的層。例如，(再參見圖2)，如果希望四層PCB，則電源芯層1000可以疊於帶銅疊層的層1002的外表面上。然後鑽孔形成電源芯層1001。類似地，地芯層1010可以疊於帶有纖維疊層和銅層的層1015的外表面上。然後鑽孔形成地芯層1011。形成於電源和地芯層中的開口中可以填以絕緣體。然後可構圖兩銅疊層，兩電源和地芯層形成複合體。進行鑽孔並鍍敷PTHs，形成PCB。或者，鑽孔的電源芯層1001和鑽孔的地芯層1011可形成各層按以下順序的複合體銅層、可選的不導電纖維疊層、電源芯層1001、地芯層1011、不導電纖維疊層、和銅層。然後可將兩銅構圖成信號層，並鑽孔和金屬化複合體，形成四層PCB。
現在已一般意義上討論了用低CTE材料製造低CTE導電電源和地層的方式。這些方式和材料可用於以下將討論的任何特定低CTE導電材料。如果存在較好採用的任何附加處理步驟以便材料可形成為電源或地芯層，那麼將結合電源/地材料討論這些步驟。
含低CTE材料的電源/地層的最優選實施例是其一面或兩面上有銅的石墨或碳片。石墨是一種由碳構成的自然形成的導電材料。術語「石墨」是指碳原子的特有的特殊結構。石墨可以自然形成或人工製造。儘管石墨某種程度上具有結晶結構，但石墨的導電性主要是各向異性的。很純的結晶石墨具有優異的導電導熱性和負CTE。體石墨一般具有很低的導電導熱性，並具有低的正到負CTE。
所屬領域的技術人員將認識到，適於作電源/地層的基礎材料的石墨或碳片可以按多種方式製造。例如，體石墨可以燒結或壓縮成薄石墨片。石墨片可以通過化學汽相澱積製造，這樣能夠形成極有序的熱解石墨。然而，後一種片易碎，並且非常貴。此外，石墨片可通過以下方式形成，將碳纖維繞到芯柱上從而形成碳纖維線軸，然後去掉芯柱，將線軸壓平，然後在高熱下石墨化線軸。在某些情況下，這會產生一種碳纖維喪失了其所有取向和形狀的片，該片基本被很好的結晶化，變為更純的石墨。形成石墨/碳片的這些方法都是所屬領域公知的。
在石墨或碳片上澱積金屬，這種組合材料具有低CTE。金屬可利用所屬領域技術人員公知的多種方法澱積於石墨上。例如，可以用濺射、蒸發或化學汽相澱積法在石墨上澱積金屬。以下將更具體介紹這些金屬包敷法。儘管由於金屬敷於片兩面上可以提供更多金屬並提高電流運載能力，所以優選片兩面上敷金屬，但金屬可以敷於石墨片的一面或兩面上。
可以利用該敷金屬的石墨或碳材料，按以上所示和所述方式形成PCBs和用作LCCs的PCBs。例如，可用該導電片製造與電源/地芯層300、320或350類似的電源/地芯層。所得PCBs/LCCs的總CTE降低，可以減少切力造成的剝離及晶片和C4的連接龜裂。
形成低CTE導電電源和地層的附加優選材料大概可以稱之為纖維導電材料。這些優選附加材料包括金屬化的織物(例如液晶聚合物)、金屬化的碳纖維織物、金屬化的玻璃纖維。織物還可分成紡織織物(具有一些規則結構的織物)和不規則紙織物。不規則紙織物一般由不規則取向的纖維構成。不規則紙織物沒有相同的纖維結構。
例如，用於形成低CTE電源/地層的優選材料是敷金屬的低CTE有機纖維，例如液晶聚合物(LCPs)。有幾個公司製造LCPs，這些纖維中的一些的商標大家都很熟悉。Aramid是DuPont製造的LCP，有時稱之為KEVLAR。VECTRAN是Heochst-Celanse製造的LCP。這些纖維的CTEs為約每攝氏度每百萬分之(PPM℃)-5到5。此外，這些纖維具有熱穩定性。適用於本發明的具有與LCPs所具有的類似CTEs的其它類型有機纖維包括SPECTRA(這是由AlliedSignal製造的聚乙烯)。市場上可以買到這些材料的紡織和不規則紙織物。此外，市場上已經可以買到某些LCPs的敷金屬產品。例如，ARACON是DuPont公司的敷金屬芳族聚醯胺纖維的商標。
儘管可以購得某些有機纖維材料作為塗敷織物，但適用作電源或地層的敷金屬有機纖維材料也可以由以下步驟製造。首先，將有機纖維材料設於處理室中，並保持在稍微拉伸和/或平坦位置。使材料被拉伸或平坦可以確保金屬均勻地覆蓋暴露表面。然後在有機纖維材料上澱積金屬。這種澱積可以數種方式進行，包括鍍敷、濺射、蒸發或化學汽相澱積。如果工藝需要或必要，有機纖維材料可以翻轉，並澱積更多金屬。例如，如果採用濺射，則金屬一般只澱積有織物的一個表面上。在可以按此方式使用織物時，一般要在織物的另一面上施加更多金屬，以增大織物的電流運載能力。或者，可以利用滾動方式，同時在兩面上濺射織物。濺射或化學汽相澱積後，可利用常規的鍍敷施加更多金屬。該附加金屬將增強金屬纖維織物電源/地層的電流運載能力。這些工藝也可用於用金屬塗敷以上討論的碳或石墨片。此外，這些工藝還可用於用金屬塗敷以上討論的其它優選低CTE材料。另外，這些技術還可用於用金屬塗敷以上討論的碳或石墨片。
一旦形成金屬化纖維片，這些低CTE導電片可用於製造與電源/地芯層300、320或350類似的電源/地芯層。此外，可以進行製造這些芯層和將它們集成為PCB/LCC的上述任何方法。
適用作PCBs或LCCs的電源或地層的另一最優選金屬化纖維材料是敷金屬的碳或石墨纖維。由於碳或石墨纖維可以作為紡織紗線和單股紗線或絲束，可以在這兩種狀態下金屬化纖維。例如，金屬可以澱積於碳或石墨纖維織物上。或者，可以澱積於碳或石墨纖維上和紡織成布或織物的碳或石墨纖維上。已經可以買到碳和石墨纖維的敷金屬產品和已形成絲束或紗線的產品。該絲束或紗線可用於紡織較平紡織織物。此外，可以買到碳纖維的不規則紙片。具有低CTE(較好小於2PPM/℃)的任何碳纖維都可以用於本發明的實施例。
作為例子，可以用50-60wt％的銅鍍敷1K(每根紗線或絲束有1000根6微米的纖維)石墨/碳纖維。該鍍敷的絲束可用於紡織每英寸30×30根線的平紡織織物。如結合圖3所介紹的，製造電源/地芯層的一種方法是用粘附性增強步驟例如矽烷耦合劑或氧化銅轉化工藝處理該織物。處理過的織物按標準的浸漬工藝用樹脂浸漬。該樹脂浸漬布然後疊於釋放片或粗糙銅箔上。如果使用粗糙銅箔，一般此時將其腐蝕掉。去掉釋放片，並用間隙孔圖形鑽孔該部分。該例中，已構圖電源層然後疊於一複合體上並用纖維疊片粘附於其上。然後按通常方式鑽孔該複合體並鍍敷。在鑽透碳/石墨織物的地方，形成PTH連接。織物是緻密紡織物，並提供基本連續的層，以便在任何鑽出的孔位置形成連接。
該工藝後可以得到敷金屬碳纖維佔體積的60％的電源層，並且CTE約為9PPM/℃。該CTE已比CTE約為17PPM/℃的固態銅層減小了許多。利用CTE約為2PPM/℃的碳纖維，可以產生9PPM/℃。利用更低CTE石墨纖維甚至也可以得到更低CTEs。碳和石墨纖維的CTEs約為-1.4PPM/℃到約2.0PPM/℃。這樣的電源/地層應具有約1盎司純銅的電流運載能力，但該結構的厚度約為3-4密耳，取代1盎司純銅的1.4密耳厚度。
此外，碳纖維和石墨相對於最標準的PCB化學工藝較不活潑。所以腐蝕和其它工藝不易影響碳纖維和石墨。
一旦形成金屬化纖維片，這些低CTE的導電片可用於製造與電源/地芯層300、320或350類似的電源/地芯層。此外，可以進行製造這些芯層和將它們集成為PCB/LCC的上述任何方法。
具有低CTE的纖維材料的再一優選實施例是金屬化的玻璃或石英纖維。與碳纖維類似，已可以買到玻璃和石英纖維的紗線或紡織片或不規則紙纖維。可以金屬化紗股，並形成織物，或可以金屬化已形成片的纖維。可以在每種織物上附加附加金屬，得到附加電流運載能力。目前，市場上買不到這些纖維的敷金屬產品。為形成敷金屬纖維或織物，可用先前的方法形成敷金屬纖維，或敷金屬織物。此外，市場上已能買到不規則紙形式的玻璃纖維片。可以利用先前討論的金屬澱積法金屬化這些片。
玻璃有許多不同形式，其中的許多是在矽石中加入某種「雜質」形成的。例如，S-玻璃是一種能繞成或不能繞成纖維的矽-鋁-鎂化合物，E-玻璃是一種主要用於紡織織物中的鈣-鋁-硼矽(Ca-A12O3-SiO2)化合物，D-玻璃是一種具有低介電常數的玻璃。普通玻璃纖維的CTEs為約1-3PPM/℃。例如，E-玻璃的CTE約為2.8PPM/℃，而S-玻璃的CTE約為1.6-2.2PPM/℃。
利用敷銅玻璃形成並與樹脂層疊的電源/地芯層(如方法400)的CTE在敷金屬玻璃纖維佔體積的60％時約為12PPM/℃。該CTE已比約17PPM/℃的固態銅層(或固態銅層製造的PCB)的CTE顯著減小。
一旦形成金屬化纖維片，這些由金屬化玻璃纖維製成的低CTE導電片可用於製造與電源/地芯層300、320或350類似的電源/地芯層。此外，可以進行製造這些芯層和將它們集成為PCB/LCC的上述任何方法。
應注意，用作本發明的電源和地層的纖維材料對於水和其它溶劑來說具有滲透性。對水或其它溶劑具有滲透性減少了纖維疊層的剝離和PCBs中的陰極/陽極絲狀生長。在共同待審的EN9-98-002「POROUS POWER AND GROUND PLANES FOR REDUCED PCBDELAMINATION AND BETTER RELIABLITY」中討論了這種低CTE電源/地層。
所以，本發明的各實施例提供了可用於形成構成PCBs或用作LCCs的PCBs的基礎的電源/地芯層的低CTE材料。在形成電源/地層時，這些低CTE材料減小了PCB/LCC各層及固定於其上的晶片和晶片連接上的應力。應力的減小對用作LCCs的PCBs特別有益，是由於晶片直接固定於LCC上，龜裂前不容許很大的張力。本發明纖維材料的實施例具有相對水或其它溶劑具有滲透性的附加優點。
儘管主要討論了銅作為金屬化金屬，但所屬領域的技術人員應認識到，用於澱積銅的技術也可用於澱積銀、金、鋁、錫等。此外，即使用銅作金屬化的基本金屬，也可以在某些處理步驟中加入附加量的其它金屬。例如，某些製造商將在處理期間加入少量金，以增強基本連接的導電性。
權利要求
1.一種用於印刷電路板的電源/地芯層，該電源/地芯層包括至少一層纖維疊層；及至少一層導電材料，所說導電材料的熱膨脹係數(CTE)低於銅層的CTE。
2.根據權利要求1的電源/地芯層，其中至少一層導電材料是兩層導電材料，至少一層纖維疊層夾在這兩層導電材料之間。
3.根據權利要求1的電源/地芯層，其中至少一層纖維疊層是兩層纖維疊層，至少一層導電材料夾在這兩層纖維疊層之間。
4.根據權利要求1的電源/地芯層，其中至少一層纖維疊層是不導電的。
5.根據權利要求1的電源/地芯層，其中至少一層纖維疊層是導電的。
6.根據權利要求1的電源/地芯層，其中導電材料的CTE小於5PPM/℃。
7.根據權利要求1的電源/地芯層，其中導電材料包括敷金屬碳或石墨片。
8.根據權利要求1的電源/地芯層，其中導電材料包括紡織成織物或形成為不規則紙織物的敷金屬纖維材料。
9.根據權利要求8的電源/地芯層，其中纖維材料選自主要由碳纖維、石墨纖維、液晶聚合物纖維、聚乙烯纖維、石英纖維和玻璃纖維構成的組中。
10.根據權利要求1的電源/地芯層，其中至少一層纖維疊層選自主要由環氧、雙馬來醯亞胺三嗪環氧、氰化酯、聚醯亞胺、聚三氟乙烯(PTEE)和氟聚合物構成的組中。
11.一種印刷電路板(PCB)，該PCB包括至少一個信號芯層，每個信號芯層包括至少一個信號層和至少一個纖維疊層；及至少一個電源/地芯層，該芯層包括至少一層纖維疊層；及至少一層導電材料，所說導電材料的熱膨脹係數(CTE)低於銅層的CTE。
12.根據權利要求11的PCB，其中至少一層導電材料是兩層導電材料，其中至少一個電源/地芯層的至少一層纖維疊層夾在這兩層導電材料之間。
13.根據權利要求11的PCB，其中至少一個電源/地芯層的至少一層纖維疊層是兩層纖維疊層，至少一層導電材料夾在這兩層纖維疊層之間。
14.根據權利要求11的PCB，其中至少一個電源/地芯層的至少一層纖維疊層是不導電的。
15.根據權利要求11的PCB，其中至少一個電源/地芯層的至少一層纖維疊層是導電的。
16.根據權利要求11的PCB，其中導電材料的CTE小於5PPM/℃。
17.根據權利要求11的PCB，其中導電材料包括敷金屬碳或石墨片。
18.根據權利要求11的PCB，其中導電材料包括紡織成織物或形成為不規則紙織物的敷金屬纖維材料。
19.根據權利要求18的PCB，其中纖維材料選自主要由碳纖維、石墨纖維、液晶聚合物纖維、聚乙烯纖維、石英纖維和玻璃纖維構成的組中。
20.根據權利要求11的PCB，其中至少一層纖維疊層選自主要由環氧、雙馬來醯亞胺三嗪環氧、氰化酯、聚醯亞胺、聚三氟乙烯(PTEE)和氟聚合物構成的組中。
21.一種製造印刷電路板(PCB)的方法，該方法包括以下步驟a)至少提供一個包括至少一層導電材料的電源/地層，所說導電材料的CTE低於銅層的CTE；b)在至少一個電源/地層中形成多個開口；c)用至少一個電源/地層和至少一個信號層形成複合體；d)在複合體中形成多個開口；及e)在複合體中形成多個鍍敷通孔。
22.根據權利要求21的方法，其中提供至少一個電源/地層的步驟還包括形成至少有一個纖維疊層和至少一層低CTE導電材料的電源/地芯層的步驟。
23.根據權利要求22的方法，其中電源/地芯層的至少一個纖維疊層選自主要由環氧、雙3馬來醯亞胺三嗪環氧、氰化酯、聚醯亞胺、聚三氟乙烯(PTEE)和氟聚合物構成的組中。
24.根據權利要求22的方法，其中至少一層導電材料是兩層導電材料，其中形成電源/地芯層的步驟包括在兩層導電材料間夾入至少一個纖維疊層。
25.根據權利要求24的方法，其中在兩層導電材料間夾入至少一個纖維疊層的步驟包括利用浸漬工藝至少密封一層導電材料，並層疊該密封導電材料與釋放片或粗糙銅箔的步驟。
26.根據權利要求22的方法，其中至少一層纖維疊層是兩層纖維疊層，其中形成源/地芯層的步驟包括在兩纖維疊層間夾入至少一層導電材料。
27.根據權利要求22的方法，其中至少一層纖維疊層是不導電的。
28.根據權利要求22的方法，其中至少一層纖維疊層是導電的。
29.根據權利要求21的方法，還包括用附加金屬塗敷導電材料的步驟。
30.根據權利要求21的方法，還包括對低CTE導電材料進行粘附性增強工藝的步驟。
31.根據權利要求30的方法，其中粘附加強工藝是氧化銅處理或矽烷處理。
32.根據權利要求21的方法，其中低CTE導電材料包括敷金屬的碳或石墨片。
33.根據權利要求21的方法，其中導電材料包括紡織成織物或形成為不規則紙織物的敷金屬纖維材料。
34.根據權利要求33的方法，其中纖維材料選自主要由碳纖維、石墨纖維、液晶聚合物、聚乙烯纖維、石英纖維和玻璃纖維構成的組中。
全文摘要
這裡公開了具有低熱膨脹係數(CTEs)且用於電源和地層的導電材料。金屬化具有低CTE的纖維材料(例如,碳、石墨、玻璃、石英、聚乙烯和液晶聚合物纖維),以提供具有低CTE的導電材料。這些纖維在各自的狀態下被金屬化,然後形成織物,或這些材料可形成織物,然後金屬化,或兩種金屬化結合使用。此外,石墨或碳片可以金屬化一面或兩面,以提供具有低CTE和高導電性的材料。
文檔編號H05K3/46GK1269538SQ0010642
公開日2000年10月11日 申請日期2000年4月6日 優先權日1999年4月7日
發明者羅伯特·M·加普, 馬克·D·波裡克斯 申請人:國際商業機器公司