利用大規模fet陣列測量分析物的方法和裝置的製作方法

2023-07-17 11:16:36 3

專利名稱：：利用大規模fet陣列測量分析物的方法和裝置的製作方法利用大,FET陣列測量分析物的方法和裝置
技術領域：
本公開內容一般性涉及與利用電子傳感器檢測和測量一種或多種分析物有關的發明方法和裝置。
背景技術：
：已經發現電子器件和元件在化學和生物學(一般稱為"生命科學，，)領域具有多種應用，特別適用於對化學反應和物質組成的各個方面的檢測和測量。這些電子器件中的一種稱作離子敏感場效應電晶體，其在有關文獻中通常表示為ISFET(或pHFET)。ISFET通常主要由學術和研究團體研發用以簡化溶液的氫離子濃度(通常稱為"pH")的測量。更具體地，ISFET是一種阻抗變換器件，其以類似於MOSFET(金屬氧化物半導體場效應電晶體)的方式工作，並特別設置為選擇性測量溶液中的離子活性(例如溶液中的氫離子就是"分析物，，)。"ThirtyyearsofISFETOLOGY:whathappenedinthepast30yearsandwhatmayhappeninthenext30years,"P.Bergveld，iSews;J"Mfltora，88(2003),pp,1-20中給出了ISFET4細的工作原理，該出版物通過引用併入本文。圖l示出利用常規CMOS(互補金屬氧化物半導體)工藝製造的p型(p溝道)ISFET50的截面圖。基於p型矽襯底52來製造p型ISFET,其中形成構成電晶體"體"的n型阱54。構成ISFET的源極56和漏極58的高摻雜p型(p+)區域S和D形成在n型阱54中。還在n型阱中形成高摻雜n型(n+)區域B，以為n型阱提供導電體(或"塊")連接62。氧化層65設置在源極、漏極和體連接區域上方，形成穿過這些區域的開口從而為這些區域提供電連接(經由電導體)。例如，作為導體的金屬接觸66為漏極58提供電連接，而作為導體的金屬接觸68通過高導電的體連接62為源極56和n型阱54提供公用連接。多晶矽柵極64形成在源極56和漏極58之間的n型阱54的區域60上方位置處的氧化層上。因為氧化層65設置在多晶矽^(f極64和電晶體體(即n型阱)之間，所以其通常稱為"柵極氧化物"。與MOSFET類似，ISFET50是基於由多晶珪柵極64、柵極氧化物65和源極與漏極之間的n型阱54的區域60構成的MOS(金屬-氧化物-半導體)電容所引起的電荷濃度調製來工作的。當跨接柵極和源極區域施加負電壓時(VGS<0伏特)，在柵極氧化物65和區域60的界面處通it^C^該區域的電子而產生"p溝道"63。p溝道63在源極和漏極之間延伸，當柵極-源極電位VGS負到足以從源極將空穴吸引到溝道中時，電流傳導通過p溝道。溝道63開始傳導電流時的柵極-源極電位稱作電晶體的閾值電壓VTH(當Vcs的絕對值大於閾值電壓ViH時，導通電晶體)。源極之所以稱為源極是因為其是流過溝道63的電荷載流子(對於p溝道來說是空穴)的來源；類似地，漏極是電荷栽流子離開溝道63的位置。在圖1的ISFET50中，如金屬接觸68同時連接源極56和體連接62所示，通過體連接62將n型阱54(電晶體體)強制偏壓到與源極56相同的電位(即VSB=0伏特)。這種連接避免了p+源極區域和n型阱的正向偏壓，並因此有助於將電荷載流子限制到其中可形成溝道63的區域60的區域中。根據非線性關係，源極56和體/n型阱54之間的任何電位差(非零源-體電壓VsB)都會影響ISFET的閾值電壓VTH,且其通常稱作"體效應"，這在許多應用中是不希望出現的。圖1中還示出ISFET的多晶矽柵極64連接到設置在一個或多個置於柵極氧化物65上以構成"浮柵，，結構70的附加氧化物層75中的多層金屬層。之所以稱為浮柵結構，是因為其與ISFET有關的其他導體電絕緣；即，其夾在柵極氧化物65和鈍化層72之間。在ISFET50中，鈍化層72構成產生器件離子敏感性的離子敏感膜；即，接觸鈍化層72，特別是接觸浮柵結構70上的敏感區域78中的鈍化層72的"分析溶液"74(包含目標離子的溶液)中離子的存在改變了ISFET的電特性，從而調節流過源極56和漏極58之間p溝道63的電流。鈍化層72可以包含有助於對特定離子敏感的各種不同材料中的任意一種；例如，包含氮化矽或氮氧化矽的鈍化層通常提供對於分析物溶液74中的氫離子濃度(pH)的敏感性，而包含含有纈氨黴素的聚氯乙烯的鈍化層提供對於分析物溶液中的鉀離子濃度的敏感性(例如適用於鈍化層並對諸如鈉、銀、鐵、溴、碘、鈣和硝酸根的其他離子敏感的材料是公知的)。對於離子敏感性來說，由於化學反應(例如通常包括由敏感區域78附近的分析物溶液中的離子導致的氧化表面基團的分解)，使得在鈍化層72和分析物溶液74的固/液界面處出現的通常稱作"表面電勢"的電勢差成為敏感區域78中離子濃度的函數。這種表面電勢進而影響ISFET的閾值電壓VTH;因此，ISFET的閾值電壓Vth隨著敏感區域78附近的分析物溶液74中的離子濃度的改變而變化。圖2示出圖l所示的p溝道ISFET50的等效電路。再次參考圖1,分析物溶液74中的參比電極76(常規Ag/AgCl電極)測定分析物溶液本身的本體電位，並類似於常規MOSFET的柵極接線端，如圖2所示。在ISFET的線性或不飽和工作區域中，漏電流lD由下式給出formulaseeoriginaldocumentpage18其中VDs是漏極和源極之間的電壓，且/是跨導#(單位為安培/伏特2)，其由下式給出formulaseeoriginaldocumentpage18其中//表示載流子遷移率，C。x是每單位面積的柵極氧化物電容，比率『/L是溝道63的寬長比。如果參比電極76提供基準電壓或接地電壓(VG=0伏特)，且漏電流lD和漏極-源極電壓Vds保持恆定，則根據等式(l)，ISFET的源極電壓Vs的變化直接跟蹤閾值電壓Vm的變化；這可以通過重排等式(1)觀察到formulaseeoriginaldocumentpage18如上所述，因為ISFET的閾值電壓VTH對離子濃度敏感，所以根據等式(3)，源極電壓Vs提供了與ISFET的敏感區域78附近的分析物溶液74中的離子濃度直接相關的信號。在使用氮化矽或氮氧化珪的鈍化層72用於檢測pH靈敏度的典型常規ISFET中，已經觀察到閾值電壓靈敏度AVTH(即隨著分析物溶液的pH變化而變化的閾值電壓)為約30mV/pH至50mV/pH(298絕對溫度下，理論最高靈朝:度為59.2mV/pH)。先前的研究致力於制逸基於常規CMOS工藝技術的用於pH測量的ISFET，其通常旨在實現1-14的pH的範圍下的高信號線性度。具有約50mV/pH的典型閾值靈敏度，並考慮到上文的等式(3),這就要求源極電壓Vs具有約700mV的線性工作範圍。如結合圖1的以上討論，ISFET(以及MOSFET)的閾值電壓Vth受到源板和體(n型阱54)之間的任意電壓VsB的影響。更具體地，閾值電壓VTH是非零源-體電壓VsB的非線性函數。因此，為了避免由於源極和體電位之間的差異而導致的折衷線性度(即緩和"體效應")，如圖1所示，ISFET50的源極56和體連接62通常通過金屬接觸68連接至公用電位。這種體-源連接還在圖2所示的ISFET50的等效電路中示出。製造基於圖1的ISFET設計的ISFET的二維陣列的先前工作已經製造出最大256的ISFET傳感元件或陣列中的"像素"(即16乘16的像素陣列)。ISFET陣列製造的典型研究在出版物"Alargetransistor-basedsensorarraychipfordirectextracellularimaging",M.J.Milgrew，M.O.Riehle，andD.R.S.Cumming，5^wsorsflwdJ"wfltors，5:C7ie附/cfl/,111-112，(2005),pp.347-353，和"ThedevelopmentofscalablesensorarraysusingstandardCMOStechnology",M.J.Milgrew，P.A.Hammond,andD.R.S.C腿ming，5^wws做""w她5.'CA簡cfl/，103,(2004),pp.37-42中報導，這些出版物通過引用併入本文並在下文中簡稱為"Milgrew等人"。其他與實現ISFET陣列有關的研究工作在出版物"AverylargeintegratedpH-ISFETsensorarraychipcompatiblewithstandardCMOSprocesses",T.C.W.Yeow,M.R.Haskard,D.E.Mulcahy,H.I.SeoandD.H.Kwon,S醋歸5:C7i柳/cfl/,44，(1997),pp.434-440，以及"Fabricationofatwo-dimensionalpHimagesensorusingachargetransfertechnique",Hizawa，T"Sawada,K.，Takao,H.，Ishida，M.,awdj5:C7ie附/ai/117(2),2006,pp.509-515中報導，這些出版物也通過引用併入本文。圖3示出根據Milgrew等人的設計的二維ISFET陣列的一列85」。該列85j包括十六(16)個像素8(h至8016，並且如下文參考圖7進一步討論的，完整的二維陣列包括十六(16)個並排排列的這種列85j(j=1，2，3，….16)。如圖3中所示，給出的列85j包括電流源ISOURCEj，其由該列中所有《象素共用，且ISFET的偏置/讀出電路82j(包括電流宿ISINKj)也由該列中所有像素共用。ISFET像素8(^至8016中的每一個都包括具有電連接源極和體的p溝道ISFET50(如圖1和2所示)，加上對十六個行選擇信號(RSEL至RSEI^，以及它們的補碼)之一響應的開關S1和S2。如下文參考圖7所討論的，行選擇信號及其補碼同時產生"啟用"或選擇列85j中的一個給定像素，且這種信號對以某種序列產生從而每次一個地順序啟用列中的不同像素。如圖3中所示，Milgrew等人的設計中的各個像素80的開關S2如常規n溝道MOSFET的情況一樣執行，即當接收到相應的行選擇信號時將電流源ISOURCEj連接至ISFET50的源極。各個像素80的開關SI如傳輸門電路(transmissiongate)即包括n溝道MOSFET和p溝道MOSFET的CMOS對的情況一樣執行，即當接收到相應的行選擇信號及其補碼時將ISFET50的源極連接至偏置/讀出電路82j。圖4中示出^f象素8(h的開關的一個實例，其中傳輸門的p溝道MOSFET表示為Sl1P，n溝道MOSFET表示為S11N。在Milgrew等人的設計中，各個像素的開關SI都使用傳輸門電路，因而對於啟用的像素而言，在VDD至Vss的電源範圍內的任何ISFET源極電壓都可以施加到偏置/讀出電路82j，並且按列輸出為信號VSj。從上述內容中可以認識到Milgrew等人的ISFET傳感器陣列設計中的各個像素80都包括四個電晶體，即p溝道ISFET、包括n溝道MOSFET和p溝道MOSFET的用作開關SI的CMOS對傳輸門電路、以及用作開關S2的n溝道MOSFET。還如圖3中所示，偏置/讀出電路82j使用了開爾文電橋形式的源-漏極跟蹤器構造，以保持恆定漏-源極電壓VDSj並使源極電壓Vsj的測量與列85j中的啟用l象素的ISFET的恆定漏電流IsouRCEj隔離。為此，偏置/讀出電路82j包括兩個運算放大器Al和A2、電流宿IsmKj和電阻RsDj。運算放大器迫使由於電流ISINKj流過電阻產生的跨電阻RSDjm的電壓表現為跨越啟用像素的ISFET的漏極和源極而成為恆定漏-源極電壓VDSj。因此，再次參考等式(3)，由於恆定的Vdsj和恆定的Isourcej，所以啟用〗象素的ISFET的源極電壓Vsj提供對應於ISFET閾值電壓VTH的信號，並因此實現ISFET的敏感區域附近的pH的測量(參見圖1)。通過傳輸門SI提供給源極電壓Vsj寬的動態範圍，確保了可以測量從1-14的pH的全量程，且各個ISFET的源-體連接確保ISFET閾值電壓在全pH量程範圍下的足夠線性度。在如圖3中所示的Milgrew等人的列設計中，應當認識到對於發揮適當功能的列偏置/讀出電路82j的開爾文電橋構造來說，必須在每個像素中使用如圖1所示的p溝道ISFET50;更具體地，基於開爾文電橋構造的替代實現方式不可能使用n溝道ISFET。再次參考圖l，對於基於常規CMOS工藝的n溝道ISFET來iJL無需n型阱54，並且將在p型矽襯底52(其將構成電晶體體)中直接形成用於漏極和源極的高摻雜n型區域。對於n溝道FET器件來說，電晶體體通常連接至電接地端。由於體效應的原因，所以Milgrew等人的設計中的ISFET的源極和體需要電連接在一起以緩和非線性特性，這將致使n溝道ISFET的源極也連接到電接地端(即Vs=VB=0伏特)，由此從啟用的像素中排除了任何有用的輸出信號。因此，圖3中所示的Milgrew等人的列設計需要p溝道ISFET正常工作。還可以認識到，在圖3中所示的Milgrew等人的列設計中，需要在各個像素中實現開關Sl和S2的兩個n溝道MOSFET不能形成在圖1中所示的n型阱54中，其中形成用於像素的p溝道ISFET;相反，n溝道MOSFET直接形成在p型珪襯底52中，超出了ISFET的n型阱54的範圍。圖5是與圖l類似的圖，示出與圖3中所示的列85j的一個像素80對應的p型珪襯底52的一部分的寬截面圖，其中在對應於開關S2的第一n溝道MOSFET和構成圖4中所示的傳輸門Sh的兩個電晶體中一個的第二n溝道MOSFETS11N的旁邊示出了包含ISFET50的漏極58、源極56和體連接62的n型阱54。而且，在Milgrew等人的設計中，在各個像素中實現傳輸門Sl所需的p溝道MOSFET(例如參見附圖4中的S11P)不能形成在其中形成有用於像素的p溝道ISFET50的同一n型阱中。具體而言，因為p溝道ISFET的體和源極電連接在一起，所以在與p溝道ISFET50相同的n-阱中實現p溝道MOSFETShp將導致傳輸門不可預測的操作，或阻礙整體的操作。因此，Milgrew等人的設計中，需要兩個隔離的n型阱來實現各個像素。圖6是與圖5類似的圖，示出對應於一個像素80的p型矽襯底52的另一部分的截面，其中在形成有構成圖4中所示的傳輸門Sh的兩個電晶體之一的p溝道MOSFETSlw的第二n型阱55旁邊示出對應於ISFET50的n型阱54。應當認識到圖5和6中的圖示並未按比例繪製，並且不能完全代表Milgrew等人的設計中的特定像素的實際布局；相反地，這些附圖是概念性的，主要是為了說明Milgrew等人的設計中對於多個n-阱以及在n-阱之外製造隔離的n溝道MOSFET的需求。Milgrew等人的陣列設計利用0.35微米(fim)常規CMOS製造工藝來實現。在這種工藝中，各種設計規則規定了特徵之間的最小間隔距離。例如，根據0.35jimCMOS設計規則，參考圖6，相鄰n-阱之間的距離"a"必須為至少三(3)微米。圖6中還示出到n-阱54的左邊和到n-阱55的右邊的距離"a/2"，其表示將圖6所示的像素80與左右分別相鄰的其他列中的像素隔離所需的最小距離。而且，根據0.35nmCMOS設計規則，圖6中所示的表示n型阱54的截面寬度的距離"b"和表示n型阱55的截面寬度的距離"c，，都為約3nm至4nm(在n型阱中，n-阱邊緣與源極和漏極之一間的公差為1.2nm，且源極和漏極本身的寬度為約0.7nm)。因此，圖6中所示的表示截面圖中的像素80的寬度的總距離"d"大致為約12nm至14jim。在一個實現方式中，Milgrew等人報導了一種基於圖3中所示的列/像素設計的陣列，其包括幾何方形的像素，每個像素都具有12.8pmx12.8jim的尺寸。總之，Milgrew等人的ISFET像素設計旨在確保在1-14的pH範圍內的氫離子濃度的精確測量。為了確保測量的線性度，各個像素的ISFET的源極和體電連接在一起。為了確保pH測量的全量程，在各個像素中使用傳輸門Sl來傳送啟用像素的源極電壓。因此，Milgrew的陣列中的各個像素都需要四個電晶體(p溝道ISFET、p溝道MOSFET和兩個n溝道MOSFET)以及兩個隔離的n-阱(圖6)。基於0.35微米常規CMOS製造工藝和相應的設計規則，這種陣列中的像素具有略大於10fim的最小尺寸，即為約12nm至14jim。圖7示出了根據Milgrew的設計的完整的二維像素陣列95以及附帶的列解碼器電路和測量讀出電路。陣列95包括從85i至85^的十六個列像素，各列都具有上文中結合圖3所討論的十六個像素(即16像素乘16像素的陣列)。#^碼器92提供十六對互補碼行選擇信號，其中各對行選擇信號都同時啟用列85i至85w各列中的一個像素，以基於ISFET的啟用行的各個源極電壓VS1至VS16，從陣列95提供一組列輸出信號。#碼器92如常規四至十六位解碼器(即，四位二進位輸入ROWi-ROW4，以選擇24輸出中的一個)那樣執行。用於陣列的啟用行的列輸出信號組V^至Vw6施加到開關邏輯電路96,其包括十六個傳輸門Sl至S16(—個傳輸門對應一個輸出信號)。如上所述，利用p溝道MOSFET和n溝道MOSFET來實現開關邏輯電路96的各個傳輸門電路，以確保各個輸出信號VS1至VsM足夠的動態範圍。列解碼器94與*碼器92類似，如常規四至十六位解碼器那樣執行，並通過四位二進位輸入COL廣COL4來控制，以在任何給定時間處啟用開關邏輯電路96的傳輸門S1至S16中的一個，從而從開關邏輯電路96提供一個輸出信號Vs。該輸出信號Vs施加到10位格數轉換器(ADC)98，以提供相應於陣列的給定像素的輸出信號Vs的數字表示Di-D10。如前所述，與前述相類似的獨立ISFET和ISFET的陣列在涵蓋化學和生物學的各種應用中已經用作傳感裝置。具體而言，ISFET已在涵蓋諸如DNA的核酸的各種處理過程中用作pH傳感器。下列出版物給出了在各種與生命科學有關的應用中使用ISFET的一些實例，這些出版物通過引用併入本文MassimoBarbaro,AnnalisaBonfiglio,LuigiRaffo,AndreaAlessandrini，PaoloFacciandImrichBar&k，"FullyelectronicDNAhybridizationdetectionbyastandardCMOSbiochip，"5"ews^rafl/irfJ"wfltors5..C7ieAw/c"fl/，Volume118,Issues1-2,2006，pp.41-46;ToshinariSakuraiandYuzuruHusimi，"Real-timemonitoringofDNApolymerasereactionsbyamicroISFETpHse歸r，，，J朋/.C7i亂，"(17)，1992,pp1996一1997;S.Purushothaman,C.Toumazou,J.Georgiou，"TowardsfastsolidstateDNAsequencing,"C7mi/teflwrfiSy他附s，vol.4,2002,pp.IV-169toIV-172;S.Purushothaman,C.Toumazou，C.P.Ou,"Protonsandsinglenucleotidepolymorphismdetection:AsimpleusefortheIonSensitiveFieldEffectTransistor,"5^ws^rsflt/^4CMflZors5:CAe附/cfl/,Vol.114,no.2,2006，pp.964-968;A丄.Simonian，A.W.Flounders,J.R.Wild,"FET-BasedBiosensorsforTheDirectDetectionofOrganophosphateNeurotoxins,"￡/^^wm"/Ws，Vol.16,No.22,2004,pp.1896國1卯6;C.Toumazou,S.Purushothaman,"SensingApparatusandMethod,"UnitedStatesPatentApplication2004-0134798,publishedJuly15,2004;andT.W.Koo，S.Chan,X.Su,Z.Jingwu,M.Yamakawa，V.M.Dubin,"SensorArraysandNucleicAcidSequencingApplications,"UnitedStatesPatentApplication2006-0199193，publishedSeptember7，2006.通常，使用自動DNA定序器的快速且靈敏的核酸序列分析方法的發展已經顯著推進了對於生物學的理解。術語"序列分析"是指無支鏈生物高分子的一級結構(或一級序列)的測定，其產生一種^4i性的線性描述，稱為"序列，，，其簡明地歸納了序列分子大量的原子級結構。"DNA序列測定"具體是指測定給定DNA碎片的核苷酸順序的過程。現在，對於病毒、細菌、真菌、動物和植物的完整基因組的分析已經成為可能，但是由於序列測定的成本和容許能力的原因，這種分析通常受到限制。更具體而言，目前的常規序列測定方法在定序準確率、可以定序的獨立^S板的長度、定序的成本和序列測定速度方面受到限制。儘管在樣本製備和序列測定技術方面已經得到了改進，但是目前的常規序列測定策略，包括迄今可能涵蓋ISFET的那些，已經提供了將容許能力提高到分析大量個體人類基因組所需的水平而需要的成本降低。有必要對大量個體基因組進行序列測定以了解疾病和衰老的遺傳基礎。此外，需要對大量的癌症進行序列測定以了解在癌症下的身體變化。近來的一些研究工作已經在製備用於序列測定的基因組的能力和同時對大量模板進行定序的能力方面取得了明顯進步。但是，這些和其他研究工作仍然受到製備這些系統可檢測的模板所需的相對大尺寸的反應體積的限制，以及對用以讀出威基的複雜的生化酶或螢光方法和特定核苷酸類似物的需要。
發明內容申請人已經驗證並認識到可特別地設置並應用大規模ISFET陣列以促進基於監測與DNA合成有關的化學過程中的變化的DNA序列測定技術。一般來說，申請人已經驗證並認識到化學敏感FET的大恥漠陣列可用於檢測和測量在許多化學和/或生物學過程(化學反應、細胞培養、神經活動、核酸序列測定等)中的各種分析物(例如氫離子、其他離子、非離子的分子或化合物、結合相互作用等等)的濃^/水平，其中基於這種分析物的測量可以獲得有價值的信息。因此，^/>開內容的各個實施方案一般性涉及與用於測量一種或多種分析物的大,FET陣列有關的發明方法和裝置。在本文公開的各個實施方案中，FET陣列包括作為化學傳感器的多個"化學FET"或化學敏感場效應電晶體。上述的ISFET是一種設置用於離子檢測的特定類型的化學FET，且ISFET可用於本文公開的各個實施方案中。由;$^>開內容所披露的其他類型的化學FET包括ENFET,其設置用於特定酶的感測。但M當認識到，^//^開內容並不限於ISFET和ENFET，而是更一般地涉及設置用於某些類型的化學敏感性的任意FET。根據其他實施方案，本公開內容一般性涉及與將合適的化學樣本遞送至上述大，化學FET陣列以引起相應響應有關的發明方法和裝置。化學樣本可以包括小反應體積的(液體)分析物樣本，以有助於對分析物進行高速、高密度的化學物(例如離子或其他組分)濃度或其他測量的檢測。例如，一些實施方案涉及"非常大M^"二維化學FET傳感器陣列(例如大於256k個傳感器)，其中構成這種陣列的傳感器的一個或多個包含化學FET的元件或叫象素"設置用以監測在陣列的像素附i^生的一個或多個獨立的化學反應或事件。在一些示例性實施方式中，陣列可以連接到一個或多個在陣列的獨立傳感器或傳感器組上形成一個或多個反應腔或"孔腔(well)"或"微孔腔(microwdl)"的微流體結構和在測量過程之間將分析物樣本遞送到所述孔腔並將其從所述孔腔移除的裝置。即4吏未使用微孔腔，傳感器陣列也可以連接到用於在測量過程之間將一種或多種分析物遞送到像素並移除該分析物的一個或多個微流體結構。因此，本公開內容的希望被保護的發明方面包括可以用於使試劑/分析物流動到孔腔或像素中以及使其從孔腔或像素中流出的各種微流體結構、孔腔陣列的製造方法、，，使陣列的像素與孔腔連接的方法和結構以，用，在裝，用於DNA序還示出一種獨特的參比電UL其與流動腔的連接。在各個實施方案中，特別關心的分析物是氫離子，並且才艮據^/〉開內容的大恥溪ISFET陣列特別設置為測量pH。在其他實施方案中，故監測的化學反應可以與DNA合成過程或其他化學和/或生物學過程有關，並且化學FET陣列可特別地設置為測量pH或一種或多種提供涉及感興趣的特定化學過程的有關信息的其他分析物。在各個方面中，利用常規CMOS工藝技術製造化學FET陣列，並且化學FET陣列特別地設置為有助於快速獲取來自整個陣列的數據(掃描所有像素以獲得相應的像素輸出信號)。對於分析物檢測和測量來說，應當認識到在下文詳細討論的各個實施方案中，根據本公開內容通過化學FET測量的一種或多種分析物可以包括提供關於所感興趣的一個或多個化學過程(例如，多個核酸鏈的結合、抗體與抗原的結合等)的相關信息的任意多種化學物質。在某些方面中，除了僅檢測分析物的存在之外，測量一種或多種分析物的水平或濃度的能力提供了與一個或多個化學過程有關的有價值的信息。在其他方面中，M所感興趣的一種或多種分析物是否存在的檢測可以提供有價值的信息。根據本公開內容的各個發明實施方案的化學FET陣列可以設置為對任意一種或多種不同分析物/化學物質具有敏感性。在一個實施方案中，陣列的一個或多個化學FET可以特別設置為對代表一種或多種結合事件(例如，與核酸序列測定過程有關的事件)的一種或多種分析物具有敏感性，並且在其他實施方案中，給定陣列的不同化學FET可以設置為對不同分析物具有敏感性。例如，在一個實施方案中，陣列的一個或多個傳感器U象素)可以包^i殳置為對第一分析物化學敏感的第一類型化學FET，並且陣列的一個或多個其他傳感器可以包括"i殳置為對與第一分析物不同的第二分析物化學敏感的第二類型化學FET。在一個示例性實施方式中，第一分析物可以代表與核酸序列測定過程有關的第一結合事件，第二分析物可以代表與核酸序列測定過程有關的第二結合事件。當然，應當i人識到可以在任意給定的陣列中使用多於兩種的不同類型的化學FET以檢測和/或測量不同類型的分析物/結合事件。一般來說，應當認識到，本文討論的傳感器陣列的任意實施方案中，給定的傳感器陣列可以是"同質，，的並且包括用以檢測和/或測量相同類型的分析物(例如pH或其他離子濃度)的基本類似或相同類型的化學FET，或者傳感器陣列可以是"異質，，的並且包括用以檢測和/或測量不同分析物的不同類型的化學FET。在另外的方面中，申請人特別對與圖1-7有關的上述Milgrew等人的ISFET陣列設計以及其他常規ISFET陣列設計加以改進，以^更顯著降低像素尺寸，並因此增加對於給定半導體晶片尺寸的化學FET陣列的像素數量(即增加像素密度)。在各個實施方案中，在實現像素密度增加的同時，增加對應於涉及所監測的化學過程的相應測量的輸出信號的信噪比(SNR)以及增加從陣列讀取這種輸出信號的速度。特別地，申請人已經驗證並認識到通it^L松對化學FET線性度的要求並將注意力集中在進一步限制測量輸出信號範圍(例如對應於從約7至9而不是從1至14的pH範圍的輸出信號)，可以顯著降低獨立像素的複雜性和尺寸，由此有助於實現非常大恥漠密集的化學FET陣列。申請AJi發汪並認識到針對化學FET陣列中的像素選擇的替代性簡單方法(可替代如圖7中所示的Milgrew等人的設計中所使用的複雜性與陣列規模成比例的行和列解碼器的方法)有助於快速獲取來自非常大和密集的陣列中的數據。對於化學FET陣列的製造來說，申請人進一步驗證並認識到常規CMOS製造工藝中使用的各種技術以及各種後製造工藝步驟(晶片傳送、清洗、切割、封裝等)會在某些情況下對所得的化學FET陣列的性能產生不利影響。例如，再次參考圖1,一個潛在的問題涉及到俘獲電荷，其可能在與浮柵結構70有關的金屬的蝕刻期間在柵極氧化物65中產生，以及這種俘獲電荷會怎樣影響化學FET的閾值電壓VTH。另一個潛在的問題涉及到由在鋁基金屬CMOS製造中所通常使用的低溫材料沉積工藝製得的化學FET鈍化層(例如參見圖1中的ISFET鈍化層72)的密>(1/孔隙度。雖然這種低溫工藝通常為常規CMOS器件提供適宜的鈍化層，但是它們可能導致可觀的低密度和多孔的鈍化層，其可能對接觸分析物溶液的化學FET構成潛在的問題；特別是隨著時間的流逝，低密度多孔鈍化層會吸附溶液中的分析物或其他物質並被其飽和，這進而可能導致不希望的化學FET的閾值電壓ViH的時變漂移。這種現象進而又阻礙所感興趣的一種或多種特定分析物的精確測量。鑑於前述情況，本文公開的其它發明實施方案涉及用於減少對化學FET性能具有潛在不利影響的方法和裝置，這可從化學FET陣列的製造和後製造工藝/處理的不同方面獲得。因此，本發明的一個實施方案涉及一種裝置，其包括CMOS製造的傳感器陣列，每個傳感器包括一個化學敏感場效應電晶體(化學FET)並且在陣列表面上佔據10x10微米或更小的面積。另一實施方案涉及一種傳感器陣列，其包括二維電子傳感器陣列，該陣列包括至少512行和至少512列的電子傳感器，每個傳感器包括一個化學敏感場效應電晶體(化學FET),其設置為提供表示二維陣列的表面附近的分析物的存在和/或濃度的至少一個輸出信號。另一實施方案涉及一種裝置，其包括CMOS製造的傳感器陣列，每個傳感器包括一個化學敏感場效應電晶體(化學FET)。CMOS製造的傳感器陣列包括多於256個傳感器，並且來自陣列的所有化學FET的化學FET輸出信號的集合構成數據幀。該裝置還包括控制電路，其連接到陣列並設置為產生至少一個陣列輸出信號從而以至少1幀每秒的幀速提供來自陣列的多個數據幀。在一個方面中，幀速可以是至少10幀每秒。在另一方面中，幀速可以是至少20幀每秒。在其他方面中，幀速可以是至少30、40、50、70或直至100幀每秒。另一實施方案涉及一種裝置，其包括CMOS製造的傳感器陣列，每個傳感器包括化學敏感場效應電晶體(化學FET)。該化學FET包括浮柵結構以及具有第一半導體類型並製造在具有第二半導體類型的區域中的源極和漏極，其中不存在將具有第二半導體類型的區域電連接至源極或漏極中任意其一的電導體。另一實施方案涉及一種裝置，其包括電子傳感器陣列，每個傳感器由包括一個化學敏感場效應電晶體(化學FET)的三個場效應電晶體(FET)構成。另一實施方案涉及一種裝置，其包括電子傳感器陣列，每個傳感器包括三個或更少的場效應電晶體(FET)，其中所述三個或更少的場效應電晶體(FET)包括一個化學敏感場效應電晶體(化學FET)、另一實施方案涉及一種裝置，其包括電子傳感器陣列，每個傳感器包括多個場效應電晶體(FET)，所述多個場效應電晶體(FET)包括一個化學敏感場效應電晶體(化學FET)，並且多個電導體電連接到所述多個FET，其中所述多個FET設置為使得所述多個電導體包括橫穿被陣列的各個傳感器所佔據的區域並互連多個傳感器的不多於四個電導體。另一實施方案涉及一種裝置，其包括CMOS製造的傳感器陣列，每個傳感器包括多個場效應電晶體(FET)，所述多個場效應電晶體(FET)包括一個化學敏感場效應電晶體(化學FET)，其中每個傳感器中所有的FET都具有相同的溝道類型並且在陣列襯底的單一半導體區域中實現。另一實施方案涉及一種傳感器陣列，其包括排列成多個行和多個列的多個電子傳感器。每個傳感器包括一個化學敏感場效應電晶體(化學FET)，其設置為提供表示陣列的表面附近的分析物的存在和/或濃度的至少一個輸出信號。對多個列中的每一列來說，陣列還包括列電路，其設置為對該列中相應的化學FET提供恆定的漏電流和恆定的漏-源極電壓，列電路包括兩個運算放大器和與相應的化學FET排列成開爾文電橋構造的二極體連接FET以提供恆定的漏-源極電壓。另一實施方案涉及一種傳感器陣列，其包括排列成多個行和多個列的多個電子傳感器。每個傳感器包括一個化學敏感場效應電晶體(化學FET)，其設置為提供表示陣列的表面附近的分析物中離子濃度的至少一個輸出信號。該陣列還包括用以開啟多個行中相應的行的至少一個行選擇移位寄存器，以及用以從多個列中相應的列獲取化學FET輸出信號的至少一個列選擇移位寄存器。另一實施方案涉及一種裝置，其包括CMOS製造的傳感器陣列，每個傳感器包括化學敏感場效應電晶體(化學FET)。該化學FET包括浮柵結構以及具有第一半導體類型並製造在具有第二半導體類型的區域中的源極和漏極，其中不存在將具有第二半導體類型的區域電連接至源極或漏極的電導體。該陣列包括至少512行和至少512列的CMOS製造的傳感器的二維陣列。每個傳感器由包括化學FET的三個場效應電晶體(FET)構成，並且每個傳感器包括電連接到所述三個FET的多個電導體。所述三個FET設置為使得所述多個電導體包括橫穿過被陣列的各個傳感器所佔據的區域並互連多個傳感器的不多於四個電導體。各個傳感器中所有的FET都具有相同的溝道類型並且在陣列襯底的單一半導體區域中實現。來自陣列中所有化學FET的化學FET輸出信號的集合構成數據幀。該裝置還包括連接到陣列的控制電路並且設置為產生至少一個陣列輸出信號，從而以至少20幀每秒的幀速提供來自陣列的多個數據幀。另一實施方案涉及一種加工CMOS製造的傳感器的陣列的方法，每個傳感器包括一個化學敏感場效應電晶體(化學FET)。該方法包括A)切割包括陣列的半導體晶片以形成包括陣列的至少一個切割部分；以及B)對所迷至少一個切割部分實施合成氣體(forminggas)退火。另一實施方案涉及一種加工CMOS製造的傳感器的陣列的方法。每個傳感器包括一個化學敏感場效應電晶體(化學FET),其具有通過等離子體增強化學氣相沉積(PECVD)而沉積的氮化矽和/或氮氧化矽的化學敏感鈍化層。該方法包括A)在化學敏感鈍化層上沉積至少一種附加鈍化材料以降低鈍化層的孔隙度和/或增加鈍化層的密度。另一方面，本發明提供一種用於核酸序列測定的方法，其包括將多個模板核酸設置在多個反應腔中，其中所述多個反應腔接觸化學敏感場效應電晶體(化學FET)陣列，該陣列包括每個反應腔至少一個的化學FET,其中每個模板核酸與序列測定引物雜交並結合至聚合酶，通過在序列測定引物的3，端處順序加入一種或多種公知的核苷三磷酸來合成新的核酸鏈，通過所述至少一個化學FET的電流變化來檢測一種或多種i^p的核苷三磷酸的加入。另一方面，本發明提供一種用於核酸序列測定的方法，其包括將多個模板核酸設置在多個反應腔中，其中所述多個反應腔接觸化學敏感場效應電晶體(化學FET)陣列，該陣列包括每個反應腔至少一個的化學FET，其中每個模板核酸與序列測定引物雜交並結合至聚合酶，通過在序列測定引物的3，端處順序加入一種或多種公知的核苷三磷酸來合成新的核酸鏈，通過至少一個化學FET的電流變化來檢測一種或多種公知的核普三磷酸的加入，其中該化學FET陣列是前述陣列中的任意一種。另一方面，本發明提供一種用於核酸序列測定的方法，其包括將多個模板核酸設置在多個反應腔中，其中所述多個反應腔接觸化學敏感場效應電晶體(化學FET)陣列，該陣列包括每個反應腔至少一個的化學FET，其中每個模板核酸與序列測定引物雜交並結合至聚合酶，通過在序列測定引物的3，端處順序加入一種或多種公知的核苷三磷酸來合成新的核酸鏈，通過序列測定反應副產物的產生來檢測一種或多種公知的核苷三磷酸的加入，其中(a)化學FET陣列包括多於256個傳感器，或(b)相鄰反應腔之間的中心距離(或"間距")是l10fim。為了簡要起見，等同適用於本文所公開的方法的各種實施方案只敘述一次。在某些實施方案中，相鄰反應腔之間的中心距離是2-9fim、約2jim、約5jim或約9nm。在某些實施方案中，化學FET陣列包括多於256個傳感器(且4壬選地多於256個對應的反應腔(或孔腔)、多於103個傳感器(且任選地多於103個對應的反應腔)、多於104個的傳感器(且任選地多於104個對應的反應腔)、多於105個的傳感器(且任選地多於105個對應的>^應腔)、或多於106個的傳感器(且任選地多於106個對應的反應腔))。在某些實施方案中，化學FET陣列包括至少512行和至少512列的傳感器。在某些實施方案中，序列測定反應副產物是無機焦磷酸鹽(PPi)。在某些實施方案中，PPi是直接測量的。在某些實施方案中，在不存在PPi受體的情況下測量PPi。在某些實施方案中，序列測定反應副產物是氫離子。在某些實施方案中，序列測定反應副產物是無機磷酸鹽(Pi)。在某些實施方案中，化學FET檢測副產物任選地與如本文所述的其他^組合的任意組合而變化。在另一方面中，本發明提供一種用於核酸序列測定的方法，其包括將多個模板核酸i殳置在多個反應腔中，其中所述多個反應腔接觸化學敏感場效應電晶體(化學FET)陣列，該陣列包括每個反應腔至少一個的化學FET，其中每個模板核酸與序列測定引物雜交並結合至聚合酶，通過在序列測定引物的3，端處順序加入一種或多種公知的核苷三磷酸來合成新的核酸鏈，直接檢測作為一種或多種公知核苷三磷酸的加入的指示劑的無機焦磷酸鹽(PPi)的釋放。在某些實施方案中，通過結合至固定在化學FET上的PPi受體來直接檢測PPi。在某些實施方案中，在不存在PPi受體的情況下通過化學FET直接檢測PPi。在另一方面中，本發明提供一種用於核酸序列測定的方法，包括使模板核酸片段化以產生多個核酸片段，將來自多個核酸片段中每一個的一個鏈單獨附著至微珠，以產生各自附著有單鏈核酸片段的多個微珠，將附著有單鏈核酸片段的多個微珠遞送至化學FET陣列，該陣列具有在同一區域中用於各個傳感器的分離的反應腔，其中每個反應腔中僅有一個微珠，並且同時在多個腔中實施序列測^應。在另一方面中，本發明提供一種裝置，其包括在其表面上設置有PPi受體的化學敏感場效應電晶體(化學FET)。在某些實施方案中，PPi選擇性受體是圖11B中所示的化合物1、化合物2、化合物3、化合物4、化合物5、化合物6、化合物7、化合物8、化合物9或化合物10。在某些實施方案中，化學FET存在於學FET的陣列中，其中每一個化學FET的表面上都設置有PPi選擇性受體。在某些實施方案中，在陣列的每個化學FET上設置相同的PPi選擇性受體。在某些實施方案中，陣列包括多於256個傳感器。在某些實施方案中，陣列包括至少512行和至少512列的傳感器。在某些實施方案中，化學FET位於反應腔的底部。在另一方面中，本發明提供一種裝置，其包括在其表面上設置有生物陣列的化學敏感場效應電晶體(化學FET)。該生物陣列可以是核酸陣列、包括但不限於酶陣列、抗體陣列和抗體片段陣列的蛋白質陣列、細胞陣列等。化學陣列可以是有機小分子陣列或無機分子陣列，但並不限於此。化學FET陣列可以包括至少5、10、102、103、104、105、106或更多的傳感器。在某些實施方案中，生物或化學陣列可設置在多個"隔室"或空間限定的區域中，且這些區域中的每一個均位於化學FET陣列中的不同傳感器上。在又一方面中，本發明提供一種用於測定核酸的方法，包括使設置在化學FET陣列上的核酸陣列與樣本接觸，並檢測來自樣本的核酸與核酸陣列上的一個或多個區域的結合。在另一方面中，本發明提供一種用於檢測蛋白質的方法，包括使設置在化學FET陣列上的蛋白質陣列與樣本接觸，並檢測來自樣本的蛋白質與蛋白質陣列上的一個或多個區域的結合。在又一方面中，本發明提供一種用於檢測核酸的方法，包括使設置在化學FET陣列上的蛋白質陣列與樣本接觸，並檢測來自於樣本的核酸與蛋白質陣列上的一個或多個區域的結合。在另一方面中，本發明提供一種用於檢測抗原的方法，包括使設置在化學FET陣列上的抗原陣列與樣本接觸，並檢測來自樣本的抗原與抗原陣列上的一個或多個區域的結合。在另一方面中，本發明提供一種用於檢測酶底物或抑制劑的方法，包括使設置在化學FET陣列上的酶陣列與樣本接觸，並檢測來自樣本的部分與酶陣列上的一個或多個區域的結合。應當認識到上述概念和將要在下文詳細討論的其他概念(假定這些概念相互之間不矛盾)的所有組合都視為本文公開的發明主題的一部分。特別是，本文最後記載的權利要求的主題的所有組合都視為本文公開的發明主題的一部分。還應當認識到，還可以出現在通過引用併入本文的任何公義最大限度的一致。附圖中，相同的附圖標記一般指的是所有不同附圖中的相同部分。而且，附圖不必按比例繪製，其重點在於普逸良映本文公開的各種概念。圖l示出利用常規CMOS工藝製造的p型(p溝道)離子敏感場效應電晶體(ISFET)的截面圖。圖2示出圖1中所示的p溝道ISFET的等效電路圖。圖3示出基於圖1中所示的ISFET的二維ISFET的一列。圖4示出應用在圖3中所示的陣列列的各個像素中的包括p溝道MOSFET和n溝道MOSFET的傳輸門電路。圖5是與圖l相似的示意圖，其示出對應於圖3中所示的陣列列的一個像素的襯底的一部分的寬截面圖，其中ISFET示出在也包括在像素中的兩個n溝道MOSFET旁邊。圖6是與圖5相似的示意圖，其示出對應於圖3中所示的陣列列的一個像素的襯底的另一部分的截面圖，其中ISFET示出在圖4中所示的傳輸門電路的p溝道MOSFET旁邊。圖7示出基於圖3的列設計的完整二維ISFET像素陣列連同附屬的行和列解碼器電路和測量讀出電路的實例。圖8—般性示出一種核酸處理系統，其包括根據;$^>開內容的一個發明實施方案的大,化學FET陣列。圖9示出根據>$^>開內容的一個發明實施方案，與圖8中所示類似的化學FET陣列的一列。圖9A示出根據4^^開內容的一個發明實施方案，用在圖9中所示的陣列列中的示例性放大器的電路圖，圖9B是放大器偏壓對帶寬的曲線圖。圖10示出根據^^開內容的一個發明實施方案，圖9中所示的化學FET陣列的列的《象素的晶片布圖設計的俯視圖。圖IIA示出沿著圖10中所示的4象素的I-I線的複合截面圖，包括在II-II線和in-iil線之間的圖io右半部的其他元件，其示出根據;^5^開內容的一個發明實施方案的像素製造的層疊結構圖。圖11B提供十個PPi受體的化學結構(化合物1至10)。圖11C是圖11B中化合物4的合成過程的示意圖。圖11D是示出可應用於鈍化層以結合分子識別化合物(例如但不限於PPi受體)的各種化學反應的示意圖。圖IIE是圖11B中的化合物10與金屬氧化物表面結合的示意圖。圖12A至12L提供根據^^開內容的一個發明實施方案，圖11A中所示的各個製造層的俯視圖。圖13示出根據^^開內容的一個發明實施方案，基於圖9-12中所示的列和像素設計實現類似於圖8中所示的化學FET傳感器陣列的一個示例性CMOSIC晶片的框圖。圖14示出根據>$^>開內容的一個發明實施方案，圖13中所示的陣列的行選擇移位寄存器。圖15示出才艮據^/〉開內容的一個發明實施方案，圖13中所示的陣列的兩個列選擇移位寄存器中的一個。圖16示出根據^^開內容的一個發明實施方案，圖13中所示的陣列的兩個輸出驅動器器中的一個。圖17示出根據4^>開內容的一個發明實施方案，連接到陣列控制器的圖13的化學FET傳感器陣列的框圖。圖18示出根據^^開內容的一個發明實施方案，由圖17的陣列控制器提供的不同信號的示例性時序圖。圖19-20示出根據本公開內容的其他發明實施方案，實現化學FET傳感器陣列的可替代CMOSIC晶片的框圖。圖20A示出根據4L/^開內容的另一發明實施方案，圖20中所示的化學FET陣列的一個像素的晶片布圖設計的俯視圖。圖21-23示出根據^^開內容的其他發明實施方案，實現化學FET傳感器陣列的另一可替4戈CMOSIC晶片的才匡圖。圖24示出根據^^開內容的另一發明實施方案，利用n溝道化學FET和附屬的n溝道MOSFET實現的圖9的像素設計。圖25-27示出根據^^開內容的其他發明實施方案，用於化學FET陣列的可替代像素設計和相關的列電路。圖28A和28B是如本文使用的微孔腔陣列的部分的等比例示圖，其示出了圓孔腔和矩形孔腔，以幫助理解陣列結構的三維顯象。圖29是顯示CMOS晶片上的獨立ISFET的陣列的晶片布圖的一個角(即左下角)的俯視圖的圖解說明。圖30是對應於圖29中所示的晶片的部分，用於上述傳感器陣列的每孔腔一個傳感器的實施方案的(典型地為鉻)掩模的一部分的布圖的實例圖解。圖31是用於每孔腔4個傳感器的實施方案的掩模的布圖。圖32是用於掩蔽圍繞陣列的區域，以構建圍繞襯底上的傳感器的有源陣列的光刻膠的凸緣或壁(或使用地理學意義中的術語盆形構造)的第二掩模的圖解，如圖33A中所示。圖33是所得的盆形構造的圖解。圖33A是用於制it微孔腔陣列的三層PCM工藝的圖解。圖34-37圖解示出將流體界面與傳感器陣列合併的合適的試驗裝置的第一實例，圖35拔映沿著35-35'線的圖34的裝置的截面圖，且圖36是放大了圖35的一部分的透視圖，圖37進一步放大了該結構的一部分以使流體流動變得更直觀。圖38是開始形成特定構造的實例流動腔的具有蝕刻光刻膠層的襯底的示意圖。圖39-41是適於製造與圖38—致的流動腔的第一構造的掩模的圖。圖42-54和57-58是實例裝置及其放大的成對局部等比例的截面圖，其示出了引入參比電極至流動腔和流動室中的方式和利用諸如塑料和PDMS的材料形成流動腔和流動室。圖55和56是用於如本文所教導的應用的製造安裝在晶片上的流體裝置的雙層玻璃(或塑料)設置的示意截面圖。圖59A-59C是用於形成流動腔的兩件式注塑件的兩個實例的部件的圖解6圖60是將作為電極的不鏽鋼毛細管引入諸如圖59A-59C中的流動腔或其他流動腔的流動腔下遊埠的示意截面圖。圖61是示出dNTP併入合成核酸鏈中伴隨無機焦磷酸鹽(PPi)釋放的示意圖。圖62-70示出裝載#發明的微流體陣列的微珠。圖71A是屏幕截圖，其示出具有在添加(第一次)dATP導致模板4中的4g延伸(參見表1和2)之後出現的信號的像素(左側的屏幕)，以及標以箭頭的像素的電壓對幀(或時間)的曲線圖(右側的屏幕)。圖71B是屏幕截圖，其示出具有在再次添加dCTP導致模板1中的44延伸(參見表1和2)之後出現的信號的像素(左側的屏幕)，以及標以箭頭的4象素的電壓對幀(或時間)的曲線圖(右側的屏幕)。圖71C是屏幕截圖，其示出具有在再次添加dCTP導致模板1、2和4延伸(參見表1和2)之後出現的信號的像素(左側的屏幕)，以及標以箭頭的像素的電壓對幀(或時間)的曲線圖(右側的屏幕)。圖71D是屏幕截圖，其示出具有在添加dTTP並且在所有4個模板中發生全長轉錄(run-off)(由於存在所有4種dNTP)(參見表1、2)之後出現的信號的像素(左側的屏幕)，以及標以箭頭的像素的電壓對幀(或時間)的曲線圖(右側的屏幕)。具體實施例方式以下內容是涉及與用於分析物檢測的大,化學FET有關的發明方法和裝置的各種概念及其實施方案的更詳細的說明。應當認識到，上文引入的且在下文更詳細說明的各種概念可以任意多種方式來實施，所公開的概念並不限於實施方式任何特定模式。特定實施方式和應用的實例主要用於"i兌明性的目的。根據本公開內容的各個發明實施方案至少部分涉及半導體基/微流體混合系統，其結合了微電子動力和微流體系統的生物相容性。在下文中的某些實例中，為了說明的目的，混合系統的微電子部分由CMOS技術實現。但M當認識到，；$^>開內容並不限制在這方面，其他的半導體基技術也可用於實現本文所討論的系統的微電子部分的各個方面。本文公開的一個實施方案涉及一種化學敏感場效應電晶體(化學FET)的大，傳感器陣列(例如二維陣列)，其中陣列的單個^ft學FET傳感器元件或"像素"設置為檢測發生在陣列附近的大量的化學和/或生物學過程(化學反應、細胞培養、神經活動、核酸序列測定過程等)中的分析物濃度的變化。下文詳細討論的各個實施方案所設想的化學FET的實例包括但不限於離子敏感場效應電晶體(ISFET)和酶敏感場效應電晶體(ENFET)。在一個示例性實施方式中，在化學FET傳感器陣列上製造一個或多個微流體結構，以為可能生成所感興趣的分析物的化學反應提供容器和/或密封。例如，在一個實施方式中，微流體結構可構造為^:置在陣列的一個或多個傳感器上的一個或多個"孔腔"(例如小的反應腔)，以4吏其上設置有給定孔腔的一個或多個傳感器檢測和測量在給定孔腔中的分析物濃度。在某些實施方案中，這種化學FET陣列/微流體混合結構可用於分析包含核酸的感興趣的溶'^/材料。例如，這種結構可用於以大批量序列測定核酸的方式來處理核酸。在不同方面中，這種序列測定可實施來檢測核^f列的同一性，用於核酸片段的單核普酸同質多晶檢測、用於核M達鐠繪製(在兩個或更多狀態之間比較核^達譜，例如在患病和正常組織之間比較或在未經治療的組織和用藥物、酶、射線或化學處理方式治療的組織之間比較)、用於單體型(比較存在於人對象中的兩等位基因的每一個上的基因和變異基因)、用於染色體組型(識別比較測試組織(典型的是從受孕前的胚胎/胎兒獲得以檢測出生缺陷)中的一種或多種基因和從"正常"的染色體組型體獲得的相同基因)以及用於基因型(比較一個物質的第一個體中的一種或多種基因和相同物質的其他個體中的相同基因)。但是應當認識到，雖然本文公開的概念的某些說明性實例適用於核酸處理範疇，但是本文公開的涉及化學FET傳感器陣列的概念的應用並不局限於這些實例。圖8—般性示出根據4^>開內容的一個發明實施方案，包括大皿化學FET陣列的核酸處理系統1000。在以下討論中，為了說明的目的，將陣列的化學FET傳感器描述為對氫離子濃度敏感的ISFET。但是，當認識到，^^開內容並不限於這個方面，且本文討論的任何實施方案中的ISFET都用作說明性實例，其他類型的化學FET也可以類似地用於替代性的實施方案中，如下文進一步詳細討論的那樣。一方面，系統1000包括半導體/微流體混合結構300,其包括ISFET傳感器陣列100和微流體流動腔200。另一方面，流動腔200設置為通過使多個序列測定試劑272(例如基質dATP，dCTP,dGTP,dTTP和其他試劑)可控地i^X流動腔來促進設置在流動腔中的核酸模板的序列測定。如圖8中所示，序列測定試劑進入到流動腔200可通過由計算機260控制的一個或多個閥270和一個或多個泵274來實現。在圖8的系統1000中，才艮據一個實施方案，ISFET傳感器陣列100監測發生在流動腔200的不同部位的pH的變化，這種變化是由一種或多種構成序列測定試劑272的基質和核酸模板之間的化學反應引起的。在下文詳細討論的其他實施方案中，FET傳感器陣列可特別地設置成對可以提供與感興趣的化學反應有關的相關信息的其他分析物具有敏感性。通過陣列控制器250(也受控於計算機260),可以控制ISFET陣列以l更獲得與分析物測量有關的數據，並且可通過計算機260來處理所採集的數據，以得到與核酸模板的處理有關的有意義的信息。例如，在一個實施方式中，pH的變化量通常與添加到核酸模板的特定類型的基質(例如dATP，dCTP,dGTP，dTTP中的一種)的數量成比例。這種pH的變化可由在給定類型的基質和模板之間反應附近的陣列100的一個或多個ISFET的輸出電壓的變化來表示。因此，陣列的給定像素的輸出信號的電壓變化量可用於檢測添加到設置在位於給定像素上方的流動腔內的模板中的特定類型的基質的數量。一方面，圖8中所示的系統1000的流動腔200可以包拾沒置在ISFET陣列100的相應傳感器上的多個孔腔(圖8中未示出)。許多技術都可用於將多種處理材料導入這種流動腔的孔腔中。例如，流動腔可以首先裝載通過將包含核酸模板的"微珠"離心進孔腔中來進行測序的核酸模板；作為替代方案，這種微珠可以依靠重力而tV孔腔中。在另一實例中，沒有使用微珠，而是用一組引物對M蓋孔腔，並且用適配器將核酸模板提供到流動腔以補足引物對(可將固定材料添加到傳感器陣列100或添加到作為晶片封裝一部分的分立晶片或可正好在核酸處理之前添加)。包括溶膠凝膠的其他方法可用於將核酸模板固定到ISFET陣列100的表面附近。一M酸^^板裝載進流動腔200的相應孔腔中，接著就可在孔腔中實施橋接擴增，接著通過合成或連接反應來實施產物變性和序列測定。可以預見孔腔中的其他擴增方法(和在孔腔中俘獲產物的方法)，其包括滾環擴增或其他利用諸如PCR的等溫或非等溫擴增技術的方法。如圖8中所示，包含基質的試劑可導入流動腔(例如通過計算機控制的閥270和泵274)，並擴散進孔腔中，或者試劑可通過諸如噴墨列印的其他方法添加到流動腔。在另一實例中，流動腔200可不包含任何孔腔，且可採用試劑的擴散特性來限制ISFET陣列100的各個傳感器之間的串擾。總之，圖8的系統中的流動腔200可採取任意方式設置為在ISFET陣列100附近提供一種或多種分析物；例如，核酸模板(DNA)可直接固定或施加到適當接近傳感器陣列IOO的一個或多個像素的位置處，或在位於傳感器陣列上的載體材料(例如一個或多個"^t珠，，)上。處理試劑(例如酶)還可以直接置於傳感器上或陣列附近的一個或多個固相栽體上，用於多種生物傳感器應用的未使用孔腔或微珠的裝置中的酶產生傳感器可檢測到的產物(例如離子濃度的變化)。對於圖8中所示的系統1000的ISFET陣列100來^L，一個實施方案中，陣列100是作為利用標準CMOS工藝(例如0.35微米工藝、0.18微米工藝)設計和製造的集成電路而實現的，其包括需要用於檢測/測量一種或多種分析物的所有傳感器和電子裝置。再次參考圖1，用於連接ISFET陣列100的一個或多個參比電極76可置於流動腔200中(例如i殳置在流動腔的"未使用"的孔腔中)，或其可暴露於參比物(例如一種或多種序列測定試劑172)以建立基線，以用來比較陣列100的相應ISFET附近的分析物濃度的變化。參比電極76可電連接到陣列100、陣列控制器250或直接連接到計算機260，以利於進行基於從陣列IOO獲得的電壓信號的分析物測量；在某些實施方式中，參比電極可連結至電接地或其他預定電位，或者可測量相對於地電位的參比電極電壓，從而為ISFET輸出信號的測量建立電基準，如下文進一步討論的那樣。作為一維或二維陣列，ISFET陣列IOO並不限於任何特定尺寸，包括少至2-256^f象素(例如在二維實施方式中的16x16〗象素)或多至54兆像素(例如在二維實施方式中的7400x7400像素)或更大，且可用於依照本文公開的概念的各種化學/生物檢測目的。在圖8所示的典型系統的一個實施方案中，陣列的單個ISFET傳感器可以設置為對氫離子敏感；但是，還應當認識到^^開內容並不限於這方面，例如ISFET傳感器陣列的單個傳感器可特別設置為對用於各種應用(例如對公知的諸如鈉、銀、鐵、溴、碘、鈣和硝酸鹽的其他離子敏感的材料)的其他類型離子濃度具有敏感性。一般地說，根據^^開內容的各個實施方案的化學FET陣列可設置為對各種分析物/化學物質中的任意一種或多種具有敏感性。在一個實施方案中，陣列的一個或多個化學FET可特別^:置為對表示一種或多種結合事件(例如與核酸序列測定有關)的一種或多種分析物具有敏感性，且在其他實施方案中，給定陣列的不同化學FET可設置為對不同分析物具有敏感性。例如，在一個實施方案中，陣列的一個或多個傳感器(像素)可包括第一類型的化學FET,其設置為對第一分析物化學敏感，而陣列的一個或多個其他傳感器包括第二類型的化學FET，其設置為對不同於第一分析物的第二分析物化學敏感。在一個典型實施方式中，第一分析物可以表示與核酸序列測定處理有關的第一結合事件，第二分析物可以表示與核酸序列測定有關的第二結合事件。當然，應當認識到，可以在任何給定陣列中使用多於兩種不同類型的化學FET，以檢測和/或測量不同類型的分析物/結合事件。通常，應當認識到在本文討論的傳感器陣列的任何實施方案中，給定的傳感器陣列可以是"同質"的並且包括用以檢測和/或測量相同類型的分析物(例如pH或其他離子濃度)的基本類似或相同類型的化學FET，或者傳感器陣列可以是"異質"的並且包括用以檢測和/或測量不同類型的分析物的不同類型的化學FET。為了簡化所討論的內容，在下文的傳感器陣列的各個實施方案中，再次用ISFET作為實例，但是4^>開內容並不限於這方面，並且對於分析物敏感性的幾個其他選擇將進一步在下文討論(例如結合圖11A)。在基於0.35微米CMOS工藝技術(或具有更小特徵尺寸的CMOS工藝技術)的典型實施方式中，ISFET陣列100的各個像素可包括ISFET和附屬的啟用/選擇部件，並且可以佔據陣列表面上的約十微米乘十微米(即100微米2)或更小的面積；換句話說，可以獲得具有約10微米或更小間距(像素到像素的間隔)的陣列。相對於使得像素尺寸至少為12微米或更大的製造ISFET的現有嘗試來說，利用0.35微米CMOS工藝技術的約10微米的陣列間距在尺寸縮小方面取得了顯著的進步。更具體地說，在根據本公開內容的發明概念在下文進一步討論的某些實施方案中，約九(9)微米的陣列間距使ISFET陣列可以包括256000以上的l象素(即512乘512的陣列)，該陣列與相應的行和列選擇和偏置/讀出電子器件可製造在7毫米乘7毫米的半導體晶片上，而包括四百萬個$^>開內容的示例性化學FET陣列進行更詳細的說明，該化學FET陣列可用於各種應用中，其包括但不限於核酸處理。此外，為了"i兌明的目的，以下利用ISFET陣列的特定實例來討論才艮據>^/>開內容的化學FET陣列，但其他類型的化學FET也可用於其他實施方案中。如上所述，本文公開的各個發明實施方案都是特別地針對與圖l-7有關的上述Milgrew等人的ISFET陣列設計以及其他現有ISFET陣列設計所作的改進，以便明顯降低像素尺寸和陣列間距，且由此對於給定半導體晶片尺寸增加ISFET陣列的像素數量(即像素密度)。在某些實施方式中，在4象素密度增加的同時伴隨有對應於涉及一種或多種分析物的一種或多種化學性質的相應測量的輸出信號的信噪比(SNR)的增加以及可從陣列讀取的這種輸出信號的速度增加。特別是，申請人已經驗證並認識到通itit松對ISFET線性度的要求，而將重點集中在進一步限制信號輸出/測量的範圍(例如對應於從約7至9而不是1至14的pH範圍的信號輸出)上，可以顯著降低單個像素的複雜度和尺寸，由此有助於實現非常大,密集的ISFET陣列。為此，圖9示出了根據4^>開內容的一個發明實施方案的ISFET陣列100的一列102j，其中明顯簡化了ISFET像素設計以利於實現小的像素尺寸。列102j包括ii個像素，其中第一和最後一個像素在圖9中示出為像素10^和105n。如結合圖13在下文進一步討論的，基於圖9中所示的列設計的完整二維ISFET陣列100包括m個這種列102j(j=1，2，3，….附)，其一般是並排排列的連續〗象素列。在圖9中所示的實施方案的一個方面中，列102j的像素105i至105n中的每一個僅包括三個部件，即ISFET150(也標記為Ql)和兩個MOSFET開關Q2和Q3。MOSFET開關Q2和Q3響應於n個行選擇信號(RowSd至5^i:,邏輯低激活)中的一個，以啟用或選擇列102j的一個給定像素。用像素105i作為應用於列的所有像素的實例，在經由線11&接收到相應的行選擇信號後，電晶體開關Q3通過線112i將可控電流源106j連接到ISFET150的源極。在接收到相應的行選"^信號後，電晶體開關Q2通過線11^將ISFET150的源極連接到列偏置/讀出電路U0j。ISFET150的漏極通過線U^直接連接到偏置/讀出電路110j。因此，每個像素只需要四條信號線，即線112pIIA、116i和118i來操作像素105x的三個部件。在m列的陣列中，給定的行選擇信號同時施加到各列的一個像素(例如在相應列的相同位置)上。如圖9所示，才艮據一個實施方案的列102j的i殳計是基於與圖3中所示的Milgrew等人的列設計有關的基本原則。具體而言，當各個像素的ISFET啟用時，其設置具有恆定的漏電流Iuj和恆定的漏-源極電壓VDSj，以便根據上述等式(3)來獲得來自於啟用像素的輸出信號Vsj。為此，列102j包括一個可控電流源106j，其連接到模擬電路的正電源電壓VDDA且響應於偏壓VBl,該偏壓VB1由列中的所有〗象素共享，從而為啟用像素的ISFET提供恆定的漏電流lDj。一方面，電流源106j執行實現為電流鏡像，其包括兩個長溝道長度且高輸出阻抗的MOSFET。列還包括偏置/讀出電路110j，其也由列中的所有像素共享，以向啟用像素的ISFET提供恆定的漏-源極電壓。偏置/讀出電路UOjU於開爾文電橋構造的，且包括兩個運算放大器107A(Al)和107B(A2),上述兩個運算放大器設置為緩衝放大器並連接到模擬電路正電源電壓VDDA和模擬電源接地電壓VSSA。偏置/讀出電路還包括可控電流宿108j(類似於電流源106j)和連接二極體的MOSFETQ6，可控電流宿108j連接到模擬接地電壓VSSA且響應於偏置電壓VB2。設定/控制偏置電壓VB1和VB2以協同提供互補源和反向電流。由於電流宿108j拉電流所產生的跨連接二極體的MOSFETQ6的電壓被運算放大器強制產生在啟用像素的ISFET的漏極和源極兩端，成為恆定的漏-源極電壓VDSj。通過在圖9的偏置/讀出電路110j中使用連接二極體的MOSFETQ6，而不是圖3中示出的Milgrew等人的設計中所示的電阻RsDj，從而在CMOS製造工藝中提供了明顯的優點。具體而言，匹配電阻一般可以製造為具有約±20%的容錯率，然而與CMOS製造工藝匹配的MOSFET的容錯率為約±1%或更好。負責提供恆定的ISFET漏-源極電壓VDSj的部件的匹配程度可從列到列顯著影響從列到列的測量精度(例如偏差)。因此，使用MOSFETQ6而不使用電阻明顯降低了從列到列的測量偏差。而且，儘管電阻和ISFET的熱偏移特性可以略微不同，但是MOSFET和ISFET的熱偏移特性即便不是實質上相等也是基本類似的；因此，MOSFETQ6中的任意熱偏移實質上消除了ISFETQl的任意熱偏移，這就導致在陣列溫度變化時更好的測量穩定性。圖9中，列偏移/讀出電路110j還包括釆樣/保持和緩衝電路，用於提供來自列的輸出信號Vc叫。具體而言，在通過各個像素中的電晶體Q2和Q3啟用或選擇像素105i至105n中的一個之後，放大器107A(Al)的輸出，即緩衝的Vsj通過響應於列取樣和保持信號COLSH的開關(例如傳輸門電路)操作存儲到列取樣和保持電容Csh中。用於取樣和保持電容的合適電容值的實例包括但不限於從約500fF至2pF的範圍。取樣電壓通過列輸出緩衝放大器lllj(BUF)被緩衝並提Wt為列輸出信號Vcolj。還如圖9中所示的，基準電壓VREF可通過響應於控制信號CAL的開關而施加到緩衝放大器lllj，以利於由於緩衝放大器lllj造成的列到列的非均勻性的特性化，且因此允許後讀出數據校正。圖9A示出了用於偏置/讀出電路110j的放大器107A的其中一個的示例性電路圖(與放大器107B的電路圖相同)，且圖9B是放大器107A和107B的放大器偏壓對帶寬的曲線圖。如圖9A中所示，放大器107A使用了基於九個MOSFET(Ml至M9)的多電流鏡像的設置，且設置為統一增益緩衝器，其中放大器的輸入和輸出分別概括標記為IN+和VOUT。偏壓VB4(表示相應的偏置電流)控制放大器的互阻抗並作為帶寬控制(即隨著電流的增大而增加帶寬)。再次參照圖9，由於採樣和保持電容C化的存在，當採樣和保持開關關閉時，放大器107A的輸出實質上驅動濾波器。因此，為了實現可觀地高數據速度，可以調節偏壓VB4以提供較高的偏置電流並增加放大器帶寬。從圖9B中可以觀察到，在某些示例性實施方式中，可以實現至少40MHz甚至更大的放大器帶寬。在某些實施方式中，高達100MHz的放大器帶寬可適於容易獲得高數據採集速度和相對低的像素釆樣或"暫停"時間(例如約10至20微秒)。在圖9中所示的實施方案的另一方面中，與圖3中所示的Milgrew等人的像素設計不同的是，像素10&至105n都不包括任何同時需要n溝道和p溝道FET部件的傳輸門電路或其他器件；具體而言，本實施方案中的像i105i至105n僅包括同一類型(僅為n溝道或僅為p溝道)的FET器件。為了說明的目的，圖9中示出的像素105i至105n都表示為僅包括p溝道部件，即兩個p溝道MOSFETQ2和Q3以及p溝道ISFET150。不通過使用傳輸門電路將ISFET的源極連接到偏置/讀出電路llOj,這可能會犧牲ISFET輸出信號(即ISFET源極電壓Vs)的某些動態範圍。但是，申請人:驗證並認識到，通過上述潛在的某些輸出信號動態範圍(由此潛在地限制了給定化學特性例如pH的測量範圍)，可以消除對各個^L素中的不同類型(n溝道和p溝道)的FET器件的需求，且減少了像素部件的數量。如結合附圖10-12進一步在下文討論的，這明顯有助於〗象素尺寸的降低。因此，在一個方面中，這是一種在減小的動態範圍和較小的像素尺寸之間有益的權衡。在圖9所示的實施方案的另一方面中，與Milgrew等人的像素設計不同的是，各個像素105i至105n的ISFET150都沒有將其體連接連接到其源極(即，沒有連接ISFET的體連接和源極的電導體，這種電導體迫使ISFET的體連接和源極在工作期間處於相同的電位)。相反，陣列的所有ISFET的體連接都彼此連接且連接到體偏壓VBODY。雖然沒有在圖9中明確示出，但是用於MOSFETQ2和Q3的體連接同樣也沒有連接到它們各自的源極，而是連接到體偏壓VBODY。在基於具有所有p溝道部件的像素的一個示例性實施方式中，體偏壓VBODY連接到陣列可具有的最高電壓電位(例如VDDA),如結合附圖17在下文進一步討論的那樣。通過將各個ISFET的體連接都不連接到它們的源極，某些非零的源至體電壓VsB有可能會產生"體效應"，如結合附圖1在上文所討論的那樣，其才艮據非線性關係而影響ISFET的閣值電壓VTH(因此，才艮據等式(3),會影響諸如pH的化學性質的測量)。但是，申請人已經驗證並認識到，通過將重點集中在降低ISFET輸出信號的動態範圍上，因非零的源至體電壓而可能發生在ISFET中的任何體效應都可被相對地最小化。因此，可能導致降低的動態範圍的任何測量的非線性度可因不重要而被忽略或予以考慮並補償(例如通過陣列校準和數據處理技術，如結合圖17在下文進一步討論的那樣)。申請AJi驗證並認識到，通過將各個ISFET的體連接都不連接到它們的源極，構成像素的所有FET都可以共享一個公用的體連接，由此進一步促進像素尺寸的削減，如結合圖10-12在下文進一步討論的那樣。因此，在另一方面中，這是一種在減小的動態範圍和較小的像素尺寸之間有益的權衡。圖IO示出了才艮據^^>開內容的一個發明實施方案的圖9中所示的《象素10&的晶片布圖設計的俯視圖。圖IIA示出了沿著圖10中所示的像素的I一I線的組合截面圖，包括在II一II線和III一III線之間的圖10右半部的其他元件，其示出《象素製造的層疊結構圖，並且圖12A至12L提供了圖11A中所示的各個製造層的俯視圖(圖12A至12L中的各個圖象順序疊置以形成圖10中所示的像素晶片的布圖設計)。在一個示例性實施方式中，圖10-12中示出的像素設計可利用標準的4-金屬、2-多晶珪的0.35微米CMOS工藝來實現，以提供幾何正方形的像素，其具有在圖10中示出為約9微米的尺寸"e"，以及對應於ISFET的敏感區域的約為7微米的尺寸"f，。在圖IO的俯視圖中，ISFET150(在圖IO中標記為QI)通常佔據了像素圖示的右中部，且ISFET的柵極、源極和漏極區域的相應位置表示為Ql(j、Q1s和Q1d。MOSFETQ2和Q3通常佔據了像素圖示的左中部；MOSFETQ2的柵極和源^L^示為Q2g和Q2s,MOSFETQ3的柵極和源^L^示為Q3g和Q3s。在圖10所示的布圖的一個方面中，MOSFETQ2和Q3共用漏極，其表示為Q2/3n。在另一方面中，通常從圖10的俯視圖中可以觀察到ISFET形成為其溝道位於沿著像素的第一軸的方向(例如平行於線I-I)，而MOSFETQ2和Q3形成為它們的溝道位於沿著垂直於第一軸的第二軸的方向。圖10還示出了四條用於操作〗象素的線，即，連接到Q3的源極的線112p連接到Q2的源極的線114"連接到ISFET的漏極的線116i和連接到Q2和Q3的柵極的行選擇線118lB參考圖9，可以認識到給定列中的所有像素都共用線112、114和116(例如圖10中垂直跨過像素的線)，且給定行中的所有像素都共用線118(例如圖10中水平跨過像素的線)；因此，根據圖9的像素設計和圖10中所示的布圖，僅需要四條橫跨各個像素的金屬線。現在參考圖11A的截面圖，n-阱154中的高摻雜p型區域156和158(沿著圖10中線I-I設置)構成了ISFET的源極(S)和漏極(D),它們之間i更置n-阱的區域160，在該區域中ISFET的p溝道形成在ISFET的多晶矽柵極164和柵極氧化物165下方。根據圖10和11中所示的發明實施方案的一個方面，像素105i的所有FET部件都製造為p溝道FET,其形成在p型半導體襯底152中的單一n型阱154中。能夠實現這種與Milgrew等人的設計不同的結構是因為，1)在像素中不需JMt輸門電路；以及2)ISFET的源極沒有連接到n-阱的體連接。更具體地說，高摻雜的n型區域162為n-阱154提供了體連接(B)，且如圖10中所示，體連接B連接到圍繞像素10^周邊的金屬導體322。但是，體連接既沒有直接電連接到ISFET的源極區域156(即，沒有連M連接和源極以使它們在工作期間具有相同電位的電導體)，也沒有直接電連接到像素中任何部件的柵極、源極或漏極。因此，像素的其他p溝道FET部件，即Q2和Q3，可制it^同一n-阱154中。在圖IIA的組合截面圖中，還可觀察到對應於MOSFETQ2和Q3的共用漏極(D)的高摻雜p型區域159(沿著圖10中的線I-I設置)。為了說明的目的，在圖11A+還可觀察到MOSFETQ3的多晶珪柵極166，雖然這個柵極沒有沿著圖10中的線I-I設置，但是其設置在沿著線I-I的截面的"平面之後"。但是，為了簡化，圖10中所示的MOSFETQ2和Q3的各個源極，以及Q2的柵極都未在圖IIA中示出，因為它們由於共用漏極因而都沿著相同的軸(即，垂直於圖示的平面)設置(如果在圖11A中示出它們，則這些元件將使圖IIA的組合截面圖變得非常複雜)。除圖11A中所示的襯底、柵極氧化物和多晶矽層之外，提供多個附加層來為不同的像素部件建立電連接，其包括從中穿過形成導電通孔的交替的金屬層和氧化層。才艮據4-金屬CMOS工藝，圖11A中的這些層標記為"接觸"、"金屬1"、"通孔1"、"金屬2"、"通孔2"、"金屬3"、"通孔3"和"金屬4"。為了特別有助於對ISFET的電連接的理解，圖11A的組合截面圖示出了像素製造的其他元件，這些其他的元件位於圖10線II-II和III-III之間的俯視圖的右側。對於ISFET的電連接來說，最上面的金屬層304對應於ISFET的敏感區域178，在該敏感區域上設置有分析物敏感的鈍化層172。最上面的金屬層304以及ISFET的多晶矽柵164和中間導體306、308、312、316、320、326和338—同構成了ISFET的"浮柵"結構170，其模式與在上文討論的結合圖1中所示的常規ISFETi殳計類似。通過連接到線116i的導體340、328、318、314和310為ISFET的漏極提供電連接。通過導體334和336以及導體324將ISFET的源極連接到MOSFETQ2和Q3的共用漏極(其沿著圖10中的線I-I設置)。通過導體330和332將連接到n-阱154的體連接162電連接到"金屬l"層上的像素的外周周圍的金屬導體322。如上所指出的，圖12A至12L提供了圖IIA中所示的各個製造層的俯視圖(圖12A至12L中的各個圖象順序疊置形成圖10中所示的像素晶片布圖設計)，圖12中，各個層的印有字母的俯視圖和圖IIA的截面圖之間的對應關係如下A)n型阱154;B)注入；C)擴散；D)多晶矽柵極164(ISFET)和166(MOSFETQ2和Q3);E)接觸；F)金屬1;G)通孔l;H)金屬2;1)通孔2;J)金屬3;K)通孔3;L)金屬4(接觸ISFET柵極的頂電極)。圖12A至12L中表示的各個附圖標記都對應於圖IIA的組合截面圖中存在的相同的部件。因此，圖10、11和12A至12L中所示的像素晶片布圖i殳計示出了，根據一個實施方案，相同類型的FET器件可用於像素的所有部件，且所有部件都可以在單一阱中實現。這顯著降^(氐了^象素所需的面積，由此有助於增加給定區域中的像素密度。在一個示例性實施方式中，ISFET的柵極氧化物165可製造為具有約75埃的厚度，導致每單位面積的柵極氧化物電容C為4.5fF/ftm2。而且，多晶矽柵極164可製造為具有對應1.2nm的溝道寬度W和從0.35至0.6nm的溝道長度L(即W/L的範圍從約2至3.5)的尺寸，且區域160的摻雜可以選擇為使得p溝道的載流子遷移率為l卯cmVv.s(即1.9E10Hm2/V's)。從上文的等式(2)可知，這導致ISFET的跨導M)9為約170至300jiA/V2。在本示例性實施方式的其他方面中，模擬電源電壓VDDA為3.3伏特，且偏置VB1和VB2以提供約5jiA的恆定ISFET漏電流IDj(在某些實施方式中，可以調整VB1和VB2以提供從約1jiA至20pA的漏電流)。而且，MOSFETQ6(參見圖9中的偏置/讀出電路110j)的尺寸設置為其溝道寬長比(例如W/L為約50)使得在5fiA的給定電流IDj下，Q6兩端的電壓為800mV(即Vosj-800mV)。從*式(3)可知，基於這些示例性M，這提供了在約0.5至2.5伏特範圍內的像素輸出電壓VSj以及在約0至2伏特範圍內的ISFET閾值電壓變化。對於圖11A中所示的分析物敏感鈍化層172來說，在示例性的CMOS實現過程中，鈍化層可特別對氫離子濃度敏感，並且可包括氮化矽(Si3N4)和/或氮氧化矽(ShN20)。在常規CMOS工藝中，鈍化層可通過一次或多次連續沉積這些材料而形成，且通常用來處理或覆蓋器件以保護器件免受汙染和增加電穩定性。氮化矽和氮氧化矽所具有的材料性質使得包括這些材料的鈍化層提供劃傷保護並作為對水和鈉的擴散能夠起到有效阻擋的阻擋層，而水和鈉的擴散會導致器件的金屬化結構被腐蝕和/或器件的運行變得不穩定。包括氮化矽和/或氮氧化矽的鈍化層還在ISFET器件中提供離子敏感性，這是由於鈍化層包含的表面基團可給予或接受來自與其接觸的分析物溶液的質子，由此改變了表面電勢和器件的閾值電壓VTH，正如結合圖1在上文所討論的那樣。對於利用鋁(其熔點約為650攝氏度)作為金屬的CMOS工藝來說，一般通過等離子體增強化學氣相沉積(PECVD)來形成氮化矽和/或氮氧化矽的鈍化層，其中在250-350攝氏度的輝ib改電使得形成氮化矽或氮氧化矽的組分氣體被離子化，產生了在晶片表面反應的活性種，從而形成了相應材料的疊層。在一個示例性工藝中，可通過氮氧化矽薄層的初始沉積(約0.2至0.4nm)，IC^執行氮氧化珪的較厚層的沉積(約0.5nm)以及氮化珪的最後沉積(約0.5nm)來形成具有約1.0至1.5nm厚度的鈍化層。因為PECVD工藝中採用低沉積溫度，所以鋁金屬化不會受到不利影響。但是，申請人已經驗證並認識到，雖然低溫PECVD工藝為常規CMOS器件提供了充分的鈍化，但是低溫工藝通常產生低密度且Wt多孔的鈍化層，其在某些情況下會不利地影響ISFET的閾值電壓的穩定性。特別是在ISFET器件的工作期間，隨著時間的流逝，低密度多孑L鈍化層會從溶液中吸附離子並被這些離子所飽和，這進而會導致不希望出現的ISFET閾值電壓VTH的時變偏移，從而使精密測量面臨挑戰。鑑於上述情況，在一個實施方案中，用金屬鎢代替鋁的CMOS工藝可用來製造根據4^>開內容的ISFET陣列。鴒的高熔點(3400攝氏度以上)允許使用具有較高溫度的低壓化學氣相沉積(LPCVD)工藝(例如約700至800攝氏度)來製造氮化矽或氮氧化矽鈍化層。通常，LPCVD工藝會產生用於鈍化層的較大密度和較少孔隙的膜，由此緩解從分析物溶液吸附離子導致ISFET的閾值電壓偏移的潛在不利影響。在j吏用鋁基CMOS工藝製造根據^^開內容的ISFET陣列的另一實施方案中，圖11A中所示的鈍化層172可以包括除用於常規CMOS工藝中的典型的沉積方法和/或材料之外的其他沉積方法和/或材料。例如，鈍化層172可包括如上所述的氮化矽和/或氮氧化矽的初始低溫等離子體輔助沉積(PECVD);對本討論內容來說，圖11A中說明的這些常規的沉積物作為鈍化層172的第一部分172A。在一個實施方案中，第一部分172A形成之後，沉積一種或多種其他鈍化材料以形成至少第二部分172B，以增加整個鈍化層172的密度並降低孔隙度(和吸附性)。但是所示的附加部分172B主要用於對圖11A的i兌明，應當認識到4^Hf內容不局限於這方面，因為整個鈍化層172可包括兩個或多個組成部分，其中各個部分都可包括由相同或不同材料構成的一個或多個層，並JJt目應的部分可具有相似或不同的結構。適用於鈍化層172的第二部分172B(或其他部分)的對氫離子特別敏感的材料的實例包括但不限於氮化矽、氮氧化矽、氧化鋁(Al20"、氧化鉭(Ta30s)、氧化錫(Sn02)和二氧化矽((Si02)。一方面，可通過各種相對低溫的工藝來沉積第二部分172B(或其他部分)，其包括但不限於RF濺射、DC磁控賊射、熱或電子束蒸發和離子輔助沉積。另一方面，可在第二部分172B的沉積之前使用預濺射蝕刻工藝，以移除第一部分172A上的任何天然氧化物(作為替代方案，諸如高溫氫氛圍的還原性氛圍可用於移除第一部分172A上的天然氧化物)。又一方面，如上所述，第二部分172B的厚度可為約0.04nm至0.06nm(400至600埃)，且第一部分的厚度可為約1.0至1.5nm。在某些實施方式中，第一部分172A可包括氮氧化矽和氮化矽的多層，該多層的組合厚度為1.0至1.5nm,且第二部分172B可包括氧化鋁或氧化鉭的單層，該單層厚度約為400至600埃。此外，應當認識到提供上述示例性的厚度主要用於說明的目的，且4^>開內容並不限於這些方面。因此，可以理解的是，本文說明的化學FET陣列可用於檢測多種分析物，且通過這種檢測可以監測各種反應和/或相互作用。還可以理解的是，著重於氫離子的檢測(以pH的變化的形式進行)是為了簡便和簡潔起見，其他分析物(包括其他離子)可代替這些說明中的氫。本文公開的包括ISFET的化學FET能夠檢測任何其本身能夠誘發電場變化的分析物。分析物無需為了被傳感器檢測而帶電。例如，根據一個實施方案，分析物可以帶正電(即陽離子)、帶負電(即陰離子)、為兩性離子(即能夠具有兩電量相等且電性相反的電荷，但整體呈電中性)以及為極化但仍呈中性。這個列表並不完備，本領域技術人員根據本文的公開內容可以預期其他分析物質類以及每個種類中的物質。在本發明的最廣泛地意義中，鈍化層可以覆蓋或不覆蓋，且分析物可以結合或可以不結合鈍化層。作為一個實例，鈍化層可由氮化珪構成，且分析物可以是除氫離子外的其他物質。作為一個特定實例，鈍化層可由氮化矽構成，且分析物可以是無機焦磷酸鹽(PPi)。在這些實例中，直接檢測PPi(即，沒有直接或間接附著到鈍化層的PPi受體)。如果所要檢測的分析物是氫(或可替換為氫氧化物)，則優選使用弱緩沖劑，以便在鈍化層處可檢測到離子物質的任何變化。如果所要檢測的分析物是除氫(或氫氧化物)以外的其他物質，M反應或檢測步驟期間存在pH變化的某些可能性，則優選使用強緩衝劑，以便pH的變化不會幹4W分析物的檢測。緩衝劑是一種抵抗pH變化的離子分子。緩衝劑能夠中和添加到或產生於溶液中的酸或鹼，這致使溶液中沒有顯著的pH變化。可以理解的是只要具有所需範圍內的pKa,則任意緩衝劑都是適當的。合適的緩衝劑是能在約6至9的pH範圍內發揮功能的緩沖劑，且更優選地在6.5至8.5的範圍內。緩衝劑的強JLA相對的，因為其取決於添加到或產生於感興趣的溶液中的酸或鹼的性質、強度和濃度。弱緩衝劑是一種允許檢測(因此不能控制)至少約為+/-0.005、0.01、0.015、0.02、0.03、0.04、0.05、0.10、0.15、0.20、0.25、0.30、0.35、0.45、0.50或更大的pH變化的緩衝劑。在某些實施方案中，pH的變化大約為0.005(例如每個核苷酸合併)，且優選為pH增加。強緩衝劑是一種控制至少約為+/-0.005、0.01、0.015、0.02、0.03、0.04、0.05、0.10、0.15、0.20、0.25、0.30、0.35、0.45、0.50或更大的pH變化的緩衝劑。可通過改變緩衝物質本身的濃度來改變緩沖劑強度。因此低濃度緩衝劑可以是低強度緩衝劑。實例包括那些具有小於1mM(例如50-lOOjiM)緩衝物質的緩沖劑。適用於本文說明的讀出pH變化的序列測定反應的弱緩衝劑的一個非限制實例是O.lmMTris或Tricine。實例中提供的可適用的弱緩衝劑的實例在本領域也是公知的。緩衝劑濃度越高則緩沖劑的強度可能越強。其實例包括具有1-25mM緩沖物質的那些。適用於本文說明的PPi直接讀出的序列測^應的強緩衝劑的一個非限制實例是1.5或25mM(或更大)Tris或Tricine。本領域技術人員將能確定用於本發明所涵蓋的反應和檢測方法的最優緩衝劑。在某些實施方案中，鈍化層和/或覆蓋在其上的分子指示出陣列讀出裝置的分析物特異性。氫離子(以pH的形式)的檢測可利用由氮化矽(Si3N4)、氮氧化矽(Si2N20)、氧化矽(Si02)、氧化鋁(AM33)、五氧化二鉭(Ta2Os)、氧化錫或二氧化錫(Sn02)等製成的鈍化層來實施。鈍化層還能直接檢測的其他離子物質包括但不限於鈣、鉀、鈉、碘、鎂、氯、鋰、鉛、銀、鎘、硝酸根、磷酸根、二氬磷酸根等。在某些實施方案中，鈍化層覆蓋有用於所感興趣的分析物的受體。受體選擇性結合目標分析物。如這裡使用的，選擇性結合分析物的受體是優先結合該分析物(即，其對該分析物的結合親和力大於其對任何其他分析物的結合親和力)的分子。其對於目標分析物的結合親和力可以是對任何其他分析物的結合親和力的2倍、3倍、4倍、5倍、6倍、7倍、8倍、9倍、10倍、15倍、20倍、25倍、30倍、40倍、50倍、100倍或更大。除其相對結合親和力之外，受體還必須具有絕對結合親和力，該絕對結合親和力是足以有效結合目標分析物的結合親和力(即，其必須具有足夠的靈敏度)。具有在皮摩爾至微摩爾範圍內的結合親和力的受體是適宜的。優選地，這種相互作用是可逆的。受體可以是任何自然物質(例如，化學物、核酸、肽、脂類、其組合等等)。分析物也可以是任何自然物質，只要存在選擇性與其結合且在某些情況下特特異性與其結合的受體即可。但是可以理解的是，本發明還考慮到了在不存在受體的情況下分析物的檢測。這樣的一個實例是不存在PPi或Pi受體的情況下通過鈍化層對PPi和Pi的檢測。一方面，本發明所關注的受體是離子載體。如這裡所^^用的，離子載體是一種選擇性結合離子物質無論是陽離子或陰離子的分子。在本發明的範疇中，離子栽體是受體，與其結合的離子是分析物。本發明的離子載體包括本領域公知的來源於微生物的栽流子離子栽體(即，結合到特定離子的小脂類可溶分子)。可從例如Calbiochem的來源那裡市購各種離子載體。可通過利用鈍化層本身或通過利用覆蓋在鈍化層上的受體來實現某些離子的檢測。例如，利用聚矽氧烷、纈氨黴素或鹽黴素可選擇性地檢測鉀；利用莫能菌素、制黴菌素或SQI-Pr可選擇性地險測鈉；利用ionomycin、釣黴素(A23187)或CA1001(ETH1001)可選擇性地檢測4丐。在某些情況下，還可使用能夠結合多於一種離子的受體。例如，白僵菌毒素可用於檢測鈣和/或鋇離子，奈及利亞菌素可用於檢測鉀、氫和/或鉛離子，克殺汀(gramicidin)可用於檢測氫、鈉和/或鉀離子。本領域技術人員將能認識到這些化合物可用於不要求單一離子特異性或其中不會(或不可能)存在或產生與化合物結合的其他離子的應用中。其他實施方案包括但不限於核酸序列測定應用，可利用選擇性結合無機焦磷酸鹽(PPi)的受體。PPi受體的實例包括圖11B中所示的化合物(化合物1-10)。化合物1記栽於AngewChemIntEd200443:4777-4780和US2005/0119497Al中，稱為p-萘基-二(二(2-氮苯基甲基)M)甲基酚。化合物2記載於JAmChemSoc2003125:7752-7753和US2005/0119497Al中，稱為p-(p-硝基苯偶氮基)-二[(二(2-氮苯基甲基-l)^Jo甲基酚(或其雙核Zn配合物)。化合物3記載於SensorsandActuatorsB199529:324-327中。化合物4記載於AngewChemIntEd200241(20):3811-3814中。化合物5記載於WO2007/002204中，其中稱為二^!12+-二吡啶甲基胺(Zn2+-DPA)。化合物1和2的合成方案在US2005/0119497Al中提供並示出。圖11C中示出化合物4的示例性合成。圖HE中示出化合物10與金屬氧化物表面的附著。作為另一實例，用於神經毒素的受體記栽於SimonianElectroanalysis2004,16:1896-1卯6。受體可以共價的或非共價的連接到鈍化層。受體對鈍化層的共價連接可以是直接的或間接的(例如，通過連接劑)。圖UD示出利用珪烷醇化學將受體共價結合到鈍化層。受體例如可以利用脂族伯胺(左下部)或芳基異硫氰酸鹽(右下部)而固定在鈍化層上。在這些和其他實施方案中，鈍化層本身可由氮化矽、氧化鋁、氧化矽、五氧化二鉭等構成，並通過其反應表面基團而結合到矽烷層。為了更詳細描述用於共價結合到FET表面的矽烷醇的化學處理，至少下列公開內容可作為參考對於氮化矽來說，參見SensorsandActuatorsB199529:324-327，JpnJApplPhys199938:3912-3917andLangmuir200521:395-402;對於氧化珪來i兌，參見ProteinSci19954:2532-2544andAmBiotechnolLab200220(7):16-18;且對於氧化鋁來說，參見ColloidsandSurfaces199263:1-9,SensorsandAccuatorsB200389:40-47,以及BioconjugateChem19978:424-433。接著將受體共軛到矽烷化層的反應基團。這種後續的結合可通過利用雙官能團連接劑而直接或間接發生，如圖11D中所示的那樣。雙官能團連接劑是一種具有可以結合兩個部分的至少兩個反應基團的化合物。在某些情況下，反應基團位於連接劑的兩端。在某些實施方案中，雙官能團連接劑是通用雙官能團連接劑，如圖11D中示出的那些。通用連接劑是能用於連接多種部分的連接劑。應當認識到圖11D中所示的化學處理旨在說明而不是限制。雙官能團連接劑可以是同質雙官能團連接劑或異質雙官能團連接劑，這取決於所要結合的分子的性質。同質雙官能團連接劑具有兩個相同的反應基團。異質雙官能團連接劑具有兩個不同的反應基團。可市購的各種連接劑可與下列基團的一種或多種反應伯胺、仲胺、巰基、氯基、羰基和烴。胺特異性連接劑的實例是辛二酸二(疏代琥珀醯亞胺)酯、二[2-(琥珀醯亞胺氧基羰氧基)乙基碸、辛二酸二琥珀醯亞胺酯、酒石酸二琥珀醯亞胺酯、二亞胺代己二酸二甲酯二鹽酸鹽(dimethyladipimate'2HC1)、庚二亞氨酸二甲酯二鹽酸鹽、辛二亞氨酸二曱酯二鹽酸鹽和雙-[琥珀醯亞胺基-[琥珀酸乙二醇酯。可與巰基反應的連接劑包括二馬來醯亞胺基己烷、1，4-二-[3'-(2'-吡咬基二硫基)-丙醯胺基)1丁烷、l-[p-疊氮基水楊醯胺基-4-祺代乙醯胺基丁烷以及N-[4-(p-疊氮基水楊醯胺基)丁基l-3'-[2，-吡^二M丙醯胺。優先與烴發生反應的連接劑包括疊氮基苯甲醯肼。優選地，優先與幾J^發生反應的連接劑包括4-[p-疊氮基水楊醯胺基丁胺。與胺和巰基反應的異質雙官能團連接劑包括丙酸N-琥珀跣亞胺基-3-2-吡^二硫基脂、[4-碘代乙醯氨基苯甲酸琥珀醯亞胺酯、4-N-馬來醯亞胺基甲基環己烷-l-羧酸琥珀醯亞胺酯、m-馬來醯亞胺基苯曱醯基-N-羥基琥珀醯亞胺脂、6-3-[2-吡咬基二硫基丙醯胺基l己酸硫代馬來醯亞胺酯和4-[N-馬來醯亞胺基甲基環己烷-l-羧酸硫代馬來醯亞胺酯。與羧基和胺基反應的異質雙官能團連接劑包括l-乙基-3-[3-二甲基氨丙基碳二亞胺鹽酸鹽。與烴和巰基反應的異質雙官能團連接劑包括4-[N-馬來醯亞胺基甲基環己烷-l-g醯肼二鹽酸鹽、4-(4-N-馬來醯亞胺基苯基)丁酸醯肼二鹽酸鹽和3-[2-吡^二硫基l丙醯肼。作為替代方案，受體可以是非共價地覆蓋在鈍化層上。受體在鈍化層上非共價沉積可以包括利用聚合物母體。聚合物可以天然存在或非天然存在，且可以包括但不限於核酸(例如DNA、RNA、PNA、LNA等或其模擬物、衍生物或其組合)、氬基酸(例如縮氨酸、蛋白質(天然的或變性的)等，或者其模擬物、衍生物或其組合)、類脂、多糖和功能化嵌段共聚物的任何類型。受體可吸附在聚合母體上和/或嵌入在聚合母體內。作為替代方案，受體可共價共軛或交聯到聚合物(例如，其可以"接枝"到功能化聚合物上)。合適的縮氨酸聚合物的一個實例是聚賴氨酸(例如聚左旋賴氨酸)。其他聚合物的實例包括嵌段共聚物，其包括聚乙二醇(PEG)、聚醯胺、聚碳酸酯、聚環烷、聚亞烷基二醇、聚環氧烷、^J"苯二甲酸亞烷基二醇酯、多乙烯醇、聚乙烯基醚、聚乙烯酯、聚卣乙烯、聚乙烯吡咯烷酮、聚二醇、聚矽氧烷、聚氨酯、烷基纖維素、羥烷基纖維素、纖維素醚、纖維素酯、硝基纖維素、丙烯酸和曱基丙烯酸酯的聚合物、曱基纖維素、乙基纖維素、羥丙基纖維素、羥丙甲基纖維素、羥丁甲基纖維素、乙酸纖維素酯、丙酸纖維素酯、丁酸乙酸纖維素酯、鄰苯二甲酸乙酸纖維素酯、羧乙基纖維素、三乙酸纖維素酯、纖維素硫酸鈉鹽、聚(甲基丙烯酸曱酯)、聚(甲基丙烯酸乙酯)、聚(甲基丙烯酸丁酯)、聚(甲基丙烯酸異丁酯)、聚(甲基丙烯酸己酯)、聚(曱基丙烯酸異癸酯)、聚(甲基丙烯酸月桂酯)、聚(甲基丙烯酸苯酯)、聚(丙烯酸甲酯)、聚(丙烯酸異丙酯)、聚(丙烯酸異丁酯)、聚(丙烯酸十八烷基酯)、聚乙烯、聚丙烯、聚(乙二醇)、聚(環氧乙烷)、聚(對苯二甲酸乙二醇酯)、聚(乙烯醇)、聚乙酸乙烯酯、聚氯乙烯、聚苯乙烯、聚透明質酸、酪朊、凝膠、明膠、聚酐、聚丙烯酸、藻酸鹽、殼聚糖、聚(曱基丙烯酸甲酯)、聚(甲基丙烯酸乙酯)、聚(曱基丙烯酸丁酯)、聚(甲基丙烯酸異丁酯)、聚(甲基丙烯酸己酯)、聚(曱基丙烯酸異癸酯)、聚(曱基丙烯酸月桂酯)、聚(甲基丙烯酸苯酯)、聚(丙烯酸甲酯)、聚(丙烯酸異丙酯)、聚(丙烯酸異丁酯)、聚(丙烯酸十八烷基酯)、聚(丙交酯-乙交酯)、草酸鹽共聚物、聚己內酯、聚酯醯胺、聚原酸酯、聚羥基丁酸、聚酐、聚(苯乙烯-嵌段-異丁烯-嵌段-苯乙烯)(SIBS)嵌段共聚物、乙烯醋酸乙烯酯、聚(曱基)丙烯酸、乳酸和乙醇酸的聚合物、聚酐、聚(原酸)酯、聚氨酯、聚(丁酸)、聚(戊酸)、和聚(丙交酯-己內酯)，和天然聚合物如藻酸鹽，以及其他多糖包括葡聚糖和纖維素、M^、蛋白、白蛋白、和其他親水蛋白質、玉米蛋白和其他醇溶谷蛋白和疏水蛋白質、共聚物和其混合物，及其化學衍生物包括化學基團的取代和/或添加，例如烷基化、亞烷基化、羥基化、氧化和其他本領域4支術人員進行的常規改性。與ISFET的閾值電壓穩定性和/或可預見性有關的另一問題包括俘獲電荷會在用CMOS工藝製造的金屬層上積累，這是由於陣列製造期間或之後的各種工藝活動(例如生產線後段工藝，例如等離子體金屬蝕刻、晶片清洗、切割、封裝、輸送等)造成的。特別是，參照圖IIA，在某些情況下，俘獲電荷會在構成ISFET浮柵結構170的一個或多個不同導體304、306、308、312、316、320、326、338和164上積累。這種現象在有關文獻中還稱作"天線效應"。積累俘獲電荷的一個機會包括最頂端金屬層304的等離子體蝕刻。申請人:已經驗證並認識到俘獲電荷在浮柵結構的一個或多個導體上積累的其他機會包括期間切割晶片的劃片機的研磨過程會產生靜電的晶片切割和/或各個後處理晶片輸送/封裝步驟，其中裝卸/輸送晶片的自動化機械可以是對浮柵結構的導體靜電放電(ESD)的來源。如果沒有為矽襯底(或其他半導體襯底)提供連接以構成移除這種電荷積聚的電通路，則電荷會增加到導致柵極氧化物165發生不期望的變化或損壞的程度(例如電荷注入進氧化物或擊穿低級氧化物到達下方襯底)。柵極氧化物中或柵極氧化物-半導體界面處的俘獲電荷還會導致不期望的和/或不可預見的ISFET操作和性能的變化。考慮到上述原因，本公開內容的其他發明實施方案涉及通過減少俘獲電荷或緩解天線效應而提升ISFET性能的方法和裝置。在一個實施方案中，可在傳感器陣列製造完成之後減少俘獲電荷，而在其他實施方案中，可以改進位造工藝本身來減少由某些常規工藝步驟感生的俘獲電荷。在另外的實施方案中，可以組合使用"製造期間，，和"後製造"技術來減少俘獲電荷，且由此提升ISFET的性能。對於改變製造工藝本身而減少俘獲電荷來說，在一個實施方案中，可以特定地選擇圖11A中所示的柵極氧化物165的厚度，以利於移除襯底的積累電荷；特別是，較薄的柵極氧化物會使大量產生的電荷穿過柵極氧化物直至其下的襯底而不祐:俘獲。在才艮據這種觀點的另一實施方案中，可將像素設計為包括一個額外的"犧牲"器件，即，具有比ISFET的柵極氧化物165還薄的柵極氧化物的另一電晶體。然後，ISFET的浮柵結構可連接到犧牲器件的柵極，以使其用為"電荷移除電晶體"。當然，應當認識到某些包括這種犧牲器件的折中方案包括增加像素尺寸和複雜度。在另一實施方案中，在等離子體蝕刻之前，可用電介質覆蓋圖11A中所示的ISFET浮柵結構170的最頂端金屬層304,以減少俘獲電荷。如上所述，在某些情況下，浮柵結構上積累的電荷與用於金屬蝕刻的等離子體有關。通常，光刻膠施加到待蝕刻的金屬上，接著根據下方金屬的所需幾何圖形而被圖案化。在一個示例性實施方式中，在光刻膠施加之前，覆蓋介電層(例如氧化物)可沉積到待蝕刻的金屬上，以在金屬表面提供用來阻擋等離子蝕刻工藝產生的電荷的一個額外的阻擋層。一方面，覆蓋介電層可在後續工藝中繼續保留，且其構成鈍化層172的一部分。在另一實施方案中，用於最頂端金屬層304的金屬蝕刻工藝可改進為包括溼化學或離子束研磨，而不是等離子蝕刻。例如，可用對下方電介質具有選捧性的水性化學處理來蝕刻金屬層304(例如參見http://www.transene.com/aluminum.html，在此其全部內容通過《1用併入本文)。另一替代方法是對金屬層304使用離子研磨而不是等離子體蝕刻。離子研磨通常用於蝕刻不能容易地利用常規等離子體或溼化學處理移除的材料。離子研磨工藝不使用等離子體工藝中的振蕩電場，因此不會在金屬層中產生電荷。另一金屬蝕刻替代方法包括最優化等離子體條件以降低蝕刻速度(即較小的功率密度)。在另一實施方案中，可以改變金屬層的構造以利於在製造浮柵期間完全電絕緣。一方面，將金屬設計為層疊的，以便大面積ISFET浮柵在其可能需要作為"跳線，，的後續金屬層以實現對電晶體浮柵的電連接的最終製造期間沒有連接任何結構。這種"跳線，，連接設計避免了電荷從大的浮柵流至電晶體。這種方法可通過以下步驟實現(M-金屬層)i)Ml接觸多晶矽柵電極；ii)M2接觸Ml;iii)M3限定浮柵且利用隔離島與M2斷開連接；iv)具有非常小的面積的M4跳線，其在隔離島上被蝕刻且連接浮柵M3，將M3浮柵連接到與正好在電晶體有源區域上的多晶矽柵連接的Ml/M2/M3疊層；以及v)僅移除浮柵上的M3和M4之間的層間電介質，以便暴露出棵露的M3浮柵。在上述方法概述中，可以不需要實施步驟v)，因為才艮據上文討論的某些實施方案的ISFET構造將M4的鈍化層留在M4的浮柵上。一方面，移除仍然可以在其他方面提升ISFET的性能(即靈敏度)。總之，最終形成的化學敏感鈍化層可以是薄的濺射沉積離子敏感金屬氧化物層。應當認識到上文討論的表層跳線構造可以在標準CMOS製造流程中實現，從而使得最初的三個金屬層中的任意金屬層用作浮柵(即Ml、M2或M3)。對於減少俘獲電荷的後製造工藝來說，在一個實施方案中，"合成氣體退火"可用作後製造工藝，以減小俘獲電荷的潛在的不利影響。在合成氣體退火中，在氫氣和氮氣混合物的氛圍下熱處理由CMOS製造的ISFET器件。混合物中的氫氣擴散進柵極氧化物165且中和特定形式存在的俘獲電荷。一方面，合成氣體退火沒必要解決由俘獲電荷造成的所有柵極氧化物損傷；而是在某些情況下，對某些俘獲電荷的部分中和已經足以顯著提升ISFET的性能。在才艮據4^>開內容的示例性退火處理中，ISFET可在包括10%至15%的氫氣的氫/氮混合氣體中，在400至425攝-氏度下熱處理約30至60分鐘。在一個特定的實施方式中，在包括10%的氫氣的氫/氮混合氣體中，在425攝氏度下熱處理約30分鐘,可以觀察到對提升ISFET的性能特別有效。對於鋁CMOS工藝來說，退火溫度應保持在450攝氏度或低於該溫度，以避免破壞鋁冶金性。在根據本公開內容的退火工藝的另一方面中，在切割製造好ISFET陣列的晶片之後實施合成氣體退火，以便確保可有效地改善因為切割工藝本身引起的俘獲電荷和/或其他預切割工藝步驟(例如金屬的等離子體蝕刻)而造成的缺陷。在根據>^>開內容的實施方案的用於減小俘獲電荷潛在不利影響的另外的工藝中，可在任意多種晶片後製造輸送/封裝步驟期間釆用各種"靜電放電(ESD)-敏感方案"。例如，在一個示例性工藝中，可以使用抗靜電切割帶來將晶片襯底固定在適當位置(例如切割處理期間)。而且，雖然高電阻率(例如10MQ)的去離子水通常使用在劃片機的冷卻中，但是根據^^開內容的一個實施方案，較小電阻率/較大傳導性的水可用於此目的，以利於電荷經水傳導；例如，可用二氧化碳來處理去離子水，以降低電阻率並提高對於切割工藝所產生電荷的傳導性。而且，可在各個晶片切割/輸送/封裝步驟期間使用具有良好接地的晶片彈出工具，再次為任意這些步驟中所產生的電荷提供有效的傳導路徑，由此減小陣列的各個ISFET的浮柵結構的一個或多個導體上積累電荷的機會。在涉及減少俘獲電荷的後製造工藝的另一實施方案中，可用UV輻射來照射ISFET的柵極氧化物區域。再次參考圖IIA，在基於本實施方案的一個示例性實施方式中，在ISFET陣列的製造過程中，陣列的各個像素的頂金屬層304中可包括一個任選的孔或窗口302，其接近ISFET的浮柵結構。當UV輻射產生時，這個窗口旨在將UV輻射引入ISFET的柵極區域；特別是，如圖11和12A-L中所示的像素10^的各個層設置為使進入窗口302的UV輻射得以基本無阻礙地撞擊多晶矽柵極164和柵極氧化物165附近的區域。為了利於降低俘獲電荷的uv輻射工藝，申請人已經mt並認識到通常需要在圖11A中所示的鈍化層172中使用除氮化矽和氮氧矽外的其他材料，這是因為氮化矽和氮氧化珪嚴重吸收UV輻射。鑑於上述問題，這些材料需要被其他對UV輻射非常透明的材料替換，這些可替換的材料的實例包括但不限於磷矽酸鹽玻璃(PSG)和硼摻雜磷矽酸鹽玻璃(BPSG)。但是PSG和BPSG能透過氫和氫氧離子；因此，為了使其能夠使用在對pH敏感的ISFET設計的鈍化層中，PSG和BPSG可與離子可透過材料一同使用而形成鈍化層，該離子可透過材料例如氧化鋁(A1203)也對UV輻射非常透明。例如，再次參考圖11A,可在鈍化層172的第一區域172A中使用PSG或BPSG來代替氮化矽或氮氧化矽，並可在鈍化層172的第二部分172B中使用氧化鋁薄層(例如400至600埃)(例如，可利用後CMOS剝離光刻工藝來沉積氧化鋁)。在包括UV輻射的實施方案的另一方面中，傳感器陣列的各個ISFET必須在UV輻射處理期間適當地偏置，以利於俘獲電荷的減少。特別地，撞擊其中形成ISFET的傳導溝道的本體矽區域160的來源於UV輻射的高能光子產生電子空穴對，其有助於在電流流過ISFET的傳導溝道時中和柵極氧化物中的俘獲電荷。為此，結合圖17在下文進一步討論的陣列控制器在UV輻射處理期間產生適當的用於偏置陣列的ISFET的信號。特別地，再次參考圖9,產生RowSd,至RowS《的各個信號以4更同時啟用/選擇(即開啟)傳感器陣列的所有行，且由此將陣列的所有ISFET連接至各個列中的相應的可控電流源106j。隨著各個列的所有像素同時被選擇，來自給定列的電流源106j被列中的所有像素所共享。通過移除偏置電壓VB4而關閉列放大器107A和107B,同時，通過對應於控制信號"UV"的開關將連接到給定列中的各個ISFET的漏極的放大器107B的輸出接地。而且，用於陣列的所有ISFET的共用體電壓VBODY連接到電接地(即VBODY=0伏特)(如上所述，在陣列的一舶:操作中，體偏置電壓VBODY連接到可用於陣列的最高電壓電位，例如VDDA)。在一個示例性過程中，用於所有可控電流源106j的偏置電壓VB1i殳置為〗吏各個像素的ISFET傳導約lpA的電流。在ISFET陣列如此偏置之後，利用足夠輻射量的UV輻射來輻射陣列(例如，在距陣列約一英寸的距離處，利用來自於產生約20milliWatts/ci^輻射的EPROM擦除器照射約1小時)。照射處理之後，在用於諸如離子濃度的化學性質的測量之前，使陣列靜止並穩定幾小時以上。圖13示出了根據結合圖9-12在上文討論的列和像素設計的ISFET傳感器陣列100的示例性CMOSIC晶片實施方式的框圖。在本實施方案的一個方面中，陣列100包括512個列102i至102512,這些列都具有相應的列偏置/讀出電路110i至110512(每一個對應一個列，如圖9中所示)，其中各個列包括512個幾何正方形像素10^至105512，各個像素都具有約9微米乘9微米的尺寸(即陣列是512列乘512行)。另一方面，整個陣列(包括像素以及相應行和列選擇電路和列偏置/讀出電路)可製造在作為具有約7毫米乘7亳米尺寸的專用集成電路(ASIC)的半導體晶片上。當512乘512像素的陣列在圖13的實施方案中示出時，應當認識到，根據其他實施方案，可用不同數目的行和列以及不同的像素尺寸來實現該陣列，正如結合圖19-23在下文進一步討論的那樣。而且，如上所述，應當認識到根據本發明的各個實施方案的陣列都現本文討論的化學FET陣列的各個功能化特性，諸如鈍化材料的額外沉積、減少俘獲電荷的工藝步驟等)以及除了在這些常規CMOS製造中使用的技術之外的其他半導體製造技術來製造。因此，可以使用各種光刻技術來作為陣列製造工藝的一部分。例如，在一個示例性實施方式中，可使用一種光刻技術，其中通過交疊臺階的邊緣和在距晶片襯底約0.2微米的位置處反覆光刻曝光而使適當設計的區塊"縫合"在一起。在單次膝光中，最大的晶片尺寸示例性地為約21亳米乘21毫米。通過選擇性啄光不同的區塊(側面、頂部和底部、核心等)，可在晶片上限定很大的晶片(最大為每晶片一個晶片的極端最大尺寸，通常稱為"晶片自集成")。在圖13中所示的陣列100的一方面中，頭兩列和後兩列102^1022、102511和102512，以及各個列1023至10251。的頭兩個<象素105i和1052以及最後兩個像素105511和105512(例如圍繞陣列周長的兩行和兩列像素)可設置為"基準"或"假"像素103。參考圖11A,對於陣列的假像素來說，各個假像素ISFET的最頂部金屬層304(最後連接到ISFET多晶矽^f極0164)連接到其他假像素的相同金屬層並且可作為晶片的終端進入，其進而可以連接到參比電壓VREF。如結合圖9在上文所討論的那樣，參比電壓VREF也可施加到陣列的相應的刊的偏置/讀出電路。在下文進一步討論的某些示例性實施方式中，初始測試/評估數據可基於施加的參比電壓VREF和選擇並讀出假像素和/或基於直接施加VREF至相應的列緩衝器(例如通過CAL信號)讀出列而從陣列獲得數據，以有助於偏移檢測(例如像素到像素和列到列的偏差)以及陣列校正。圖13中，陣列操作(如結合圖9在上文所討論的)所需的各個電源和偏置電壓通過電連接(例如引腳、金屬襯墊)而提供給陣列，且為簡單起見，在方框195中標記為"電源和偏置連接"。圖13的陣列IOO還包括行選擇移位寄存器192、兩組列選擇移位寄存器194"以及兩個輸出驅動器198i和1982，以提供來自陣列的兩個表示傳感器測量的並行輸出信號Voutl和Vout2。通過陣列控制器提供圖13所示的各個電源和偏置電壓、用於行和列移位寄存器的控制信號以及用於列偏置/讀出電路的控制信號，正如結合圖17在下文進一步討論的那樣，陣列控制器還從陣列100讀取輸出信號Voutl和Vout2(以及其他可選的狀態/識別信號)。在圖13中所示的陣列實施方案的另一方面中，陣列設置為使陣列的多個區域(例如多個列)可通過有助於增加數據採集速度的多個並行陣列輸出(例如Voutl和Vout2)同時讀取，正如結合圖17和18在下文進一步討論的那樣。雖然圖13示出了具有兩個列選擇寄存器以及用來同時從兩列獲得數據的並行輸出信號Voutl和Vout2的陣列，但M當認識到，在其他實施方案中，才艮據;^^Hf內容的陣列可i史置為僅具有一個測量信號輸出，或多於兩個測量信號輸出；特別地，如結合圖19-23在下文進一步討論的，根據其他發明實施方案的更加密集的陣列可設置為具有四個以上的並行測量信號輸出且可通過該四個以上的輸出來同時啟用陣列的不同區域以提供數據。根據一個示例性實施方式，圖14示出了行選擇移位寄存器192,圖15示出了其中一個列選擇移位寄存器1942以及圖16示出了圖13中所示的陣列100的其中一個輸出驅動器1982。如圖14和15中所示，行和列選擇移位寄存器實施為一系列的D型觸發器，其連接到數字電路正電源電壓VDDD和數字電源接地VSSD。在行和列移位寄存器中，數據信號施加到各個串M列中的第一觸發器的D輸入，時鐘信號同時施加到串M列中所有觸發器的時鐘輸入。對於各個觸發器來說，"Q"輸出當時鐘信號轉變(例如下降沿)時複製D輸入的狀態。參考圖14,行選擇移位寄存器192包括512個D型觸發器，其中第一觸發器193接收垂直數據信號DV而所有觸發器接收垂直時鐘信號CV。第一觸發器193的"Q"輸出提供了第一行選擇信號RowSeh且其連接到串聯序列中的下一觸發器的D輸入。連續的觸發器的Q輸出連接到串M列中的下一觸發器的D輸入且隨著垂直時鐘信號CV的連續下降沿轉變而提供行選擇信號RowSeh至RowSel512,正如結合圖18在下文所討論的那樣。最後一個行選擇信號RowSelsu還被當作陣列100的任選輸出作為信號LSTV(末級垂直)，其提供一個陣列的最後一行已經被選擇的指示(例如用於識別目的)。雖然在圖14中沒有明確示出，但是各個行選"^信號RowSeh至RowSel512都施加到相應的反相器，反相器的輸出用於啟用各個列中的已知像素(如圖9中說明的，通過信號RowSelj至RowSel")。關於列選擇移位寄存器19+和1942，它們都以與行選擇移位寄存器相類似的方式來實施，各個列選擇移位寄存器都包括256個串聯的觸發器，且負責啟動對陣列的奇數列或陣列的偶數列的讀出。例如，圖15示出了列選擇移位寄存器1942,其設置為通過列選擇信號ColSel2、ColSeU.....ColSel512而連續地啟動對陣列的所有偶數列的讀出，然而，另一列選擇移位寄存器194j殳置為連續地啟動對陣列的所有奇數列的讀出(通過列選擇信號ColSeh、ColSel3、...、ColSd511)。上述兩個列選擇移位寄存器同時受水平數據信號DH和水平時鐘信號CH的控制，以提供相應的列選擇信號，正如結合圖18在下文進一步討論的那樣。如圖15中所示，最後的列選擇信號ColSel^還可當作陣列100的一個可選輸出作為信號LSTH(末級水平)，其提供了一個陣列的最後列已經被選擇的指示(例如用於識別的目的)。暫時再次參考圖7，申請人已經驗證並認識到，如結合圖13-15在上文所討論的，基於移位寄存器的用於陣列的行和列選擇的實施方式是對於使用在包括了圖7中所示的Milgrew等人的設計在內的各個現有技術的ISFET陣列設計中的行和列解碼器方法的重大改進。特別地，對於圖7中所示的g碼器92和列解碼器94來說，在集成電路陣列設計中這些部件的實現複雜度急劇增加同時增大陣列的尺寸，這是由於需要連接到上述兩個ifr碼器的額外輸入。例如，如果這種設計用於行和列選擇的話，則結合圖13在上文討論的具有512行和列的陣列的每個行和列解碼器都將需要九個輸入(29=512);類似地，如結合其他實施方案在下文討論的具有7400行和7400列的陣列的每個行和列解碼器都將需要13個輸入(213=8192)。相反，隨著陣列尺寸的增加，圖14和15中所示的行和列選擇移位寄存器卻不需要額外的輸入信號，而只是需要額外的D型觸發器(其在CMOS工藝中常規實現)。因此，圖14和15中所示的移位寄存器的實施方式提供了一種針對陣列行和列選擇的簡易地可縮放的解決方案。在圖13的實施方案中，"奇數"列選擇移位寄存器19一將奇數列選擇信號提供給"奇數"輸出驅動器198"而偶數列選擇移位寄存器1942將偶數列選擇信號提供給"偶數"輸出驅動器1982。這兩個輸出驅動器具有類似的設置，圖16中示出偶數輸出驅動器1982的一個實例。特別地，圖16示出了相應的偶數列輸出信號VCOL2，VCOL4,…、VCOL512(參見圖9的一般列信號輸出Vcoij)施加到對列選擇寄存器1942提供的偶數列選擇信號ColSd2，ColSd4，".、ColSelsu響應的相應開關1912，1914，".191512，以將偶數列輸出信號通過總線175而連續連接到緩衝放大器199(BUF)的輸入。圖16中，緩衝放大器199接收來自輸出緩衝正電源電壓VDDO和輸出緩衝電源接地VSSO的電力，並響應於輸出緩沖偏置電壓VBO0,以對緩衝輸出設定相應的偏置電流。對於具有高阻抗輸入的緩衝放大器199，將響應於偏置電壓VB3的電流宿197連接到總線175，以為選定列的列輸出緩衝器的輸出(參見圖9的緩衝放大器lllj)提^適的驅動電流(例如約100nA)。緩衝放大器199基於陣列的選定偶數列來提供Vout2;同時，參考圖13，"奇數"輸出驅動器198i的相應緩衝放大器基於陣列的選定奇數列提供輸出信號Voutl。在一個示例性實施方式中，偶數和奇數輸出驅動器19&和1982的開關(例如圖16中所示的開關1912，1914，....191512)可實現為CMOS對傳輸門電路(包括了n溝道MOSFET和p溝道MOSFET,參見圖4)，且可使用反相器以使各個列選擇信號及其補碼可施加到給定的傳輸門電路開關191而啟用開關動作。各個開關191都具有串聯電阻，其在啟用或"開啟"時將相應的列輸出信號連接到總線175;同樣地，當開關關閉時，各個開關將電容加至總線175。較大的開關減小串聯電阻並使較高的驅動電流得以用於總線175，這通常使總線175更迅速地置位；另一方面，當開關關閉時，較大的開關增加了總線175的電容，這進而增加了總線175的置位時間。因此，這是一種開關的串聯電阻和與開關尺寸有關的電容之間的權衡。在啟用連續開關之後總線175迅速置位的能力又有利於從陣列快速獲取數據。為此，在某些實施方案中，輸出驅動器19&和1982的開關191特別地設置為顯著降低總線175的置位時間。給定開關的n溝道和p溝道MOSFET都加到總線175的電容；但是，n溝道MOSFET通常具有比p溝道MOSFET更好的頻率響應以及電流驅動能力。鑑於上述內容，申4人已經發汪並認識到，通過實現其中給定開關的n溝道MQSFET和p溝道MOSFET的對應尺寸不同的"非對稱"開關，n溝道MOSFET的某些優良的特性可用於提升總線175的置位時間。例如，在一個實施方案中，參考圖16，電流宿197可設置為當所有開關1912,1914，....191512都開啟或關閉(不導電)對，總線175通常被"拉低"。假定基於ISFET的測量而為列輸出信號設定被Wt限制的期望信號動態範圍，當給定的開關啟用或開啟(導電)時，在大多數情況下，通過構成開關的CMOS對的n溝道MOSFET來實現大部分傳導。因此，在本實施方案的一個方面中，各個開關191的n溝道MOSFET和p溝道MOSFET具有不同的尺寸；即，在一個示例性實施方式中，n溝道MOSFET的尺寸明顯大於p溝道MOSFET的尺寸。更具體地，鑑於相等尺寸的n溝道和p溝道MOSFET被視為參考點，在一個實施方式中，n溝道MOSFET的尺寸可增加到約2至2.5倍，且p溝道MOSFET的尺寸可減小到約8至10倍，以使n溝道MOSFET為p溝道MOSFET的約20倍。由於明顯減小了p溝道MOSFET的尺寸且相對適度的增加了n溝道MOSFET的尺寸，所以明顯降低了處在關閉狀態下的開關的總電容，並相應地顯著降低了總線175的電容；同時，由於具有較大尺寸的n溝道MOSFET，所以顯著增加了開關的電流驅動能力、頻率響應和跨導，這又導致明顯降^(氐了總線175的置位時間。雖然上述實例說明了用於輸出驅動器19&和1982的其中n溝道MOSFET大於p溝道MOSFET的非對稱開關191，但是應當認識到在另一實施方案中，可以執行與^M目反的設置，即，具有p溝道MOSFET大於n溝道MOSFET的非對稱開關。在本實施方案的一個方面中，再次參考圖16，電流宿197還可以作為電流源以適當地驅動選定列的列輸出緩衝器(參見圖9的緩沖放大器lllj)的輸出，且該電流宿197設置為當所有開關1912,1914，....191512都開啟或關閉(不導電)時，總線175通常被"拉低"。在這種情況下，可由構成開關的CMOS對的p溝道MOSFET來實現大部分開關的傳導。可在本實施方案中得到降低開關電容(並因此降低了總線電容)的益處，雖然降低總線175的置位時間的總體有益的效果可能會略小於上文說明的情況，這是由於與n溝道MOSFET相比，p溝道MOSFET具有較低的頻率響應。然而，基於較大的p溝道MOSFET的非對稱開關仍然有助於顯著降低總線置位時間，還可以提供一種電路實施方式，其中列輸出緩衝放大器(圖9的lllj)可以是具有顯著增加的增益的體連接源極跟隨器。在又一涉及利於圖16中所示的總線175的快速置位的實施方案中，可以認識到連接到總線175的開關191越少則產生的總線電容就越小。鑑於此，並再次參考圖13，在又一實施方案中，可在ISFET陣列100中使用大於兩個的輸出驅動器19&和1982，以便各個輸出驅動器可以處理陣列的更少量的列。例如，不是用一個驅動器處理所有的偶數列而用另一驅動器處理所有奇數列，而是該陣列可包括四個列選擇寄存器194^，3，4以及相應的輸出驅動器19812,3,4，因而各個輸出驅動器可處理陣列的所^列中的四分之一，而不是所有列中的一半。因此，在這個實施方式中，與結合圖16在上文討論的實施方案相比，各個輸出驅動器將具有一半數量的開關191，且各個輸出驅動器的總線175將具有相應的較低電容，由此改善了總線置位時間。雖然在本實例中出於說明目的討論了四個輸出驅動器的方案，但是可以認識到本公開內容並不限制在這方面，實際上，在上述方案中，大於兩個的任何數量的輸出驅動器都可用於改善總線置位時間。以下將詳細討論其中使用多於兩個輸出驅動器以利於從陣列快速獲取數據的其他陣列實施方案(例如結合圖19-23)。在結合圖13-16在上文討論的陣列設計的一個方面中，在陣列上提供分離的模擬電源電壓連接(用於VDDA、VSSA)、數字電源電壓連接(用於VDDD、VSSD)和輸出緩沖器電源電壓連接(用於VDDO、VSSO)，以有助於噪聲隔離以及降低各個陣列部件之間的信號串擾，由此增加了輸出信號Voutl和Vout2的信噪比(SNR)。在一個示例性實施方式中，正電源電壓VDDA、VDDD和VDDO都可以是約3.3伏特。另一方面，這些電壓分別可通過一個或多個可編程電壓源而"晶片外(off-chip)"提供，正如結合圖17在下文進一步討論的那樣。圖17示出了根據4^>開內容的一個發明實施方案，連接到陣列控制器250的圖13的傳感器陣列100的框圖。在各個示例性實施方式中，陣列控制器250可製造為"自立式"控制器或製造為構成計算機260的一部分的計算機可兼容"卡"，正如結合圖8在上文所討論的那樣。一方面，陣列控制器250的功能可由計算機260通過接口部件252(例如串行接口，通過USB埠或PCI總線，乙太網連接等)來控制，如圖17中所示。在一個實施方案中，陣列控制器250製造為印刷電路板，其中插入與常規IC晶片類似的陣列100(例如陣列100設置為插入陣列控制器的ASIC)。在這個實施方案的一個方面中，所有或部分陣列控制器250可實施作為現場可編程門陣列(FPGA)，其設置為實現進一步在下文詳細討論的各種陣列控制器功能。通常，陣列控制器250為陣列100提供各個電源電壓和偏置電壓，以及與行和列選擇有關的各個信號、像素輸出的採樣和數據採集。具體而言，陣列控制器250讀取兩個包括來自於陣列100的多路相應像素電壓信號的模擬輸出信號Voutl(奇數列)和Vout2(偶數列)，接著數位化這些相應的像素信號以將測量數據提供給計算機260，計算機260進而可存儲和/或處理該數據。在某些實施方式中，陣列控制器250還可以設置為實施或利於各種陣列校正和識別功能，以及結合圖11A在上文討論的可選的UV照射處理。如圖17中說明的，陣列控制器250—般為陣列IOO提供模擬電源電壓和接地(VDDA、VSSA)、數字電源電壓和接地(VDDD、VSSD)以及緩衝器輸出電壓和接地電壓(VDDO、VSSO)。在一個示例性實施方式中，各個電源電壓VDDA、VDDD和VDDO都是約3.3伏特。如上所述，一方面，這些電源電壓中的每一個都通過分離的傳導路徑提供給陣列100以有助於噪聲隔離。另一方面，這些電源電壓可來自於各個電源/調節器，或一個或多個這些電源電壓可來自於陣列控制器250的電源258的^^用源。電源258還為陣列操作提供多個偏置電壓(例如，VB1，VB2，VB3,VB4，VBOO，VBODY)以及參比電壓VREF用於陣列識別和校正。另一方面，電源258包括一個或多個數-模轉換器(DAC),其可通過計算機260來控制，以使任何或全部偏置電壓、參比電壓和電源電壓在軟體的控制下變化(即可編程偏壓設定)。例如，響應於計算機控制的電源258可有助於調整用於像素漏電流的偏壓VB1和VB2、用於列總線驅動的VB3、用於列放大器帶寬的VB4和用於列輸出緩衝器電流驅動的VBOO。在某些方面中，可以調整一個或多個偏壓來最優化來自啟用像素的信號的置位時間。而且，用於陣列的所有ISFET的共用體電壓Vbody可在用來降低俘獲電荷的可選後製造UV照射處理期間接地，接著在用於測量/數據採集的陣列的識別分析、校正和一般操作期間連接到較高的電壓(例如VDDA)。同樣地，可改變參比電壓VREF以利於實現各種識別和校正功能。還如圖17中所示，通常用在通過陣列IOO進行的分析物溶液的測量方面的參比電極76(結合圖1在上文所討論的)可連接到電源258，從而為像素輸出電壓提供參比電位。例如，在一個實施方式中，參比電極76可連接到電源接地(例如模擬接地VSSA)，從而為基於上述等式(3)的像素輸出電壓提供基準。在其他實施方式中，可通過將具有給定pH水平的目標溶';l樣本放置於傳感器陣列100附近來設置參比電極的電壓，並調整參比電極的電壓直至陣列輸出信號Voutl和Vout2提供處於所需基準水平的像素電壓，像素電壓相對於基準水平的後續變化反映了相對於已知參比pH水平的局部變化。通常，應當認識到雖然在某些實施方式中，由電源258提供的參比電壓VREF可用於設定參比電極76的電壓，但是與參列識別和校正功能)相同。對於從陣列IOO採集數據來說，在一個實施方案中，圖17的陣列控制器250可包括一個或多個前置放大器253,以進一步緩衝來自傳感器的輸出信號Voutl和Vout2並提供可選擇的增益。一方面，陣列控制器250可包括一個用於各個輸出信號的前置放大器(例如，用於兩個模擬輸出信號的兩個前置放大器)。其他方面中，前置放大器可設置為接收從0.0至3.3伏特的輸入電壓，可具有可編程/計算機可選擇的增益(例如l、2、5、10和20以及低噪聲輸出(例如〈10nV/sqrtHz)，並且可提供低通濾波(例如5MHz和25MHz的帶寬)。另一方面，前置放大器可具有用於輸入和/或輸出電壓信號的可編程/計算機可選擇的偏置，從而為任意所需範圍設定一個標稱水平。圖17的陣列控制器250還包括一個或多個模擬-數字轉換器254(ADC)，以將傳感器陣列輸出信號Voutl和Vout2轉換為數字輸出(例如10位或12位)，從而將數據提供給計算機260。一方面，一個ADC可用於傳感器陣列的各個模擬輸出，並且各個ADC都可連接到相應的前置放大器的輸出(如果前置放大器用於給定實施方式中)。另一方面，ADC可具有計算機可選擇的輸入範圍(例如50mV、200mV、500mV、IV)，以有利於與陣列輸出信號和/或前置放大器M的不同範圍的兼容性。又一方面，ADC的帶寬可大於60MHz，且數據採集/轉換速度大於25MHz(例如高達100MHz或更大)。在圖17的實施方案中，可通過時序發生器256來控制ADC採集時序和陣列的行和列選捧。特別地，時序發生器將數字垂直數據和時鐘信號(DV、CV)提供給控制行選擇，並將數字水平數據和時鐘信號(DH、CH)提供給列選擇，並且提供列採樣和保持信號COLSH以對啟用行採樣相應像素電壓，正如結合圖9在上文所討論的那樣。在某些實施方式中，時序發生器256可通過執行代碼的微處理器來實現，設置為多路數字模式發生器，以提供適當地定時控制信號。在一個示例性實施方式中，時序發生器256可實施為現場可編程門陣列(FPGA)。圖18示出了如時序發生器256提供的用來從傳感器陣列100採集像素數據的這種信號的示例性時序圖。對下述討論來說，"幀"定義為包括陣列中各個像素的數值(例如輸出信號或電壓Vs)的數據集，且"幀頻"定義為可從陣列採集連續幀的速度。在圖18的實例中，選擇20幀/秒的示例性幀頻來說明陣列的操作(即行和列選擇以及信號採集)；但是，應當認識到根據4^>開內容的陣列及其控制器並不局限在這方面，也可以採用包括了較低幀頻(例如1至10幀/秒)或較高幀頻(例如25、30、40、50、60、70至100幀/秒等)的不同幀頻和具有相同或更多l象素的陣列。在某些示例性應用中，可以釆集包括對給定的一種或多種分析物進行幾秒以上試驗的多幀的數據集。可連續實施若干這種試驗，在某些情況下，在試驗期間停頓以允許數據傳送/處理和/或傳感器陣列ASIC的清洗以及後續試驗的試劑製備。在一個實施方式中，陣列控制器250控制陣列100—次一行地順序啟用行。例如，再次暫時參考圖9，通過行選擇信號^^;啟用像素的第一行。允許啟用的像素停留一段時間，這之後，COLSH信號被暫時中斷以關閉各個列中的採樣/保持開關並存儲到列釆樣/保持電容Csh，通過列中的第一像素輸出電壓值。接著這個電壓可作為施加到兩個陣列輸出驅動器19&和1982(奇數和偶數列)中的一個的列輸出電壓Vcoy(參見圖16)。接著禁用COLSH信號，由此開啟各個列中的採樣/保持開關並將列輸出緩沖器111j與列放大器107A和107B斷開。不久之後，通過行選擇信號R0WSel2啟用像素的第二行。在像素的第二行允許設置期間，一次產生兩個列選擇信號(一個奇數一個偶數；奇數列選^^信號連續施加到奇數輸出驅動器，偶數列選擇信號連續施加到偶數輸出驅動器)來讀取與第一行有關的列輸出電壓。因此，在啟用和設置陣列中的給定行的同時，一次兩列，讀取前一行。通過交錯行選擇以及取樣/讀出，並通過一次讀取給定行的多個列，可以通過明顯改進的方式從陣列採集數據幀。圖18示出了用於20幀/秒的示例性幀頻的上述處理的詳細時序。假設陣列中具有這種幀頻和512行，每一行必須在約98微秒內讀出，如圖18中的垂直區分所表示。因此，垂直時鐘信號CV具有98微秒的周期(即超過10kHz的時鐘頻率)，且在CV信號的下降沿(負轉變)啟用一個新的行。圖18的左側反映了一個新的幀周期的開始，在該點，在CV信號的第一下降沿之前垂直數據信號DV有效，在CV信號的下一下降沿之前無效(對於來自連續幀的數據釆集來說，僅在行512啟用之後垂直數據信號再次有效)。而且，在CV信號的各個下降沿(即新的##_啟用)之前，COLSH信號有效2微秒，且離CV信號的下降沿約50納秒。圖18中，COLSH信號的第一次出現實際上是採樣陣列的行512的像素值。因此，根據CV信號的第一下降沿，啟用了第一行且將其保持(約96微秒)直至COLSH信號第二次出現。在第一行的保持時間期間，行512的像素值經由列選擇信號而被讀取。因為同時產生兩個列選擇信號來讀取512列，所以水平時鐘信號CH必須在這個周期中產生256個循環。CH信號的各個下降沿產生一個奇數和一個偶數列選擇信號。如圖18中所示，給定行中的CH信號的第一下降沿在行選擇之後的兩微秒發生，以允許設置儲存在採樣/保持電容Csh上並由列輸出緩衝器提供的電壓值。而且對於各個行來說，水平數據信號DH在CH信號的第一下降沿之前是有效的，且在CH信號的下一下降沿之前禁用。在COLSH信號出現之前選擇最後兩列(例如511和512),如上所述，該COLSH信號出現在下一行啟用之前的約兩微秒。因此，在約94微秒(即每行98微秒，減去各個行開始和結束的兩微秒)的周期內，每次讀取兩個512列。這使得各個陣列輸出信號Voutl和Vout2的數據速度約為2.7MHz。另一方面，可通過時序發生器256控制ADC254，以在明顯較高的速度下採集輸出信號Voutl和Vout2,從而對各個像素測量提供多重數字採樣，接著可取其平均值(例如，ADC數據釆集速度可約為100MHz以對2.7MHz的陣列輸出信號釆樣，由此對每個像素測量提供多達約35-40次採樣)。除了控制傳感器陣列和ADC之外，時序發生器256還可i殳置為有助於各種陣列校正和識別功能以及可選的UV照射處理。為此，時序發生器可利用指示陣列的最後一行的選擇的信號LSTV和信號LSTH來表示陣列的最後一列的選擇。時序發生器256還可負責用於產生將參比電壓VREF施加到列緩衝放大器的CAL信號，以及產生在UV照射工藝期間將陣列中所有ISFET的漏極接地的UV信號(參見圖9)。時序發生器還可在各種校正和識別功能或UV照射期間為電源258提供某些控制功能，來適當地控制電源或偏置電壓；例如，在UV照射期間，時序發生器可控制連接到體電壓VBODY的電源接地，同時激活UV信號以將ISFET的漏極接地。對於陣列校正和識別以及UV照射來說，在某些實施方式中，時序發生器可接收來自計算機260的特定程序以提供適當的控制信號。一方面，計算機260可使用各種從陣列的假像素獲得的數據以及基於CAL信號和參比電壓VREF的應用獲得的列信息，來確定與給定陣列有關的各種校正^t和/或用於校正和識別功能的特定程序。對於陣列控制器250的計算機接口252來說，在一個示例性實施方式中，接口設置為有助於計算機260的約200MB/sec的數據速度，且可以包括高達400MB或更大的本地存儲器。計算機260設置為以200MB/sec的速度接收數據，並處理該數據以重構4象素圖象(例如，其可以假彩色的形式顯示在監視器上)。例如，計算機可設置為執行用C+十或VisualBasic編寫的常規通用程序以處理數據並根據需要進行顯示。根據4^>開內容，已經討論了示例性ISFET陣列和陣列控制器的若千方面，圖19-23說明了根據其他發明實施方案的具有較大數量像素的ISFET傳感器陣列的另一CMOSIC晶片實現方式的框圖。一方面，結合圖19-23在下文進一步討論的各個ISFET陣列可由類似於圖17中所示的陣列控制器來控制，在某些情況下，可以改進監視器來適應較高數量的像素(例如附加前置放大器253和樣數轉換器254)。圖19示出了才艮據一個發明實施方案的基於結合圖9-12在上文討論的列和像素設計以及0,35微米CMOS製造工藝的ISFET傳感器陣列100A的框圖。陣列100A包括2048個列102i至1022。48,其中每個列都包括2048個幾何正方形的像素105i至1052。48，其中的每一個都具有約9微米乘9微米的尺寸。因此，該陣列包括超過四百萬個像素(〉4M像素)，並且在一個示例性實施方式中，整個陣列(ISFET像素和有關電路)可製造為具有約20.5毫米乘20.5毫米尺寸的集成電路晶片。在圖19中所示的實施方案的一個方面中，陣列IOOA可至少部分地設置為可分別控制的多組像素。例如，像素的各列可分成頂部和底部半區，並且在列的相應的頂部半區的像素集合可形成第一行組40(^(例如頂部組，行1-1024)，且在列的相應的底部半區的像素集合可形成第二行組4002(例如底部組，行1025-2048)。而第一和第二行組中的每一個(例如頂部和底部)都與相應的行選擇寄存器、列偏置/讀出電路、列選擇寄存器和輸出驅動器相關聯。以這種方式，從第一和第二組行40(h和4002中每一個的像素選擇和數據釆集都基本上與圖13中所示的整個陣列100的像素選擇和數據釆集類似；換句話說，一方面，圖19的陣列IOOA基本上包括兩個被同時控制的具有不同像素組的"子陣列"，從而為較高數量的4象素提供顯著改進的數據採集。特別地，圖19示出了第一行組40(h的行選擇可由第一行選擇寄存器192i控制，第二行組4002的行選擇可由笫二行選擇寄存器1922控制。一方面，各個行選擇寄存器192i和1922都可設置為如結合圖14在上文討論的那樣，來接收垂直時鐘(CV)和垂直lt據(DV)信號且產生信號^ii;至RowSd,，且第二行選擇寄存器1922會產生信號R。wSel膨至R。wSel扁。另一方面，行選擇寄存器192t和1922都可同時接收共用垂直時鐘和數據信號，以在任何給定時間下啟用陣列的兩行，其中一個來自於頂部組，而另=一個來自於底部組。對於第一和第二行組中的每一個來說，圖19的陣列100A還包括列偏置/讀出電路110訂-110204盯(用於第一行組40(M以及110『1102。柳(用於第二行組4002)，以使各個列都包括兩個圖9中所示的偏置/讀出電路110j的實例。陣列100A還包括用於第二行組4002的兩個列選擇寄存器192^(奇數和偶數)以及兩個輸出驅動器198^(奇數和偶數)，以及用於第一行組40(h的兩個列選擇寄存器1923,4(奇lt和偶數)以及兩個輸出驅動器1983，4(奇數和偶數)(即，總共四個列選擇寄存器和四個輸出驅動器)。列選^寄存器接收水平時鐘信號(分別用於第一行組和第二行組的CHT和CHB)以及水平數據信號(分別用於第一行組和第二行組的DHT和DHB)來控制奇數和偶數列選擇。在一個實施方式中，CHT和CHB信號可提供為共用信號，且DHT和DHB可提供為共用信號，以每次同時從陣列讀出四列(即從各個行組中讀出一個奇數和一個偶數列)；特別地，如結合圖13-18在上文所討論的那樣，對於每個啟用的行來說可同時讀取兩個列，JL4目應的像素電壓提供為兩個輸出信號。因此，通過在任意給定時間的兩個行的啟用，以及在任意給定時間的兩列每行的讀取，陣列IOOA可提供四個同時的輸出信號Voutl、Vout2、Vout3和Vout4。在圖19的陣列IOOA的一個示例性實施方式中，其中以20幀/秒的幀頻獲得完整數據幀(來自第一和第二^f亍組40(h和4002的所有4象素)，在每個約49微秒的周期內連續啟用1024對行。對於各個啟用的行來說，在約45微秒的時間內由各個列選擇寄存器/輸出驅動器來讀出1024個像素(在各個行開始和結束處容許2微秒，正如結合圖18在上文所討論的那樣)。因此，在本實例中，各個陣列輸出信號Voutl、Vout2、Vout3和Vout4都具有約23MHz的數據速度。此外，應當認識到在其他實施方式中，可不以20幀/秒的幀頻iM^圖19的陣列100A中獲取數據(例如50~100幀/秒)。與圖13的陣列IOO相同，在其他方面中，圖19的陣列IOOA可包括圍繞陣列周邊的假4象素或參比4象素103的多個行和列，以有助於初始測試/評估數據、偏移測定和/或陣列校正。而且，用於陣列操作的各個電源和偏置電壓(如結合圖9在上文討論的那樣)都以與結合圖13在上文描述的相似的方式提供給方框195中的陣列IOOA。圖20示出了根據另一發明實施方案的基於035微米CMOS製造工藝並具有與圖19中討論的陣列100A的構it^目類似的ISFET傳感器陣列100B的框圖。雖然陣列100B—般還基於結合圖9-12在上文討論的列和像素設計，但陣列100B中的像素尺寸/間距小於圖10中所示的像素尺寸/間距。特別地，再次參考圖lO和ll,圖10中所示的尺寸"e"實質上在圖20的實施方案中從約9微米減小至約5微米，但沒有影響設置於像素的中心區域中的有源像素部件的完整性；類似地，圖10中所示的尺寸"f，從約7微米減小到約4微米。換句話說，圍繞有源部件的像素的某些外圍區域實際上相對於圖10中的給定尺寸被減小了，但是沒有影響如圖10和11中所示的像素有源部件的俯視圖和截面圖及其設計。圖20A中示出這種像素105A的俯視圖，其中尺寸"e"是5.1微米且尺寸"f，是4.1微米。在這種像素設計的一方面中，為了有助於尺寸削減，與圖10中所示的包括存在於圍繞像素的整個周邊的若干體連接B的像素相比，像素105A包括較少的體連接B(例如像素的各個角落都有一個)。如圖20中所標註的，陣列100B包括1348個列102i至1021348,其中每個列都包括1152個幾何正方形的像素105Ai至105AU52，其中的每一個都具有約5微米乘5微米的尺寸。因此，該陣列包括超過150萬個像素(〉1.5M像素)，且在一個示例性實施方式中，整個陣列(ISFET像素和有關電路)可製造為具有約9毫米乘9毫米尺寸的集成電路晶片。與圖19的陣列IOOA相同，在一個方面中，圖20的陣列100B分成兩個行組40(K和4002，正如結合圖19在上文所討論的那樣。在一個示例性實施方式中，以50幀/秒的幀頻獲取完整數據幀(第一和第二行組40(K和4002的所有像素)，由此需要在每個約35微秒的周期內連續啟用576對行。對於各個啟用的行來說，在約31微秒的時間內，由各個列選擇寄存器/輸出驅動器讀取674個像素(在各個行開始和結束處容許2微秒，正如結合圖18在上文所討論的那樣)。因此，在本實例中，各個陣列輸出信號Voutl、Vout2、Vout3和Vout4都具有約22MHz的數據速度。此外，應當認識到在其他實施方式中，可不以50幀/秒的幀頻來從圖20的陣列100B中獲得數據。圖21示出了根據另一個發明實施方案的基於0.35微米CMOS製造工藝並引入了結合圖20和20A在上文討論的較小像素尺寸(5.1微米正方形像素)的ISFET傳感器陣列100C的框圖。如圖21中所標註的，陣列100C包括4000個列102i至1024。。。，其中各個列都包括3600個幾何正方形的像素105&至105A36。。，其中的每一個都具有約5微米乘5微米的尺寸。因此，該陣列包括超過1400萬個像素(>141\^象素)，且在一個示例性實施方式中，整個陣列(ISFET像素和有關電路)可製造為具有約22毫米乘22毫米尺寸的集成電路晶片。與圖19和20的陣列IOOA和IOOB相同，在一個方面中，圖21的陣列100C分成兩個行組40(^和4002,但是，與陣列IOOA和IOOB不同，對於各個行組來說，陣列100C包括十六個列選擇寄存器和十六個輸出驅動器，以一次同時在一個啟用行中讀取十六個像素，以提供來自陣列100C的三十二個輸出信號Voutl-Vout32。在一個示例性實施方式中，以50幀/秒的幀頻獲取完整數據幀(第一和第二行組40(K和4002的所有像素)，由此需要在每個約11微秒的周期內連續啟用1800對行。對於各個啟用的行來說，在約7微秒的時間內，由各個列選擇寄存器/輸出驅動器讀取250個(4000/16)像素(在各個行開始和結束處容許2微秒)。因此，在本實例中，各個陣列輸出信號Voutl-Vout32都具有約35MHz的數據速度。如同上述實施方案那樣，應當認識到在其他實施方式中，可不以50幀/秒的幀頻來從陣列100C中獲取數據。雖然結合圖13-21在上文討論的示例性陣列都基於0.35微米常規CMOS製造工藝，但M當認識到，根據4^Hf內容的陣列並不限制在這方面，因為可以使用具有小於0.35微米的特徵尺寸的CMOS製造工藝(例如0.18微米CMOS製造工藝)來製造這種陣列。因此，可以製造具有顯著低於5微米的像素尺寸/間距的ISFET傳感器陣列，由此提供非常密集的ISFET陣列。例如，圖22和23分別示出了根據另外的實施方案的基於0.18微米CMOS製造工藝的ISFET傳感器陣列100D和100E的框圖，其中可以實現2.6微米的像素尺寸。該像素本身的設計基本基於圖20A中所示的像素105A，除了具有由於0.18微米CMOS製造工藝的原因而產生的小尺寸以外。圖22的陣列100D包括2800個列102丄至102誦，其中各個列都包括2400個幾何正方形的像素，其中的每一個都具有約2.6微米乘2.6微米的尺寸。因此，該陣列包括超過650萬個像素(>6.51\!像素)，且在一個示例性實施方式中，整個陣列(ISFETN象素和有關電路)可製造為具有約9毫米乘9毫米尺寸的集成電路晶片。與圖19-21的陣列100A、100B和100C相同，在一個方面中，圖22的陣列100D分成兩個行組40(h和4002，但是，與陣列100A、100B和100C不同，對於各個行組來說，陣列100D包括八個列選擇寄存器和八個輸出驅動器，以一次同時在一個啟用行中讀取八個4象素，以提供來自陣列100D的十六個輸出信號Voutl-Vout16。在一個示例性實施方式中，以50幀/秒的幀頻獲取完整數據幀(第一和第二行組40(^和4002的所有像素)，由此需要在每個約16-17微秒的周期內連續啟用1200對行。對於各個啟用的行來說，在約14微秒的時間內，由各個列選擇寄存器/輸出驅動器讀取350個(2800/8)像素(在各個行開始和結束處容許1至2微秒)。因此，在本實例中，各個陣列輸出信號Voutl-VoutM都具有約25MHz的數據速度。如同上述實施方案那樣，應當認識到在其他實施方式中，可不以50幀/秒的幀頻來從陣列100D中獲取lt據。圖23的陣列100E包括7400個列102!至10274。。，其中各個列都包括7400個幾何正方形的像素，其中的每一個都具有約2.6微米乘2.6微米的尺寸。因此，該陣列包括超過5400萬個像素(〉54M像素)，且在一個示例性實施方式中，整個陣列(ISFET像素和有關電路)可製造為具有約21毫米乘21毫米尺寸的集成電路晶片。與圖19-22的陣列100A-100D相同，在一個方面中，圖23的陣列100E分成兩個行組40(h和4002，但是，與陣列100A-100D不同的是，對於各個行組來說，陣列100E包括三十二個列選擇寄存器和三十二個輸出驅動器，以一次同時在一個啟用行中讀取三十二個^(象素，以提供來自陣列100E的六十四個輸出信號Voutl-Vout64。在一個示例性實施方式中，以100幀/秒的幀頻獲取完整數據幀(第一和第二行組40(h和4002的所有^象素)，由此需要在每個約3微秒的周期內連續啟用3700對行。對於各個啟用的行來說，在約700納秒的時間內，由各個列選擇寄存器/輸出驅動器讀取230個(7400/32)像素。因此，在本實例中，各個陣列輸出信號Voutl-Vout64都具有約328MHz的數據速度。如同上述實施方案那樣，應當i^識到在其他實施方式中，可不以100幀/秒的幀頻來從陣列100D中獲得數據。因此，在根據本文公開的發明概念的ISFET陣列的各個實例中，具有約九(9)微米的陣列間距(例如，小於十微米乘十微米的表面面積的傳感器)使得ISFET陣列包括256000個像素(即512乘512的陣列)，同時相應的行和列選擇和偏置/讀出電子器件可製造在7毫米乘7毫米的半導體晶片上，並且包括超過四百萬4象素(即2048乘2048的陣列，大於4Mega-鬥象素)的類似傳感器陣列可製造在21毫米乘21亳米的晶片上。在其他實例中，具有約5微米間距的陣列使得ISFET包括約1.55M像素(即1348乘1152的陣列)Jbf目應的電子器件可製造在9毫米乘9毫米的半導體晶片上，且可以製造包括超過14M像素的ISFET傳感器陣列並以及在22毫米乘20亳米的晶片上製造與^目應的電子器件。在其他實施方式中，能夠使用小於0.35微米(例如0.18微米CMOS工藝技術)的特徵尺寸的CMOS製造工藝，可以製造具有顯著低於5微米的像素尺寸/間距的ISFET傳感器陣列(例如2.6微米的陣列間距或小於8或9微米2的像素/傳感器面積)，以提供非常密集的ISFET陣列。在本文討論的ISFET的實施方案中，陣列像素使用p溝道ISFET，正如結合圖9在上文所討論的那樣。但M當認識到，根據4^>開內容的ISFET陣列並不限制在這方面，用於ISFET像素設計的其他實施方案可以基於n溝道ISFET。特別地，結合圖13和19-23在上文討論的任何陣列都可根據n溝道ISFET的像素來實現。例如，圖24示出了根據4^Hf內容的另一發明實施方案的利用n溝道ISFET及其附帶的n溝道MOSFET來實現圖9的像素設計。更具體地，圖24示出了陣列列的一個示例性4象素105t(即列的第一4象素)，以及列偏置/讀出電路110j，其中ISFET150(Ql)是n溝道ISFET。與圖9的4象素設計相同，圖24的像素設計包括三個部件，即，ISFET150和兩個n溝道MOSFET開關Q2和Q3，其響應於n行選#^信號(RowSe^至RowSeln，邏輯高有效)的其中一個。圖24的像素中不需要傳輸門電路，並且像素的所有器件都是"同一類型"的，即n溝道器件。而且與圖9的像素設計相同，每個像素僅有四個需要操作圖24中所示的像素10&的三個部件的信號線，即線112pU4pU6i和118i。在其他方面中，圖9和圖24的4象素設計是類似的，這是因為它們都設置了恆定漏電流lDj和恆定漏-源極電壓VDSj，以從啟用的像素獲取輸出信號Vsj。圖24的n溝道ISFET《象素i殳計與圖9的p溝道ISFETi殳計的主要區別在於電流流過像素的方向相反。為此，在圖24中，元件106j是連接到模擬電路電源接地電壓VSSA的可控電流宿，而偏置/讀出電路110j的元件108j是連接到模擬正電源電壓VDDA的可控電流源。而且，ISFET150的體連接未連接到它的源極，而是連接到陣列的其他ISFET的體連接，其又連接到模擬接地VSSA,如圖24中所標示的那樣。除了圖9和24中所示的像素i殳計(基於恆定ISFET漏電流和恆定ISFET漏-源極電壓)之外，根據^^開內容的其他發明實施方案，可以預期用於ISFET陣列的基於p溝道ISFET和n溝道ISFET的其他〗象素設計，如圖25-27中所說明的。如下所述，某些其他的像素設計需要來自陣列控制器250的額外和/或改變的信號，以有助於數據獲取。特別地，圖25-27中所示的像素設計的共有特徵包括除了用於陣列的各個列的採樣和保持電容之外，各個像素本身還具有採樣和保持電容。雖然圖25-27的替代像素設計通常包括大於圖9和24的像素設計的部件數量,但是l象素採樣和保持電容能夠用於"瞬象"型陣列，其中該陣列的所有^象素都可以同時啟用，以採樣一個完整的幀並獲取代表陣列的各個ISFET附近的一種或多種分析物測量的信號。在某些應用中，這可以提供較高的數據釆集速度和/或改善的信號靈敏度(例如較高信噪比)。圖25示出了這種單一像素105C以及有關的列電路110j的一個這種替代設計。像素105C利用n溝道ISFET且其一般基於在ISFETQl的兩端提供基於反饋放大器(Q4、Q5和Q6)的恆定電壓的前提。特別地，電晶體Q4構成了反饋放大器的負載，並由偏壓VB1(由陣列控制器提供)來設定放大器的電流。電晶體Q5是共用柵機故大器，電晶體Q6是共用源機故大器。而且，使用反饋放大器的目的是通過調節由電晶體Q3提供的電流而保持ISFETQl上的電壓恆定。電晶體Q2限制了ISFETQl能夠引起的最大電流(例如，用以避免像素的大目陣列過熱引起的損壞)。這個最大電流由偏壓VB2(也由陣列控制器提供)設定。在圖25中所示的像素設計的一方面中，施加到像素105C的電壓可通過將偏壓VB2設定為0伏特且偏壓￥81設定為3.3伏特而關閉。這樣，提供到這種像素的大,陣列的電壓可被調製(短時間周期被開啟且接著被陣列控制器關閉)，以獲取離子濃度測量，同時降低陣列的總功耗。施加到像素的調製功率還減小了陣列的熱耗散以及對分析物溶液的潛在加熱，由此還降低了由於樣本加熱而導致的任意潛在有害效應。圖25中，反饋放大器的輸出(電晶體Q3的柵極)由MOS開關Q7採樣並儲存在像素本身的像素採樣和保持電容Csh中。開關Q7由像素採樣和保持信號pSH(通過陣列控制器提供到陣列晶片)控制，該信號pSH同時施加到陣列的所有像素，以便同時存儲對各個採樣和保持電容的所有像素的讀數。這樣，根據圖25的像素設計可被認為是"瞬象"陣列，因為在任意給定時間採樣完整的數據幀，而不是順序採樣陣列的行。在各個像素值存儲在相應的像素採樣和保持電容Csh中之後，各個像素105C(ISFET和反饋放大器)能夠自由獲取另一pH讀數或其通過關閉而節電。圖25中，存儲在所有像素採樣和保持電容Csh上的像素值通過源極跟隨器Q8而被一次一行的施加到列電路110j，源極跟隨器Q8通過響應於行選擇信號(例如RowSell)的電晶體Q9而啟用。特別地，在選定行且已經設定後，存儲在像素採樣和保持電容中的值接著又存儲在列採樣和保持電容Csh2上，因為其通過列採樣和保持信號COLSH而被啟用，並提Wt為列輸出信號VCOLj。圖26示出了才艮據>$^>開內容的一個實施方案的單一像素105D及相關的列電路110j的另一設計。在本實施方案中，ISFET示出為p溝道器件。在數據採集循環開始的時候，關閉由信號pSH(像素採樣/保持)以及pRST(像素復位)控制的CMOS開關(這些信號由陣列控制器提供)。這將ISFET(Ql)的源極拉到電壓VRST。此後，開啟由信號pRST控制的開關，ISFETQl的源極將像素採樣和保持電容Csh拉至由pH設定的水平之下的閣值。接著開啟由信號pSH控制的開關，且將像素輸出值通過響應於行選擇信號RowSell的開關的搮作而連接到列電路110j，以提供列輸出信號Vco!j。與圖25中說明的實施方案中的像素設計相同，基於像素105D的陣列是"瞬象"型陣列，因為陣列的所有像素可被同時操作。一方面，這種設計使得在對所有像素進行長時間同步積分之後，進行整個數據幀的高度讀取。圖27示出了根據^2MHf內容的一個實施方案的用於單一像素105E及相關的列電路110j的另一設計。在本實例中，ISFET再次示出為p溝道器件。在數據採集循環開始的時候，由控制信號pl和pRST操作的開關被暫時關閉。這就清除了存儲在採樣電容Csh上的值，並使得電荷存儲在ISFET(Q1)上。此後，關閉由信號pSH控制的開關，使得存儲在ISFETQl上的電荷存儲到像素採樣和保持電容Csh上。接著開啟由信號pSH控制的開關，將像素輸出值通過響應於行選擇信號RowSell的開關的操作而連接到列電路110j，以提供列輸出信號VCOLj。通過ISFET電容與Csh電容的比率，即增益-C(jWCsh，或通過多次啟用像素(即取得分析物測量的多個樣本)並在沒有將電容復位的情況下，求施加到像素採樣和保持電容Csh的ISFET輸出的和(即增益是積累數量的函數)，可在像素105E中提供增益。與圖25和26的實施方案相同，基於像素105D的陣列是"瞬象"型陣列，因為陣列的所有4象素可被同時操作。從傳感器的討論中轉移出來，現在我們將探討ISFET陣列和微孔腔陣列的組合以及相應的微流體學。因為微孔腔陣列結構的大多數附圖都以截面圖的方式存在或僅僅將陣列示出為簡圖中的一個框圖，所以拔映了圖28A和28B以協助讀者開始直觀化所得的三維裝置。圖28A示出排列成陣列的一組圓柱體孔腔2810,同時圖28B示出排列成陣列的一組矩形柱體孔腔2830。將可以看到，通過形成孔腔壁的材料2840而將阱彼此分開(隔離)。雖然確定能夠製造具有其他截面的孔腔，但是具有其他截面的孔腔未必可以方便地製造。這種微孔腔陣列位於上文討論的ISFET陣列上，每個孔腔具有一個或多個ISFET。在後續附圖中，當微孔腔陣列都相同時，可以僅繪出這些陣列中的一個。流體系統與高密度電子傳感器陣列一同使用的裝置和方法對於多種應用來說，為了實現利用上述高密度電子陣列來完成用於感測化學反應或化學物的系統，需要將包含用於感測的化學或生物學試劑的流體傳送到陣列元件(稱為"像素")的技術和裝置。在本節中，將說明示例性的技術和方法，這些技術和方法都適用於這個目的，並具有令人滿意的特性。因為可能需要系統高速工作，所以優選流體傳送系統在儘可能的限度內不會限制整體系統的工作速度。因此，在足夠小的反應量實質上促進了對於各種感測的檢測速度和質量的情況下，不僅需要高速、高密度的ISFET陣列或其他對離子濃度或其他化學屬性或化學屬性變化敏感的元件，而且還需要用於將待評估的樣本供應至陣列元件的有關機械的裝置和技術。提供兩種或有時三種部件或子系統及其相關方法，其包括將對象化學樣本遞送給陣列元件(1)試劑與洗滌流體的供應和適宜的閥和輔助裝置的微流體系統，(2)流動腔，以及(3)許多應用中的微孔腔陣列。將討論這些子系統中的每一個，但討論順序相反。微孔腔陣列如在別處所討論的那樣，對於諸如DNA序列測定的多種應用來^兌，希望在半導體傳感器陣列上提供相應的微孔腔陣列，每個微孔腔足夠小，優選僅能容納一個負載DNA的#*,與微孔腔相連接的陣列中的下方像素將提供相應的輸出信號。這種微孔腔陣列的使用包括三個製造和製備階段，分別討論其中的每一個階段(1)製造微孔腔陣列以形成具有包括微孔腔陣列層的塗層的晶片；(2)在DNA序列測定的情況下，將被塗覆的晶片安裝到流體界面，(3)在孔腔中裝載負載有DNA的一個或多個^:。當然，可以理解的是，在其他應用中微珠可以是非必需的或可以使用具有不同特性的M。微孔腔陣列的製造可採用多種方法實現微孔腔的製造。製造的實際細節會需要某些試驗過程，並隨著可獲得的處理能力而變化。一般來說，微孔腔的高密度陣列的製造包括使用蝕刻工藝在諸如光刻膠(有機或者無機)、電介質的材料的一層或多層上光刻圖案化孔腔陣列的構造。可用傳感器陣列上的材料來實現或可獨立地實現圖案化，接著將其轉移到傳感器陣列晶片上，或者組合上述兩種方法來實現圖案化。但是，光刻之外的技術如果能夠提供可接受的結果，則這些技術不能被排除在外。現在討論用於形成微孔腔陣列的方法的一個實例，首先參考圖29,其圖解示出了晶片布圖一角(即左下角)的俯視圖，其示出了CMOS晶片2914上的分立的ISFET傳感器2912的陣列2910。信號線2916和2918用於尋址陣列並讀取其輸出。方塊2920代表如上所述的用於陣列的某些電子器件，層2922代表成為微流體結構、流動腔的一部分的壁的一部分，如下文更全面解釋的那樣；流動腔是為使流體直接流過微孔腔陣列或如果沒有微孔腔結構則流過傳感器表面的結構。在晶片表面上，例如圖29的下部左側處所示的圖案2922的圖案可在加工半導體以形成ISFET及其相關電路期間形成，用作在電介質已經覆蓋晶片表面時在傳感器像素上定位孔腔的對準標記。如圖所示的半導體結構形成之後，將微孔腔結構施加到晶片。即，微孔腔結構可形成在晶片上的右側，或可獨立地形成微孔腔結構，接著將其安裝到晶片上，這兩種方法都是可取的。為了在晶片上形成微孔腔結構，可利用多種工藝。例如，可以利用例如Microchem，sSU-82015的負光刻膠或例如HDMicrosystemsHD8820的正光刻^/聚醯亞胺來旋塗整個晶片直至達到微孔腔所需的高度。微孔腔在光刻膠層中的所需高度(例如，在每個孔腔一個像素的實例中為約4-12jtm，雖然沒有特別限制為一般情況)可通過在一個或多個層中以預定速度(通過參考相關文獻和製造商i兌明書或通過經驗來確定)旋塗適當的光刻膠來實現(示例性地，孔腔的高度可選擇為與傳感器像素的橫向尺寸對應，優選為標稱1:1~1.5:1的縱橫比，高:寬或直徑。鑑於對信噪比的考慮，尺寸和所需數據釆樣率之間存在一個關係，以實現所需的性能等級。因此存在為給定應用選擇最優^L的多個因素。作為替代方案，可以施加不同光刻膠的多層或可沉積另一形式的介電材料。還可將各種類型的化學氣相沉積方法用於構建適於微孔腔形成的材料層。一旦在適當的位置形成了光刻膠層(未加數量詞修飾的"層，，也用於包括累積的多層)，通過在覆蓋光刻膠的晶片上設置掩模(例如鉻)並將光刻膠暴露於交聯(示例性地為uv)輻射可生成單獨的孔腔(示例性地，繪製成每個孔腔具有一個或四個ISFET)。暴露於輻射的所有光刻膠都(即掩模不阻擋輻射的位置處)變得交聯，結果將形成結合到晶片表面的永久塑性層。沒有反應的光刻膠(即未曝光區域中的光刻膠，這是由於掩模阻擋了光使之不能到達光刻膠從而阻礙了交聯)可通過在適當溶劑(例如顯影劑)中清洗晶片而移除，適當的溶劑例如是曱基乙基丙烯酸丙二醇酯(PGMEA)或其他適當的溶劑。所產生的結構限定了微孔腔陣列的壁。圖30示出了用於每孔腔一個傳感器的實施方案的鉻掩模3010的一部分的布圖的實例，該部分對應於圖29中所示的晶片的部分。灰色區域3012、3014遮擋UV輻射。白色部分3016中的對準標記位於圖30的左下部象限中，在灰色區域3012中，對準標記用於在晶片表面上將孔腔的布圖與ISFET對準。位於掩模右上象限的圓形陣列3014阻擋輻射到達孔腔區域，以留下能夠溶解形成壁的未反應的光刻膠。圖31示出用於每孔腔四傳感器的實施方案的掩模3020的相應布圖。注意，仍然使用對準圖案3016並且陣列2910中的單個孔腔掩蔽圏3014A是圖30中的孔腔3014直徑的兩倍，這就滿足了每孔腔四傳感器而不是每孔腔一個傳感器。在將晶片/光刻脫暴露於UV輻射之後，光刻膠的第二層可塗覆到晶片的表面上。光刻膠的第二層可相對地加厚，示例性地，例如約400~450pm厚。也可由鉻構成的第二掩模3210(圖32)用於掩蔽圍繞陣列的區域3220，以構建光刻膠的卡團或壁(或者使用地質學中的術語，盆地)3310,其圍繞襯底3312上的傳感器的有源陣列，如圖33中所示。在所描述的特定實例中，在陣列的每側上，在x的方向上，卡圏比傳感器陣列寬150fim，且在y方向上，在陣列的每側上，比陣列寬9pm。掩模3210上的對準標記(大部分未示出)與第一層上的對準標記以及CMOS晶片本身相匹配。當然，其他的光刻方法可用於形成微孔腔陣列，上述內容僅僅是其中的一個實例。例如，可以使用各種解析度的接觸光刻以及各種蝕刻劑和顯影劑。其中形成微孔腔的層可以同時使用有機和無機材料。可在晶片上蝕刻該層，該晶片具有位於傳感器陣列中的像素結構上的介電層，例如鈍化層，或者可以單獨形成該層並接著施加到傳感器陣列之上。特定的選擇和處理方法取決於諸如陣列尺寸、孔腔尺寸、可利用的製造設備、可接受的成本等因素。在可以用於某些實施方案中以形成微孔腔層的各種有機材料中，包括上述的SU-8型負性光刻膠、常規的正性光刻膠和正性光可限定的聚醯亞胺。其中每一個都有優點和缺點，這些都是熟悉光刻技術的本領域4支術人員所熟知的。當然，在生產環境中，可進行適當地改進。接觸光刻具有局限性，並且其不能作為製造最大密度的孔腔的製造方法，即，其會在橫向上產生大於所需最小間距極限的距離。其他技術，例如深UV分步和重複工藝，能夠提供較高的光刻解析度且可用於製造小的間距以及可能更小的孔腔直徑。當然，對於不同的所需技術條件(例如每個晶片的傳感器和孔腔的數量)來說，可以使用不同技術中最佳的技術。而且，實際因素例如製造商可利用的製造工藝，可以推動特定製造方法的應用。雖然討論了上述新方法，但是本發明的各個方面都限於這些新方法的應用。優選地，具有ISFET的CMOS晶片將在最後的金屬化工藝之後被平坦化。氮化矽鈍化之前進行化學機械電介質平坦化。這將使得後續光刻步驟在非常平坦的表面上進行，從而避免後端CMOS形貌。通過利用深UV分步和重複光刻系統，能夠解析具有高解析度、對準和重複精度的小特徵。但是，這些系統的高解析度和大數值孔徑(NA)阻礙它們具有大的焦深。同樣地，當使用這種製造系統時，有必JH吏用較薄的光可限定旋塗層(即使用約1~2pm的光刻膠而不是用於接觸光刻中的較厚層)來實施圖案轉移，接著蝕刻微孔腔特徵至下方的一個或多個層。例如，可以順序實施四個lnm等離子體增強化學氣相薄膜沉積(標準工廠工藝)以提供厚度為4jim的目標微孔腔。接著可將高解析度光刻工藝用於圖案化微孔腔結構並且可以使用常規Si02蝕刻化學物-其每次可用於鍵合焊墊區域接著用於微孔腔區域-具有選擇性蝕刻停止；接著可分別在鋁鍵合焊墊和氮化矽鈍化層(等)上停止蝕刻。作為替代方案，可以使用其他合適的替代圖案轉移和蝕刻工藝，以提供無機材料的微孔腔。另一方法用於形成有機材料的微孔腔。例如，可使用雙光刻膠"軟掩模，，工藝，由此在較厚的有機材料(例如，固化聚醯亞胺或相反性質的光刻膠)頂部上使用薄的高解析度深uv光刻膠。圖案化頂部光刻膠層。該圖案可利用氧等離子體反應離子蝕刻工藝轉移。這種工藝步驟有時也稱為"可移植保形掩模"(portableconformablemask,PCM)技術。參見SeeB.J.Linetal""PracticingtheNovolacdeep隱UVportableconformablemaskingtechnique",JournalofVacuumScienceandTechnology19,No.4，1313-1319(1981);和A.Cooperetal，"Optimizationofaphotosensitivespin-ondielectricprocessforcopperinductorcoilandinterconnectprotectioninRFSoCdevices"。作為替代方案，可以使用"鑽孔聚焦"技術，由此實現不同聚焦深度的連續分步和重複曝光，以在圖案化厚光刻膠層時，補償高解析度步進機的聚焦深度(DOF)限制。這種技術取決於步進機NA和DOF以及光刻膠材料的對比度特性。另一PCM技術可適於這些目的，例如參見Edwards等人的美國專利申請公才艮第2006/0073422號。這是一種三層PCM工藝並示於圖33A中。如圖所示，基本上需要六個主要步驟來製造微孔腔陣列並且結果與接觸光刻所產生的結果非常相似。在第一步3320中，諸如ShipleyInterViaPhotodielectricMaterial8021(IV8021)類型的高對比度負性光刻膠層3322旋塗到晶片表面上，我們假設該晶片提供圖33的襯底3312(其中製造傳感器陣列)，並且實施軟烘烤操作。接著，在步驟3324中，施加阻擋抗反射塗層(BARC)3326並軟烘烤。步驟3330中，在這種結構的頂部上旋塗薄光刻膠層3328並軟烘烤，薄層光刻膠適於細微特徵的限定。在步驟3332中，接著使光刻Jf^3328圖案化、瀑光並顯影，並移除不再被光刻膠3328保護的膝光區域3329中的BARC。這就打開了區域3329向下直至未處理的IV8021層。BARC層可用作保形接觸掩模。在步驟3334中，用滿片曝光工具進行全面膝光，交聯膝光的IV8021，其現在顯示為與3322中未處理的IV8021不同。接著實施一個或多個顯影劑步驟3338,移除區域3336中除交聯的IV8021以外的所有東西。這樣，區域3336構成微孔腔壁。雖然如上所述，ISFET的鈍化層的頂部是孔腔的下限(即終點)，但是如果活性M保持為sWt高於ISFET鈍化層，則可以相信這樣可以提升ISFET傳感器的性能(即，例如信噪比)。一種實現上述內容的方法是在像素微孔腔的邊界內設置間隔物"凸塊"。提供這種結構的實例是不蝕刻掉用於形成微孔腔結構的一個或多個層的一部分(即，兩個光刻步驟來形成微孔腔-一個是部分蝕刻，另一個是圖案化凸塊且完成至底部的蝕刻)，這是通過在實現微孔腔之後將永久光可限定材料用於凸塊或通過沉積和光刻限定並蝕刻分離層來形成"凸塊"而實現的。如圖33B中的3350示出了凸塊的特徵。一個替代的(或額外的)非綜合方法是在裝載含有DNA微珠之前，用一層或兩層非常小封裝的*來加載孔腔。將塗覆的晶片安裝到流動腔(流體界面)利用晶片上傳感器陣列與微孔腔陣列組合的組合件對樣本中的DNA進行序列測定的工藝稱為"試驗"。執行這種試驗需要將結合DNA的微珠裝載到孔腔並使若干不同的溶液(即試劑和洗滌劑)流過孔腔。需要與流體界面連接的流體傳送系統，其以可控層流的方式使不同的溶液流過孔腔，同時具有可接受的小的死體積和在序列測定溶液之間的小的交叉汙染。流體界面有時稱作"流動腔"。可使用多種構造的流動腔設計；這裡呈現的系統和方法不取決於特定流動腔構造的使用。雖然希望適當的流動腔基本與下列目標相符*與流體傳送系統的適當互聯-例如，通過適當尺寸的管道；*孔腔上的適當的液面上空間(對於DNA序列測定來說，約300nm);*使流體進入腔之前流體遇到的死體積(即，微孔腔陣列上的封閉空間)最小化。*消除接觸夜體的小空間但不通過流動腔來掃除(以最小化交叉汙染)。*從連接入口處的寬闊/平坦正面的入口管流到流動腔的流動的均勻擴展。層流特性，使得寬闊/平坦正面的輪廓在其>^口側至出口側穿越晶片時得到保持。*適於將可移除的參比電極置於流動腔內部或儘可能接近流動腔。*容易裝載m^。*可以可接受的成本製造。*容易將流動腔及其附屬裝置組裝到晶片封裝。為了說明這些標準，將討論若干實例設計中的每一個。在各個實例中，本領域技術人員通常可以選擇一種或兩種方法實現這些設計通過將流動腔固定到框架上且將框架粘合到(或其他固定方法)晶片，或者通過將框架集成進流動腔結構並將這種一體化組合件固定到晶片。而且，設計可通過參比電極集成進配置的方式而加以分類。根據設計，參比電極可集成進流動腔(例如形成流動腔的頂蓋的一部分)或i殳置於流動路徑內(通常設置到流動路徑出口或下遊側，在傳感器陣列後方)。圖34-37中示出引入這種流體界面的適當試^i殳備3410的第一實例，其製造和構造將在下文詳細討論。該設備包括半導體晶片3412(雖然未示出，但通常是示出的)，其上或其中形成孔腔和傳感器的陣列，且晶片頂部上的流體組合件3414將樣本傳送到晶片來讀取。流體組合件包括用於引入包含樣本的流體的部分3416，用於使流體排出的部分3418,以及用於使流體^V口流動到出口並沿著這個路徑與孔腔中的材料相互作用的流體腔部分3420。這三個部分通過包含載玻片3422的界面而一體化(例如ErieScientificCompany,Portsmoutti，NH的Erie微陣列Cat#C22-5128-M20,切割為約25mmx25mm的三分之一)。安裝到載玻片的頂表面上的是兩個管道配件3424和3426，例如UpchurchScientificofOakHarbor,WA的納米管道配件#N-333。一個埠(例如3424)用作下文描述但這裡未示出的泵/閥系統傳送液體的入口。第二個埠(例如3426)是出口，其將液體排放到廢物採集區。各個埠都連接例如具有適當內徑的撓性管路的導管3428、3432。安裝納米埠，以致管路可貫穿載玻片中的對應孔。管道的孔徑應與載玻片的底表面齊平。載玻片的底部上，流動腔3420可包括多種用於促*本層流流過微孔腔陣列的結構。例如，M口管向流動腔的邊緣^t的一系列微流體管道可利用諸如MicroChemCorp.ofNewton,MA的SU-8光刻膠的正光刻膠通過接觸光刻而圖案化。將在下文討論其他結構。晶片3412進而安裝到用於封裝並連^r線引腳3432的栽體3430。為了簡便說明，從圖38開始討論製造過程，將載玻片3422相對於圖34-37中的栽玻片的方向倒置。光刻膠層3810施加到栽玻片的"頂部"(當翻轉該栽玻片及其附加層並將其上的微孔腔陣列安裝到ISFET陣列傳感器組合件時，該"頂部"將變成"底部")。本實例中，層3810可以是約150pm厚，其將構成從納米埠的管路端至傳感器陣列晶片的邊緣的主要流體載運層。利用例如圖39的掩模3910的掩模來圖案化層3810("圖案化"的意思是用輻射源使光刻膠通過掩模曝光，接著移除非塑化的光刻膠)。掩模3910具有示為白色的輻射可透過區域以及示為陰影的輻射阻擋區域3920。輻射阻擋區域位於3922-3928。區域3926將形成圍繞傳感器組合件的通道；其形成在掩模3920的外邊R內0.5mm的位置處，以避免典型的邊^*。區域3922和3924將阻擋輻射，從而移除光刻膠的相應區域以形成所示的空隙形狀。各個區域3922、3924都具有圓末端，其尺寸設計為容納相應的管道3428、3432的其中一個，管道3428、3432穿it^目應的納米埠3424、3426。區域3922、3924在傳感器陣列的方向上從圓末端*，以使得液體可以擴散開來，以使流過陣列的流體基本上是層流的。區域3928是一個簡單地對準圖案，並且可以是任何合適的對準圖案或用適當的替代對準裝置來替換。已經提供了圖38中的虛線來說明在掩模區域3922和3924下放的空隙3822和3824的形成。完全分離地形成光刻膠的第二層，其沒有位於光刻膠3810或載玻片3422上。優選地，其形成在平坦柔性表面上(未示出)，以形成可剝離的圖案化塑性層。光刻膠的該第二層可利用諸如掩模4010的掩模來形成，掩模4010在圖案化之後將留在柔性襯底上，將在下文討論邊緣下方區域4012、兩個縫隙下方區域4014、4016的4吏用，並且由圖案化的區域4018和4022來形成對準標記。接著利用一個對準標記或一組對準標"^將光刻膠的第二層施加到光刻膠的第一層，例如用圖案4018來生成對準標記以對準這些層。接著，將第二層從其柔性襯底上剝離並移除柔性襯底。由圖案4022製造的其他對準標記或標記組用於與下文討論的後續層的對準。優選地，第二層約為150pm深，並且在區域4014和4016下方，在傳感器陣列晶片的相應邊緣處覆蓋除約150^un長的縫隙之外的流體載運通道。一旦光刻膠的第二層設置在第一層上，就利用諸如圖41中所示的掩模4110的4^模在第二層上形成光刻膠的第三圖案化層。第三層在區域4112下方提供擋板構件，其與傳感器晶片陣列上的卡圏3310的寬度相同(參見圖33)，但比其短約300^im，以與第一層的流體流體載運通ii^目一致。第三層可為約150^im厚，且朝著由此形成的盆地的底板穿入晶片卡圍3310中150pm。這種構造將在傳感器陣列晶片上的孔腔上留下約300jtm的頂部空間。液體穿過4014、4016下方的150inm的縫隙沿著傳感器陣列的整個寬度流過孔腔。圖36按比例示出微流體和傳感器裝置的上述實施方案的局部截面圖，其還在圖34和35中示出了放大的圖，以使流體流通路徑更直觀。(圖37中示出半個流通路徑進一步放大的示意圖)，這裡可以看到流體通it^口管3428iiA^口埠3424。在管道3428的底部，流體流過由掩模區域3922形成的擴大腔3610，流體在卡團3310上流動接著i^V盆地的底部3320,並穿過晶片3412及其微孔腔陣列。穿過陣列之後，流體接著在卡團3310的遠端壁處垂直拐彎，並流過卡圏的頂部到達或流過由4^模區域3924形成的流動集中腔3612，通過出口埠3426中的出口管3432流出。圖37的示意圖中也可看到從陣列中部流到出口的這種流動的一部分，其中箭頭表示流體流動的方向。分並對;壓合^一k從而固定到傳感器陣列晶片:°^雖然圖34-36中沒有示出，但是可以理解的是，參比電極可以是金屬化層3710，如圖37中所示，其位於流動腔的頂板處。圖42中示出了另一種引入參比電極的方法。其中，在流動腔的頂板中提供孔4210，並且將墊圏4212(例如矽樹脂材料)安裝到孔中，從而提供中心通道或鑽孔，參比電極4220可插入其中。擋板或其他微特徵(未示出)可被圖案化i^v流動通道以促進微孔腔陣列上的層流。圖43-44示出了另一替代流動腔設計4310。這種設計依靠固定到晶片的單一塑料片或構件4320的模製而形成流動腔。通過在4330和4340處，在塑料片中接進線狀圖案的連接而形成流體系統的連接。或者，如果構件4320由諸如聚二甲基矽氧烷(PDMS)的材料製成，則可通過將管路簡單地插入構件4320中適當尺寸的孔中來形成連接。圖43-44中示出這種設計的垂直截面圖，這種設計可利用凸出的塑料卡團4350(其可以是所示的實心壁或一系列形成向下延，伸的柵狀壁的間隔分開的支腳)以封閉晶片封裝並使塑料片與晶片封^t準，或其他合適的結構，由此將晶片框架與流動腔形成構件4320對準。液體經由孔4330、4340中的一個導入流動腔，從那裡起朝著流動腔向下流。在所說明的實施方案中，參比電極通過構件4320中的鑽孔4325引入到流動腔的頂部。通過矽樹脂套管4360和環氧樹脂停止環4370(參見圖44中的放大部分)使可移除參比電極的設置變得更方便。矽樹脂套管提供緊密密封，環氧樹脂停止環避免電極插入流動腔太深。當然，其他結構可用於相同的目的，並且可能無需使用停止電極的結構。如果諸如PDMS的材料用於形成構件4320,則在插入電極時，材料本身會形成水密密封，這就無需矽樹脂套管。圖45和46示出了一種類似的設置，除了構件4510沒有用於容納參比電極的鑽孔之外。作為替代方案，參比電極4515形成在中心部分4520的底部上或固定到中心部分4520的底部並構成流動腔頂板的至少一部分。例如，金屬化層可在構件4510安裝到晶片封裝上之前施加到中心部分4520的底部。圖47-48示出了另一實例，其是圖43-44中所述的實施方案的一個變型，但是其中框架製造為流動腔的一部分，而不是將流動埠結構在連接到晶片表面之前連接到框架。在這種類型的設計中，組M會更精密，這是因為晶片的引線鍵合不受封裝晶片的環氧樹脂的保護。這種設計的成功之處取決於準確布局和將一體化"框架"固定粘合至晶片表面。圖49-50示出了圖45-46的對應實施方案，其中參比電極4910位於流動腔的頂板上，並且框架製造為流動腔的一部分。如圖51-52中所示，用於流體組合件的另一替代實施方案具有從晶片封裝5130的頂部凸起約5.5mm的位於支座5120上的流體構件5110。這使得操作者得以目測觀察塑料片5140和晶片表面之間的鍵合質量，並可以根據需要來強化外部鍵合。上述某些替代實施方案還可在混合塑料/PDMS構造中實現。例如，如圖53-54所示，塑料部分5310可構成框架和流動腔，其放置在PDMS"基底"部分5320上。塑料部分5310還可以為陣列提供區域5330，用於入口埠的流體流動的擴展；接著，PDMS部分可包括連通縫隙5410、5412，液體通過其從PDMS部分流至下部的流動腔並從下部的流動腔通過。流體結構還可由上述玻璃來形成，例如光可限定(PD)玻璃。這種玻璃一^擇性暴露於UV光就可具有增強的氫氟酸中蝕刻速度，並因此可以是位於頂側和背側的微型機械結構，當粘合到一起時，其可形成三維低縱橫比的流動腔。圖55中示出一個實例，第一玻璃層或片5510已經被圖案化且被蝕刻，以在頂側形成納米埠流體孔5522和5524以及在背側形成流體擴展通道5526和5528。第二玻璃層或片5530已經被圖案化並被蝕刻，以提供約300nm高度(層的厚度)的下向流體輸V輸出通道5532和5534。層5530的底表面減薄至通道5532和5534的外部，以使層5530位於晶片框架上，並且具有適當高度的突出部分5542形成流體通道的頂部。這需要兩個玻璃層或晶片，以及四個光刻步驟。晶片都應被對準並鍵合(例如，利用適當的膠，未示出)，以使下向流體輸入/輸出埠適當地對準流體擴展通道。對準標記可蝕刻進玻璃，以有助於對準工藝。納米埠可固定在納米埠流體孔上以有助於輸入和輸出管路的連接。中心鑽孔5550可蝕刻通過玻璃層，以容納參比電極5560。該電極可用矽樹脂卡圏5570或類似結構固定並密封在適當位置；或者電極可一體化配備合適的墊圏來達到相同的目的。通過利用玻璃材料用於兩層流動腔，參比電極還可以是導電層或沉積在第二玻璃層表面上的圖案(未示出)。或者，如圖56中所示，可蝕刻突出部分來在塗覆4艮(或其他材料)薄膜5620的頂部上形成可透玻璃膜5610，以形成集成的參比電極。孔5630可蝕刻進上層，用於進入電極，如果孑L足夠大的話，也可作為氯化銀的儲存器。可用任何適當的方法來形成薄膜銀電極的電連接，例如通過利用夾式連接器或作為替代方案引線鍵合到陶瓷ISFET封裝。圖57-58中示出了流體裝置的另一實施方案。這種設計限於結合了框架並直接固定到晶片表面的塑料片5710，並且限於第二片5720，其用於連接來自流體系統的管路並與上述PDMS片類似，將來自小口徑管的液體分配到寬且平坦的縫隙中。這兩個片膠粘到一起並且可4吏用多個(例如3個)對準標記(未示出)在粘合處理期間精確對準兩個片。可在底板中提供一個孔，該孔用於利用環氧樹脂(例如)來填充空腔，以保護晶片的引線鍵合以及填充框架/晶片接觸中的任何潛在的間隙。在所說明的實例中，參比電極在流動腔外部(通過輸出埠在排放流的下遊-見下文)，當然也可使用參比電極的其他構造。圖59-60示出了流動腔結構的另一實例。圖59A包括用於流動腔流體界面的注塑成型的底層或底板5910的八個圖(A-H)，而圖59B包括匹配的注塑成型的頂板或層5950的七個圖(A-G)。板5910的底部具有設置並配置為封閉傳感器晶片的下向支撐圏5912和用於4吏頂板5610沿著其外邊緣緊密結合的上向延伸圏5914。在它們之間形成兩個流體腔(一個入口腔和一個出口腔)。頂板5950的階梯式下向支撐部分5960分隔入口腔和出口腔。用頂板5950的剩餘部分整體模製入口管5970和出口管5980。M由頂板5910的頂部中的凹陷5920形成的入口腔的小端部處是空的的入口管5970，至入口腔的呈扇形展開的出口邊緣，引導流體流過整個陣列。無論是玻璃或塑料或其他材料用於形成流動腔，尤其是對於大陣列，希望包括在入口導管和陣列的前沿之間的流動腔的入口腔中，而不只是逐步擴展(扇形展開)的空間，但也可以是有助於流過作為適當層的陣列的某種結構。利用注塑成型的流動腔的底層5990作為例子，圖59C中示出用於此目的的結構類型的實例，其是從流動腔的入口位置到微孔腔陣列或傳感器陣列前沿的通道的樹狀結構5992，其應當理解為其在5994處位於該結構的出口側下方。各種其他的方式也可提供用於載運適當的流體流過微孔腔和傳感器陣列組合件的流體組合件，因此上述實例並非意圖是排他性的。參比電極商用流動型流體電極，例如氯化銀質子滲透電極，可以串聯插入流體管線中，且通常設計為沿著流體管線為各種電化學目的提供穩定的電位。但是在上文討論的系統中，這種電位必須維持在與微孔腔ISFET晶片接觸的流體體積的水平上。對於常規氯化銀電極而言，由於晶片表面和電極之間(通過流動腔中的小通道)長的電流體路徑，所以難於實現穩定的電位。這導致晶片電子器件中存在噪聲。而且，電極的流動空腔內的大體積會俘獲並積累氣泡，這就劣化了對於流體的電連接。參考圖60,已經發現了這個問題的一個解決方案是使用不鏽鋼毛細管電極6010，將其直接連接到晶片的流動腔出口埠6020和通過屏蔽電纜6030連接到電壓源(未示出)。金屬毛細管6010具有小的內徑(例如約0.01"),這就不會俘獲可觀程度的氣體，並且如其他微流體管路一樣，可以有效地輸送流體和氣體。而且，因為毛細管可直接插入進流動腔埠6020，所以其接近晶片表面，這就減小了通過流體的可能的電損失。毛細管的大的內表面面積(通常約2"長)還可有助於其性能的提升。不鏽鋼結構是一種具有高度4匕學抗性的結構，應該不會遭受由於系統中使用非常低的電流(5^知的任何其他生成優選具有所需長度的核酸片段的技術。片段化之後可以^A寸選擇技術，其可用於濃縮或分離特定長度或尺寸的片段。這種技術在本領域也是公知的，包括但不限於皿電泳或SPRI。在某些實施方案中，選定尺寸的核酸在5，和3，端連接至接頭序列。這些接頭序列包括用於擴增目標核酸的擴增引物序列。一個接頭序列還可包括與測序引物互補的序列。相反的接頭序列可包括利於使核酸結合到固相載體例如但不限於M的部分。這種部分的一個實例是生物素分子(或雙生物素分子，如由Diehl等人的NatureMe仇ods，2006，3(7):551-559所述)，並且這種標記的核酸因此能結合到具有抗生物素蛋白或抗生蛋白鏈菌素基團的固相載體。這種所得的核酸在這裡稱為模板核酸。模板核酸至少包括目標核酸且通常包括除目標以外的核苷酸序列。在某些實例中，間隔物用於使模板核酸(特別是包括在其中的目標核酸序列)與M隔離。這有助於最接近#*的目標端部的序列測定。本領域公知(參見Diehletal.NatureMethods,2006，3(7):551-559)的合適的連接劑包括但不限於碳-碳連接劑，例如但不限於iSpl8。結合模板核酸的固相載體在本文中稱為"俘獲固相載體"。如果固相載體是M，則這種#*在本文中就稱為"俘獲#*"。微珠可由任意材料製成，材料包括但不限於纖維素、纖維素衍生物、明膠、丙烯酸樹脂、玻璃、矽膠、聚乙烯基吡咯烷(PVP)、乙烯基和丙烯醯胺的共聚物、聚苯乙烯、與二乙烯基苯等交聯的聚苯乙烯(參見MerrifiddBiochemistry1964,3，1385-13卯)、聚丙烯醯胺、乳膠、葡聚糖、交聯葡聚糖(例如SephadexTM)、橡膠、矽、塑料、硝基纖維素、天然海綿、金屬和瓊脂膠(Sepharose)。在一個實施方案中，微珠是塗覆抗生蛋白鏈菌素的微珠。微珠的直逕取決於ISFET和孔腔陣列的密度，使用較大恥漠的陣列(因此，較小尺寸的孔腔)需要較小的M。一般地，M尺寸可為約l10nM，更優選為2~6nM。在某些實施方案中，微珠為約5.91nM，而在其他實施方案中，微珠為約2.8nM。可以理解的是，m^可以是或可以不是理想的球形。可以理解的是，可以使用其他#*，且可以利用用於將核酸固定到M的其他機械裝置。如本文所討論的，在位於化學FET上的孔腔中實施序列測定反應。在陣列之間的孔腔(這裡可替換地稱為反應腔或微孔腔)可以大小不同。優選地，孔腔的寬度與高度的比例是l:l至1:1.5。優選地，#*對孔腔的尺寸在0.6-0.8的範圍內。擴增核酸的同質群配對結合到一個或多個^t珠，其前提是各個微珠將最終結合多個相同的核酸序列。模板核酸在微珠上的負栽程度取決於多個因素，包括tt尺寸和核酸的長度。在大部分方面中，希望#*具有最大負載。可用多種方法實現核酸擴增並共軛到諸如微珠的固相載體上，該方法包括但不限於由Margulies等人；Nature2005437(15):376-380記載的乳液PCR以及附屬的輔助材料。在某些實施方案中，擴增是一種代表性擴增。代表性擴增是一種不改變任何核酸物質的相對表示的擴增。微珠置於流動腔的孔腔中之前和/或置於流動腔的孔腔中時，利用結合到位於模板核酸的3，端部上的其互補序列的測序引物(即，在擴增引物序列中或在另一結合到目標核酸的3，端部的接頭序列中)並且暫時利用聚合酶以及在促進引物與其互補序列的雜交和促進聚合酶與模板核酸結合的條件下孵育微珠。引物實際上可以是任意的長^A以使其唯一的序列。雜交條件為使得引物僅與其模板的3，端上的真正補碼雜交。合適的IHt披露於Margulies等人的Nature2005437(15):376-380以及所附的補充材料中。合適的聚合酶包括但不限於DNA聚合酶、RNA聚合酶或其亞單位，只要從引物開始能夠合成基於模板的新的核酸鏈即可。一種合適的聚合酶亞單位是E.coliDNA聚合酶I的克列諾片段的外切版本，其缺乏3，至5，外切核酸酶活性。因此，這種酶結合到(或相應的固相載體)而不是結合到ISFET表面本身。置於孔腔中之前和/或處於孔腔中時，還與模板核酸接觸的其他試劑和/或輔助因子包括但不限於緩沖劑、清潔劑、諸如二硫蘇糖醇(DTT，Cleland試劑)的還原劑、單鏈結合蛋白質等。在一個實施方案中，模板核酸在引入流動腔及其孔腔之前接觸引物和聚合酶。將負栽核酸的^:珠引入流動腔並最終引入位於ISFET陣列上方的孔腔中。該方法需要流動腔中的各個孔腔都僅包含一個負栽核酸的#*，因為每個孔腔存在兩個M將產生一個來自兩種不同核酸的無用測序信息。該實例提供了在磁微珠背景下的示例性M負栽方案的簡JH兌明。應當理解的是，類似的方法可用於負載其他微珠類型。該方案已經證明降低了流動腔的孔腔中的俘獲空氣的可能性和發生頻率，負載核酸的^t珠在流動腔的所有孔腔中均勻分布，以及避免流動腔中存在和/或積累過量的微珠。晶片上被佔據的孔腔的百分數可根據所實施的方法而變化。如果該方法針對的是在儘可能短的時間內提取最;Uf列數據，則需要較高的佔用率。如果速度和處理能力不是那麼重要的話，則可以允許較低的佔用率。因此，根據實施方案，合適的佔用率百分比可以為孔腔的至少10%、至少20%、至少30%、至少40%、至少50%、至少60%、至少70%、至少80%、至少90%或100%。如本文所使用的，佔用率是指孔腔中存在一個負載核酸的微珠，百分比佔用率是指被單一微珠佔據的晶片上總的孔腔的比例。被多於一個佔據的孔腔不能用於本發明所考慮的分析。最終模板核酸的同質群放置於多個孔腔中的一個或多個中，各個孔腔都位於ISFET上並因此對應於至少一個ISFET。如本文所討論的，優選地，孔腔包含至少10個、至少100個、至少1000個、至少104個、至少105個、至少106個或更多的相同模板核酸的樣板。相同的^t板核^A指在最小量下模板在序列上是相同的。多數且優選地，位於孔腔中的全部模板核酸都與引物均勻雜交。模板核酸與引物的均勻雜^A指如孔腔中每一個其他的引物-模板雜交體一樣，引物與模板在模板的相同位置雜交(即，沿模板的序列與引物互補)。每個模板上引物的均勻定位使孔腔中所有新的核酸鏈得以配位合成，由此導致較大的信噪比。接著將核苷酸加入流體，或者通過任何其他適當的方法，順序添加進流動腔以及孔腔。核苷酸可以任何已知順序添加，為了簡便起見，在整個運行過程中保持不變。如果核苷酸的加入是基於PPi檢測而不是檢測由於釋放PPi而導致pH變化，則優選在整個反應和清洗過程中，使核苷酸保持相對恆定的水平和濃度。實現這種操作的一種方法是將ATP添加到清洗緩沖劑，以使流入孔腔的dNTP從孔腔中置換ATP。ATP與進入孔腔中的dNTP的離子強度相匹配，並且其還具有與dNTP相類似的擴散性質。這樣，在序列測定反應期間dNTP的輸入通量和輸出通量不會干擾化學FET處的測量。所使用的ATP的濃度相當於所使用的dNTP的濃度。一種典型測序循環進程如下用含ATP的清洗緩衝劑來清洗流動腔(和孔腔)，將第一dNTP物質引入(例如dATP)流動腔(和孔腔)，釋放並檢測PPi(通過本文描述的任何機制)，用含ATP的清洗緩沖劑清洗流動腔(和孔腔)，用含腺苷三磷酸雙磷酸酶的清洗緩沖劑清洗流動腔(和孔腔)，用含ATP的清洗緩衝劑清洗流動腔(和孔腔)，以及引入第二dNTP物質。持續這個過程直至所有4種dNTP(即dATP，dCTP,dGTP和dTTP)都流過腔並得以加入新的合成鏈。這種4-核苷酸循環可以重複任意次數，包括但不限於IO、25、50、100、200或更多次。循環的次數將取決於所測序的模板的長度和反應試劑補充的需要,尤其是dNTP儲液和清洗緩衝劑。對於部分序列測定反應來說，如果dNTP的互補核苷酸存在於;^板核酸上的相同位置，則dNTP將結合到(或如本文所使用的"加入")新的合成鏈的3，端(或在第一次加入dNTP的情況下，結合到序列測定引物的3，端)。因此，引入的dNTP的加入(以及伴隨的PPi的釋放)指示模板核酸中相應的核苷酸的同一性。如果ISFET沒有檢測到電場變化，則dNTP尚未加入並且可以推斷在模板中的該位置處不存在互補核普酸。如果檢測到電場變化，則引入的dNTP已經加入新的合成鏈。在dNTP加入和PPi釋放與ISFET響應之間存在正相關，並因此還可以定量測定加入的dNTP的數量。也就是說，ISFET處記錄的電壓變化與加入的dNTP的數量有關。因此，通itXt模板中的均聚物伸展(例如聚A、聚T、聚C或聚G)的序列測定，沒有丟失任何序列信息。作為一個實例，如果模板核酸包括序列5，CAAAAG3，，則ISFET將在加入dCTP後記錄一個信號(例如根據毫伏電壓變化)，接著在加入dTTP後其將記錄一個更大幅值的信號，繼而在加入dGTP後記錄另一信號。在引入dCTP和dTTP後產生的信號的幅值將基本上相等並將與由單一核苷酸加入而產生的毫伏電壓變化相關聯。在引入dTTP後而產生的信號的幅值將大於由單一dNTP加入而產生的信號的幅值。這些信號的幅值可以相加並取決於均聚物伸展的長度，可能不容易在電壓對時間(或幀)的圖示中表現出來(例如圖71A-D中右側所示)。可利用得自電壓對時間(或幀)的曲線圖中的峰值強度或曲線下面積來測量信號。腺苷三磷酸雙磷酸酶是一種在過程中降解殘餘未加入的核苷酸而使其轉化為單磷酸鹽並釋放無機磷酸鹽的酶。這對於降解在任意和全部孔腔中的未加入和/或過量的dNTP是有用的。重要的是，在引入後續的dNTP之前，將過量的和/或未反應的dNTP從任意和所有孔腔中清洗掉。因此，在合成反應期間和在不同的dNTP引入之間添加腺苷三磷酸雙磷酸酶有利於移除過量的dNTP，否則過量的dNTP會導致測序數據模糊。可在整個反應過程中引入諸如前文所述的額外序列測定反應試劑，儘管在某些情況下這是不必要的。如果需要，則可以添加例如額外的聚合酶、DTT、SBB等。因此，本發明考慮同時實施多種不同的序列測定反應。多個相同的序列測定反應同時發生在各個被佔據的孔腔中。這種在各個孔腔中的dNTP的同時Jjf目同的加入增加了噪聲比，由此能夠檢測序列測定反應副產物。通過同時在多個孔腔中實施序列測定Jl應，還可同時實施多個不同的序列測定反應。序列測^^應可在一定的溫度範圍內進行。通常，該反應在30-60°C、35-55。C或40-45。C的範圍內進行。優選在防止在核酸中形成二級結構的溫度下進行反應。但是這必須與引物(新的合成鏈)與模板核酸的結合以及在較高溫度下腺苷三磷酸雙磷酸酶的半衰期下降進行平衡。合適的溫度為約41。C。包含清洗緩衝劑的溶液和dNTP溶液通常加熱到這些溫度以l更不改變孔腔中的溫度。但是含腺苦三磷酸雙磷酸酶的清洗緩衝劑優選保持在較低溫度下，以便延長酶的半衰期。通常，這種溶液保持在約4-15。C,更優選為4-10°C。核苷酸加入反應可非常迅速地發生。因此，在某些情況下，可能希望降〗^^應速度以確保在反應期間的最大數據採集。可以使用多種方法來降低試劑和/或副產物的擴散，上述方法包括但不限於在孔腔中添加填料微珠。填料微珠還旨在增加化學FET表面的試劑和/或副產物的濃度，由此增加信號的電位。填料M的存在通常允許較長時間的釆樣(例如，為2或4倍)。數據釆集率可以變化並且例如是每秒10-100幀，該速率的使用選擇通常至少部分地受孔腔尺寸和填料#*存在的支配。孔腔尺寸越小通常就需要越快的數據釆集率。在基於流動並且孔腔的頂面開放並連通整個晶片上的流體的本發明的某些方面中，重要的是在擴散出孔腔之前檢測釋放的PPi或其他副產物(例如H+)。任何一個反應副產物擴散出孔腔都會導致M否定(因為副產物不在那個孔腔中被檢測到)以及導致在相鄰或下遊的孔腔中的潛在錯誤否定，因此應當避免。填料#^￡可幫助降低孔腔之間的擴散和/或交聯的程度。因此，在某些實施方案中，除了使用負栽核酸的#*之外還使用填料微珠。填料微珠可以是磁性的(包括順磁性的)，但並不限於此。在某些實施方案中，填料#和俘獲由相同材料製成(例如都是磁性的，都是聚苯乙烯等)，而在其他實施方案中，它們由不同的材料製成(例如填料微珠是聚苯乙烯，但俘獲微珠是磁性的)。填料微珠通常比俘獲微珠小。尺寸上的差異可以變化並且可以是5倍、10倍、15倍、20倍或更多倍。作為一個實例，0.35jim直徑的填料微珠與5.91nm的俘獲微珠一同使用。這種填料微珠可以從例如BangLabs的來源市購。可以改變填料#*相對於俘獲M的位置。例如，填料微珠可以包圍俘獲M，由此避免俘獲#*與ISFET表面接觸。作為另一實例，填料M可在俘獲微珠之後裝載到孔腔中，這種情況下，俘獲微珠與ISFET的表面接觸。俘獲微珠和ISFET表面之間存在填料#^會降低諸如PPi的副產物的擴散，因此有利於數據採集。本發明還考慮將填料M或其變型應用於化學FET以防止接觸，因此防止結合到俘獲微珠的模板核酸幹擾化學FET表面。0.1~0.5nm深度或高度的填料微珠層將排除這種幹擾。序列測定反應可先於陣列的分析以確定微珠的位置。發現在沒有流動的情況下，背景信號(即噪聲)小於或等於約0.25mV，但是在存在負載DNA的俘獲#*的情況下，信號增加到約1.0mV=/-0.5mV。這種增加足以確定具有M的孔腔。本發明還考慮包括實施序列測定反應所必要的各種試劑和根據本文闡述的方法的^(吏用指導的試劑盒。一種優選的試劑盒包括一個或多個容納清洗緩衝劑的容器，一個或多個分別含有以下試劑之一的容器dATP緩衝劑、dCTP緩沖劑、dGTP緩沖劑或dTTP緩衝劑、dATP,dCTP,dGTP和dTTP儲液、腺苷三磷酸雙磷酸酶、SSB、聚合酶、填料微珠和任選的焦磷酸酶。重要的是，試劑盒僅包含天然存在的dNTP。應該理解，還可利用化學FET陣列來檢測受體和配體之間或結合對的兩個成員之間或分子配合物的組分之間的相互作用。這種相互作用的實例包括核酸彼此之間的雜交、蛋白質-核酸的結合、蛋白質-蛋白質的結合、酶-底物的結合、酶-抑制劑的結合、抗原-抗體的結合等。根據本發明，可以檢測任何在FET界面處引起半導體電荷密度變化的結合或雜交事件，並因此改變從本文描述的傳感器的源極至漏極的電流。在這些實施方案中，鈍化層(或可能的是，覆蓋在鈍化層上的中間層)是用核酸(例如DNA,RNA，miRNA,cDNA等)、抗原(其可以具有任意性質)、蛋白質(例如酶、輔助因子、抗體、抗體片段等)等進行官能化的。可以直接或間接將這些部分配對結合到鈍化層上(例如，利用雙官能團接頭來結合鈍化層反應基團和待結合的部分)。作為一個實例，諸如胺或硫醇基的反應基團可在合成過程中添加到任意核苷酸處的核酸，以提供用於雙官能團連接劑的連接點。作為另一實例，可通過加入諸如Uni誦LinkAminoModifier、3'-DMT國C6-Amine國ONCPG、AminoModifierII、N-TFA-C6-AminoModifier、C6曙ThiolModifier、C6-DisulfidePhosphoramidite和C6-DisulfideCPG(Clontech，PaloAlto，CA)的配對竟爭試劑來合成核酸。下文討論其他用於連接核酸的方法。在本發明的一個方面中，化學FET陣列與核酸陣列組合提供。短核酸(例如低核苷酸)或長核酸(例如全長cDNA)形式的核酸可提供到本文所述的陣列的化學FET的表面上。核酸陣列通常包括在平坦表面上的多個物理限定區域(例如"斑點")，其中的每一個都已經配對結合一個或多個核酸，優選多個核酸。核酸通常是單鏈的。配對結合到已知斑點的核酸一般是相同的。在寡核苷酸陣列中，這些核酸的長度可以是小於約100個核苷酸(包括長度為約10，20，25，30，40，50，60，70,80，卯或100個核苷酸)。如果陣列用於檢測特定基因(包括這種基因的突變或這種基因的表達水平)，則該陣列可包括多個核酸，其中的每一個核酸都含有跨越基因的已定義且潛在不同的序列的寡核苷酸。接著這些斑點位於橫跨平坦表面的位置處，以排除與影響陣列的雜交和讀取手段有關的位置。陣列可與檢測樣本接觸。樣本可以是基因組DNA樣本、來源於細胞的cDNA樣本、組織或團塊(例如腫瘤)。生長在陣列上的細胞群，其潛在位於對應於下方傳感器陣列的二維陣列中。因此這種陣列可用於測量特定基因或其表達的存在和/或水平、測定特定基因中的突變(例如但不限於缺失、增加、替換，包括單核苷酸多態性)等。樣本核酸和固定核酸的結合或雜交通常在嚴格的雜交條件下進行，術語"嚴格的雜交條件"是本領域公知的(例如參見Sambrook等人，"Maniatis")。相關條件的實例包括(為了增加嚴格性)25。C、37。C、50。C和68。C的孵育溫度；10XSSC,6XSSC，4XSSC，IXSSC，0.1XSSC的緩衝劑濃度(SSC是0.15MNaCl和15mM檸檬酸鹽緩衝劑)以及它們的使用其他緩衝劑系統的等同物；0%、25%、50%和75°/。的甲醯胺濃度；從5分鐘至24小時的孵育時間；l個、2個或更多的清洗步驟；1、2或15分鐘的清洗孵育時間；以及6XSSC、1XSSC、O.IXSSC或去離子水的清洗溶液。例如，雜交可在50V。的甲醯胺和4XSSC，隨後在50。C下用2XSSC/甲醯胺和的IXSSC清洗的條件下實施。核酸包括其中在陣列上的特定位置處沉積(或"點樣")已經形成的核酸如cDNA。可通過壓電沉積、核酸UV交聯至聚合物層，例如但不限於，交聯至聚-L-賴氨酸或聚吡咯、如公開的美國專利申請2003/0186262中所述的配對結合至Si02塗覆的矽、如Ushi等人的BiosensorsandBioelectronics2004，19:1723-1731)所記載的直接配對結合到矽烷化的d的化學FET表面(例如用3-氨基丙基三乙氧基曱矽烷(APTES)處理的表面)，將核酸點樣到表面上。核酸陣列還包括直接合成到陣列上的核酸(例如公知序列的寡核苷酸)。核酸可利用本領域公知技術合成在陣列上，例如但不限於用細尖大頭針印刷到栽玻片上、利用預製掩模的光刻、利用動態^L4^象裝置(例如DLP鏡)的光刻、噴墨印刷或微電極陣列上的電化學方法。也可參考Nuwaysir等人的2002"Geneexpressionanalysisusingoligonucleotidearraysproducedbymasklessphotolithography.".Gewo附e12:1749-1755。這種較新型的陣列類型的商業來源包括Agilent、Affymetrix和NimbleGen。因此，化學FET鈍化層可用反應分子(及其反應基團)的中間層來塗覆，核酸可以結合到該中間層和/或該中間層由核酸合成。本發明考慮這種核酸陣列與化學FET陣列、尤其是本文描述的"大,"化學FET陣列的組合。化學FET/核酸陣列可用於多種應用中，其中的一些應用並不需要孔腔(或微孔腔或反應腔，它們在本文中可互換使用)。因為仍然需要在流動中、包括在"封閉"系統中(即，試劑和清洗溶液等的流動都是自動的)實施分析，所以需要一個或多個位於陣列上並與之接觸的流動腔。多個流動腔的使用允許同時分析多個樣本(或核酸庫)。可具有2，3，4，5，6，7，8，9,10或更多的流動腔。這種構造等同地應用於其他生物陣列，包括本文所討論的那些，例如蛋白質陣列、抗體陣列、酶陣列、化學陣列等。因為結合雙方之間或配合物的組分之間的結合事件通過下方的FET來電子檢測，所以這些分析可在不需要操作(例如排他性的標籤)所分析的樣本的情況下實施。這是有利地，因為這種操作總是致使樣本的損失且通常需要增加時間和工作量。而且，本方法使得可以實時研究結合相互作用。本發明還考慮與化學FET陣列組合使用的蛋白質陣列。蛋白質陣列包括蛋白質或肽或其他胺基酸，該其他胺基酸包括以有組織或預定的方式結合到平坦表面的生物部分。這種蛋白質包括但不限於酶、抗體和抗體片段或抗體模擬物(例如單鏈抗體)。在一個實施方案中，蛋白質陣列可包括多個不同的蛋白質(或其他含有生物部分的胺基酸)。各個蛋白質且優選多個蛋白質存在於陣列的預定區域或"腔"中。這種區域(或腔)與傳感器陣列中的傳感器對準，使得每個區域(或腔)存在一個傳感器。可以根據蛋白質尺寸和區域(或腔)的尺寸來改變在單一區域(或腔)中的多個蛋白質的數量，該數量可以是但不限於至少IO、50、100、500、103、104或更多。陣列本身可以具有任意數量的腔，包括但不限於至少IO、102、103、104、105、106、107或更多。在一個應用中，陣列暴露於已知含有或懷疑含有掩^至蛋白質的分析物的樣本中。如果蛋白質是酶，則分析物可以是底物或抑制劑。分析物可以是結合至蛋白質的任意分子，包括另一蛋白質、核酸、化學物質(合成的或天然存在的)等。應該理解的是，與本文考慮的核酸陣列相同，從蛋白質陣列的讀取將是通過化學FET的電流的變化，並因此在這些陣列方法中無需標記和/或標記物檢測的額外步驟。在另一實施方案中，蛋白質陣列可包括多個相同的蛋白質(或其他含有生物部分的胺基酸)。相同的蛋白質可均勻分布在平坦表面上，或它們可有組織地分布在表面上的離散區域(或腔)中。在這些後續的實施方案中，區域(或腔)與傳感器陣列中的傳感器對準，使得每個區域(或腔)存在一個傳感器。蛋白質可以是晶片外合成的，1^純化並固定至陣列。作為替代方案，它們可以是晶片上合成的，與本文討論的核酸類似。利用無細胞DNA表達的蛋白質的合成或化學合成都適用於晶片上合成。利用無細胞DNA表達，一旦合成之後，蛋白質就固定到固相載體。作為替代方案，蛋白質可利用固相肽合成而化學合成在固相載體上。通過光刻方法或通過SPOT-合成來實施選擇性的去保護。至少可參考MacBeathandSchreiber,Science,2000,289:1760-1763或Jones等人的Nature,2006，439:168-174。還可參考Fodor等人的美國專利6919211。還可利用化學化合物微陣列與化學FET陣列的組合。化學化合物微陣列的製備可通過以下方法實現可，其方法為利用多變連接^t術(文獻中可稱為"小分子微陣列")在固體表面上共價固定化合物(例如有機化合物)、通過點樣或乾燥固體表面上的化合物(例如有機化合物)而不是固定(文獻中可稱為"微陣列化合物篩選"(jtARCS))、或通過點樣同質溶液中的有機化合物而沒有固定和乾燥效果(ReactionBiologyCorporation的商業化DiscoveryDotiM技術)。本發明還考慮與化學FET陣列組合的組織微陣列。在BattiforaLabInvest1986,55:244-248;BattiforaandMehtaLabInvest1990，63:722-724;以及Kononen等人的NatMed1998,4:844-847中詳細討論了組織微陣列。化學FET陣列和生物或化學陣列的構造在各個實例中都相似，並且所討論的一個組合陣列將應用於本文描述的其它引用或本領域公知的其它應用中。在另一方面中，本發明考慮分析細胞培養(例如二維細胞培養)(參見Baumann等人，SensorsandActuatorsB55199977:89)和接觸化學FET陣列的組織切片。作為一個實例，大腦切片可與本發明的化學FET接觸，並且可在刺激存在或不存在下檢測切片中的變化，所述刺激例如是但不限於神經毒素等。因此可分析神經過程的轉導和/或刺激。在這些實施方案中，化學FET可操作為檢測鈣和/或鉀的通量，這是通過鈍化層本身或通過塗覆在鈍化層上用於這些離子的受體來進行的。在另一方面中，本發明考慮化學FET陣列的應用，該應用是如本文所述的官能化或以另一種方式應用於活體。這種陣列可引入對象(例如，在經受離子通量的腦或其他區域中)，然後基於對象狀態來分析變化。雖然本文中描述和示出了本發明的若干實施方案，但本領域技術人員將易於想到多種實現本文中所述功能和/或獲得本文中所述結果和/或一種或多種本文中所述優點的其他措施和/或結構，各個這類變化方案和/或改變均被視為在本發明的範圍之內。更一般地說，本領域技術人員將易於理解本文中所描述的所有^、尺寸、材料和/或構造是示例性的，實際的參數、尺寸、材料和/或構造將取決於使用本發明的教導的具體應用。本領域技術人員會認識到或能用常規實驗方法確定本文所述本發明的具體實施方案的許多等價物。因此，應理解前述實施方案僅是以實例的方式給出的，在附隨的權利要求書及其等價物的範圍內，本發明可以採取除了具體描述和要求保護的方式之外的方式實施。本發明旨在提供本文中所述的各個特徵、系統、製品、材料、成套元件和/或方法。此外，兩種或多種這類特徵、系統、製品、材料、成套元件和/或方法的組合也包括在本發明的範圍之內，如果這類特徵、系統、製品、材料、成套元件和/或方法互不矛盾的話。本文中定義和使用的所有定義應理解為優先於字典的定義、通過引用併入文件中的定義、和/或所定義術語的通常含義。除非有明確的相反指示，否則本說明書和權利要求書中沒有限定數量詞應理解為指"至少一個"。本說明書和權利要求書中用到的表述"和/或"應理解為指所連結的要素之"任一或二者"，即要素有時連在一起出現、有時分開出現。用"和/或，，羅列的多個要素應以相同的方式理解，即這樣連結起來的要素之"一者或多者"。除"和/或，，從句明確指出的要素外，其他要素也可任選存在，無論與那些明確指出的要素相關還是不相關。因此，作為非限制性的實例，當與開放式語言如"包含"一起使用時，"A和/或B"的提及在一個實施方案中可僅指A(任選包括B之外的要素);在另一個實施方案中可僅指B(任選包括A之外的要素)；而在另一個實施方案中可指A和B(任選包括其他要素)；等等。本說明書和權利要求書中用到的"或"應理解為具有與上面定義的"和/或，，相同的含義。例如，在列表中分開列舉項目時，"或，，或"和/或"應理解為包括性的，即包^H午多要素或要素列表中的至少一個但也包括一個以上，並任選包括另外的未列出的項目。只有明確指出相反的術語例如"僅一個"或"正好一個，，或當在權利要求書中使用"由……組成"時將指包括許多要素或要素列表中的正好一個要素。一般而言，當前面有排他性的術語如"任一"、"其中之一"、"僅其中之一"或"正好其中之一，，時，本文中用到的術語"或，，應僅理解為指排他的或者(即"一個或另一個而非二者")。權利要求書中用到的"基本由…...組成，，應具有專利法領域中所用的其通常含義。本說明書和權利要求書中關於一個或多個要素的列表所用到的表述"至少一個，，應理解為指選自要素列表中任何一個或多個要素中的至少一個要素，但不一定包括要素列表內明確列出的至少每一個要素，也不排除要素列表中要素的任何組合。在該定義下，除要素列表內由表述"至少一個"所明確指出的要素外的要素也可任選存在，而無論其與那些明確指出的要素相關還是不相關。因此，作為非限制性的實例，"A和B中的至少一個"(或等價於"A或B中的至少一個"或等價於"A和/或B中的至少一個"在一個實施方案中可指至少一個、任選包括一個以上A而無B存在(並任選包括B之外的要素)；在另一個實施方案中可指至少一個、任選包括一個以上B而無A存在(並任選包括A之外的要素)；而在另一個實施方案中可指至少一個、任選包括一個以上A和至少一個、任選包括一個以上B(並任選包括其他要素)；等。還應理解，除非有明確相反的指示，否則本文中要求保護的涉及一個以上步驟或行動的任何方法中，方法的步驟或行動順序不一定限於所給的方法的步驟或行動順序。在權利要求書和以上說明書中，所有過渡性表述如"包含"、"包括"、"具有"、"有"、"含有"、"涉及"、"持有"、"包括，，等均應理解為開放式的，即指包括但不限於。僅過渡表述"由……組成"和"基本由……組成"分別對應於封閉或半封閉式的過渡表述，如美國專利局專利審查程序手冊第2111.03部分中所規定的。實施例下文是一個實施例，其為利用ISFET陣列快速序列測定單鏈寡核苷酸的原理的證明。1.1單鏈寡核苷酸結合到塗有抗生蛋白鏈菌素的磁珠從IDT(IntegratedDNATechnologies,Coralville,IN)定購具有5，雙生物素標記(HPLC純化)的單鏈DNA寡核苦酸模板以及20->5^通用引物。^^板的長度為60個威基，並且設計為在3，端包括20個威基，它們與20個鹼基的引物(表1中的斜體字)互補。將凍幹的和生物素化的模板和引物再懸浮於TE緩衝劑中(10mMTris-HCl,1mMEDTA，pH8)，分別作為40jiM儲液和作為400pM儲液，且保存在-20。C待用。對於各個;j^板來i兌，60^1的5.91jtm的塗有抗生蛋白鏈菌素的磁珠儲存為水性緩沖懸浮液(8.57乂104珠/^iL)，在4。C下，通過利用120jil微珠清洗緩沖劑清洗三次而製備，接著分別孵育在5，端具有生物素的^^1、2、3和4(Tl，T2，T3，T4:表1)。由於抗生蛋白鏈菌素對生物素有強共價結合親和力(Kd~10-15),所以這些磁珠用於將模板固定到固相載體上，如下文所述。已經報導的這些m^N"於游離生物素的結合能力為0.650pmol/^iL的M儲液。對於小的(<100鹼基)生物素化單鏈DNA模板來說，適當計算可知每個微珠結合9.1xlS個模板。利用簡單的磁體可容易地富集微珠，如利用Dynal磁粒選礦機或MPC-s(Invitrogen,Carlsbad，CA)。MPC-s用於所述試驗中。在每次清洗之間，使用MPC-s富集微珠一分鐘，接著添加緩衝劑並使tt再懸浮。第三次清洗之後，將m^再懸浮在120nL微珠清洗緩衝劑加1pl的各個模板(40jaM)中。微珠旋轉(LabquakeTubeRotator,Barnstead，Dubuque，IA)孵育30分鐘。孵育後，樹^K接著在120熱處理緩衝劑(20mMTris-HCl,5mM乙酸鎂，pH7.5)中清洗三次，並在60^L的相同緩衝劑中再懸浮。表l.模板l、2、3和4的序列Tl:5V52Bio/GCAAGTGCCCTTAGGCTTCAGTTCAAAAGTCCTAACTGGGC4JGGC4C爿C4GGGGL4r(SEQIDNO:l)T2:5，/52Bio/CCATGTCCCCTTAAGCCCCCCCCATTCCCCCCTGAACCCCC4C4"C4GGGa4TJ(W(SEQIDNO:2)T3:5，/52Bio/AAGCTCAAAAACGGTAAAAAAAAGCCAAAAAACTGGAAAAC4爿GGC4C^C4GGGGL4r爿GW(SEQIDNO:3)T4:5，/52Bio/TTCGAGTTTTTGCCATTTTTTTTCGGTTTTTTGACCTTTTC4^4(7(7C4C爿C4GGGGL4T爿GW(SEQIDNO:4)測序引物的熱處理在5，端結合到5.91磁珠的固定模板接著被熱處理到與模板的3，端(表1)互補的20M引物。然後加入代表引物對固定的模板過量20倍的400pM引物儲液的1.0jiL的等分試樣，接著在95。C下用引物孵育微珠加模板15分鐘，然後緩慢降低溫度至室溫。接著如上所述利用MPC-s用120nL的25mMTricine緩衝劑(25mMTricine,0.4mg/mlPVP，0.1%Tween20，8.8mM乙酸鎂；ph7.8)清洗^K3次。25mMTricine緩沖劑中再懸浮。1.3用DNA聚合酶培養雜交的^^tl/引物利用聚合酶來孵育模板和引物雜交體，該聚合酶基本上如Margulies等人，Nature2005437(15):376-380以及附屬補充材料所述。2.在ISFET傳感器陣列上裝載制4^好的測試樣本ISFET陣列以及位於其上的微流體的尺寸和密度可才艮據應用而改變。一個非限制實例是512x512的陣列。這種陣列的每一個柵格(262144個)都具有一個ISFET。各個柵格還具有位於ISFET上的孔腔(或它們在本文中可互換地稱為"微孔腔")。孔腔(或微孔腔)可具有任何形狀，包括柱形、錐形、方形、矩形等。在一個示例性構造中，孔腔AA寸為7x7xlOnm的方形孔腔。孔腔之間的中心距離在本文中稱為"間距"。該間距可為任意距離，儘管優選具有較小的間距以提供儘可能大的陣列。間距可小於50nm、小於40fim、小於30jim、小於20jim或小於10nm。在一個實施方案中，間距為約9nm。陣列上的整個腔(其中設置有孔腔)可具有等於或小於約30nL、等於或小於約20nL、等於或小於約15pL或等於或小於約IOjiL的體積。因此這些體積對應於腔中溶液的體積。2.1在"開放"系統中裝載#*具有模板1-4的微珠裝栽到晶片上(每個模板10pL)。簡而言之，各個模板的等分試樣都利用E卯endorf移液管添加到晶片上。接著用磁鐵將M拉到孔腔中。2.2在"封閉"系統中裝載^K。俘獲微珠和填充微珠都利用流動來裝載。微珠溶液體積的微升精度以及通過流體連接定位微珠溶液是利用微珠裝栽裝置如圖62中所示實現的，^L珠裝載裝置包括主儲器(約lmL容量)、次儲器(約10pL容量)以及用於輸送小容量微珠溶液的微流體通道。這種方法還實現由精密移液管實現的流體應用的微升精度。包括了ISFET陣列和流動腔的晶片位於^)"工具的ZIF(零插入力)插口中，接著將不鏽鋼毛細管連接到流動腔的一個埠，而另一埠連接撓性尼龍管路。這兩種材料都是微流體型流體路徑(例如約<O.Ol"的內徑)。裝料工具由主儲器和次儲器構成，其連接到毛細管的端部。用緩衝劑溶液填充通用塑料注射器，接著將注射器連接到尼龍管路的自由端。從晶片底部突出的電引線插入夾具單元(未示出)的頂部上的插口中。如圖63所示，推動注射器注入緩沖劑溶液，使其通過管路，穿過流動腔(以及晶片表面)且向上通過毛細管。這個過程叫做裝填，並確保流體通路中沒有空氣。注入緩衝劑直至通過透明的主儲器而在次儲器的頂部處可以看到液面。接著，利用精確移液管將含塗覆核酸的微珠的溶液施加到次儲器，如圖64所示。這種操作在儲器頂部產生了大液滴。所添加的溶液的體積等於流動腔的體積(例如約10jtL)，並且含有濃縮的微珠，因而當最初在次儲器中添加緩衝劑溶液容積時，產生待遞送到流動腔的所需濃度的#*。收回移液管，小心且緩'隄地推動注射器，直至液滴滴落到次儲器的頂部，再次通過圖65中所示的透明的主儲器來觀察。因為從次儲器向下延伸的微流體通道非常小(例如約0.01，，的直徑)，所以在這個過程中，在流體路徑中的微珠溶液和緩衝劑溶液之間發生非常少的混合。就此而言，溶液裝載進了流體通路，但並未到達流動腔的位置。在流體通路中輸送微珠溶液栓塞或微珠溶液體積之前，次儲器中的溶液是清澈的。首先，將約lmL的緩衝溶液注入主儲器，以有效稀釋留在次儲器中的#*溶液，如圖66中所示。接著，通過將移液管尖端沿著主儲器底部邊緣設置來將溶液移出。圖67中示出次儲器中的溶液液位留在其頂部位置。接著，如圖68所示，如先前的m^溶液施加一樣，大量緩衝溶液以液滴的形式加到次儲器上。這種溶液的體積等於次儲器和流動池的流動腔之間的流體路徑的體積(即，在流到流動腔之前為微流體通道的體積加毛細管的體積加流動池的體積)。再次推動注射器直至液滴縮回到次儲器的頂部，如圖69中所示。這樣，微#液栓塞裝載進流動池的流動腔。現在，升起裝料工具Jj故置於錐形基座上，該基座包括在其頂點的磁體，如圖70所示。磁體將微#微珠溶液中拉到晶片的微孔腔中。幾秒鐘之後，從基座移除該裝料工具。如果需要的話，除了含有緩衝溶液的流體的最初充填之外，整個過程可重複以將小的填料微珠裝栽進微孔腔。應該認識到，可以其他方式來使微珠進入流動腔的孔腔中，包括利用離心分離或重力。本發明並不限於這方面。3,使用ISFET傳感器陣列的DNA序列測定3.1在"開放，，系統中的DNA序列測定所示的結果代表在"開放"系統中實施的試驗(即，將ISFET晶片置於ISFET裝置平臺上，然後以下列順序手工添加各個核苷酸(5^L得到每個6.5nM):dATP，dCTP，dGTP和dTT(100mM儲液，Pierce,Milwaukee,WI))，通過將給定的核苷酸吸入移入已經在晶片表面上的液體中，並以2.5mHz的速度收集來源於晶片的數據。這導致以約18幀/秒的速度進行數椐採集超過7.5秒。接著利用LabView來分析數據。給定^^板序列，dATP的添加致4吏;^板4中延伸(extension)4鹼基。dCTP的添加致4吏模板1中延伸4鹼基。dGTP的添加致4吏;^板1、2和4如表2所i^伸，並且dTTP的添加導致流出(所有^^板如所指示那樣延伸)。圖71(A-D)示出了延伸反應。在左邊的板區中，示出所有4象素的一個瞬態圖，且在右邊的板區中，示出從左邊的板區中選出的四個像素的mV對時間的曲線圖。白色箭頭表示發生延伸處的有源像素。在逃逸中(圖71D),除了在圖71C中標記的孔腔之外，另外的箭頭表示在添加dGTP之後沒有發生延伸的孔腔，而添加dATP之後又在逃逸期間觀察到了延伸。優選地，當以非自動方式實施該方法(即，沒有自動流動和試劑引入)，各個孔腔包含腺苷三磷酸雙磷酸酶以降解未加上的dNTP。應該理解的是，腺普三磷酸雙磷酸酶可在本實施本文方案或本文所討論的任意其他實施方案中被替換為另一種能夠降解dNTP的化合物(或酶)。表2.試驗的建立和核香酸添加的順序tableseeoriginaldocumentpage1053.2利用傳感器晶片上的微流體來進行DNA序列測定流動狀態下的序列測定是一種對加入DNA的核苷酸試劑的開放應用的擴展。但不是將試劑添加進ISFET晶片上的本體溶液，而是使試劑以順序方式流過晶片表面，一次延伸單一的DNA>^。dNTP順序地流過，首先是dTTP，接著是dATP、dCTP和dGTP。由於晶片上流^i^動的層流性質，核苷酸擴散i^微孔腔並最終包圍負栽核酸的^^是主要的遞送機制。流動狀態還確保大多數的核苷酸溶液在應用之間被清洗掉。這包括在每個核苷酸流動之後，用緩衝劑溶液和腺香三磷酸雙磷酸酶來清洗晶片。核苷酸和清洗溶液儲存在系統中的化學製劑瓶中，並利用流體管路和自動閥在晶片上流動。激活ISFET晶片來感測核苷酸流動期間DNA延伸的化學產物。權利要求1、一種裝置，包括CMOS製造的傳感器(105)的陣列(100)，每個傳感器包括一個化學敏感場效應電晶體(化學FET)(150)，並且在所述陣列的表面上佔據約10微米乘10微米或更少的面積。2、如權利要求l所述的裝置，其中每個傳感器所佔據的面積為約9微米乘9微米或更少。3、如權利要求2所述的裝置，其中每個傳感器所佔據的面積為約5微米乘5微米或更少。4、如權利要求3所述的裝置，其中每個傳感器所佔據的面積為約3微米乘3微米或更少。5、如權利要求1至4中任一項所述的裝置，其中多個CMOS製造的傳感器包括大於256個傳感器。6、如權利要求5所述的裝置，其中所述陣列包括至少512行和至少512列的所述CMOS製造的傳感器的二維陣列。7、如權利要求6所述的裝置，其中所述二維陣列包括至少2048行和至少2048列的所述CMOS製造的傳感器。8、如權利要求6所述的裝置，其中所述二維陣列包括至少7400行和至少7400列的所述CMOS製造的傳感器。9、如權利要求5至8中任一項所述的裝置，其中來自所述陣列的所有化學FET的化學FET輸出信號的集合構成數據幀，並且其中所述裝置還包括控制電路(IIO，192,194,198)，所述控制電路連接到所述陣列並設置為產生至少一個陣列輸出信號(Vout),從而以至少10幀每秒的幀頻提供來自所述陣列的多個數據幀。10、如權利要求9所述的裝置，其中所述控制電路設置為使得所述幀頻為至少20幀每秒。11、如權利要求10所述的裝置，其中所述控制電路設置為使得所述幀頻為至少30幀每秒。12、如權利要求ll所述的裝置，其中所述控制電路設置為使得所述幀頻為至少40幀每秒。13、如權利要求1-12中任一項所述的裝置，其中每個傳感器的化學FET包括浮柵結構(170);和源極(156)和漏極(158)，所述源極和漏極具有第一半導體類型並製造在具有第二半導體類型的區域(154)中，其中不存在將所述具有笫二半導體類型的區域電連接到所述源極或漏極的電導體。14、如權利要求13所述的裝置，還包括至少一個第一電導體，所述第一電導體將所述陣列中所有化學FET的所有具有第二半導體類型的區域電連接到一起。15、如權利要求1-14中任一項所述的裝置，其中每個傳感器包括多個場效應電晶體(FET)，其中包括化學FET;以及多個電連接到所述多個FET的第二電導體，其中所述多個FET排列為4吏得多個第二電導體包括不多於四個電導體，該四個電導體橫穿被所述陣列的各個傳感器所佔據的區域並且互連所述陣列的多個傳感器。16、如權利要求1-15中任一項所述的裝置，其中每個傳感器包括三個或更少的場效應電晶體(FET)，其中包括化學FET。17、如權利要求15-16中任一項所述的裝置，其中每個傳感器中的所有FET都具有相同的溝道類型並且都使用在具有所述第二半導體類型的區域中。18、如權利要求1-17中任一項所述的裝置，其中每個傳感器的化學FET都是離子敏感場效應電晶體(ISFET)。19、如權利要求1-17中任一項所述的裝置，其中所述陣列的至少一個第一傳感器包括第一化學FET，所述第一化學FET設置為對至少一種第一分析物化學敏感；並且所述陣列的至少一個第二傳感器包括第二化學FET，所述第二化學FET^:置為對不同於所述至少一種第一分析物的至少一種第二分析物化學敏感。20、如權利要求19所述的裝置，其中所述至少一種第一分析物代表與核酸序列測定過程有關的至少一個第一結合事件，並且其中所述至少一種第二分析物代表與核酸序列測定過程有關的至少一個第二結合事件。21、一種傳感器陣列(100)，包括電子傳感器(105)的二維陣列，其包括至少512行和至少512列的電子傳感器，每個傳感器包括一個化學敏感場效應電晶體(化學FET)(150)，所述化學敏感場效應電晶體設置為提供表示在所述二維陣列的表面附近的分析物的存在和/或濃度的至少一個輸出信號。22、如權利要求21所述的陣列，其中所述陣列製造在尺寸為約7毫米乘7毫米的半導體晶片上。23、如權利要求21所述的陣列，其中所述陣列包括至少2048行和至少2048列的所述電子傳感器。24、如權利要求23所述的陣列，其中所述陣列製造在尺寸為約20毫米乘20毫米的半導體晶片上。25、如權利要求21所述的陣列，其中所述陣列包括至少7400行和至少7400列的所述電子傳感器。26、如權利要求25所述的陣列，其中所述陣列製造在尺寸為約20毫米乘20毫米的半導體晶片上。27、如權利要求21至26中任一項所述的陣列，其中所述陣列設置為專用集成電路(ASIC),並且其中對於多個列中每一列而言，所述ASIC包括列電路(110),其設置為對該列中相應的化學FET提供恆定的漏電流和恆定的漏極至源極電壓。28、如權利要求27所述的陣列，其中所述列電路包括兩個運算放大器(107A，B)和與相應的化學FET排列成開爾文電橋構造的二極體連接FET以提供恆定的漏極至源極電壓。29、如權利要求27或28所述的陣列，其中所述ASIC還包括至少一個行選擇移位寄存器(192)，用以啟用多個行中相應的行；以及至少一個列選擇移位寄存器(194)，用以從多個列中相應的列獲取化學FET輸出信號。30、權利要求29所述的陣列，其中所述至少一個列選擇移位寄存器包括用於從所述多個列中的多列同時獲取化學FET輸出信號的多個列選擇移位寄存器(19化1942)。31、如權利要求29或30所述的陣列，其中所述至少一個行選擇移位寄存器包括用於同時啟用所述多個行中的多行的多個行選擇移位寄存器。32、如權利要求27至31中任一項所述的陣列，其中所述ASIC還包括至少一個輸出驅動器(198)，所述至少一個輸出驅動器包括至少一個緩沖放大器(199);以及至少一個開關(191)，其將所述多個列中的至少一些列連接到所述至少一個緩沖放大器，以便基於多個化學FET輸出信號來提供至少一個陣列輸出信號(Vout)。33、權利要求32所述的陣列，其中來自所述陣列的所有化學FET的化學FET輸出信號的集合構成數據幀，並且其中所述至少一個行選擇移位寄存器、所述至少一個列選擇移位寄存器和/或所述至少一個輸出驅動器i殳置為產生所述至少一個陣列輸出信號，從而以至少10幀每秒的幀頻提供來自所述陣列的多個數據幀。34、如權利要求33所述的陣列，其中所述幀頻為至少20幀每秒。35、如權利要求34所述的陣列，其中所述幀頻為至少30幀每秒。36、如權利要求35所述的陣列，其中所述幀頻為至少40幀每秒。37、如權利要求32至36中任一項所述的裝置，其中所述至少一個開關包括至少一個非對稱開關，所述至少一個非對稱開關包括具有不同尺寸FET的CMOS對傳輸門電路。38、如權利要求21至37中任一項所述的陣列，其中每個傳感器的化學FET是離子敏感場效應電晶體(ISFET)。39、如權利要求21至37中任一項所述的陣列，其中所述陣列的至少一個第一傳感器包括第一化學FET，所述第一化學FET設置為對至少一種第一分析物化學敏感；並且所述陣列的至少一個第二傳感器包括第二化學FET，所述第二化學FET設置為對不同於所述至少一種第一分析物的至少一種第二分析物化學敏感。40、如權利要求39所述的陣列，其中所述至少一種第一分析物4戈表與核酸序列測定過程有關的至少一個第一結合事件，並且其中所述至少一種第二分析物代表與核酸序列測定過程有關的至少一個第二結合事件。41、一種裝置，包括CMOS製造的傳感器(105)的陣列(100)，每個傳感器包括一個化學敏感場效應電晶體(化學FET)(150),其中所述CMOS製造的傳感器的陣列包括大於256個傳感器，其中來自所述陣列的所有化學FET的化學FET輸出信號的集合構成數據幀，並且其中所述裝置還包括控制電路(110，192，194,198)，所述控制電路連接到所述陣列並設置為產生至少一個陣列輸出信號(Vout)，從而以至少1幀每秒的幀頻提供來自所述陣列的多個數據幀。42、如權利要求所述41的裝置，其中所述控制電路設置為使得所述幀頻為至少10幀每秒。43、如權利要求42所述的裝置，其中所述控制電路設置為使得所述幀頻為20幀每秒。44、如權利要求43所述的裝置，其中所述控制電路設置為使得所述幀頻為30幀每秒。45、如權利要求44所述的裝置，其中所述控制電路設置為使得所述幀頻為40幀每秒。46、如權利要求45所述的裝置，其中所述控制電路設置為使得所述幀頻為50幀每秒。47、如權利要求46所述的裝置，其中所述控制電路設置為使得所述幀頻為100幀每秒。48、如權利要求41至47中任一項所述的裝置，其中所述陣列包括至少512行和至少512列的CMOS製造的傳感器的二維陣列。49、如權利要求48所述的裝置，其中所述二維陣列包括至少2048行和至少2048列的CMOS製造的傳感器。50、如權利要求49所述的裝置，其中所述二維陣列包括至少7400行和至少7400列的CMOS製造的傳感器。51、一種裝置，包括CMOS製造的傳感器(105)的陣列(100)，每個傳感器包括化學敏感場效應電晶體(化學FET)(150),所述化學FET包括浮柵結構(170);以及源極(156)和漏極(158),所述源極和漏極具有第一半導體類型並且製造在具有第二半導體類型的區域(154)中，其中不存在將所述具有第二半導體類型的區域電連接到所述源極或漏極的電導體。52、如權利要求51所述的裝置，還包括至少一個第一電導體，其將所述陣列中所有化學FET的所有具有第二半導體類型的區域電連接到一起。53、如權利要求51或52所述的裝置，其中所述化學FET是p溝道化學FET,並且其中所述具有第二半導體類型的區域形成為用於所述陣列的p型村底(152)中的n型阱。54、如權利要求51至53中任一項所述的裝置，其中每個傳感器包括多個場效應電晶體(FET)，其包括化學FET;以及多個第二電導體，其電連接到所述多個FET，其中所述多個FET排列為使得所述多個第二電導體包括不多於四個電導體，所述不多於四個電導體橫穿所述陣列的各個傳感器所佔據的區域並且互連所述陣列的多個傳感器。55、如權利要求51至54中任一項所述的裝置，其中每個傳感器包括三個或更少的場效應電晶體(FET)，所述三個或更少的場效應電晶體包括化學FET。56、如權利要求55所述的裝置，其中每個傳感器由三個FET構成，所述三個FET包括化學FET。57、如權利要求54至56中任一項所述的裝置，其中每個傳感器中所有的所述FET都具有相同的溝道類型並且^f吏用在所述具有第二半導體類型的區域中。58、如權利要求57所述的裝置，其中每個傳感器中的所有的所述FET都是p溝道FET，並且其中所述具有第二半導體類型的區域形成為用於所述陣列的p型襯底(152)中的n型阱(154)。59、如權利要求51至58中任一項所述的裝置，其中每個傳感器在所述陣列的表面上佔據10微米乘10微米或更少的面積。60、如權利要求59所述的裝置，其中每個傳感器在所述陣列的表面上佔據5微米乘5微米或更少的面積。61、如權利要求60所述的裝置，其中每個傳感器在所述陣列的表面上佔據3微米乘3微米或更少的面積。62、如權利要求51至61中任一項所述的裝置，其中所述陣列包括排列成多個行和多個列的所述CMOS製造的傳感器的二維陣列。63、如權利要求62所述的裝置，其中所述陣列包括至少512行和至少512列的所述CMOS製造的傳感器。64、如權利要求62或63所述的裝置，其中對於所述多個列中每一列而言，所述陣列還包括列電路(110)，其設置為對該列中相應的化學FET提供恆定的漏電流和恆定的漏極至源極電壓。65、如權利要求64的裝置，其中所述列電路包括兩個運算放大器(107A,B)和與相應的化學FET排列成開爾文電橋構造的二極體連接FET以提供恆定的漏極至源極電壓。66、如權利要求62至65中任一項所述的裝置，其中所述陣列還包括至少一個行選擇移位寄存器(192),用以啟用所述多個行中相應的行；以及至少一個列選捧移位寄存器(194)，用以從所述多個列中相應的列獲取化學FET輸出信號。67、如權利要求66所述的裝置，其中所述至少一個列選擇移位寄存器包括用於從所述多個列中的多列同時獲取化學FET輸出信號的多個列選擇移位寄存器(19^，1942)。68、如權利要求66或67所述的裝置，其中所述至少一個行選擇移位寄存器包括用於同時啟用所述多個行中的多行的多個行選擇移位寄存器。69、如權利要求62至68中任一項所述的裝置，還包括至少一個輸出驅動器(198)，所述至少一個輸出驅動器包括至少一個緩衝放大器(199);以及至少一個非對稱開關(191),用於將所述多個列中的至少一些列連接到所述至少一個緩衝放大器，從而提供至少一個陣列輸出信號(Vout)，其中所述至少一個非對稱開關包括具有不同尺寸FET的CMOS對傳輸門電路。70、如權利要求69所述的裝置，其中來自所述陣列的所有化學FET的化學FET輸出信號的集合構成數據幀，並且其中所述至少一個行選擇移位寄存器、所述至少一個列選擇移位寄存器和/或所述至少一個輸出驅動器設置為產生所述至少一個陣列輸出信號，從而以至少20幀每秒的幀頻提供來自所述陣列的多個數據幀。71、如權利要求51至70中任一項所述的裝置，其中每個傳感器的化學FET是離子敏感場效應電晶體(ISFET)。72、如權利要求51至70中任一項所述的裝置，其中所述陣列的至少一個第一傳感器包括第一化學FET，所述第一化學FET設置為對至少一種第一分析物化學敏感；並且所述陣列的至少一個第二傳感器包括第二化學FET，所述第二化學FET設置為對不同於所述至少一種第一分析物的至少一種第二分析物化學敏感。73、如權利要求72所述的裝置，其中所述至少一種第一分析物代表與核酸序列測定過程有關的至少一個第一結合事件，並且其中所述至少一種第二分析物代表與核酸序列測定過程有關的至少一個第二結合事件。74、一種裝置，包括電子傳感器(105)的陣列(100),每個傳感器由包括一個化學敏感場效應電晶體(化學FET)(150)的三個場效應電晶體(FET)構成。75、如權利要求74所述的裝置，其中所述化學FET包括浮柵結構(170);以及源極(156)和漏極(158),所述源極和漏極具有第一半導體類型並製造在具有第二半導體類型的區域(154)中，其中不存在將所述具有第二半導體類型的區域電連接到所述源極或漏極的電導體。76、一種裝置，包括電子傳感器(105)的陣列(100),每個傳感器包括三個或更少的場效應電晶體(FET),其中所述三個或更少的場效應電晶體(FET)包括一個化學敏感場效應電晶體(化學FET)(150)。77、一種裝置，包括電子傳感器(105)的陣列(100)，每個傳感器包括包括一個化學敏感場效應電晶體(化學FET)(150)的多個場效應電晶體(FET);以及電連接到所述多個FET的多個電導體，其中所述多個FET排列為使得所述多個電導體包括不多於四個電導體，所述不多於四個電導g穿所述陣列的各個傳感器所佔據的區域並互連所述陣列的多個傳感器。78、一種裝置，包括CMOS製造的傳感器(105)的陣列(100)，每個傳感器包括多個場效應電晶體(FET)，所述多個場效應電晶體包括一個化學敏感場效應電晶體(化學FET)(150)，其中每個傳感器中所有的FET都具有相同的溝道類型並且使用在陣列襯底的單一半導體區域中。79、如權利要求78所述的裝置，其中每個傳感器中所有的FET都是p溝道FET,其中所述陣列襯底是p型襯底(152),並且其中所述單一半導體區域形成為所述p型襯底中的n型阱(154)。80、一種傳感器陣列(100)，包括排列成多個行和多個列的多個電子傳感器(105)，每個傳感器包括一個化學敏感場效應電晶體(化學FET)(150)，所述化學敏感場效應電晶體設置為提供表示在所述陣列的表面附近的分析物的存在和/或濃度的至少一個輸出信號，其中對於所述多個列中的每一列而言，所述陣列還包括列電路(110)，其i殳置為對該列中相應的化學FET提供恆定的漏電流和恆定的漏極至源極電壓，所述列電路包括兩個運算放大器和與相應的化學FET排列成開爾文電橋構造的二極體連接FET以提供恆定的漏極至源極電壓。81、一種傳感器陣列(100)，包括排列成多個行和多個列的多個電子傳感器(105)，每個傳感器包括一個化學敏感場效應電晶體(化學FET)(150)，所述化學敏感場效應電晶體設置為提供表示在所述陣列的表面附近的分析物中的離子濃度的至少一個輸出信號；至少一個行選擇移位寄存器(192)，用以啟用所述多個行中相應的行；以及至少一個列選擇移位寄存器(194),用以從所述多個列中相應的列獲取化學FET輸出信號。82、如權利要求81所述的陣列，其中所述至少一個列選擇移位寄存器包括用於從所述多個列中的多列同時獲取化學FET輸出信號的多個列選擇移位寄存器。83、如權利要求81或82所述的陣列，其中所述至少一個行選擇移位寄存器包括用於同時啟用所述多個行中的多行的多個行選擇移位寄存器。84、根據權利要求81至83中任一項所述的陣列，還包括至少一個輸出驅動器(198),所述至少一個輸出驅動器包括至少一個緩衝放大器(199);以及至少一個非對稱開關(191),用於將所述多個列中的至少一些列連接到所述至少一個緩沖放大器，從而提供至少一個陣列輸出信號(Vout)，其中所述至少一個非對稱開關包括具有不同尺寸FET的CMOS對傳輸門電路。85、如權利要求84所述的陣列，其中來自所述陣列的所有化學FET的化學FET輸出信號的集合構成數據幀，並且其中所述至少一個行選擇移位寄存器、所述至少一個列選擇移位寄存器和/或所述至少一個輸出驅動器設置為產生所述至少一個陣列輸出信號，從而以至少20幀每秒的幀頻提供來自所述陣列的多個數據幀。86、一種裝置，包括CMOS製造的傳感器(105)的陣列(100)，每個傳感器包括化學敏感場效應電晶體(化學FET)(150)，所述化學FET包括浮柵結構(170);以及源極(156)和漏極(158)，所述源極和漏極具有第一半導體類型並製造在具有第二半導體類型的區域(154)中，其中不存在將所述具有第二半導體類型的區域電連接到所述源極或漏極的電導體，其中所述陣列包括至少512行和至少512列的CMOS製造的傳感器的二維陣列；每個傳感器由包括化學FET的三個場效應電晶體(FET)構成；每個傳感器包括電連接所述三個FET的多個電導體；所述三個FET排列為4吏得所述多個電導體包括不多於四個電導體，所述不多於四個電導體橫穿所述陣列的各個傳感器所佔據的區域並互連所述陣列的多個傳感器；每個傳感器中所有的FET都具有相同的溝道類型，並且4吏用在陣列襯底的單一半導體區域中；以及來自所述陣列的所有化學FET的化學FET輸出信號的集合構成數據幀，並且其中所述裝置還包括控制電路(110,192,194,198),其連接到所述陣列並設置為產生至少一個陣列輸出信號(Vout)，從而以至少20幀每秒的幀頻提供來自所述陣列的多個數據幀。87、一種用於加工CMOS製造的傳感器(105)的陣列(100)的方法，每個傳感器包括化學敏感場效應電晶體(化學FET)(150)，該方法包括A)切割包括所述陣列的半導體晶片，以形成至少一個包括所述陣列的切割部分；以及B)對所述至少一個切割部分實施合成氣體退火。88、如權利要求87所述的方法，其中B)包括C)在氫和氮的氣體混合物中熱處理所述至少一個切割部分。89、如權利要求88所述的方法，其中所述氣體混合物包含約10%至15%的氫。90、如權利要求88或89所述的方法，其中C)還包括D)對所述至少一個切割部分熱處理約30至60分鐘。91、如權利要求88至90中的任一項所述方法，其中C)還包括在約400攝氏度至約425攝氏度的溫度範圍內熱處理所述至少一個切割部分。92、如權利要求88所述的方法，其中所述氣體混合物包含10%的氫，並且其中C)包括所述至少一個切割部分在約425攝氏度的溫度下熱處理約30分鐘。93、如權利要求91或92所述的方法，還包括在A)之前，對所述半導體晶片實施預先的混合氣體退火。94、一種用於加工CMOS製造的傳感器(105)的陣列(100)的方法，每個傳感器包括化學敏感場效應電晶體(化學FET)(150)，所述化學敏感場效應電晶體具有通過等離子體增強化學氣相沉積(PECVD)所沉積的氮化珪和/或氮氧化矽的化學敏感鈍化層，該方法包括A)在所述化學敏感鈍化層上沉積至少一種附加鈍化材料，以降低所述鈍化層的孔隙率和/或增加所述鈍化層的密度。95、如權利要求94所述的方法，其中所述至少一種附加鈍化材料選自氮化矽、氮氧化矽、氧化鋁、氧化鉭、氧化錫和二氧化矽。96、如權利要求94或95所述的方法，其中A)包括所述至少一種附加鈍化材料的RT濺射、DC磁控賊射、熱或電子束蒸鍍或離子輔助沉積。97、如權利要求94至96中任一項所迷的方法，其中A)包括將所述至少一種附加鈍化材料沉積至約400至600埃的厚度。98、一種用於核酸序列測定的方法，包括將多個模板核酸置於多個反應腔中，其中所述多個反應腔接觸化學敏感場效應電晶體(化學FET)陣列，所述陣列包括每個反應腔至少一個的化學FET，並且其中每個所述模板核酸與序列測定引物雜交並結合至聚合酶，通過在所述序列測定引物的3，端處順序加入一種或多種公知的核苷三磷酸來合成新的核酸鏈，通過在所述陣列中的所述至少一個化學FET的電流變化來檢測所述一種或多種公知的核苷三磷酸的加入。99、如權利要求98所述的方法，其中所述化學FET陣列包括多於256個傳感器。100、一種用於核酸序列測定的方法，包括將多個模板核酸置於多個反應腔中，其中所述多個反應腔接觸化學敏感場效應電晶體(化學FET)陣列，所述陣列包括每個反應腔至少一個的化學FET，並且其中每個所述模板核酸與序列測定引物雜交並結合至聚合酵，通過在所述序列測定引物的3，端處順序加入一種或多種/>知的核苷三磷酸來合成新的核酸鏈，通過序列測定反應副產物的生成來檢測所述一種或多種/>知的核苷三磷酸的加入，其中相鄰的反應腔之間的中心距離是1~lOfim。101、一種用於核酸序列測定的方法，包括將多個模板核酸置於多個反應腔中，其中所述多個反應腔接觸化學敏感場效應電晶體(化學FET)陣列，所述陣列包括每個反應腔至少一個的化學FET，並且其中每個所述模板核酸與序列測定引物雜交並結合至聚合酶，通過在所述序列測定引物的3，端處順序加入一種或多種>^知的核苷三磷酸來合成新的核酸鏈，直接檢測無機焦磷酸鹽(PPi)的釋放，無機焦磷酸鹽為所述一種或多種^^知的核苷三磷酸的加入的指示劑。102、一種裝置，包括化學敏感場效應電晶體(化學FET),其具有設置在其表面上的PPi受體。103、一種與在有源半導體器件上的覆蓋有保護層的傳感器陣列一同使用的流體組合件，包括第一構件，其中具有用於匹配所述傳感器陣列的孔；以及第二構件，其以在所述第二構件和所述第一構件之間不漏流體密封的方式固定至所述第一部件，並且具有用於支持流體通道的笫一和第二流體埠，所述第一和第二部件與所述傳感器陣列限定流體腔，由此，引入所述埠之一的流體在經由所述埠中的另一個離開之前流過所述陣列。104、一種與在有源半導體器件上的覆蓋有保護層的傳感器陣列一同使用的流體組合件，包括微孔腔陣列，其設置並排列為供流體進入所述保護層；第一構件，其中具有與圍繞所述微孔腔陣列的所述傳感器陣列匹配的孔；以及其以在所述第二構件和所述第一構件之間不漏流體密封的方式固定至所述第一部件，並且具有用於支持流體通道的第一和第二流體埠，當與所述傳感器陣列匹配時，所述第一和第二部件與所述傳感器陣列限定位於所述半導體器件的保護層上的流體腔，由此，引入所述埠之一的流體在經由所述埠中的另一個離開之前流過所述微孔腔陣列，並且所述有源半導體器件感測所述微孔腔陣列中的至少一些微孔腔中的化學活動。105、如權利要求98或99所述的流體組合件，還包括電極，所述電極形成在所述第一和第二埠之間的所述第二構件中或所述第二構件上，以接觸沿所述流動腔的頂板的所述流體。106、如權利要求98或99所述的流體組*，還包括具有傳導毛細管的參比電極，所述傳導毛細管安裝在所述第二埠中以與通過所述埠流動的流體接觸。全文摘要本發明涉及用於分析物測量的非常大規模FET陣列的方法和裝置。可基於改進的FET像素和陣列設計，利用常規CMOS製造技術來製造化學FET(例如ISFET)陣列，該設計在提高測量的靈敏度和準確度的同時有利於明顯小的像素尺寸和密集陣列。改進的陣列控制技術提供從大型密集陣列的快速數據採集。這種陣列可用於在廣泛的化學和/或生物過程中檢測不同類型的分析物的存在和/或濃度的改變。在一個實例中，化學FET有利於基於監測氫離子濃度(pH)變化、其他分析物濃度的變化和/或與涉及DNA合成的化學過程有關的結合事件的DNA序列測定技術。文檔編號G01N27/414GK101669026SQ200780051353公開日2010年3月10日申請日期2007年12月14日優先權日2006年12月14日發明者喬納森·M·羅思伯格,沃爾夫岡·欣茨,詹姆斯·布斯蒂略,金·L·詹森申請人:離子流系統有限公司