一種用於數字麥克風的連續時間多比特模數轉換器的製造方法
2023-08-06 13:43:21
一種用於數字麥克風的連續時間多比特模數轉換器的製造方法
【專利摘要】本實用新型涉及信號處理【技術領域】，具體涉及一種模數轉換器。一種用於數字麥克風的連續時間多比特模數轉換器，應用於數字麥克風，包括用於將模擬輸入信號轉換為多比特碼流的第一功能單元、與第一功能單元連接的用於將多比特碼流轉化為單比特碼流輸出的第二功能單元，第一功能單元通過信號輸入端接收模擬輸入信號，並通過信號輸出端連接第二功能單元的信號輸入端，第一功能單元包括多個依次級聯的積分器、一多比特量化器、一多比特數模轉換器、一加法器；加法器位於第一個積分器的輸入端。本實用新型減少了積分器的階數，降低了模數轉換器的功耗和系統複雜度，同時增加了模數轉換器輸入的動態範圍。
【專利說明】—種用於數字麥克風的連續時間多比特模數轉換器
【技術領域】
[0001]本實用新型涉及信號處理【技術領域】，具體涉及一種模數轉換器。
【背景技術】
[0002]隨著消費類電子設備產品對音頻領域越來越高的要求，西格瑪德爾塔調製器作為一種實現高解析度模擬數字轉換的有效途徑，越來越受到關注，並廣泛用於音頻處理【技術領域】。
[0003]現有技術中常用於數字麥克風的模數轉換器為單比特四階西格瑪德爾塔模數轉換器，如圖1所示，其包括依次級聯的第一階積分器(Stgl)、第二階積分器(stg2)、第三階積分器(stg3)及第四階積分器(stg4);還包括一單比特量化器(lbit_adc)、一數模轉換器(lbit dac)、及一加法器；輸入信號(in)經過上述的模數轉換器，最終輸出信號(Ibitdout)為一位數字PDM (Pulse-Density Modulated，脈衝密度調製碼)碼流，以滿足數字麥克風行業標準對單比特PDM碼流的需求。
[0004]由於積分器是模數轉換器中的主要功耗單元，採用多個階數的積分器勢必提高了系統的功耗和複雜度，無法滿足消費類電子設備對低功耗高解析度的模數轉換器的要求。
實用新型內容
[0005]本實用新型的目的在於，提供一種用於數字麥克風的連續時間多比特模數轉換器，解決以上技術問題。
[0006]本實用新型所解決的技術問題可以採用以下技術方案來實現:
[0007]—種用於數字麥克風的連續時間多比特模數轉換器，應用於數字麥克風，其中，包括用於將模擬輸入信號轉換為多比特碼流的第一功能單元及與所述第一功能單元連接的用於將多比特碼流轉化為單比特碼流輸出的第二功能單元，所述第一功能單元包括一信號輸入端、一信號輸出端，所述第一功能單元通過所述信號輸入端接收模擬輸入信號，並通過所述信號輸出端連接所述第二功能單元的信號輸入端；
[0008]所述第一功能單元包括多個依次級聯的積分器、一多比特量化器、一用於反饋的多比特數模轉換器、一加法器；所述加法器位於其中第一個所述積分器的輸入端；
[0009]所述多比特量化器用於接收每一級積分器的輸出信號並量化為數位訊號；所述多比特數模轉換器將所述多比特量化器獲得的數位訊號轉換為模擬信號；所述加法器用於接收所述多比特數模轉換器轉換的模擬反饋信號，並對模擬輸入信號與模擬反饋信號求差，得出誤差信號。
[0010]優選地，所述積分器採用連續時間積分器。
[0011]優選地，所述積分器包括一運算放大器，所述運算放大器設有同相輸入端、反相輸入端，所述同相輸入端接一參考信號；
[0012]所述積分器的反相輸入端通過一電容連接所述積分器的輸出信號端；和/或所述積分器的反相輸入端通過一電阻連接輸入信號或上一級積分器的輸出信號。[0013]優選地，所述第二功能單元包括多個依次級聯的數字積分器、一單比特編碼器、一多比特編碼器、一數字加法器，所述數字加法器位於第一個所述數字積分器的輸入端；
[0014]所述單比特編碼器用於接收每一級數字積分器的輸出信號並進行編碼；所述多比特編碼器將單比特編碼器獲得的數位訊號轉換為多比特編碼信號；所述數字加法器接收所述多比特編碼信號，並對輸入信號與編碼信號求差，得出誤差信號。
[0015]優選地，所述數字積分器採用D類型的觸發器。
[0016]優選地，所述第一功能單元包括m個依次級聯的積分器；所述多比特量化器為一 η比特量化器；所述多比特數模轉換器為一 η比特數模轉換器；其中m，η分別為一大於等於I的正整數。
[0017]優選地，所述第二功能單元包括m個依次級聯的數字積分器；所述多比特編碼器為一 η比特編碼器；
[0018]其中m，η分別為一大於等於I的正整數。
[0019]優選地，所述第一功能單元包括2個依次級聯的積分器；
[0020]和/或所述多比特量化器為一 4比特量化器；所述多比特數模轉換器為一 4比特數模轉換器。
[0021 ] 優選地，所述第二功能單元包括2個依次級聯的數字積分器；和/或所述多比特編碼器為一 4比特編碼器。
[0022]有益效果:由於採用以上技術方案，本實用新型減少了積分器的階數，降低了模數轉換器的功耗和系統複雜度，同時增加了模數轉換器輸入的動態範圍。
【專利附圖】
【附圖說明】
[0023]圖1為現有技術的單比特四階西格瑪德爾塔模數轉換器示意圖；
[0024]圖2為本實用新型採用的第一功能單元的結構示意圖；
[0025]圖3為圖2的一種具體實施例的示意圖；
[0026]圖4為本實用新型的第一功能單元的積分器的結構示意圖；
[0027]圖5為本實用新型採用的第二功能單元的結構示意圖；
[0028]圖6為本實用新型用於數字麥克風的多比特模數轉換器示意圖。
【具體實施方式】
[0029]下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基於本實用新型中的實施例，本領域普通技術人員在沒有作出創造性勞動的前提下所獲得的所有其他實施例，都屬於本實用新型保護的範圍。
[0030]需要說明的是，在不衝突的情況下，本實用新型中的實施例及實施例中的特徵可以相互組合。
[0031]下面結合附圖和具體實施例對本實用新型作進一步說明，但不作為本實用新型的限定。
[0032]參照圖2、圖3、圖5、圖6，一種用於數字麥克風的連續時間多比特模數轉換器，應用於數字麥克風，其中，包括第一功能單元I及與第一功能單元I連接的第二功能單元2，第一功能單兀I包括一信號輸入端、一信號輸出端，第一功能單兀I通過信號輸入端接收模擬輸入信號，並通過信號輸出端連接第二功能單元2的信號輸入端，第一功能單元I包括多個依次級聯的積分器、一多比特量化器、一多比特數模轉換器、一加法器；加法器位於第一個積分器的輸入端；多比特量化器用於接收每一級積分器的輸出信號並量化為數位訊號；多比特數模轉換器將多比特量化器獲得的數位訊號轉換為模擬信號；加法器用於接收多比特數模轉換器轉換的模擬反饋信號，並對模擬輸入信號與模擬反饋信號求差，得出誤差信號；第一功能單元I用於將模擬輸入信號轉換為多比特碼流；第二功能單元2用於將多比特碼流轉化為單比特碼流輸出。
[0033]由於單比特碼流和多比特碼流相比，所有信息都包含在一位的數據流中，後續的處理可以直接對一位的數據流進行信號處理，避免了數據多路傳輸時的延遲不一致和數據線之間的幹擾，同時能夠提高電路的處理速度。本實用新型採用將多比特碼流轉化為為單比特碼流輸出，以滿足數字麥克風行業標準要求。
[0034]參照圖4，本實用新型第一功能單元的積分器採用連續時間積分器。上述的積分器主要包括一運算放大器21，運算放大器21設有同相輸入端，反相輸入端，同相輸入端接一參考信號(Vcm);積分器的反相輸入端通過一電容(Cl)連接積分器的輸出信號端；和/或積分器通過一電阻(Rl)連接輸入信號(in)或上一級積分器的輸出信號。
[0035]第一功能單元採用連續時間積分器，實現了對模擬輸入信號實現了連續時間的多比特模數轉換，並且降低了模數轉換器的開關噪聲和靜態電流。連續時間西格瑪德爾塔調製器的功耗通常比離散時間西格瑪德爾塔調製器小，特別適合高速、低功耗的應用中。
[0036]同時本實用新型的第一功能單元還採用多比特量化器，相對於單比特量化器，多比特量化器可以降低量化增益對輸入信號的依賴，使得反饋環路的線性度得到提高，並且多比特量化器可以提高調製器的飽和輸入，在增加了信號輸入範圍的同時也增加了系統的穩定性。
[0037]本實用新型的第二功能單元2包括多個依次級聯的數字積分器、一單比特編碼器(lbit_Code)、一多比特編碼器、一數字加法器，數字加法器位於第一個數字積分器的輸入端；單比特編碼器用於接收每一級數字積分器的輸出信號並進行編碼；多比特編碼器將單比特編碼器獲得的數位訊號轉換為多比特編碼信號；數字加法器接收多比特編碼信號，並對輸入信號與編碼信號求差，得出誤差信號。
[0038]參照圖2，本實用新型的第一功能單元I包括m個依次級聯的積分器；分別為第一積分器(stgl)、第二積分器(stg2)、。。。、第m-Ι積分器(stgm-1)、第m積分器(stgm) η比特量化器(nbit_adc) ;—n比特數模轉換器(nbit dac)及一加法器,模擬輸入信號(In)經過第一功能單元獲得η比特碼流(nbit dout)；
[0039]參照圖5，第二功能單元2包括m個依次級聯的數字積分器；分別為第一數字積分器(stgl')、第二數字積分器(stg ')、。。。、第m-Ι數字積分器(stgm-Ι ')、第m數字積分器(stgm ');一單比特編碼器(lbit_code), — η比特編碼器(nbit_code)及一數字加法器；n比特碼流(nbit dout)經過第二功能單元獲得單比特碼流(lbit dout)。
[0040]上述的m，η分別為一大於等於I的正整數。
[0041]上述的數字積分器採用D類型的觸發器(DFF)實現。
[0042]參照圖3，為本實用新型的第一功能單元I的一種具體實施例，一前饋型四比特兩階西格瑪德爾塔模數轉換器，第一功能單元I包括兩個依次級聯的積分器(Stgl，Stg2);多比特量化器為一四比特量化器(4bit_adc);多比特編碼器為一四比特編碼器(4bit_Code)。多比特數模轉換器為一四比特數模轉換器(4bit dac)。模擬輸入信號(In)經過第一功能單元獲得4比特碼流(4bit dout)ο
[0043]本實用新型的第一功能單元採用多比特西格瑪德爾塔模數轉換器，與現有技術的單比特西格瑪德爾塔模數轉換器相比，具有以下優勢:
[0044]I)實現了相同的信噪比，降低了積分器的階數，降低了系統功耗和複雜度；
[0045]2)對時鐘抖動(jitter)的敏感度是單比特西格瑪德爾塔模數轉換器的2_祝倍，從而放寬了對系統時鐘的要求；
[0046]3)多比特西格瑪德爾塔模數轉換器的周期訊號產生(idle tone)遠小於單比特西格瑪德爾塔模數轉換器，所以可以不需要額外增加模數轉換器(ADC)輸入的失調電壓來抑制周期訊號產生，從而增加了模數轉換器輸入的動態範圍。
[0047]本實用新型的第一功能單元是在模擬域中實現的，即主要通過模擬電路，包括放大器、積分器、比較器等實現；本實用新型的第二功能單元是在純數字域中實現的，即主要通過數字電路，包括觸發器(如D類型的觸發器)、邏輯門電路(logic gate)、加/減法器等實現。
[0048]本實用新型的西格瑪德爾塔調製器不僅僅限於前饋型，還可以採用其他構型，如反饋型，MASH型等，即可以與任何西格瑪德爾塔架構配合使用。
[0049]以上所述僅為本實用新型較佳的實施例，並非因此限制本實用新型的實施方式及保護範圍，對於本領域技術人員而言，應當能夠意識到凡運用本實用新型說明書及圖示內容所作出的等同替換和顯而易見的變化所得到的方案，均應當包含在本實用新型的保護範圍內。
【權利要求】
1.一種用於數字麥克風的連續時間多比特模數轉換器，應用於數字麥克風，其特徵在於，包括用於將模擬輸入信號轉換為多比特碼流的第一功能單元及與所述第一功能單元連接的用於將多比特碼流轉化為單比特碼流輸出第二功能單元，所述第一功能單元包括一信號輸入端、一信號輸出端，所述第一功能單元通過所述信號輸入端接收模擬輸入信號，並通過所述信號輸出端連接所述第二功能單元的信號輸入端； 所述第一功能單元包括多個依次級聯的積分器、一多比特量化器、一用於反饋的多比特數模轉換器、一加法器；所述加法器位於其中第一個所述積分器的輸入端。
2.根據權利要求1所述的一種用於數字麥克風的連續時間多比特模數轉換器，其特徵在於，所述積分器採用連續時間積分器。
3.根據權利要求2所述的一種用於數字麥克風的連續時間多比特模數轉換器，其特徵在於，所述積分器包括一運算放大器，所述運算放大器設有同相輸入端、反相輸入端，所述同相輸入端接一參考信號； 所述積分器的反相輸入端通過一電容連接所述積分器的輸出信號端；和/或所述積分器的反相輸入端通過一電阻連接輸入信號或上一級積分器的輸出信號。
4.根據權利要求1所述的一種用於數字麥克風的連續時間多比特模數轉換器，其特徵在於，所述第二功能單元包括多個依次級聯的數字積分器、一單比特編碼器、一多比特編碼器、一數字加法器，所述數字加法器位於第一個所述數字積分器的輸入端。
5.根據權利要求4所述的一種用於數字麥克風的連續時間多比特模數轉換器，其特徵在於，所述數字積分器採用D類型的觸發器。
6.根據權利要求1所述的一種用於數字麥克風的連續時間多比特模數轉換器，其特徵在於，所述第一功能單元包括m個依次級聯的積分器；所述多比特量化器為一 η比特量化器；所述多比特數模轉換器為一 η比特數模轉換器；其中m，η分別為一大於等於I的正整數。
7.根據權利要求4所述的一種用於數字麥克風的連續時間多比特模數轉換器，其特徵在於，所述第二功能單元包括m個依次級聯的數字積分器；所述多比特編碼器為一η比特編碼器； 其中m，η分別為一大於等於I的正整數。
8.根據權利要求6所述的一種用於數字麥克風的連續時間多比特模數轉換器，其特徵在於，所述第一功能單元包括2個依次級聯的積分器； 和/或所述多比特量化器為一 4比特量化器，所述多比特數模轉換器為一 4比特數模轉換器。
9.根據權利要求7所述的一種用於數字麥克風的連續時間多比特模數轉換器，其特徵在於，所述第二功能單元包括2個依次級聯的數字積分器；和/或所述多比特編碼器為一 4比特編碼器。
【文檔編號】H04R1/08GK203522712SQ201320465798
【公開日】2014年4月2日 申請日期:2013年7月31日 優先權日:2013年7月31日
【發明者】葉菁華 申請人:上海耐普微電子有限公司, 鈺太科技股份有限公司