基於運算放大器的寬帶可編程增益放大器的製作方法

2023-08-06 04:33:46 1

專利名稱：基於運算放大器的寬帶可編程增益放大器的製作方法
技術領域：
本發明涉及一種可編程增益放大器，確切說，涉及一種數位訊號控制的可編程增 益放大器，屬於放大電路的技術領域。
背景技術：
模擬電路需要對信號進行放大或衰減，這一功能由可變增益發大器(VGA)實現。 可變增益放大器就是增益可以變化的放大器。它廣泛應用在磁碟讀取驅動電路、磁數據存 儲系統、電磁計量器、電視調諧器等方面，在無線通信的收發信機模擬前端中，也起著重要 作用。隨著數模混合電路的發展，越來越多的可變增益放大器使用數位訊號控制增益的 變化(也稱為可編程增益放大器)。同模擬自動增益控制環路相比，數控方式易於實現，控 制精度高，節省功耗。數字控制通常產生若干字節的控制碼，通過控制模擬開關，實現改變 增益的功能。可編程增益放大器可以使用電阻陣列實現增益控制。例如將電阻和MOS管模 擬開關串聯，控制MOS管模擬開關的通斷狀態實現阻值的變化，進而改變放大器的增益。可編程增益放大器主要分成開環和閉環兩種結構。開環放大器的增益一般表示為 等效輸入跨導Gm和等效輸出電阻R。ut的乘積(Gain = GfflRout)，增益變化可以通過改變跨導 或輸出電阻實現。這種結構的可編程增益放大器動態範圍大，工作穩定。但由於輸出節點 通常是放大器的主極點，因此，輸出電阻的變化將導致帶寬的變化。與開環可編程增益放大 器相比，閉環可編程增益放大器使用負反饋結構，性能穩定。它的增益取決於反饋電阻與輸 入電阻之比，線性度較高。它可以實現端到端的輸入輸出，信號動態範圍大。當前出現的閉 環可編程增益放大器大多採用差動輸入輸出運放，解碼器，輸入電阻和反饋電阻，見圖1。通 過數控改變輸入電阻和反饋電阻值可改變放大器的增益，即可使放大器的增益可編程。但 由於運放有限的截止頻率，使得可編程增益放大器帶寬有限。提高運放有限的增益帶寬積 成為擴展可編程增益放大器帶寬的重要手段。

發明內容
本發明的目的是推出一種基於運算放大器結構的寬帶可編程增益放大器。該放大 器通過設計兩極點一零點運算放大器，通過前饋結構實現的零點補償次極點，保證了 60dB 低頻增益同時，擴展了運放的帶寬，獲得了 IOMHz截止帶寬，4. 5GHz的增益帶寬積。整個可 編程增益放大器實現了 IOMHz帶寬，50dB增益可調。實現本發明目的的具體技術方案是—種基於運算放大器的寬帶可編程增益放大器，包括差動輸入差動輸出模塊1，第 一解碼器模塊2，第二解碼器模塊3和電阻開關陣列模塊4，第一解碼器模塊2及第二解碼 器模塊3為兩位解碼器，每一解碼模塊各有兩個數位訊號輸入端和四個數位訊號輸出端， 依次是第四數位訊號輸入端a3、第三數位訊號輸入端a2、第二數位訊號輸入端al、第一數 字信號輸入端aO、第一數位訊號輸出端dl、第二數位訊號輸出端d2、第三數組信號輸出端d3、第四數位訊號輸出端d4、第五數位訊號輸出端d5、第六數位訊號輸出端d6、第七數字信 號輸出端d7、第八數位訊號輸出端d8，特點是差動輸入輸出運放模塊1是兩極點一零點運 算放大器模塊，由一個兩級運放和一個一級運放嵌套構成，差動輸入輸出運放模塊1有兩 個輸入端，兩個輸出端，七個電壓偏置端，依次是正相輸入端VIP、反相輸入端VIN以及正相 輸出端V0P、反相輸出端V0N，第一偏置電壓VBO，第二偏置電壓VBl，第三偏置電壓VB2，第四 偏置電壓VB3以及共模反饋電壓VCMFB，電源電壓VDD和地GND ；差動輸入輸出運放模塊1中的兩級運放包括第一輸入管M2，第二輸入管M3，第一 尾電流管M5，第二尾電流管M6，第一負載管M9，第二負載管M10，第三負載管M11，第四負 載管M12，第五負載管M13，第六負載管M14，第七負載管M15，第八負載管M16，第一放大管 M17，第二放大管M18，共模反饋第一調節管M19，共模反饋第二調節管M20，第九負載管M21， 第十負載管M22，輸出第一尾電流管M23，輸出第二尾電流管M24，輸出第三尾電流管M25，輸 出第四尾電流管M26，所述輸入管、負載管、電流管、放大管及調節管的交點有第一交點P1， 第二交點P2，第三交點P3，第四交點P4，第五交點P5，第六交點P6，第七交點P7，第八交點 P8，第九交點P9，第十交點P10，第十二交點P12，第十三交點P13 ；其中第一輸入管M2源極、第二輸入管M3源極、第一尾電流管M5漏極和第一交點 Pl相連；第一輸入管M2柵極和正向輸入端VIP相連；第二輸入管M3柵極和反向輸入端VIN 相連；第一輸入管M2漏極、第一負載管M9柵極、第三負載管Mll柵極、第二負載管(MlO)漏 極、第六負載管M14漏極、第一放大管M17柵極和第二交點P2相連；第二輸入管(M3)漏極、 第五負載管M13柵極、第七負載管M15柵極、第四負載管M12漏極、第八負載管M16漏極、第 二放大管M18柵極和第三交點P3相連；第一負載管M9漏極、第二負載管MlO源極和第六 交點P6相連；第三負載管Mll漏極、第四負載管M12源極和第七交點P7相連；第五負載管 M13漏極、第六負載管M14源極和第八交點P8相連；第七負載管M15漏極、第八負載管M16 源極和第九交點P9相連；第二負載管MlO柵極、第四負載管M12柵極、第六負載管M14柵 極、第八負載管M16柵極和第四偏置電壓VB3相連；第一放大管M17漏極、第九負載管M21 源極、共模反饋第一調節管M19漏極和第四交點P4相連；第二放大管M18漏極、第十負載管 M22源極、共模反饋第二調節管M20漏極和第五交點P5相連；第一負載管M9源極、第三負載 管Mll源極、第五負載管M13源極、第七負載管M15源極、第一放大管M17源極、第二放大管 M18源極、共模反饋第一調節管M19源極、共模反饋第二調節管M20源極和電源電壓VDD相 連；第一尾電流管M5柵極、第二尾電流管M6柵極、輸出第三尾電流管M25柵極、輸出第四尾 電流管M26柵極和第一偏置電壓VBO相連；第一尾電流管M5源極、第二尾電流管M6漏極和 第十交點PlO相連；共模反饋第一調節管M19柵極、共模反饋第二調節管M20柵極和共模反 饋電壓VCMFB相連；第九負載管M21柵極、第十負載管M22柵極和第三偏置電壓VB2相連； 第九負載管M21漏極、輸出第一尾電流管M23漏極和正向輸出端VOP相連；輸出第二尾電流 管M24漏極、第十負載管M22漏極和反向輸出端VON相連；輸出第一尾電流管M23柵極、輸 出第二尾電流管M24柵極和第二偏置電壓VBl相連；輸出第一尾電流管M23源極、輸出第三 尾電流管M25漏極和第十二交點P12相連；輸出第二尾電流管M24源極、輸出第四尾電流管 M26漏極和第十三交點P13相連；第二尾電流管M6源極、輸出第三尾電流管M25源極、輸出 第四尾電流管M26源極和地GND相連；差動輸入輸出運放模塊1中的一級運放包括第三輸入管M1，第四輸入管M4，第三尾電流管M7，第四尾電流管M8，第一放大管M17，第二放大管M18，共模反饋第一調節管M19， 共模反饋第二調節管M20，第九負載管M21，第十負載管M22，輸出第一尾電流管M23，輸出第 二尾電流管M24，輸出第三尾電流管M25，輸出第四尾電流管M26，所述輸入管、放大管、負載 管、調節管及電流管的交點有第十一交點P11，第十四交點P14，第四交點P4，第五交點P5， 第十二交點P12，第十三交點P13 ；其中第三輸入管Ml源極、第四輸入管M4源極、第三尾電流管M7漏端和第十四交 點P14相連；第三輸入管Ml柵極和正向輸入端VIP、第四輸入管M4柵極和反向輸入端VIN 相連；第三輸入管Ml漏極、第十負載管M22源極、共模反饋第二調節管M20漏極、第二放大 管M18漏極和第五交點P5相連；第四輸入管M2漏極、第九負載管M21源極、共模反饋第一調 節管M19漏極、第一放大管M17漏極和第四交點P4相連；第三尾電流管M7源極、第四尾電 流管M8漏極和第十一交點(P8)相連；第三尾電流管M7柵極、第四尾電流管M8柵極、輸出 第三尾電流管M25柵極、輸出第四尾電流管M26柵極和第一偏置電壓VBO相連；第四尾電流 源M8源極、輸出第三尾電流管M25源極、輸出第四尾電流管M26源極和地GND相連；第九負 載管M21漏極、輸出第一尾電流管M23漏極和正向輸出端VOP相連；輸出第二尾電流管M24 漏極、第十負載管M22漏極和反向輸出端VON相連；輸出第一尾電流管M23柵極、輸出第二 尾電流管M24柵極和第二偏置電壓VBl相連；輸出第一尾電流管M23源極、輸出第三尾電流 管M25漏極和第十二交點P12相連；輸出第二尾電流管M24源極、輸出第四尾電流管M26漏 極和第十三交點P13相連；電阻開關陣列模塊4是兩個對稱的含模擬開關的電阻網絡，電阻開關陣列模塊4 有兩個輸入端，四個輸出端，八個數字控制端，依次是正相信號輸入端inl，反相信號輸入端 in2，第一正相信號輸出端0UT2，第二正相信號輸出端0UT4，第一反相信號輸出端0UT1，第 二反相信號輸出端0UT3，第一數字控制端ckl，第二數字控制端ck2，第三數字控制端ck3， 第四數字控制端ck4，第五數字控制端ck5，第六數字控制端ck6，第七數字控制端ck7，第八 數字控制端ck8，兩個對稱的含模擬開關的電阻衰減網絡之一包括第一電阻R1，第二電阻 R2，第三電阻R3，第四電阻R4，第五電阻R5，第六電阻R6，第七電阻R7，第八電阻R8，第一模 擬開關Ml，第二模擬開關M2，第三模擬開關M3，第四模擬開關M4,第五模擬開關M5，第六模 擬開關M6，第七模擬開關M7及第八模擬開關M8，第一電阻R1、第一模擬開關Ml漏極和第 一交點Pl相連；第二電阻R2、第二模擬開關M2漏極和第二交點P2相連；第三電阻R3、第 三模擬開關M3漏極和第三交點P3相連；第四電阻R4、第四模擬開關M4漏極和第四交點P4 相連；第五電阻R5、第五模擬開關M5漏極和第五交點P5相連；第六電阻R6、第六模擬開關 M6漏極和第六交點P6相連；第七電阻R7、第七模擬開關M7漏極和第七交點P7相連；第八 電阻R8、第八模擬開關M8漏極和第八交點P8相連；第一模擬開關Ml柵極和第一數字控制 端ckl相連；第二模擬開關M2柵極和第二數字控制端ck2相連；第三模擬開關M3柵極和第 三數字控制端ck3相連；第四模擬開關M4柵極和第四數字控制端ck4相連；第五模擬開關 M5柵極和第五數字控制端ck5相連；第六模擬開關M6柵極和第六數字控制端ck6相連；第 七模擬開關M7柵極和第七數字控制端ck7相連；第八模擬開關M8柵極和第八數字控制端 ck8相連；第一模擬開關Ml源極、第二模擬開關M2源極、第三模擬開關M3源極、第四模擬 開關M4源極、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8和第一正相輸出端0UT2 相連；第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4和正相輸入端inl相連；第五模擬開關M5源極、第六模擬開關M6源極、第七模擬開關M7源極、第八模擬開關M8源極和第 二反相輸出端0UT3相連；兩個對稱的含模擬開關的電阻網絡之二包括第一』電阻R1』，第 二，電阻R2，，第三，電阻R3，，第四，電阻R4，，第五，電阻R5，，第六，電阻R6，，第七，電阻 R7，，第八』電阻R8，，第一，模擬開關M1，，第二，模擬開關M2，，第三，模擬開關M3，，第四， 模擬開關M4，，第五，模擬開關M5，，第六，模擬開關M6，，第七，模擬開關M7，及第八，模擬 開關M8，，第一，電阻R1，、第一，模擬開關Ml，漏極和第一，交點ΡΓ相連；第二，電阻R2，、 第二』模擬開關M2』漏極和第二』交點P2』相連；第三』電阻R3』、第三』模擬開關M3』漏極 和第三』交點P3』相連；第四』電阻R4』、第四』模擬開關M4』漏極和第四』交點P4』相連；第 五』電阻R5』、第五』模擬開關M5』漏極和第五』交點P5』相連；第六』電阻R6』、第六』模擬 開關M6』漏極和第六』交點P6』相連；第七』電阻R7』、第七』模擬開關M7』漏極和第七』交 點P7』相連；第八』電阻R8，、第八，模擬開關M8』漏極和第八』交點P8』相連；第一』模擬 開關Ml』柵極和第一數字控制端ckl相連；第二』模擬開關M2』柵極和第二數字控制端ck2 相連；第三』模擬開關M3』柵極和第三數字控制端ck3相連；第四』模擬開關M4』柵極和第 四數字控制端ck4相連；第五』模擬開關M5』柵極和第五數字控制端ck5相連；第六』模擬 開關M6』柵極和第六數字控制端ck6相連；第七』模擬開關M7，柵極和第七數字控制端ck7 相連；第八』模擬開關M8』柵極和第八數字控制端ck8相連；第一電阻Rl阻值等於第一』電 阻R1』阻值，第二電阻R2阻值等於第二』電阻R2』阻值，第三電阻R3阻值等於第三』電阻 R3』阻值，第四電阻R4阻值等於第四』電阻R4』阻值，第五電阻R5阻值等於第五』電阻R5』 阻值，第六電阻R6阻值等於第六』電阻R6』阻值，第七電阻R7阻值等於第七』電阻R7』阻 值，第八電阻R8阻值等於第八』電阻R8』阻值；第一電阻R1，第一』電阻R1』，第二電阻R2， 第二，電阻R2，，第三電阻R3，第三，電阻R3，，第四電阻R4，第四，電阻R4，是差動輸入輸出 運放模塊1的輸入電阻，第五電阻R5，第五，電阻R5，，第六電阻R6，第六，電阻R6，，第七電 阻R7，第七』電阻R7』，第八電阻R8，第八』電阻R8』是差動輸入輸出運放模塊1的輸出電阻； 第一，模擬開關Ml，源極、第二，模擬開關M2，源極、第三，模擬開關M3，源極、第四，模擬開 關M4，源極、第五，電阻R5，、第六，電阻R6，、第七，電阻R7，、第八，電阻R8，和第一反相輸 出端OUTl相連；第一，電阻R1』、第二，電阻R2』、第三，電阻R3』、第四，電阻R4』和反相輸 入端in2相連；第五』模擬開關M5』源極、第六』模擬開關M6』源極、第七』模擬開關M7』源 極、第八』模擬開關M8』源極和第二正相輸出端0UT4相連；第一模擬開關Ml、第二模擬開關 M2、第三模擬開關M3、第四模擬開關M4、第五模擬開關M5、第六模擬開關M6、第七模擬開關 M7、第八模擬開關M8的柵極分別與第一』模擬開關Ml』、第二』模擬開關M2』、第三』模擬開 關M3，、第四，模擬開關M4，、第五，模擬開關M5，、第六，模擬開關M6，、第七，模擬開關M7，、 第八』模擬開關M8』的柵極連接後分別經第一數字控制端ckl、第二數字控制端ck2、第三數 字控制端ck3、第四數字控制端ck4、第五數字控制端ck5、第六數字控制端ck6、第七數字控 制端ck7、第八數字控制端ck8分別與第一數位訊號輸出端dl、第二數位訊號輸出端d2、第 三數組信號輸出端d3、第四數位訊號輸出端d4、第五數位訊號輸出端d5、第六數位訊號輸 出端d6、第七數位訊號輸出端d7、第八數位訊號輸出端d8連接；電阻開關陣列模塊4的第 一正相輸出端0UT2和差動輸入輸出運放模塊1的正相輸入端VIP連接；電阻開關陣列模塊 4的第二正相輸出端0UT4和差動輸入輸出運放模塊1的正相輸出端VOP連接；電阻開關陣 列模塊4的第一反相輸出端OUTl和第二反相輸出端0UT3分別和差動輸入輸出運放模塊1的反相輸入端VIN和反相輸出端VON連接。待放大的差分信號饋加在電阻開關陣列模塊4 的正相信號輸入端inl和反相信號輸入端in2之上，4位數位訊號加在第一解碼器模塊2， 第二解碼器模塊3的第四數位訊號輸入端a3、第三數位訊號輸入端a2、第二數位訊號輸入 端al、第一數位訊號輸入端aO之上，整個可編程放大器增益Gain =兩極點一零點運算放大 器模塊1的輸出電阻值/兩極點一零點運算放大器模塊1的輸入電阻值。與背景技術相比，本發明有以下積極效果1、本發明的可編程增益放大器的結構簡單。2、本發明的可編程增益放大器中兩極點一零點運算放大器帶寬達10MHz，擴展了 整個可編程增益放大器的帶寬，兩極點一零點運算放大器低頻增益60dB，整個可編程增益 放大器50dB可調。


圖1是現有技術的可編程增益放大器的電路框2是本發明的可編程增益放大器的電路框3是本發明中差動輸入輸出運放模塊的電路框4是本發明中開關電阻陣列模塊的電路框5是本發明實施例的可編程增益放大器的增益_頻率特性圖
具體實施例方式實施例參閱圖2，本發明設計的閉環可編程增益放大器使用負反饋結構，性能穩定。它的 增益取決於反饋電阻與輸入電阻之比，線性度較高。它可以實現端到端的輸入輸出，信號動 態範圍大。閉環可編程增益放大器大多採用差動輸入輸出運放，解碼器，輸入電阻和反饋 電阻。通過數控改變輸入電阻和反饋電阻值可改變放大器的增益，即可使放大器的增益可 編程。為了擴展可編程增益放大器的帶寬，採用兩極點一零點結構將運放截止頻率擴展到 10MHz，改善了可編程增益放大器的頻響特性。具體應用如下
運放開環時，輸入信號經M3，M9-M16構成的第一級運放後，獲得增益為Gain, -^gm2gmWro9rol0運放輸出級增益為Gain2 ^ - (gml7_gm4) {[gm21r021 (r017//r019) ] // [gm23r023r025]}其中rQ9，r010, r017, r019, r023, r025,為相應 MOS 管的溝道電阻，gm2，g_，gml7，gm4，gm21， gm23為相應MOS管的跨導。則輸入信號經運放後，獲得增益為Gain = Gain1XGain2Ml、M4、M19、M20及M23 M26組成摺疊式共源共柵放大器，目的是要在運放輸出 節點處引入一個極坐標左半平面零點，補償運放次主極點的影響。整個運放的主極點由Cu 決定。 次極點由輸出電容決定
1P2
(gm2ir02l(r017 ^ Γ019 ) Il S ml^ol^ois)^Ll
由於M17和M4交流電流反向，構成零點位置為
\&m2Smniro2 Il 8m\aro9ro\o) + Sm4^Z1 ------
(Γο2 Il ~^Sm\0ro9ro\0)^L\Sm4式中Cu是第一級輸出點對地的所有電容之和，Cl2是第二級輸出點對地的所有電 容之和。調節公式內各參數，使得P2與Z1值近似相等，可以將運放增益帶寬積擴展到5GHz。將運放接入可編程增益放大器環路中，設置第一解碼器模塊2的第一數字電平輸 入端a0接零電平，第一解碼器模塊2的第二數字電平輸入端al接零電平，第二解碼器模塊 3的第四輸入端a3接零電平，第二解碼器模塊3的第三輸入端a2接零電平，選通開關電阻 整列4的第一電阻Rl為兩極點一零點運算放大器輸入電阻，選通開關電阻整列4的第五電 阻R5為兩極點一零點運算放大器輸出電阻。整個可編程增益放大器的增益Gain =兩極點 一零點運算放大器模塊1的輸出電阻值/兩極點一零點運算放大器模塊1的輸入電阻值= 201og(R5/Rl)dB = 201og(100k Ω/lk Ω ) dB = 40dB。由於兩極點一零點運算放大器的帶內 增益為60dB，截止帶寬為10MHz，輸入信號頻率只要不超10MHz，電阻理想的前提下，可以保 證整個可編程增益放大器的誤差在60dB以下。當信號頻率超過IOMHz時，運放的增益會隨 著信號頻率的升高而逐漸下降，可編程增益放大器的誤差開始變大，直到信號頻率超過運 放的增益帶寬積，約4GHz左右時，運放完全失去作用，可編程增益放大器不再工作。可見運 放較高的增益帶寬積對可編程增益放大器的精度和帶寬有著很好的改善作用。如果希望可編程增益放大器的最高增益大於60dB，可以級聯多個圖2單元，總增 益等於各個單元增益之和，但是帶寬會有所下降。
1權利要求
一種基於運算放大器的寬帶可編程增益放大器，包括差動輸入差動輸出模塊(1)，第一解碼器模塊(2)，第二解碼器模塊(3)和電阻開關陣列模塊(4)，第一解碼器模塊(2)及第二解碼器模塊(3)為兩位解碼器，每一解碼模塊各有兩個數位訊號輸入端和四個數位訊號輸出端，依次是第四數位訊號輸入端(a3)、第三數位訊號輸入端(a2)、第二數位訊號輸入端(a1)、第一數位訊號輸入端(a0)、第一數位訊號輸出端(d1)、第二數位訊號輸出端(d2)、第三數組信號輸出端(d3)、第四數位訊號輸出端(d4)、第五數位訊號輸出端(d5)、第六數位訊號輸出端(d6)、第七數位訊號輸出端(d7)、第八數位訊號輸出端(d8)，其特徵在於差動輸入輸出運放模塊(1)是兩極點一零點運算放大器模塊，由一個兩級運放和一個一級運放嵌套構成，差動輸入輸出運放模塊(1)有兩個輸入端，兩個輸出端，七個電壓偏置端，依次是正相輸入端(VIP)、反相輸入端(VIN)以及正相輸出端(VOP)、反相輸出端(VON)，第一偏置電壓(VB0)，第二偏置電壓(VB1)，第三偏置電壓(VB2)，第四偏置電壓(VB3)以及共模反饋電壓(VCMFB)，電源電壓(VDD)和地(GND)；差動輸入輸出運放模塊(1)中的兩級運放包括第一輸入管(M2)，第二輸入管(M3)，第一尾電流管(M5)，第二尾電流管(M6)，第一負載管(M9)，第二負載管(M10)，第三負載管(M11)，第四負載管(M12)，第五負載管(M13)，第六負載管(M14)，第七負載管(M15)，第八負載管(M16)，第一放大管(M17)，第二放大管(M18)，共模反饋第一調節管(M19)，共模反饋第二調節管(M20)，第九負載管(M21)，第十負載管(M22)，輸出第一尾電流管(M23)，輸出第二尾電流管(M24)，輸出第三尾電流管(M25)，輸出第四尾電流管(M26)，所述輸入管、負載管、電流管、放大管及調節管的交點有第一交點(P1)，第二交點(P2)，第三交點(P3)，第四交點(P4)，第五交點(P5)，第六交點(P6)，第七交點(P7)，第八交點(P8)，第九交點(P9)，第十交點(P10)，第十二交點(P12)，第十三交點(P13)；其中第一輸入管(M2)源極、第二輸入管(M3)源極、第一尾電流管(M5)漏極和第一交點(P1)相連；第一輸入管(M2)柵極和正向輸入端(VIP)相連；第二輸入管(M3)柵極和反向輸入端(VIN)相連；第一輸入管(M2)漏極、第一負載管(M9)柵極、第三負載管(M11)柵極、第二負載管(M10)漏極、第六負載管(M14)漏極、第一放大管(M17)柵極和第二交點(P2)相連；第二輸入管(M3)漏極、第五負載管(M13)柵極、第七負載管(M15)柵極、第四負載管(M12)漏極、第八負載管(M16)漏極、第二放大管(M18)柵極和第三交點(P3)相連；第一負載管(M9)漏極、第二負載管(M10)源極和第六交點(P6)相連；第三負載管(M11)漏極、第四負載管(M12)源極和第七交點(P7)相連；第五負載管(M13)漏極、第六負載管(M14)源極和第八交點(P8)相連；第七負載管(M15)漏極、第八負載管(M16)源極和第九交點(P9)相連；第二負載管(M10)柵極、第四負載管(M12)柵極、第六負載管(M14)柵極、第八負載管(M16)柵極和第四偏置電壓(VB3)相連；第一放大管(M17)漏極、第九負載管(M21)源極、共模反饋第一調節管(M19)漏極和第四交點(P4)相連；第二放大管(M18)漏極、第十負載管(M22)源極、共模反饋第二調節管(M20)漏極和第五交點(P5)相連；第一負載管(M9)源極、第三負載管(M11)源極、第五負載管(M13)源極、第七負載管(M15)源極、第一放大管(M17)源極、第二放大管(M18)源極、共模反饋第一調節管(M19)源極、共模反饋第二調節管(M20)源極和電源電壓(VDD)相連；第一尾電流管(M5)柵極、第二尾電流管(M6)柵極、輸出第三尾電流管(M25)柵極、輸出第四尾電流管(M26)柵極和第一偏置電壓(VB0)相連；第一尾電流管(M5)源極、第二尾電流管(M6)漏極和第十交點(P10)相連；共模反饋第一調節管(M19)柵極、共模反饋第二調節管(M20)柵極和共模反饋電壓(VCMFB)相連；第九負載管(M21)柵極、第十負載管(M22)柵極和第三偏置電壓(VB2)相連；第九負載管(M21)漏極、輸出第一尾電流管(M23)漏極和正向輸出端(VOP)相連；輸出第二尾電流管(M24)漏極、第十負載管(M22)漏極和反向輸出端(VON)相連；輸出第一尾電流管(M23)柵極、輸出第二尾電流管(M24)柵極和第二偏置電壓(VB1)相連；輸出第一尾電流管(M23)源極、輸出第三尾電流管(M25)漏極和第十二交點(P12)相連；輸出第二尾電流管(M24)源極、輸出第四尾電流管(M26)漏極和第十三交點(P13)相連；第二尾電流管(M6)源極、輸出第三尾電流管(M25)源極、輸出第四尾電流管(M26)源極和地(GND)相連；差動輸入輸出運放模塊(1)中的一級運放包括第三輸入管(M1)，第四輸入管(M4)，第三尾電流管(M7)，第四尾電流管(M8)，第一放大管(M17)，第二放大管(M18)，共模反饋第一調節管(M19)，共模反饋第二調節管(M20)，第九負載管(M21)，第十負載管(M22)，輸出第一尾電流管(M23)，輸出第二尾電流管(M24)，輸出第三尾電流管(M25)，輸出第四尾電流管(M26)，所述輸入管、放大管、負載管、調節管及電流管的交點有第十一交點(P11)，第十四交點(P14)，第四交點(P4)，第五交點(P5)，第十二交點(P12)，第十三交點(P13)；其中第三輸入管(M1)源極、第四輸入管(M4)源極、第三尾電流管(M7)漏端和第十四交點(P14)相連；第三輸入管(M1)柵極和正向輸入端(VIP)、第四輸入管(M4)柵極和反向輸入端(VIN)相連；第三輸入管(M1)漏極、第十負載管(M22)源極、共模反饋第二調節管(M20)漏極、第二放大管(M18)漏極和第五交點(P5)相連；第四輸入管(M2)漏極、第九負載管(M21)源極、共模反饋第一調節管(M19)漏極、第一放大管(M17)漏極和第四交點(P4)相連；第三尾電流管(M7)源極、第四尾電流管(M8)漏極和第11交點(P8)相連；第三尾電流管(M7)柵極、第四尾電流管(M8)柵極、輸出第三尾電流管(M25)柵極、輸出第四尾電流管(M26)柵極和第一偏置電壓(VB0)相連；第四尾電流源(M8)源極、輸出第三尾電流管(M25)源極、輸出第四尾電流管(M26)源極和地(GND)相連；第九負載管(M21)漏極、輸出第一尾電流管(M23)漏極和正向輸出端(VOP)相連；輸出第二尾電流管(M24)漏極、第十負載管(M22)漏極和反向輸出端(VON)相連；輸出第一尾電流管(M23)柵極、輸出第二尾電流管(M24)柵極和第二偏置電壓(VB1)相連；輸出第一尾電流管(M23)源極、輸出第三尾電流管(M25)漏極和第十二交點(P12)相連；輸出第二尾電流管(M24)源極、輸出第四尾電流管(M26)漏極和第十三交點(P13)相連；電阻開關陣列模塊(4)是兩個對稱的含模擬開關的電阻網絡，電阻開關陣列模塊(4)有兩個輸入端，四個輸出端，八個數字控制端，依次是正相信號輸入端(in1)，反相信號輸入端(in2)，第一正相信號輸出端(OUT2)，第二正相信號輸出端(OUT4)，第一反相信號輸出端(OUT1)，第二反相信號輸出端(OUT3)，第一數字控制端(ck1)，第二數字控制端(ck2)，第三數字控制端(ck3)，第四數字控制端(ck4)，第五數字控制端(ck5)，第六數字控制端(ck6)，第七數字控制端(ck7)，第八數字控制端(ck8)，兩個對稱的含模擬開關的電阻衰減網絡之一包括第一電阻(R1)，第二電阻(R2)，第三電阻(R3)，第四電阻(R4)，第五電阻(R5)，第六電阻(R6)，第七電阻(R7)，第八電阻(R8)，第一模擬開關(M1)，第二模擬開關(M2)，第三模擬開關(M3)，第四模擬開關(M4)，第五模擬開關(M5)，第六模擬開關(M6)，第七模擬開關(M7)及第八模擬開關(M8)，第一電阻(R1)、第一模擬開關(M1)漏極和第一交點(P1)相連；第二電阻(R2)、第二模擬開關(M2)漏極和第二交點(P2)相連；第三電阻(R3)、第三模擬開關(M3)漏極和第三交點(P3)相連；第四電阻(R4)、第四模擬開關(M4)漏極和第四交點(P4)相連；第五電阻(R5)、第五模擬開關(M5)漏極和第五交點(P5)相連；第六電阻(R6)、第六模擬開關(M6)漏極和第六交點(P6)相連；第七電阻(R7)、第七模擬開關(M7)漏極和第七交點(P7)相連；第八電阻(R8)、第八模擬開關(M8)漏極和第八交點(P8)相連；第一模擬開關(M1)柵極和第一數字控制端(ck1)相連；第二模擬開關(M2)柵極和第二數字控制端(ck2)相連；第三模擬開關(M3)柵極和第三數字控制端(ck3)相連；第四模擬開關(M4)柵極和第四數字控制端(ck4)相連；第五模擬開關(M5)柵極和第五數字控制端(ck5)相連；第六模擬開關(M6)柵極和第六數字控制端(ck6)相連；第七模擬開關(M7)柵極和第七數字控制端(ck7)相連；第八模擬開關(M8)柵極和第八數字控制端(ck8)相連；第一模擬開關(M1)源極、第二模擬開關(M2)源極、第三模擬開關(M3)源極、第四模擬開關(M4)源極、第五電阻(R5)、第六電阻(R6)、第七電阻(R7)、第八電阻(R8)和第一正相輸出端(OUT2)相連；第一電阻(R1)、第二電阻(R2)、第三電阻(R3)、第四電阻(R4)和正相輸入端(in1)相連；第五模擬開關(M5)源極、第六模擬開關(M6)源極、第七模擬開關(M7)源極、第八模擬開關(M8)源極和第二反相輸出端(OUT3)相連；兩個對稱的含模擬開關的電阻網絡之二包括第一』電阻(R1』)，第二』電阻(R2』)，第三』電阻(R3』)，第四』電阻(R4』)，第五』電阻(R5』)，第六』電阻(R6』)，第七』電阻(R7』)，第八』電阻(R8』)，第一』模擬開關(M1』)，第二』模擬開關(M2』)，第三』模擬開關(M3』)，第四』模擬開關(M4』)，第五』模擬開關(M5』)，第六』模擬開關(M6』)，第七』模擬開關(M7』)及第八』模擬開關(M8』)，第一』電阻(R1』)、第一』模擬開關(M1』)漏極和第一』交點(P1』)相連；第二』電阻(R2』)、第二』模擬開關(M2』)漏極和第二』交點(P2』)相連；第三』電阻(R3』)、第三』模擬開關(M3』)漏極和第三』交點(P3』)相連；第四』電阻(R4』)、第四』模擬開關(M4』)漏極和第四』交點(P4』)相連；第五』電阻(R5』)、第五』模擬開關(M5』)漏極和第五』交點(P5』)相連；第六』電阻(R6』)、第六』模擬開關(M6』)漏極和第六』交點(P6』)相連；第七』電阻(R7』)、第七』模擬開關(M7』)漏極和第七』交點(P7』)相連；第八』電阻(R8』)、第八』模擬開關(M8』)漏極和第八』交點(P8』)相連；第一』模擬開關(M1』)柵極和第一數字控制端(ck1)相連；第二』模擬開關(M2』)柵極和第二數字控制端(ck2)相連；第三』模擬開關(M3』)柵極和第三數字控制端(ck3)相連；第四』模擬開關(M4』)柵極和第四數字控制端(ck4)相連；第五』模擬開關(M5』)柵極和第五數字控制端(ck5)相連；第六』模擬開關(M6』)柵極和第六數字控制端(ck6)相連；第七』模擬開關(M7』)柵極和第七數字控制端(ck7)相連；第八』模擬開關(M8』)柵極和第八數字控制端(ck8)相連；第一電阻(R1)阻值等於第一』電阻(R1』)阻值，第二電阻(R2)阻值等於第二』電阻(R2』)阻值，第三電阻(R3)阻值等於第三』電阻(R3』)阻值，第四電阻(R4)阻值等於第四』電阻(R4』)阻值，第五電阻(R5)阻值等於第五』電阻(R5』)阻值，第六電阻(R6)阻值等於第六』電阻(R6』)阻值，第七電阻(R7)阻值等於第七』電阻(R7』)阻值，第八電阻(R8)阻值等於第八』電阻(R8』)阻值；第一電阻(R1)，第一』電阻(R1』)，第二電阻(R2)，第二』電阻(R2』)，第三電阻(R3)，第三』電阻(R3』)，第四電阻(R4)，第四』電阻(R4』)是差動輸入輸出運放模塊(1)的輸入電阻，第五電阻(R5)，第五』電阻(R5』)，第六電阻(R6)，第六』電阻(R6』)，第七電阻(R7)，第七』電阻(R7』)，第八電阻(R8)，第八』電阻(R8』)是差動輸入輸出運放模塊(1)的輸出電阻；第一』模擬開關(M1』)源極、第二』模擬開關(M2』)源極、第三』模擬開關(M3』)源極、第四』模擬開關(M4』)源極、第五』電阻(R5』)、第六』電阻(R6』)、第七』電阻(R7』)、第八』電阻(R8』)和第一反相輸出端(OUT1)相連；第一』電阻(R1』)、第二』電阻(R2』)、第三』電阻(R3』)、第四』電阻(R4』)和反相輸入端(in2)相連；第五』模擬開關(M5』)源極、第六』模擬開關(M6』)源極、第七』模擬開關(M7』)源極、第八』模擬開關(M8』)源極和第二正相輸出端(OUT4)相連；第一模擬開關(M1)、第二模擬開關(M2)、第三模擬開關(M3)、第四模擬開關(M4)、第五模擬開關(M5)、第六模擬開關(M6)、第七模擬開關(M7)、第八模擬開關(M8)的柵極分別與第一』模擬開關(M1』)、第二』模擬開關(M2』)、第三』模擬開關(M3』)、第四』模擬開關(M4』)、第五』模擬開關(M5』)、第六』模擬開關(M6』)、第七』模擬開關(M7』)、第八』模擬開關(M8』)的柵極連接後分別經第一數字控制端(ck1)、第二數字控制端(ck2)、第三數字控制端(ck3)、第四數字控制端(ck4)、第五數字控制端(ck5)、第六數字控制端(ck6)、第七數字控制端(ck7)、第八數字控制端(ck8)分別與第一數位訊號輸出端(d1)、第二數位訊號輸出端(d2)、第三數組信號輸出端(d3)、第四數位訊號輸出端(d4)、第五數位訊號輸出端(d5)、第六數位訊號輸出端(d6)、第七數位訊號輸出端(d7)、第八數位訊號輸出端(d8)連接；電阻開關陣列模塊(4)的第一正相輸出端(OUT2)和差動輸入輸出運放模塊(1)的正相輸入端(VIP)連接；電阻開關陣列模塊(4)的第二正相輸出端(OUT4)和差動輸入輸出運放模塊(1)的正相輸出端(VOP)連接；電阻開關陣列模塊(4)的第一反相輸出端(OUT1)和第二反相輸出端(OUT3)分別和差動輸入輸出運放模塊(1)的反相輸入端(VIN)和反相輸出端(VON)連接。
全文摘要
本發明公開了一種基於運算放大器的寬帶可編程增益放大器，該放大器通過設計兩極點一零點運算放大器，通過前饋結構實現的零點補償次極點，保證了60dB低頻增益同時，擴展了運放的帶寬，獲得了10MHz截止帶寬，4.5GHz的增益帶寬積。整個可編程增益放大器實現了10MHz帶寬，50dB增益可調。本發明使用負反饋結構，性能穩定，其增益取決於反饋電阻與輸入電阻之比，線性度較高；可以實現端到端的輸入輸出，信號動態範圍大。
文檔編號H03F3/45GK101917171SQ20101025668
公開日2010年12月15日 申請日期2010年8月19日 優先權日2010年8月19日
發明者任旭, 何偉, 張勇, 張潤曦, 徐萍, 蔣穎丹, 賴宗聲, 馬聰, 黃飛 申請人:華東師範大學