實現帶外監控管理的通信設備、方法及主從切換方法
2023-08-08 23:59:26 1
專利名稱：實現帶外監控管理的通信設備、方法及主從切換方法
技術領域：
本發明涉及通信設備的監控管理的技術領域，尤其涉及實現帶外監控管理的通信設備、方法及主從切換方法。
背景技術：
隨著網絡普及度越來越高，網絡數據量越來越大，網絡通信設備也越來越複雜，目前省、市乃至國家數據中心的通信設備基本上都採用機架式通信設備，以提高數據轉發能力和系統可靠性。機架式通信設備如路由器、交換機,一般由主控卡(MPU)、交換卡(SFU)和多個線卡(LPU)協同工作。線卡負責線卡內接口的數據轉發，交換卡負責線卡間的數據轉發，主控卡負責各張板卡的管理控制，包括數據轉發路徑的控制、工作狀態監控、程序加載
坐寸ο現有傳輸管理數據的方法是:如圖6所示，將主控卡、線卡、交換卡的中央處理單元CPU引出相同的總線，通過背板掛在一個總線上，專門用於傳輸管理數據，因為板卡間的連接信號是稀缺資源，因此，這樣的總線一般選用線數少的總線，如兩線式串行總線I2C，主控卡CPU的I2C接口，引出I2C總線，與被管理板卡CPU的I2C接口相連，採用串行輪詢的方式傳輸管理數據，但這種傳輸方法不利於主控卡與各個被管理板卡之間數據的並行處理和實時交互。
發明內容
有鑑於此，本發明提出一種實現帶外監控管理的通信設備，可實現主控卡與各板卡之間管理數據的實時交互和並行處理，有效提高數據轉發效率。
本發明還提出一種實現帶外監控管理的通信設備，可實現主控卡與各板卡之間管理數據的實時交互和並行處理，有效提高數據轉發效率。本發明的另一目的是提出一種實現帶外監控管理的方法，可實現主控卡與各板卡之間管理數據的實時交互和並行處理，有效提高數據轉發效率。本發明還有一個目的是提出一種主從切換的方法，可實現主從切換時管理數據的實施傳遞，有效提聞主從切換的效率。為達到上述目的，本發明實施例的技術方案是這樣實現的:一種實現帶外監控管理的通信設備，包括一個主控卡和由至少一個交換卡和至少一個線卡組成的被管理板卡，所述主控卡包含有現場可編程門陣列FPGA，所述每個被管理板卡包含有一個單片機；所述主控卡的FPGA通過擴展出的本地總線local bus與主控卡的中央處理單元CPU的local bus接口相連，所述主控卡的FPGA通過其IO接口仿真出對應數量的通用異步收發器UART總線與所述每個被管理板卡的單片機相連；所述主控卡的FPGA，用於通過local bus接收來自主控卡的CPU的管理命令，並將其通過UART總線轉發至對應的所述被管理板卡的單片機；通過UART總線接收來自所述被管理板卡的單片機的管理響應命令，發送到主控卡的CPU ；所述被管理板卡的單片機，用於通過UART接口接收來自所述主控卡的FPGA的管理命令；並通過UART接口發送管理響應命令至所述主控卡的FPGA。一種實現帶外監控管理的通信設備，包括:一個主用主控卡、以及由一個備用主控卡、至少一個交換卡和至少一個線卡組成的被管理板卡，所述主用主控卡包含有現場可編程門陣列FPGA，所述每個被管理板卡包含有一個單片機；所述主用主控卡的FPGA通過擴展出的本地總線local bus與主用主控卡的CPU的local bus接口相連，所述主用主控卡的FPGA通過其IO接口仿真出對應數量的UART總線與所述每個被管理板卡的單片機相連；所述主用主控卡的FPGA,用於通過local bus接收來自主用主控卡的CPU的管理命令，並將其通過UART總線轉發至對應的所述被管理板卡的單片機；通過UART總線接收來自所述被管理板卡的單片機的管理響應命令，發送到主用主控卡的CPU ；所述被管理板卡的單片機，用於通過UART接口接收來自所述主用主控卡的FPGA的管理命令；並通過UART接口發送管理響應命令至所述主用主控卡的FPGA。一種實現帶外監控管理的方法，應用在機架式通信設備上，所述通信設備包括:一個主用主控卡，以及由一個備用主控卡、至少一個交換卡和至少一個線卡組成的被管理板卡，在主用主控卡中設置現場可編程門陣列FPGA，在每個被管理板卡中設置一個單片機；將所述主用主控卡的FPGA的總線擴展器GPIO仿真出本地總線local bus，與主用主控卡的CPU的local bus接口相連，將所述主用主控卡的FPGA的10接口仿真出對應數量的UART總線與每個被管理板卡的單片機相連，在進行帶外監控管理時，執行以下步驟:當從主用主控卡傳輸管理命令至被管理板卡時，主用主控卡的CPU通過localbus發送管理命令至主用主控卡的FPGA，所述FPGA通過UART總線將所述管理命令轉發至對應的被管理板卡的單片機；當從被管理板卡傳輸管理響應命令至主用主控卡時，所述被管理板卡的單片機通過UART總線發送管理響應命令至主用主控卡的FPGA，所述FPGA向主用主控卡的CPU發送中斷信號，所述主用主控卡的CPU收到中斷信號後，通過local bus讀取所述FPGA中的管理響應命令。一種主從切換方法，應用在前述的通信設備中，包括如下步驟:所述主用主控卡的FPGA通過UART總線接收到來自備用主控卡的單片機的切換準備就緒的管理響應命令或管理命令後，將所述命令發送到主用主控卡的CPU ；所述主用主控卡的CPU根據接收到的切換準備就緒命令，發送主從切換命令到主用主控卡的FPGA並協同本卡的單片機進入備用主控卡工作模式，所述FPGA將所述主從切換命令通過UART總線發送到各個被管理板卡的單片機；所述被管理板卡中的備用主控卡的單片機接收到來自主用主控卡的主從切換命令後，進入主用主控卡工作模式；所述被管理板卡中的其它板卡的單片機接收到來自主用主控卡的主從切換命令後，切換其數據通管道和UART總線的管理通道到新的主用主控卡。
本發明的有益效果為，採用獨立的串行總線UART傳輸管理數據，並由主控卡的FPGA和被管理板卡的單片機專門處理所有管理數據的收發，使得主控卡與被管理板卡之間的管理數據可實時交互、並行處理，有效提高數據轉發效率。
圖1為本發明實施例的設備結構圖；圖2為本發明實施例的設備結構圖；圖3為本發明實施例的實現帶外監控管理的方法流程圖；圖4為本發明實施例的主從切換的方法流程圖；圖5為本發明實施例的FPGA中接收寄存器和發送寄存器結構示意圖；圖6為現有技術的基於I2C的帶外系統管理架構示意圖；圖7為本發明實施例的底層數據處理示意圖；圖8為本發明實施例的上層數據處理示意圖。
具體實施例方式為了使本發明的目的、技術方案及優點更加清楚明白，以下通過具體實施例並參見附圖，對本發明進行詳細說明。本發明相對於現有技術，在主控卡中增設了現場可編程門陣列FPGA，FPGA通過本地總線local bus與主控卡CPU相連，採用UART總線與各交換卡、線卡的單片機一一相連，即採用各自獨立的串行總線UART，專門`用於傳輸監控管理信息，並由FPGA專門處理所有通過各UART接口接收和發送的管理數據，主控卡和各個被管理板卡之間採用單獨的串行總線UART，互相不影響，使得主控卡與各被管理板卡之間的管理數據可實時交互、並行處理，且不佔用系統業務數據的帶寬，可以有效提高數據轉發效率，也保證了除管理數據外的其它重要數據可以得到及時處理。本發明實施例的設備結構如圖1所示，一種實現帶外監控管理的通信設備，包括一個主控卡和由至少一個交換卡和至少一個線卡組成的被管理板卡，所述主控卡包含有現場可編程門陣列FPGA，所述每個被管理板卡包含有一個單片機；所述主控卡的FPGA通過擴展出的本地總線local bus與主控卡的中央處理單元CPU的local bus接口相連，所述主控卡的FPGA通過其IO接口仿真出對應數量的通用異步收發器UART總線與所述每個被管理板卡的單片機相連；所述主控卡的FPGA，用於通過local bus接收來自主控卡的CPU的管理命令，並將其通過UART總線轉發至對應的所述被管理板卡的單片機；通過UART總線接收來自所述被管理板卡的單片機的管理響應命令，發送到主控卡的CPU ；所述被管理板卡的單片機，用於通過UART接口接收來自所述主控卡的FPGA的管理命令；並通過UART接口發送管理響應命令至所述主控卡的FPGA。所述本地總線local bus至少包含有數據信號線、地址信號線、中斷信號線、讀寫信號線、輸出使能信號線。數據信號線，用於傳輸管理命令或管理響應命令；地址信號線，用於傳輸地址信息；中斷信號線，用於在FPGA接收到管理響應命令後及時向主控卡CPU發送中斷信號，請求CPU進行讀寫、處理操作；讀寫信號線，用於顯示主控卡CPU處理管理命令、及管理響應命令的狀態；輸出使能信號線，用於顯示FPGA能否輸出信號。所述FPGA中的仿真是通過硬體描述語言Verilog HDL編程序實現。較佳地，所述主控卡的FPGA還用於為每條UART總線分別創建接收寄存器和發送寄存器，對各個UART總線的接收寄存器和發送寄存器統一編址到local bus接口 ；根據從local bus中提取的地址信息，將接收到的來自主控卡的CPU的所述管理命令存儲到所述地址信息對應的UART總線的發送寄存器中，並將各個發送寄存器中的管理命令通過對應UART總線實時地發送至所連接的被管理板卡的單片機；將通過UART總線傳輸的來自所述被管理板卡的單片機的管理響應命令存儲到該UART總線對應的接收寄存器中，同時產生中斷信號到主控卡的CPU，使得主控卡的CPU在接收到主控卡的FPGA的中斷信號後，根據地址信息讀取相應接收寄存器中的管理響應命令。所述主控卡的FPGA中為每條UART總線分別創建接收寄存器和發送寄存器，對各個UART總線的接收寄存器和發送寄存器統一編址到local bus接口 ；示意如圖5所示，例如，1-50K的空間為UARTl總線的接收寄存器和發送寄存器，51-100K為UART 2總線的接收寄存器和發送寄存器，UART總線的寄存器可以是8bit、16bit或者32bit，主控卡CPU通過local bus發送管理命令至主控卡的FPGA時，直接通過local bus尋址到主控卡FPGA的對應發送寄存器，而當主控卡CPU讀取主控卡FPGA上的管理響應命令時，通過FPGA向CPU發送的中斷信號就可以尋址到需要讀取的接收寄存器，並讀取其中的管理響應命令。 創建接收寄存器和發送寄存器是用於接收和發送相應UART接口的管理命令和管理響應命令。FPGA引出的每一根UART總線的拓撲連接對FPGA來講就是清楚的，即FPGA知
道每一路臥! !^^! !!、^!^^、^!^^......)在物理上連接哪一個槽位SLOT (SL0T1、SL0T2、
SL0T3......)。較佳地，所述被管理板卡的單片機還與所在被管理板卡的其它邏輯器件之間通過任意總線相連，例如:兩線式串行總線I2C、或UART、或串行外圍設備接口 SPI總線等，將其檢測到的所在被管理板卡的各個邏輯器件的晶片狀態通過UART總線發送至主控卡的FPGA。較佳地，所述被管理板卡的單片機通過任意總線與所在被管理板卡的CPU連接。本發明另一實施例的設備結構如圖2所示，一種實現帶外監控管理的通信設備，包括:一個主用主控卡、以及由一個備用主控卡、至少一個交換卡和至少一個線卡組成的被管理板卡，所述主用主控卡包含有現場可編程門陣列FPGA，所述每個被管理板卡包含有一個單片機；所述主用主控卡的FPGA通過擴展出的本地總線local bus與主用主控卡的CPU的local bus接口相連，所述主用主控卡的FPGA通過其10接口仿真出對應數量的UART總線與所述每個被管理板卡的單片機相連；所述主用主控卡的FPGA,用於通過local bus接收來自主用主控卡的CPU的管理命令，並將其通過UART總線轉發至對應的所述被管理板卡的單片機；通過UART總線接收來自所述被管理板卡的單片機的管理響應命令，發送到主用主控卡的CPU ；
所述被管理板卡的單片機，用於通過UART接口接收來自所述主用主控卡的FPGA的管理命令；並通過UART接口發送管理響應命令至所述主用主控卡的FPGA。較佳地，所述主用主控卡的FPGA還用於為每條UART總線分別創建接收寄存器和發送寄存器，對各個UART總線的接收寄存器和發送寄存器統一編址到local bus接口 ；根據從local bus中提取的地址信息，將接收到的來自主用主控卡CPU的所述管理命令存儲到所述地址信息對應的UART總線的發送寄存器中，並將各個發送寄存器中的管理命令通過對應UART總線實時地發送至所連接的被管理板卡的單片機；將通過UART總線傳輸的來自所述被管理板卡的單片機的管理響應命令存儲到該UART總線對應的接收寄存器中，同時產生中斷信號到主控卡的CPU，使得主用主控卡的CPU在接收到所述主用主控卡的FPGA的中斷信號後，根據地址信息讀取相應接收寄存器中的管理響應命令。
作為較佳實施例，所述主用主控卡還包含有一個單片機，所述備用主控卡還包含有 FPGA ；所述備用主控卡的FPGA通過擴展出的本地總線local bus與備用主控卡的CPU的local bus接口相連,所述備用主控卡的FPGA通過其IO接口仿真出對應數量的UART總線與主用主控卡的單片機、以及所述被管理板卡中的交換卡和線卡的單片機相連。本發明實施例的實現帶外監控管理方法流程如3圖所示，一種實現帶外監控管理的方法，應用在機架式通信設備上，所述通信設備包括:一個主用主控卡，以及由一個備用主控卡、至少一個交換卡和至少一個線卡組成的被管理板卡，在主用主控卡中設置現場可編程門陣列FPGA，在每個被管理板卡中設置一個單片機；將所述主用主控卡的FPGA的總線擴展器GPIO仿真出本地總線localbus，與主用主控卡的CPU的local bus接口相連，將所述主用主控卡的FPGA的10接口仿真出對應數量的UART總線與每個被管理板卡的單片機相連；所述主用主控卡的FPGA為每條UART總線分別創建接收寄存器和發送寄存器，對各個UART總線的接收寄存器和發送寄存器統一編址到local bus接口，在進行帶外監控管理時，執行以下步驟:步驟301:當從主用主控卡傳輸管理命令至被管理板卡時，主用主控卡的CPU通過local bus發送管理命令至主用主控卡的FPGA，所述FPGA通過UART總線將所述管理命令轉發至對應的被管理板卡的單片機。主用主控卡的CPU通過local bus發送管理命令至主用主控卡的FPGA，所述FPGA根據從local bus中提取的地址信息，將接收到的來自主用主控卡的CPU的所述管理命令存儲到所述地址信息對應的UART總線的發送寄存器中，將各個發送寄存器中的管理命令通過對應UART總線實時地發送至被管理板卡的單片機。例如，當從主用主控卡傳輸管理命令至被管理板卡時，主控卡的CPU將要發給該被管理板卡的管理命令，通過local bus發給FPGA,同時,CPU通過local bus尋址到UARTI總線的發送寄存器，FPGA提取local bus中的地址信息，將管理命令存儲於FPGA上UARTl總線的發送寄存器中，同樣地，將其它管理命令都存儲到對應的發送寄存器中，然後，將各個發送寄存器中的管理命令通過所述各個發送寄存器對應的UART總線發送至板卡單片機。步驟302:當從被管理板卡傳輸管理響應命令至主用主控卡時，所述被管理板卡的單片機通過UART總線發送管理響應命令至主用主控卡的FPGA，所述FPGA向主用主控卡的CPU發送中斷信號，所述主用主控卡的CPU收到中斷信號後，通過local bus讀取所述FPGA中的管理響應命令。所述被管理板卡的單片機通過UART總線發送管理響應命令至主用主控卡的FPGA,所述FPGA接收通過UART總線傳輸的來自所述單片機的管理命令並存儲到該UART總線對應的接收寄存器中，向主用主控卡的CPU發送中斷信號，所述主用主控卡的CPU收到中斷信號後，通過local bus讀取FPGA中的管理響應命令。當從被管理板卡傳輸管理響應命令至主用主控卡時，主用主控卡CPU接收到所述管理響應命令，根據實際情況，有時需要立即對接收到的管理響應命令進行響應，有時則不需要進行任何操作。若需要響應，則按步驟301執行即可。例如，FPGA接收到多個UART接口的管理響應命令，將接收到的來自UARTl接口的數據存放在UARTl接口的接收寄存器中，CPU收到中斷信號後，讀取UARTl接口的接收寄存器中的數據。需要響應時，則將響應的管理命令通過local bus發至FPGA上UARTl接口的發送寄存器中。主用主控卡CPU接收到中斷信號後,若通過local bus讀取多個被管理板卡的管理響應命令時，由於local bus 一次只能傳輸一個被管理板卡的管理響應命令，因此，主用主控卡CPU需要依次讀完所有的數據，處理後，若需要響應的，依次將響應的管理命令通過local bus 發送給 FPGA。本發明實施例的主從切換方法的流程圖參見圖4，一種主從切換方法，應用在前述的通信設備中，包括如下步驟:步驟401:所述主用主控卡的FPGA通過UART總線接收到來自備用主控卡的單片機的切換準備就緒的管理響應命令或管理命令後，將所述命令發送到主用主控卡的CPU。在本步驟中，通信設備主控卡的主從切換，可以由主用主控卡發起也可以由備用主控卡發起，現分別在以下進行說明:第一情況:由主用主控卡發起主從切換，具體包括如下步驟:步驟1:主用主控卡的CPU發送「狀態讀取」管理命令到主用主控卡的FPGA，所述主用主控卡的FPGA再通過對應的UART總線將該管理命令發送到備用主控卡的單片機，備用主控的單片機讀取本卡的工作狀態，判斷是否具備主從切換的條件。步驟2:主用主控卡的CPU發送「主從切換請求」管理命令到主用主控卡的FPGA，所述主用主控卡的FPGA再通過對應的UART總線將該管理命令發送到備用主控卡的單片機，請求主從切換。步驟3:備用主控卡的單片機將收到的「主從切換請求」通告到本卡的CPU，準備主從切換。步驟4:備用主控卡的CPU發送「切換準備就緒」的響應命令到本板卡的單片機，再通過UART總線到主用主控卡的FPGA，再通過主用主控卡的local bus到主用主控卡的CPU。第二種情況是: 由備用主控卡發起主從切換，具體包括如下步驟:
備用主控卡的CPU同時將「主從切換請求」和「準備就緒」命令發到本板卡的單片機，再通過UART總線發送到主用主控卡的FPGA，主用主控卡的FPGA再將主從切換請求」和「切換準備就緒」命令發送到主用主控卡的CPU，請求主從切換。步驟402:所述主用主控卡的CPU根據接收到的切換準備就緒命令，發送主從切換命令到主用主控卡的FPGA並協同本卡的單片機進入備用主控卡工作模式，所述FPGA將所述主從切換命令通過UART總線發送到各個被管理板卡的單片機。通過步驟401知道，無論是是主用主控卡發起主從切換，還是備用主控卡發起主從切換，主用主控卡的CPU都會收到切換準備就緒的命令。收到該切換準備就緒的命令後，主用主控卡就CPU發出「主從切換」命令通過本卡的FPGA到各個被管理板卡的單片機，同時本主用主控卡進入備用主控卡的工作模式。步驟403:所述被管理板卡中的備用主控卡的單片機接收到來自主用主控卡的主從切換命 令後，進入主用主控卡工作模式；步驟404:所述被管理板卡中的其它板卡的單片機接收到來自主用主控卡的主從切換命令後，切換其數據通管道和UART總線的管理通道到新的主用主控卡。為便於理解，將本發明的信息處理分為底層信息處理和上層信息處理。底層信息處理即單純的數據傳輸，不關心數據的含義。主控卡的CPU、FPGA以及各個被管理板卡的單片機都要負責底層信息處理，而主控卡的FPGA專門負責底層信息的接收、發送。上層信息處理是將數據按照預先規定的順序排序，定義每一個位置的數據的具體含義，並將一特定長度的數據序列的前後增加起始、結束標識符，形成上層數據報文，即如上所述的管理命令或管理響應命令。起始和結束標識符可預先自定義。只有各個被管理板卡的單片機和主控卡的CPU的上層應用程式會負責上層數據的處理。底層信息處理過程如下，從主用主控卡向被管理板卡發送數據，可參考圖7:步驟1:主用主控卡的FPGA對各個UART接口寄存器統一編址到localbus接口。埠寄存器可以是8bit、16bit或者32bit。圖7以16bit示意。步驟2:主用主控卡的CPU通過local bus與FPGA通信，每次數據傳輸包含地址和數據，數據即為管理命令。步驟3:主用主控卡的FPGA根據從local bus中提取的地址，將數據分發到對應UART接口的寄存器，通過UART總線與各個UART接口對應的被管理板卡通信。上層信息處理過程如下，可參考圖8:第一步:主用主控卡的板卡的單片機和主用主控卡的CPU的底層驅動程序為上層應用程式提供接口。第二步:主用主控卡CPU的上層應用程式和底層驅動程序的交互報文包括起始、結束、埠號、以及其它數據。埠號即為被管理板卡編號。第三步:單片機上層應用程式和底層驅動程序的交互報文包括起始、結束、以及其它數據。本發明的通信設備及方法除了應用於機架式通信設備外，還可應用於多智能單元的協同工作處理系統，即只要是包含有至少一主控卡和至少一線卡的協同工作處理系統均適用於本發明方法及設備。
本發明提出的是基於串行總線的帶外監控管理方法及設備，採用獨立的串行總線，專門用於傳輸監控管理信息，主控卡和各個線卡、交換卡採用單獨的串行總線，互相不影響，實現管理數據的實時交互和並行處理，有效地提高了數據轉發效率，同時提高了板卡間監控管理的靈活性。以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內，所做 的任何修改、等同替換、改進等，均應包含在本發明保護的範圍之內。
權利要求
1.一種實現帶外監控管理的通信設備，包括一個主控卡和由至少一個交換卡和至少一個線卡組成的被管理板卡，其特徵在於，所述主控卡包含有現場可編程門陣列FPGA，所述每個被管理板卡包含有一個單片機； 所述主控卡的FPGA通過擴展出的本地總線local bus與主控卡的中央處理單元CPU的local bus接口相連，所述主控卡的FPGA通過其IO接口仿真出對應數量的通用異步收發器UART總線與所述每個被管理板卡的單片機相連； 所述主控卡的FPGA，用於通過local bus接收來自主控卡的CPU的管理命令，並將其通過UART總線轉發至對應的所述被管理板卡的單片機；通過UART總線接收來自所述被管理板卡的單片機的管理響應命令，發送到主控卡的CPU ； 所述被管理板卡的單片機，用於通過UART接口接收來自所述主控卡的FPGA的管理命令；並通過UART接口發送管理響應命令至所述主控卡的FPGA。
2.根據權利要求1所述的通信設備，其特徵在於，所述主控卡的FPGA還用於為每條UART總線分別創建接收寄存器和發送寄存器，對各個UART總線的接收寄存器和發送寄存器統一編址到local bus接口 ； 根據從local bus中提取的地址信息，將接收到的來自主控卡的CPU的所述管理命令存儲到所述地址信息對應的UART總線的發送寄存器中，並將各個發送寄存器中的管理命令通過對應UART總線實時地發送至所連接的被管理板卡的單片機； 將通過UART總線傳輸的來自所述被管理板卡的單片機的管理響應命令存儲到該UART總線對應的接收寄存器中，同時產生中斷信號到主控卡的CPU，使得主控卡的CPU在接收到主控卡的FPGA的中斷信號後，根據地址信息讀取相應接收寄存器中的管理響應命令。
3.根據權利要求1所述 的通信設備，其特徵在於，所述被管理板卡的單片機還與所在被管理板卡的其它邏輯器件之間通過任意總線相連，將其檢測到的所在被管理板卡的各個邏輯器件的晶片狀態通過UART總線發送至主控卡的FPGA。
4.根據權利要求1所述的通信設備，其特徵在於，所述被管理板卡的單片機通過任意總線與所在被管理板卡的CPU連接。
5.一種實現帶外監控管理的通信設備，包括:一個主用主控卡、以及由一個備用主控卡、至少一個交換卡和至少一個線卡組成的被管理板卡，其特徵在於，所述主用主控卡包含有現場可編程門陣列FPGA，所述每個被管理板卡包含有一個單片機； 所述主用主控卡的FPGA通過擴展出的本地總線local bus與主用主控卡的CPU的local bus接口相連，所述主用主控卡的FPGA通過其IO接口仿真出對應數量的UART總線與所述每個被管理板卡的單片機相連； 所述主用主控卡的FPGA，用於通過local bus接收來自主用主控卡的CPU的管理命令，並將其通過UART總線轉發至對應的所述被管理板卡的單片機；通過UART總線接收來自所述被管理板卡的單片機的管理響應命令，發送到主用主控卡的CPU ； 所述被管理板卡的單片機，用於通過UART接口接收來自所述主用主控卡的FPGA的管理命令；並通過UART接口發送管理響應命令至所述主用主控卡的FPGA。
6.根據權利要求5所述的通信設備，其特徵在於，所述主用主控卡的FPGA還用於為每條UART總線分別創建接收寄存器和發送寄存器，對各個UART總線的接收寄存器和發送寄存器統一編址到local bus接口；根據從local bus中提取的地址信息，將接收到的來自主用主控卡CPU的所述管理命令存儲到所述地址信息對應的UART總線的發送寄存器中，並將各個發送寄存器中的管理命令通過對應UART總線實時地發送至所連接的被管理板卡的單片機； 將通過UART總線傳輸的來自所述被管理板卡的單片機的管理響應命令存儲到該UART總線對應的接收寄存器中，同時產生中斷信號到主控卡的CPU，使得主用主控卡的CPU在接收到所述主用主控卡的FPGA的中斷信號後，根據地址信息讀取相應接收寄存器中的管理響應命令。
7.根據權利要求5或6所述的通信設備，其特徵在於，所述主用主控卡還包含有一個單片機，所述備用主控卡還包含有FPGA ； 所述備用主控卡的FPGA通過擴展出的本地總線local bus與備用主控卡的CPU的local bus 接口相連, 所述備用主控卡的FPGA通過其IO接口仿真出對應數量的UART總線與主用主控卡的單片機、以及所述被管理板卡中的交換卡和線卡的單片機相連。
8.一種實現帶外監控管理的方法，應用在機架式通信設備上，所述通信設備包括:一個主用主控卡，以及由一個備用主控卡、至少一個交換卡和至少一個線卡組成的被管理板卡，其特徵在於，在主用主控卡中設置現場可編程門陣列FPGA，在每個被管理板卡中設置一個單片機； 將所述主用主控卡的FPGA的總線擴展器GPIO仿真出本地總線local bus，與主用主控卡的CPU的local bus接口相連，將所述主用主控卡的FPGA的IO接口仿真出對應數量的UART總線與每個被管理板卡的單片機相連， 在進行帶外監控管理時，執行以下步驟: 當從主用主控卡傳輸管理命令至被管理板卡時，主用主控卡的CPU通過local bus發送管理命令至主用主控卡的FPGA，所述FPGA通過UART總線將所述管理命令轉發至對應的被管理板卡的單片機； 當從被管理板卡傳輸管理響應命令至主用主控卡時，所述被管理板卡的單片機通過UART總線發送管理響應命令至主用主控卡的FPGA，所述FPGA向主用主控卡的CPU發送中斷信號，所述主用主控卡的CPU收到中斷信號後，通過local bus讀取所述FPGA中的管理響應命令。
9.根據權利要求8所述的方法，其特徵在於，該方法還包括，所述主用主控卡的FPGA為每條UART總線分別創建接收寄存器和發送寄存器，對各個UART總線的接收寄存器和發送寄存器統一編址到local bus接口； 所述主用主控卡的CPU通過local bus發送管理命令至主用主控卡的FPGA，所述FPGA通過UART總線將所述管理命令轉發至對應的被管理板卡的單片機，包括: 主用主控卡的CPU通過local bus發送管理命令至主用主控卡的FPGA，所述FPGA根據從local bus中提取的地址信息，將接收到的來自主用主控卡的CPU的所述管理命令存儲到所述地址信息對應的UART總線的發送寄存器中，將各個發送寄存器中的管理命令通過對應UART總線實時地發送至被管理板卡的單片機； 所述被管理板卡的單片機通過UART總線發送管理響應命令至主用主控卡的FPGA，所述FPGA接收通過UART總線傳輸的來自所述單片機的管理命令並存儲到該UART總線對應的接收寄存器中，向主用主控卡的CPU發送中斷信號，所述主用主控卡的CPU收到中斷信號後，通過local bus讀取FPGA中的管理響應命令。
10.一種主從切換方法，應用在如權利要求5-7所述的通信設備中，其特徵在於，包括以下步驟: 所述主用主控卡的FPGA通過UART總線接收到來自備用主控卡的單片機的切換準備就緒的管理響應命令或管理命令後，將所述命令發送到主用主控卡的CPU ； 所述主用主控卡的CPU根據接收到的切換準備就緒命令，發送主從切換命令到主用主控卡的FPGA並協同本卡的單片機進入備用主控卡工作模式，所述FPGA將所述主從切換命令通過UART總線發送到各個被管理板卡的單片機； 所述被管理板卡中的備用主控卡的單片機接收到來自主用主控卡的主從切換命令後，進入主用主控卡工作模式； 所述被管理板卡中的其它板卡的單片機接收到來自主用主控卡的主從切換命令後，切換其數據通管道和UART總 線的管理通道到新的主用主控卡。
全文摘要
本發明公開了實現帶外監控管理的通信設備，包括一主控卡和由至少一交換卡和至少一線卡組成的被管理板卡，主控卡包含有FPGA，每個被管理板卡包含有一單片機；主控卡FPGA通過擴展出的local bus與主控卡CPU相連，主控卡FPGA通過仿真出對應數量的UART總線與每個被管理板卡的單片機相連；主控卡的FPGA，用於通過local bus接收來自主控卡CPU的管理命令並將其通過UART總線轉發至對應被管理板卡的單片機；通過UART總線接收來自被管理板卡的單片機的管理響應命令，發送到主控卡CPU；被管理板卡的單片機，用於通過UART接口接收來自主控卡FPGA的管理命令；並通過UART接口發送管理響應命令至主控卡的FPGA。本發明還公開了實現帶外監控管理的方法及主從切換方法。本發明可有效提高數據轉發效率。
文檔編號H04L12/26GK103248526SQ20121002749
公開日2013年8月14日 申請日期2012年2月8日 優先權日2012年2月8日
發明者程鴻博, 李建國, 王茂松, 王宏兵 申請人:邁普通信技術股份有限公司