用於製造光電子器件的方法以及光電子器件的製作方法

2023-08-09 08:56:06 1

專利名稱：用於製造光電子器件的方法以及光電子器件的製作方法
用於製造光電子器件的方法以及光電子器件本專利申請要求德國專利申請102008030584. 7的優先權，其公開內容通過引用
結合於此。本發明涉及一種用於製造光電子器件的方法以及一種光電子器件。光電子器件(通常也簡化地稱作發光二極體或發光二極體晶片)具有數目越來越 多的不同應用可能性，這些可能性最近使對這種器件的需求上升。這樣，發光二極體尤其越 來越多地用作汽車領域中的發光裝置，但也越來越多地用於工業和家庭應用中。因此，這除 了取決於技術特性譬如低耗電或者長使用壽命之外，也取決於以大件數儘可能成本低廉地 製造。目前，在可見光的綠色或者藍色光譜中發光的高效光電子器件、尤其是發光二極 管的製造與高的製造開銷相聯繫。例如，為了製造基於氮化鎵/氮化鎵銦的光電子器件，使 用由藍寶石構成的生長襯底，該生長襯底在隨後的工藝步驟中例如通過雷射剝離工藝又被 去除。除了線狀生長襯底的低可伸縮性之外，另外的工藝步驟也會在光電子器件內產生應 力，這些應力會降低器件的效率以及製造產量。因此，要求提出一種方法，該方法能夠實現 以大件數製造具有良好的可伸縮性和低技術要求的光電子器件。此外，這種器件應在實現 良好電特性的同時還實現高效的光耦合輸出。這些任務通過獨立權利要求的主題來解決。本發明的改進方案和擴展方案是從屬 權利要求的主題。本發明提出了一種解決方案，其能夠實現在其他領域中已知的用於製造高效的光 電子器件的矽製造技術。在該方法中，提供生長襯底，該生長襯底包含矽或者甚至在一個實 施形式中由矽構成。含有矽的材料作為生長襯底具有第一熱膨脹係數。接著將多層緩衝層 序列施加到生長襯底上。接著，將具有與第一熱膨脹係數不同的第二熱膨脹係數的層序列 外延地沉積在多層緩衝層序列上。此外，該層序列包括適於發射電磁輻射的有源層。通過多層緩衝層序列，減少了在層序列中由於生長襯底和層序列的不同熱膨脹引 起的應力。多層緩衝層序列由此用作補償不同的熱膨脹的緩衝層。接著，將支承襯底施加在外延生長的層序列上並且去除生長襯底。然而在此情況 下，僅僅剝離生長襯底，而多層緩衝層序列保留在外延沉積的層序列上。該緩衝層序列現在 被結構化，以便提高在工作中產生的電磁輻射從外延沉積的層序列的耦合輸出。最後，層序 列從後側電接觸並且形成接合接觸部。在本發明中，因此利用多層緩衝層序列來進行光耦合輸出。而外延沉積的層序列 的接觸通過緩衝層進行或者在外延沉積的層序列的背離多層緩衝層序列的側上進行。在後 一方案中，導電差的多層緩衝層序列不必分開。更確切地說，可以通過接觸孔或者引線直接 接觸外延沉積的層序列。這能夠在必要時通過外延沉積的層序列的部分層實現良好電流擴 展以及高效的光耦合輸出的同時實現光電子器件的低的正向電壓。為了製造層序列可以使用薄膜技術。 在本上下文中，術語薄膜技術表示一種用於製造薄膜發光二極體晶片的技術。薄 膜發光二極體晶片的特徵在於至少以下典型的特徵的至少一個
4
-在產生輻射的半導體層序列(尤其為產生輻射的外延層序列)的朝向支承元件、 尤其是朝向支承襯底的主面上施加或者構建有反射層，該反射層將在半導體層序列中產生 的電磁輻射的至少一部分反射回該半導體層序列中；-薄膜發光二極體晶片具有支承元件，該支承元件不是其上外延生長了半導體層 序列的生長襯底，而是單獨的支承元件，其事後固定在半導體層序列上；-半導體層序列具有範圍為20μ m或更小的、尤其是10 μ m或更小的厚度；-半導體層序列沒有生長襯底。在此，「沒有生長襯底」意味著必要時用於生長的 生長襯底被從半導體層序列去除或者至少強烈薄化。尤其是，生長襯底薄化到使得其本身 或者僅僅與外延層序列一起單獨不是自支承的(freitragend)；以及-半導體層序列包含至少一個半導體層，所述半導體層具有至少一個具有混勻結 構的面，其在理想情況下引起光在半導體層序列中的近似各態歷經的分布，也就是說，所述 面具有儘可能各態歷經的隨機散射特性。薄膜發光二極體晶片的基本原理例如在I. Schnitzer等人所著App 1. Phys. Lett. 63 (16) (1993年10月18日第2174-2176頁)的出版物中進行了描述，其公開內容通 過引用結合於此。薄膜發光二極體晶片的例子在出版物EP 0905797 A2和WO 02/13281 Al 中進行了描述，其公開內容同樣通過引用結合於此。薄膜發光二極體晶片良好地近似為朗 伯表面輻射器並且因此例如良好地適於應用在大燈、例如車輛大燈中。在一個實施例中，外延沉積的層序列的材料基於氮化物化合物半導體。通常，外延沉積的層序列的材料具有如下熱膨脹係數其明顯不同於含矽的生長 襯底的熱膨脹係數。在將層序列直接沉積在含矽的生長襯底上時，由於製造工藝期間的高 的溫度梯度而出現熱應力，該應力會導致外延沉積的薄層序列損傷，並且在最差的情況下 會導致外延沉積的薄層序列折斷。由於該原因，根據本發明在生長襯底和外延沉積的層序列之間施加多層緩衝層序 列。優選地，多層緩衝層序列包括由氮化鎵和氮化鋁構成的部分層。部分層用於降低由於 不同的膨脹係數引起的、通過製造過程誘發的應力(Verspanrumg)。為此，在一個實施例中緩衝層序列可以包括第一部分緩衝層和至少一個第二部分 緩衝層。合乎目的地，該緩衝層序列包含多個第一部分緩衝層和第二部分緩衝層，它們在形 成多層層序列的情況下相疊設置。在此，部分緩衝層的材料同樣可以具有不同熱膨脹係數。 此外，可以設計的是，使用第一部分緩衝層的材料，其在施加到第二部分緩衝層上時被略微 張緊。在合適選擇材料的情況下，這樣可以防止在外延沉積的層序列中的熱應力，因為 部分緩衝層用作這種應力的緩衝器或犧牲層。在外延層序列中出現的應力延伸到已略微張 緊的部分緩衝層中。在那裡，部分緩衝層可以撕裂或者折斷，由此消除應力，而外延層序列 在結構上基本不改變。可以合乎目的的是，兩個部分緩衝層的至少一個以如下材料構建該材料也被利 用來製造外延沉積的層序列。在使用例如基於氮化物的III-V半導體時，同樣可以將基於 氮化物的化合物半導體例如氮化鎵用作在部分緩衝層中的多層緩衝層序列的材料。例如氮 化鋁適於作為第二部分緩衝層的材料。此外，多層緩衝層序列具有如下優點現在可以使用不同的技術來去除生長襯底。例如，為了去除可以將生長襯底刻蝕掉，其中多層緩衝層序列可以用作刻蝕停止層。由此， 與傳統上基於藍寶石或碳化矽的技術的機械去除方法相比，實現明顯更平緩地去除生長襯 底。在一個實施中，基於矽的生長襯底藉助溼化學刻蝕來去除。多層緩衝層序列的結構化同樣可以通過刻蝕來進行。在此情況下可能的是，對緩 衝層序列設置準確限定的結構。可替選地，例如也可以通過以厚度為Ομπι到3μπι(典型 為1 μ m到2 μ m)的粗化進行隨機結構化。在多層緩衝層序列的厚度為1 μ m到5 μ m(典型 2 μ m到4 μ m)的情況下，還可能的是，將緩衝層序列在部分區域中完全剝蝕並且還將其下 的外延生長的層序列結構化到這些部分區域中。在一個實施例中，在施加支承襯底之前在外延生長的層序列上沉積鏡層。鏡層例 如可以包括反射金屬如銀，但也可以包含鋁或者其他高反射性的材料。在另一擴展方案中， 鏡層在沉積在外延生長的層序列之後被封裝，即用絕緣材料包圍。這防止了鏡層例如由於 氧化而提早老化。為了接觸外延生長的層序列，尤其是外延生長的層序列的兩個不同摻雜的部分層 以輸送相應的載流子，可以設計的是，在部分區域中完全去除多層緩衝層。由此，位於其下 的外延生長的層序列被暴露。接著，在其中去除多層緩衝層的部分區域中構建接觸部，該接 觸部電接觸生長的層序列。接觸因此並不通過多層緩衝層來進行，而是直接藉助層序列經 由對多層緩衝層的相應結構化來進行。這尤其是在多層緩衝層具有明顯更差的導電性使得對緩衝層的接觸導致器件的 正向電壓提高並且由此導致效率降低時才是適宜的。相應地，這樣例如藉助有目的地刻蝕 通過緩衝層實現連接到外延生長的層序列上。這種刻蝕工藝例如可以包括RIE (反應離子 刻蝕)、ICP、以及例如通過磷酸(H3PO4)的化學刻蝕方法。導電差的多層緩衝層這樣被分開 並且接觸部直接構建在外延生長的層序列的高導電性的電流擴展層上。然而，化學去除是 困難的，因為緩衝層序列的不同的部分層非常薄並且刻蝕工藝相應地複雜。外延的層序列、 由此總體上的刻蝕工藝也難以控制，因為刻蝕過程應儘可能精確地在電流擴展層或連接到 緩衝層序列的第一層上停止。在一個可替選的實施形式中，從背側引入接觸部。根據本發明，因此提出了將對於 產生的光的層的耦合輸出功能與電流耦合輸入層分離。對此，提出了藉助在外延生長的層 序列的與多層緩衝層背離的側上的開口形成孔。在孔的側壁上的絕緣層防止了不希望的短 路。接著，該孔通過導電材料填充，使得至少在孔的底部區域中建立外延生長的層序列的電 接觸。在此，合乎目的的是，孔穿過部分層並且尤其是外延生長的層序列的有源層。當在要 接觸的層中的孔結束並且孔的側壁設置有絕緣材料來防止短路時，相應地可以藉助這種孔 接觸外延生長的層序列的每個部分層。最後，構建接合接觸部，其與孔的導電材料相連。在此情況下，可以設計的是，在外延生長的層序列從生長襯底去除並且施加到支 承襯底上之前，在外延生長的層序列上構建孔、導電材料以及至接合線和接合接觸部的引 線。在另一擴展形式中，產生通過支承襯底的穿通的孔，其中穿通的孔的側壁設置有 絕緣材料。支承襯底中的孔構建為使得暴露在外延生長的層序列和支承襯底之間的導電 層。接著，用導電材料填充該孔。由此，可以接觸在外延生長的層序列和支承襯底之間的導 電層。這些層又用於接觸外延生長的層序列的各個部分層。
6
當生長襯底包括半導體材料、尤其是矽時，該方法特別適合。恰好矽是一種可良好 延展的技術，使得光電子器件也可以以大的件數製造。由於矽和具有用於發射光的光電子 器件的層序列的熱膨脹係數，在外延生長的層序列和包含矽的支承襯底之間附加地施加多 層緩衝層序列是合乎目的的，以便避免熱應力。然而與此相對，可以特別簡單地通過溼化學 方法去除由矽構成的生長襯底，使得在此減少光電子器件的機械負荷。本發明的另一方面涉及一種光電子器件，其包括外延生長的層序列，該層序列具 有適於發射電磁輻射的有源區。在此情況下，設計的是，在工作中朝著外延生長的層序列的 表面方向發出電磁輻射。此外，光電子器件包括在外延生長的層序列的表面上的多層的結 構化的緩衝層序列。多層緩衝層序列用於提高在器件工作中的光耦合輸出效率。此外，設 置有接觸元件，其可以設置在器件的背離光發射的側上。對此可替選地，在部分區域中去除 多層緩衝層序列並且在那裡設置接觸墊，該接合墊直接接觸外延生長的層序列或者外延生 長的層序列的電流擴展層。與目前的光電子器件的不同在於，已在製造外延沉積的層序列之前產生了用於光 耦合輸出的多層緩衝層序列。在一個實施形式中設計的是，多層緩衝層序列具有與外延生長的層序列的部分層 相同的材料。由此，在製造過程期間可以降低在外延生長的層序列內由製造過程引起的熱 應力。以下藉助實施例參照附圖詳細地闡述了本發明。其中

圖1示出了在製造過程期間在生長襯底上外延生長的層序列的實施例，圖2示出了光電子器件的製造過程的另一步驟，圖3示出了在去除生長襯底之後的光電子器件的製造過程的第三步驟，圖4示出了帶有在器件的表面上的接觸部的光電子器件的製造過程的第四步驟，圖5示出了用於製造光電子器件的方法的第二實施形式，圖6示出了根據所提出的製造方法產生的光電子器件的第一實施形式，圖7示出了根據所提出的製造方法產生的光電子器件的第二實施形式，圖8示出了根據所提出的製造方法產生的光電子器件的第三實施形式，圖9示出了在製造過程期間的光電子器件的部分，用於闡述多層緩衝結構。在實施例和附圖中，相同或作用相同的組成部分設置有相同的附圖標記。附圖和 附圖中所示的元件的大小關係基本上不應視為合乎比例的。更確切地說，各個元件例如層 為了更好的理解和/或更好的可示出性而可以誇大或誇厚地示出。不同的實施的各個方面 可以容易地彼此組合併且在所使用的技術的領域中進行替換。圖1示出了根據所提出的原理的在製造過程期間的光電子器件。在該實施形式 中，由矽構成的晶片設置為生長襯底10。而光電子器件應由III-V化合物半導體製造。 該光電子器件具有與矽不同的熱膨脹係數。在所使用的藉助MOVPE( 「Metal Organic Vapour Phase Epitaxy」金屬有機氣相外延)的製造方法中，使用在數百攝氏度直到大約 70(TC-80(TC的溫度。由此在製造過程期間會產生大的溫度梯度。此外，存在其他製造方 法，例如MBE或HVPE，它們以在1100°C左右的溫度工作。例如，由矽構成的生長襯底10會由於其較大的質量而比沉積到其上的層明顯更冷。出於此原因，將用於發射電磁輻射的層序列直接外延沉積到矽上是非常困難的，因為不 同的熱膨脹係數會導致在所沉積的層序列中的應力。應力大到使得層斷裂或者撕裂並且於 是在原子水平上損傷器件。由此，器件的效率降低並且視損傷也會完全故障。根據本發明提出的是，在生長襯底10和以後要沉積的外延層序列2之間生長多層 緩衝結構11。其用於使不同的熱膨脹係數彼此匹配並且於是減小在以後要沉積的外延層序 列2中的可能的應力。由矽構成的生長襯底10在此在(111)方向上取向，然而生長襯底的其他空間取向 也是可能的。這樣，例如(100)或(110)以及更高的空間取向也是適合的。在襯底10上現 在尤其是施加有由AlN和GaN構成的多層緩衝結構11。該過程在圖9中詳細地示出。從生長襯底10開始沉積由氮化鋁AlN構成的多層 緩衝層11的第一層11A。氮化鋁是絕緣體，其還具有良好的熱學導熱性。在第一氮化鋁層 IlA上現在交替地將由氮化鎵構成的層IlF至IlI與氮化鋁構成的另外的層IlB至IlD交 替地一起施加。氮化鎵壓縮地生長到氮化鋁上，也就是說，氮化鎵沉積到氮化鋁上導致氮化 鎵層的略微張緊。由此，各個氮化鎵層1IF至111形成犧牲層，其由於AlN和GaN的不同的 晶格常數而略微張緊。固有的應力補償了由於不同的膨脹係數引起的另外的熱應力(伸展 或者收縮)，其中犧牲層吸收附加的熱誘發的應力。在本實施例中，作為最後的層IlE又沉積由氮化鋁構成的層。多層緩衝結構11的 部分層的厚度可以是不同的。例如，由氮化鋁構成的、首先沉積到矽上的部分層IlA可以比 另外的部分緩衝層明顯更厚。多層緩衝結構除了降低在後續製造工藝步驟期間的熱膨脹之 外也可以用於補償生長襯底10的表面上的不平坦性。由此，為發射光的層序列的以後的外 延沉積的工藝步驟提供了儘可能均勻的表面。最後，在多層緩衝層的最後的部分層IlE的上側上施加有高導電性的電流擴展層 12A。例如，其可以是金屬或也可以是由高摻雜的氮化鎵構成的薄層。其具有小的橫向電阻 並且用於在以後接觸時能夠將電流儘可能均勻地分配到層序列12的要沉積的部分層中。在施加多層緩衝層11之後現在沉積層序列，其包括在光電子器件工作中適於發 射光的有源層。對此，可以使用III/V化合物半導體材料。尤其是，適於此的是基於氮化鎵 的化合物半導體，其也用於多層緩衝層序列。III/V化合物半導體材料具有來自第三主族的至少一種元素，譬如B、Al、Ga、L·!和 來自第五主族的元素，譬如N、P、As。尤其是，術語「III/V化合物半導體材料」包括二元、三 元或四元化合物的組，它們包含來自第三主族的至少一種元素和來自第五主組的至少一種 元素，例如氮化物化合物半導體和磷化物化合物半導體。此外，這種二元、三元或四元化合 物例如可以具有一種或多種摻雜材料以及附加的組成成分。「基於氮化物化合物半導體材料」在本上下文中意味著半導體層序列或者其至 少一部分、特別優選的是至少有源區具有氮化物化合物半導體材料，例如GaN、AlnGai_nN、 InnGa1^nN或ΑΙΑε^Ιη^Ν或者由其構成，其中0彡η彡1，0彡m彡1且n+m彡1。在此，該材 料並不必一定具有根據上式的數學上精確的組分。更確切地說，其例如可以具有一種或多 種摻雜材料以及附加的組成部分。而為了簡明起見，上式只包含晶格的主要組成部分(Al、 Ga、In、N)，即使其可以部分地通過少量的其他材料替代和/或補充。而氮化物化合物半導 體材料始終包含氮或氮化合物。
同樣可能的是，也使用其他半導體材料。屬於此的例如是II/VI化合物半導體材 料，其具有來自第二主族的至少一種元素，譬如De、Mg、Ca、Sr和來自第六主族的材料，譬如 0、S、k。尤其是，II/VI化合物半導體材料包括二元、三元或四元化合物，它們包含來自第 二主族的至少一種元素和來自第六主族的至少一種元素。此外，這種化合物可以包括摻雜 材料。屬於II/VI化合物半導體材料的例如是aiO、ZnMgO, CdS、CnCdS和MgBeO。在本實施例中，半導體層序列2具有η摻雜的第一部分層，其在電流擴展層上與多 層緩衝層相鄰地生長。在η摻雜的層上沉積有另一現在更多P摻雜的部分層。在兩個不同 摻雜的部分層之間形成貧載流子的區域，其稱作ρη結。在該區域(其膨脹基本上取決於兩 個部分層的摻雜濃度)中，在光電子器件的工作中進行載流子複合。在載流子複合時在所 有方向上發射電磁輻射。在所提出的光電子器件中，還設計的是，電磁輻射通過以後還要結構化的緩衝層 序列11來耦合輸出。為此目的，在外延層序列2上安置有附加的鏡層22，其具有高的反射 係數。由此，在光電子器件的工作中朝著鏡層22的方向的電磁輻射被該鏡層反射，並且於 是朝著緩衝層序列11的方向偏轉。鏡層22經歷老化過程，該老化過程例如通過氧化、由於氧或者也藉助溼氣而引 起。為了能夠儘可能減少老化過程，鏡層22被絕緣材料23完全包圍並且於是被封裝。現在將支承襯底15施加到鏡層的封裝部23上。圖2示出了在處理階段中的光電 子器件的示意圖。接著，去除由矽構成的生長襯底10。這例如可以通過刻蝕方法、例如通過溼化學刻 蝕來進行。化學方法與機械剝離方法相比具有如下優點生長襯底10的剝離在對於層序列 2的機械負荷方面明顯更平緩地進行。此外，多層緩衝層11在刻蝕方法中用作自然的刻蝕 停止層，該刻蝕方法選擇性地刻蝕生長襯底10的材料。在根據圖3去除生長襯底10之後，現在在部分區域17中進行緩衝層11的結構 化。對此，可以使用不同的方法。例如，緩衝層可以隨機地結構化，其中該緩衝層部分被刻 蝕。可替選地，也可以在部分區域17中設置緩衝層11的稜錐體、小丘等等形式的周期性結 構。刻蝕導致不平坦的表面，由此使光耦合輸出變得容易。在緩衝層的總厚度為1 μ m到5 μ m(典型為2 μ m到4 μ m)和外延生長的層序列的 厚度總體上為1 μ m到7 μ m(典型為4 μ m到6 μ m)的情況下，可以將部分區域17中的緩衝 層11有目的地或無目的地粗化。例如，通過選擇性地去除多層緩衝層可以產生1 μ m高的 稜錐體。在緩衝層11中的粗化和這些稜錐體用於在光電子器件以後的工作中將光耦合輸 出。換言之，在剝離生長襯底10時並不去除緩衝層11，而是作為光耦合輸出層保留在層序 列上，這節約了在製造方法中的工藝步驟以及將附加的光耦合輸出層構建在外延生長的層 序列2的上側上。在根據圖3的實施例中，強烈誇張地示出了粗化。然而可能的是，去除在部分區域 中的緩衝層並且在此外還將其下的外延生長的層序列2的一部分結構化。除了結構化的部分區域17之外，設置有多層緩衝層序列的附加的部分區域11』， 在這些部分區域中以後構建接觸元件。對此根據圖4將多層緩衝序列的部分區域11』刻蝕， 以便形成溝。該溝完全穿過多層緩衝層序列11並且因此接觸外延層序列2』的在其下的部 分層。接著，溝填充以一種材料並且形成接觸墊18。該接觸墊18電接觸外延的層序列2，其方式是其將導電差的多層緩衝層序列11』完全分開。在圖4的實施例中，接觸墊4接觸 高摻雜的氮化鎵層，其用作層序列2』的電流擴展層並且在圖9中作為層12A示出。圖5示出了根據所提出的原理的光電子器件的製造的另一實施例。在該實施例中同樣將矽晶片用作生長襯底10。在該生長襯底上沉積有多層緩衝 層序列11，以便平衡生長襯底10的不同的熱膨脹特性和外延層序列2的以後的部分層12 至14。簡化示出的是，外延層序列2包括η摻雜的第一部分層12，例如由η摻雜的氮化鎵 構成，以及P摻雜的第二部分層14。在兩個部分層12和14之間形成ρη結13。在該實施例中，光電子器件通過各個層序列來實現。然而，除了單個ρη結之外，多 個相疊設置的ρη結也是可能的。此外，不同的材料可以用於製造各個ρη結，以便產生不同 波長的光。此外，各個部分層12和14可以包括另外的電流擴展層和載流子輸送層或載流 子阻擋層。在外延沉積層序列2之後，根據圖6將多個孔50引入外延生長的層序列2。這些 孔如所示地穿過部分層14和13並且在η摻雜的第一部分層12中結束。它們用於部分層 12的電接觸。為此目的，其側壁設置有絕緣材料52，以便防止部分層14或13中的短路。接著， 得到的絕緣孔填充以導電材料45。第一接觸層60被施加到表面上，以便接觸部分層14。第 一接觸層60可以包括反射性材料並且於是同時用作反射層。可替選地，其可以通過透明導 電氧化物例如ITO形成。在第一接觸層60的下側上的絕緣部53防止在導電材料45和第一接觸層60之間 的短路。第二接觸層40施加到絕緣層53上，第二接觸層與在孔50中的材料45導電連接。 因此，形成第二接觸層40，其可以在光電子器件之下向外引導至相應的接觸元件。如果第一 接觸層60通過透明導電氧化物形成，則第二接觸層40可以通過反射性材料構建。接著，支承襯底15被施加到第二接觸層40上並且以溼化學方式去除生長襯底10。 緩衝層11的粗化改進了從光電子器件和層序列2的光耦合輸出。最後，在部分區域中，外 延層序列2被去除並且設置有接觸墊61，其接觸第一接觸層60。用於接觸第二接觸層40 的第二接觸墊出於清楚原因而不再示出。圖7示出了一種可替選的實施形式。在產生外延層序列2之後，在最後的部分層 14上平面地沉積第一接觸層60。接著，在接觸層60中設置有大面積的結構，其具有多個孔 50。這些孔穿過第一接觸層60以及兩個部分層14和13並且在部分層12或者在層序列2 的部分層12的電流擴展層中結束。孔50的側壁52又設置有絕緣材料。此外，在各個孔50 之間的區域中施加有另一絕緣層53。接著，孔填充以導電材料45並且形成另外的第二接觸 層65。第二接觸層接觸導電材料45並且設置在電絕緣層53上。第二接觸層65向外引導用於形成相應的接觸墊。另一絕緣層M施加到第二接觸 層65以及第一接觸層60上。該另一絕緣層用於平衡相應的高度差以及用於使光電子器件 平面化。接著，支承襯底15固定在第二絕緣層M上並且去除生長襯底10。在將多層緩衝 層序列11粗化和結構化之後，得到圖7中所示的實施形式。第一接觸層60通過另一接觸 墊向外電引導並且接觸P摻雜的部分層14。第二接觸層65通過孔50中的材料45接觸外 延生長的層序列2的第一部分層12。在根據圖6和圖7的兩個實施形式中，接觸墊設置在與光電子器件相同的側上。圖8示出了具有背側接觸部的可替選的實施形式。在該實施形式中，第一接觸層60』平面地沉 積在外延層序列2上。在部分區域中，接觸層60』被中斷，使得在部分區域中形成孔50，其 穿過層序列2的部分層14和13並且在部分層12中結束。側壁又設置有絕緣材料52。此 外，絕緣材料53在部分區域60』上與孔50相鄰地設置。由此，防止了第二接觸層65和第 一接觸層60』之間的短路。第一接觸層60』又可被鏡面化。接著，第一接觸層60』和第二接觸層65被平面化，例如通過化學/機械拋光來平 面化。在平面化的表面上現在施加絕緣的支承襯底15。在支承體襯底15中在另外的步驟 中設置有多個孔62 』和65 』，其接著填充以導電材料62或66。它們因此形成後面的接觸部 用於對接觸層60』和65進行接觸。接著，又藉助化學方法去除由矽構成的生長襯底，而多 層緩衝層11並未被一同去除。在最後的步驟中，可以將多層緩衝層11結構化或粗化，以便 改進從光電子器件的光耦合輸出。通過將生長在矽襯底上的外延層序列2與通過反射的第一接觸層60』的穿通接觸 部結合，在同時良好的歐姆性連接的情況下一方面實現了通過另外存在的多層緩衝層序列 的良好的光耦合輸出。通過該方案不必將導電差的緩衝結構11分開。更確切地說，外延層 序列的各個部分層可以直接從背側或者通過接觸孔電連接。由此，在同時良好的光耦合輸 出和在各個部分層中的良好電流擴展的情況下實現了低的正向電壓。多層緩衝層序列11因此在製造過程期間用於減小熱應力，該熱應力在製造過 程期間會導致層序列2的損傷。然而同時，多層緩衝層序列在所謂的「圍繞接合工藝 (Umbondprozess) 」中並未被去除，而是保留在外延生長的層序列2的第一部分層12的表面 上。所提出的製造方法能夠實現大規模地製造針對不同的應用領域的光電子器件，其 中難以控制的工藝、尤其是在矽生長襯底上製造氮化鎵和其他III/V化合物半導體也是可 能的。
1權利要求
1.一種用於製造光電子器件的方法，包括-提供基於矽的生長襯底(10)，該生長襯底具有第一熱膨脹係數； -施加含氮化物的多層緩衝層序列(11)；-外延沉積層序列O)，其具有不同於第一熱膨脹係數的第二熱膨脹係數，並且還包括 適於發射電磁輻射的有源層；-在外延沉積的層序列中構建接觸部；-將支承襯底(15)施加在接觸的外延沉積的層序列(2)上；-去除生長襯底(10)；-將多層緩衝層序列(11)結構化，用於提高電磁輻射的耦合輸出； -接觸外延沉積的層序列(2)。
2.根據權利要求1所述的方法，其中多層緩衝層序列(11)包括第一部分緩衝層(11a， lib)和至少一個第二部分緩衝層(llf，Ilg)，並且實施為使得降低由於不同的第一熱膨脹 係數和第二熱膨脹係數而通過製造過程誘發的熱應力。
3.根據權利要求1至2之一所述的方法，其中生長襯底(10)被刻蝕以去除，並且多層 緩衝層序列(11)用作刻蝕停止部。
4.根據權利要求1至3之一所述的方法，其中層序列( 包括摻雜的第一部分層(12) 和沉積在其上的不同摻雜的第二部分層(14)，其中兩個部分層的邊界區域形成有源層 (13)並且在器件工作中進行載流子複合。
5.根據權利要求1至4之一所述的方法，其中層序列( 包括至少一個電流擴展層。
6.根據權利要求1至5之一所述的方法，還包括將鏡層02，60)沉積在外延層序列 ⑵的背離含氮化物的緩衝層序列(11)的側上。
7.根據權利要求6所述的方法，其中鏡層形成電流擴展層02，60)。
8.根據權利要求5所述的方法，其中在多層的含氮化物的緩衝層序列(11)和外延層序 列的另外的部分層之間形成電流擴展層。
9.根據權利要求1至8之一所述的方法，其中多層含氮化物的緩衝層序列(11)的部分 緩衝層(llf，Ilg)具有與外延生長的層序列⑵的部分層相同的材料、尤其是GaN。
10.根據權利要求1至9之一所述的方法，還包括結構化、尤其是通過刻蝕多層緩衝層 序列的表面來產生光耦合輸出層(17)。
11.根據權利要求1至10之一所述的方法，其中接觸包括-藉助在層序列⑵的背離多層緩衝層序列(11)的側上的開口構建至少一個孔(50)； -在孔的側壁上構建絕緣層(52)；-通過導電材料G5)填充所述至少一個孔(50)，使得至少在所述至少一個孔(50)的 底部區域中產生對層序列的電接觸部；以及 -構建與導電材料電連接的接合接觸部。
12.根據權利要求1至11之一所述的方法，其中接觸包括-藉助開口在支承襯底(15)中構建至少一個穿通的孔(62』，65』)，其中穿通的孔的側 壁設置有絕緣材料；以及-通過導電材料填充所述至少一個孔，用於接觸層序列(2)。
13.根據權利要求1至12之一所述的方法，其中生長襯底主要包括矽，並且具有如下空間方向的至少一個 -(111)取向， "(100)取向， -(110)取向， -(kkO)取向，以及 -(_取向， 其中k是大於1的整數。
全文摘要
在用於製造光電子器件的方法中，提供具有第一熱膨脹係數的生長襯底(10)。將多層緩衝層序列(11)施加到生長襯底上。接著，外延沉積層序列(2)，其具有不同於第一熱膨脹係數的第二熱膨脹係數。此外，該層序列還包括用於發射電磁輻射的有源層。接著，在外延沉積的層序列(2)上施加支承襯底(15)。去除生長襯底(10)並且將多層緩衝層序列(11)結構化，用於提高電磁輻射的耦合輸出。最後，接觸外延沉積的層序列(2)。
文檔編號H01L33/22GK102067343SQ200980123973
公開日2011年5月18日 申請日期2009年6月9日 優先權日2008年6月27日
發明者卡爾·英格爾, 盧茨·赫佩爾, 派屈克·羅德, 馬丁·斯特拉斯伯格 申請人:奧斯蘭姆奧普託半導體有限責任公司