電流產生電路、半導體集成電路、電光學裝置以及電子設備的製作方法
2023-08-01 13:20:16
專利名稱：電流產生電路、半導體集成電路、電光學裝置以及電子設備的製作方法
技術領域：
本發明涉及一種例如有機EL(E1ectronic Luminescence，電子螢光)面板等顯示板驅動用的電流產生電路，特別涉及對在顯示板中指示輝度的數字數據產生非線性電流的電流產生電路。
背景技術：
一般，在液晶顯示板中，象素中輝度等級的變化並沒有與施加象素的電壓成比例的關係。為此，在液晶顯示板中，進行驅動時，相對於線性指示象素的等級(一般由數字數據確定)輸出非線性特性的電壓。這樣，從視覺上等級變化為線性構成。
另一方面，眾所周知，人的視覺特性具有對數或者指數的性質，即使作為等級的輝度線性變化，人的眼睛並不感覺到線性變化。這樣，常常在電光學裝置中通過讓其具有對數或者指數的等級特性，獲得人的視覺上的線性特性。這樣的一系列處理稱為γ校正。
近年，有機EL板作為下一代顯示板受到矚目。這是因為在有機EL板中作為電光學元件使用的有機EL元件與僅僅讓透光量變化的液晶元件不同，是本身就發光的自發光元件。為此，有機EL板比液晶板的視角廣、對比度高，並且具有響應速度快的優異特性。
在此，有機EL元件與電壓驅動型液晶元件不同，是所謂的電流驅動型元件，驅動時，根據象素的等級不是產生電壓，而是產生電流。作為產生這樣的電流的電流產生電路的現有例，例如可以舉出圖24所示的構成。
在該圖中，電流產生電路是這樣一種電流相加型D/A轉換器其根據表示象素等級的6比特數字數據(D0～D5)的每一位、分別開關電晶體20a～20f、選擇要素電流i1～i6、同時將所選擇的要素電流合成後獲得與等級對應的電流Iout。
但是，對於有機EL元件，也和液晶相同，需要進行是其具有對數或者指數等級特性的所謂γ校正，在圖24所示的電流產生電路中，通過表示象素等級的6比特數字數據所獲得的輸出電流由於是線性特性，就這樣使用，不能充分地作γ校正。
要利用這種電流產生電路產生非線性特性的電流，比如就需要預備多個電壓源，採用分別控制電晶體20a～20f的門電流的結構，在這樣的結構中，隨著等級數的增加，所需要的電壓源數也增加，使得電路構成複雜化。
一般講，如果增減電壓源數，伴隨電壓產生所消耗的電能也增大，對於有望在移動型個人計算機、手機等強烈要求低耗電的電子設備中應用的有機EL板而言，上述結構當然不是所希望的。
發明內容
本發明正是針對這種情況而提出的，其目的在於提供一種電路構成簡單並且消耗電能少的電流產生電路、半導體集成電路、電光學裝置以及電子設備。
為了達到上述目的，本發明的特徵是包括通過從多個要素電流中選擇出與所輸入的數字數據對應的要素電流而輸出副電流的多個電路塊、和通過將上述副電流合成後輸出主電流的合成電路。
在此，優選1個電路塊分別通過各自放大係數不同的電晶體產生上述多個要素電流的每一個。
又，優選上述電晶體中包含其放大係數的比成為二進位加權的組合的部分。
進一步，希望上述電晶體的每一個是場效應電晶體，在1個電路塊中的電晶體的門極上施加共同的基準電壓。
同樣，為了達到上述目的，本發明的特徵是包括產生副電流的多個電路塊、和通過將各電路塊產生的副電流合成而輸出主電流的合成電路，給電路塊的每一個分配將所輸入數字數據可取值的範圍分割後的一個範圍，一個電路塊，當數字數據的值在分配給該電路塊的範圍以下時產生大致為零的副電流，當數字數據的值在分配給該電路塊的範圍內時產生與該數字數據對應的呈大致直線特性的副電流，當數字數據的值在分配給該電路塊的範圍以上時產生相當於分配給相對於本電路塊臨近上位側的塊的數字數據範圍的最低值的副電流。
在此，優選針對各電路塊，可分別設定電路塊中的大致直線特性。
又，優選包括確定上述主電流的下限值的偏置電流路徑。優選將電流產生電路集成化。
進一步，本發明為一種電光學裝置，包括多條掃描線、多條數據線、驅動上述掃描線的掃描線驅動電路、驅動上述數據線的數據線驅動電路、配置在上述掃描線和上述數據線的交叉部位上的電光學元件，其中，上述數據線驅動電路包括上述電流產生電路，由該電流產生電路所產生的主電流提供給一數據線。
在這樣的電光學裝置中，優選上述電光學元件是由電流驅動的被驅動元件。
此外，作為上述被驅動元件的一例，是有機電致發光元件。
在電光學裝置中，優選包括保存確定上述有機電致發光元件的輝度等級的數據的存儲器、和從上述存儲器中讀出數據、作為上述數字數據提供給上述數據線驅動電路的控制電路。
又，在上述電光學裝置中，優選具有提供成為動作基準的基準動作信號的振蕩電路。
進一步，在電子設備中可裝載有上述電光學裝置。
圖1為表示依據本發明的實施方案電光學裝置的構成的方框圖。
圖2為表示在同電光學裝置中象素電路的構成圖。
圖3為表示說明同象素電路等的動作的時序圖。
圖4為表示在同電光學裝置的數據線驅動電路中的電流產生電路的構成方框圖。
圖5為表示同電流產生電路中的變換電路的變換內容的圖。
圖6為表示同電流產生電路中的變換電路的變換內容的圖。
圖7為表示同電流產生電路中的變換電路的變換內容的圖。
圖8為表示同電流產生電路中的變換電路的變換內容的圖。
圖9為表示同變換電路的一例的圖。
圖10為表示同電流產生電路中的基準電壓產生電路的電路圖。
圖11為表示同電流產生電路中的電流選擇電路的構成圖。
圖12為表示依據同電流產生電路的要素電流的一例的圖。
圖13為表示依據同電流產生電路的主電流的一例的圖。
圖14為表示同電流產生電路中等級與主電流之間關係特性曲線圖。
圖15為表示同電流產生電路中等級與主電流之間關係特性曲線圖。
圖16為表示同電流產生電路中等級與主電流之間關係特性曲線圖。
圖17為表示同電流產生電路中等級與主電流之間關係特性曲線圖。
圖18為表示同電源電路中為產生電壓V1的一例的圖。
圖19為表示同電源電路的應用例的圖。
圖20為表示同電源電路的應用例的圖。
圖21為表示適用同電光學裝置的移動型個人計算機的構成的立體圖。
圖22為表示適用同電光學裝置的手機的構成的立體圖。
圖23為表示適用同電光學裝置的數位相機的構成的立體圖。
圖24為表示現有電流產生電路的構成圖。
關於圖中符號i11～i14、i1F、i21～i24、i2F、i31～i34、i3F、i41～i44-要素電流、Iout1～Iout2-副電流、Iout-主電流、S11～S14、S1F、S21～S24、S2F、S31～S34、S3F、S41～S44-比特。
具體實施例方式
以下參照
本發明的實施方案。
圖1為表示有關實施方案的電光學裝置的概略構成的方框圖。
如該圖所示，有關實施方案的電光學裝置100的構成包括m條掃描線102和n條數據線相互垂直(但電絕緣)延伸設置同時在其交叉部位上包括象素電路的顯示板1、分別驅動m條掃描線102的每一條的掃描線驅動電路2、分別驅動n條數據線104的每一條的數據線驅動電路3、保存確定應顯示圖像的象素輝度等級的數字數據Dpix的存儲器4、控制各部的控制電路5、產生讓各部同步動作的基準信號和控制信號等的振蕩電路6、向各部供給電源的電源電路7。
其中，在存儲器4中保存的數字數據Dpix由計算機等外部設備提供，同時針對每個象素電路110確定包含在象素電路110中的有機EL元件的輝度。在此，在本實施方案中為了說明上的方便，假定數字數據Dpix為6比特，每一象素由
到[63]共計64(2的6次冪)等級所表現。
另一方面，掃描線驅動電路2產生順序地一條一條選擇掃描線102的掃描信號Y1、Y2、Y3、…、Ym，詳細如圖3所示，從1垂直掃描期間(1F)最初的時刻開始，以相當於1水平掃描期間(1H)的寬度的脈衝作為掃描信號Y1提供給第1條掃描線102，以後，該脈衝依次移位，作為掃描信號Y2、Y3、…、Ym提供給第2、第3、…、第m條掃描線102。在此，一般向第i(i為滿足1≤i≤m的整數)條掃描線102提供的掃描信號Yi為高電平時，表示該掃描線102被選擇。
又，掃描線驅動電路2，在掃描信號Y1、Y2、Y3、…、Ym的基礎上，將其邏輯反相後的信號分別作為發光控制信號Vg1、Vg2、Vg3、…、Vgm產生，並提供給顯示板1，在圖1中未畫出。
數據線驅動電路3，對於每一條數據線104具有是本發明特徵部分的電流產生電路，通過數據線104向位於被選擇的掃描線102上的象素電路110提供示意等級輝度的電流。詳細講，數據線驅動電路3，例如由電流產生電路產生與從存儲器4中讀出的數字數據對應的電流，該電流通過數據線104向位於被選擇的掃描線102上的象素電路110提供。電流產生電路將在後面詳細說明。
控制電路5控制由掃描線驅動電路2對掃描線102的選擇，同時與該選擇同步，從存儲器4中讀出數字數據，向數據線驅動電路3提供。因此，通過數據線104向位於被選擇的掃描線102上的象素電路110提供與其有機EL元件揮度對應的電流。
此外，在電光學裝置100中符號1～7的各要素，分別由獨立的元件構成時，或者一部分或者全部成一體構成時(例如掃描線驅動電路2和數據線驅動電路3成一體集成化時，或者除顯示板1以外的要素的一部分或者全部由可編程IC晶片構成而這些要素的功能由寫入該IC晶片的程序在軟體上實現時)等，實際上可以以各種各樣的形式進行商品化。
接著說明一下電光學裝置100中的象素電路110。圖2是表示其構成的電路圖。須指出的是，所有的象素電路110均為相同的構成，在此，為了一般化說明掃描信號，對在第i行掃描線102和某一列數據線104之間的交叉部分上設置的象素電路110進行說明。
如該圖所示，設置在該掃描線102和該數據線104之間的交叉部分上的象素電路110，包括4個薄膜電晶體(Thin Film Transistor，以下簡稱「TFT」)1102、1104、1106、1108、電容元件1120和有機EL元件1130。
其中，p溝道的TFT1102的源極與電源中施加高電位電壓Vdd的電源線109連接，而漏極分別與n溝道TFT1104的漏極、n溝道TFT1106的漏極以及n溝道TFT1108的源極連接。
電容元件1120的一端與上述電源線109連接，而另一端分別與TFT1102的門極以及TFT1108的漏極連接。TFT1104的門極與掃描線102連接，其源極與數據線104連接。又，TFT1108的門極與掃描線102連接。
另一方面，TFT1106的門極與發光控制線108連接，其源極與有機EL元件1130的陽極連接。在此，對於發光控制線108，由掃描線驅動電路2提供發光控制信號Vgi。又，對於有機EL元件1130，在陽極和陰極之間夾持有機EL層，以與順方向的電流對應的輝度進行發光。此外，有機EL元件1130的陰極，對於所有象素電路110連接在一起成為共同的陰極，與電源中的低(基準)電位連接。
在這樣的構成中，提供給掃描線102的掃描信號Yi為H電平時，由於n溝道TFT1108的源極和漏極之間處於導通(on)狀態，TFT1102起到使門極和漏極相互連接的二極體的作用。當提供給掃描線102的掃描信號Yi為H電平時，由於n溝道TFT1104也和TFT1108相同處於導通狀態，其結果，由電流產生電流30所產生的電流Iout經過電源線109→TFT1102→TFT1104→數據線104的路徑流動，這時與TFT1102的門極電位對應的電荷積蓄在電容元件1120上。
掃描信號Yi為L電平時，TFT1104、TFT1108均處於非導通(OFF)狀態，在電容元件1120上電荷的積蓄狀態沒有變化，故在TFT1102的門極上保持流過電流Iout時的電壓。
又，當掃描信號Yi為L電平時，發光控制信號Vgi為H電平。為此，n溝道TFT1106導通，在TFT1102的源極與漏極之間，流過與該門極電壓對應的電流。詳細講，該電流經過電源線109→TFT1102→TFT1106→有機EL元件1130的路徑流動。為此，有機EL元件1130按照與該電流值對應的輝度發光。
在此，流過有機EL元件1130的電流值，由TFT1102的門極電壓確定，該門極電壓是在由於H電平掃描信號讓電流Iout在數據線104中流過時由電容元件1120所保持的電壓。為此，發光控制信號Vgi為H電平時，流過有機EL元件1130的電流與此前流過的電流Iout一致。
因此，假定即使所有象素電路110中的TFT1102的特性參差不一，也能給包含在各象素電路110中的有機EL元件1130提供相同大小的電流，所以可以抑制由於該參差不一所引起的顯示不均勻的情況發生。
在此，雖然只是對1個象素電路110進行了說明，但是由於第i行掃描線102由m個象素電路110共用，當掃描信號Yi為H電平時，共用的m個象素線路110均同樣動作。
進一步，掃描信號Y1、Y2、Y3、…、Ym，如圖3所示，由於依次唯一地變成H電平，這樣，在所有象素電路110中，在其TFT1102的門極上由電容元件1120保持與其有機EL元件1130的輝度對應的電流Iout流過時的電壓。
此外，各電晶體1102、1104、1106、1108的溝道類型，並不一定如上述那樣，實際上可以適當選擇p溝道或者n溝道。
以下說明稱為本發明特徵部分的電流產生電路。圖4為表示包含在數據線驅動電路3中的電流產生電路30的一列的構成的方框圖。
在該圖中，變換電路310將從存儲器4(參見圖1)讀出的6比特數字數據(D0～D5)變換成19比特數字數據。對於該19比特數字數據可以分為以下4組，第1組為S11～S14、S1F的5比特，第2組為S21～S24、S2F的5比特，第3組為S31～S34、S3F的5比特，第4組為S41～S44的4比特，其中，第1組提供給電路塊C1，第2組提供給電路塊C2，第3組提供給電路塊C3，第4組提供給電路塊C4。
對於變換電路310的變換內容進行說明，6比特數字數據(D0～D5)所示的十進位(D5為最高位)的等級範圍為
～[63]的64等級，當十進位的等級在
～[15]時，變換電路310將其變換輸出成圖5所示的19比特數字數據。詳細講，等級從
到[15]遞增，比特S11～S14(S14為最高位)所表示的十進位值也從
到[15]依次遞增，而其他所有比特均變換成二進位的「0」。
當十進位的等級在[16]～[31]時，變換電路310將其變換輸出成圖6所示的19比特數字數據。詳細講，隨著等級從[16]遞增到[31]，比特S21～S24(S24為最高位)所表示的十進位值也從
到[15]依次遞增，比特S11～S14、S1F均變換成二進位的「1」，而其他所有比特均變換成二進位的「0」。
當十進位的等級在[32]～[47]時，變換電路310將其變換輸出成圖7所示的19比特數字數據。詳細講，隨著等級從[32]遞增到[47]，比特S31～S34(S34為最高位)所表示的十進位值也從
到[15]依次遞增，比特S11～S14、S1F、S21～S24、S2F均變換成二進位的「1」，而其他所有比特均變換成二進位的「0」。
當十進位的等級在[48]～[63]時，變換電路310將其變換輸出成圖8所示的19比特數字數據。詳細講，隨著等級從[48]遞增到[63]，比特S41～S44(S44為最高位)所表示的十進位值也從
到[15]依次遞增，比特S11～S14、S1F、S21～S24、S2F、S31～S34、S3F均變換成二進位的「1」。
圖9為表示採用邏輯電路實現這樣的變換電路310時的一例。當然，對於這樣的變換電路310，也可以不採用邏輯電路，而採用預先將變換內容保存的表的形式實現。
說明返回到圖4，基準電壓產生電路320根據電源電路7所產生的電壓V1～V4分別產生基準電壓VCS1～VCS4以及VCF1～VCF4。
在此，基準電壓產生電路320，通過圖10所示的電流鏡(CurrentMirror)電路譬如從電壓V1產生基準電壓VCS1、VCF1。在該圖中，在電流鏡電路的輸入側輸入從圖1中的電源電路7輸出的電壓V1，而從輸出側輸出基準電壓VCS1和VCF1。根據同樣的電流鏡電路，分別從電壓V2產生基準電壓VCS2和VCF2，從電壓V3產生基準電壓VCS3和VCF3，從電壓V4產生基準電壓VCF4。
電路塊C1是6比特數字數據(D0～D5)所示的十進位等級
～[63]中分配給
～[15]的電路，其詳細如圖11所示，由變換電路310變換的19比特數據中，根據比特S11～S14、S1F對開關11a～11d、11e進行開關控制，將FET(Field-Effect Transistor，場效應電晶體)10a～10e、10f～10j所輸出的要素電流i11～i14、i1F合成產生副電流Iout1。
在此，當FET的門極和源極之間施加一定電壓時流過FET的電流量定義為放大係數β，FET10f～10j之間的放大係數β的比設定為10f∶10g∶10h∶10i∶10j＝1∶2∶4∶8∶1。
又，在FET10a～10e的門極上施加基準電壓VCS1，在FET10f～10j的門極上施加基準電壓VCF1，這樣要素電流i1～i4、i1F之間的比成為i1∶i2∶i3∶i4∶i1F＝1∶2∶4∶8∶1。
此外，在電路塊C1中，FET構成採用FET10a～10e和FET10f～10j的2段構成，其目的是為了讓輸出電流Iout的特性穩定。
因此，在原理上，僅僅由FET10f～10j構成，也可以構成具有同樣功能的電路。
電路塊C2是數字數據(D0～D5)所示的十進位等級
～[63]中分配給[16]～[31]的電路，等同於電路塊C1。即，電路塊C2由變換電路310變換的19比特數據中，根據比特S21～S24、S2F適當選擇要素電流i21～i24、i2F，同時將所選擇的這些要素電流合成產生副電流Iout2。
電路塊C3是數字數據(D0～D5)所示的十進位等級
～[63]中分配給[32]～[47]的電路，等同於電路塊C1、C2。即，電路塊C3由變換電路310變換的19比特數據中，根據比特S31～S34、S3F適當選擇要素電流i31～i34、i3F，同時將所選擇的這些要素電流合成產生副電流Iout3。
電路塊C4是數字數據(D0～D5)所示的十進位等級
～[63]中分配給[48]～[63]的電路，除了相當於電路塊C1中的開關11f、FET10e、10j的部分(虛線50所圍的電路)沒有以外，其餘和電路塊C1是相同的，根據比特S41～S44適當選擇要素電流i41～i44，同時將所選擇的這些要素電流合成產生副電流Iout4。
在此，在電路塊C1中虛線50所圍的電路是為了選擇要素電流i1F的電路。該要素電流i1F是在產生相當於數字數據(D0～D5)所示的十進位等級[16](分配給與該電路塊C1的上位側臨近的電路塊者中的最低值)的副電流Iout1時在將要素電流i11～i14相加時使用。
對於在電路塊C2、C3中相當於虛線50中的電路也相同，是為了選擇要素電流i2F、i3F的電路，其中要素電流i2F是在產生相當於等級[32]的副電流Iout2時在將要素電流i21～i24相加時使用，要素電流i3F是在產生相當於等級[48]的副電流Iout3時在將要素電流i31～i34相加時使用。
因此，在不存在等級[64]的本實施方案中，不需要大於要素電流i41～i44之和的副電流Iout4，所以相當於虛線50中的電路在電路塊C4中不存在。
由電路塊C1～電路塊C4產生的副電流Iout1～Iout4經過合成電流線32合成為主電流Iout，將該主電流Iout輸出給對應的數據線104。
然後說明怎樣用6比特數字數據(D0～D5)控制主電流Iout的值。
首先，當數字數據(D0～D5)在等級
～[15]的範圍內時，如圖5所示，對於比特S11～S14變換成由該4比特表示的十進位值(S14為最高位)依次從
遞增到[15]。為此，在電路塊C1中讓開關11a～11d開關，據此，適當選擇要素電流i11～i14，產生副電流Iout1。
在等級為
～[15]時，由於比特S11～S14以外的比特均變換成二進位的「0」，電路塊C2、C3、C4中的開關均為關，其結果，副電流Iout2、Iout3、Iout4均為0。
因此，等級為
～[15]時的主電流Iout只是由在電路塊C1中通過適當選擇的要素電流i11～i14所合成的副電流Iout1所表現。
當數字數據(D0～D5)在等級[16]～[31]的範圍內時，如圖6所示，由於比特S11～S14、S1F均變換成二進位的「1」，在電路塊C1中開關11a～11d、11e均導通，副電流Iout1為由要素電流i11～i14、i1F之和所表示的最大值。
在等級為[16]～[31]時，對於比特S21～S24變換成由該4比特表示的十進位值(S24為最高位)依次從
遞增到[15]。為此，在電路塊C2中適當選擇要素電流i21～i24，產生副電流Iout2。
又，在等級為[16]～[31]時，比特S31～S34、S3F、S41～S44均變換成二進位的「0」，電路塊C3中的副電流Iout3以及電路塊C4中的副電流Iout4均為0。
因此，等級為[16]～[31]時的主電流Iout是在由在電路塊C2中通過適當選擇的要素電流i21～i24所合成的副電流Iout2的基礎上進一步加上成為最大值的副電流Iout1後的電流。但是，當等級為[16](分配給電路塊C2的範圍的最低值)時，嚴格講，由於副電流Iout2為0，主電流Iout由成為最大值的副電流Iout1所表示。
當數字數據(D0～D5)在等級[32]～[47]的範圍內時，如圖7所示，由於比特S11～S14、S1F、S21～S24、S2F均變換成二進位的「1」，在電路塊C1中的副電流Iout1為由要素電流i11～i14、i1F之和，在電路塊C2中的副電流Iout2為由要素電流i21～i24、i2F之和。
在等級為[32]～[47]時，對於比特S31～S34變換成由該4比特表示的十進位值(S34為最高位)依次從
遞增到[15]。為此，在電路塊C3中適當選擇要素電流i31～i34，產生副電流Iout3。
此外，在等級為[32]～[47]時，比特S41～S44均變換成二進位的「0」，電路塊C4中的副電流Iout4為0。
因此，等級為[32]～[47]時的主電流Iout是在由在電路塊C3中通過適當選擇的要素電流i31～i34所合成的副電流Iout3的基礎上進一步加上成為最大值的副電流Iout1、Iout2之和後的電流。但是，當等級為[32](分配給電路塊C3的範圍的最低值)時，嚴格講，由於副電流Iout3為0，主電流Iout由成為最大值的副電流Iout1、Iout2之和所表示。
當數字數據(D0～D5)在等級[48]～[63]的範圍內時，如圖8所示，由於比特S11～S14、S1F、S21～S24、S2F、S31～S34、S3F均變換成二進位的「1」，在電路塊C1中的副電流Iout1為由要素電流i11～i14、i1F之和，在電路塊C2中的副電流Iout2為由要素電流i21～i24、i2F之和，在電路塊C3中的副電流Iout3為由要素電流i31～i34、i3F相加和。
在等級為[48]～[63]時，對於比特S41～S44變換成由該4比特表示的十進位值(S44為最高位)依次從
遞增到[15]。為此，在電路塊C4中適當選擇要素電流i41～i44，產生副電流Iout4。
因此，等級為[48]～[63]時的主電流Iout是在由在電路塊C4中通過適當選擇的要素電流i41～i44所合成的副電流Iout4的基礎上進一步加上成為最大值的副電流Iout1、Iout2、Iout3之和後的電流。但是，當等級為[48](分配給電路塊C4的範圍的最低值)時，嚴格講，由於副電流Iout4為0，主電流Iout只由成為最大值的副電流Iout1、Iout2、Iout3之和所表示。
當電源電路7按照V1＜V2＜V3＜V4的大小關係產生電壓V1～V4時，由基準電壓產生電路320所產生的基準電壓VCS1～VCS4(VCF1～VCF4)具有VCS1＜VCS2＜VCS3＜VCS4(VCF1＜VCF2＜VCF3＜VCF4)大小關係。
在該關係中，電路塊C1～C4中的要素電流i11～i14、i1F、i21～i24、i2F、i31～i34、i3F、i41～i44分別成為圖12所示的值時，對應於數字數據(D0～D5)的等級
～[63]的主電流Iout分別為圖13所示的值。又，該等級與主電流之間的特性，如圖14所示，是由4條直線模擬的γ曲線。
詳細說明一下這樣的特性的。首先，等級為
～[16]時的主電流Iout由於只有由在電路塊C1中通過適當選擇的要素電流i11～i14、i1F所合成的副電流Iout1，該範圍內的主電流Iout在該範圍內大致呈直線特性，其斜率由基準電壓VCS1(VCF1)的大小確定。此外，由於要素電流i11、i1F的加權均為[1]，等級為[16]時的主電流Iout在等級為
～[15]時的特性的延長線上。
等級為[16]～[32]時的主電流Iout由於是在電路塊C1中成為最大值的副電流Iout1的基礎上將在電路塊C2中通過適當選擇的要素電流i21～i24、i2F所合成的副電流Iout2相加後的值，該範圍內的主電流Iout在該範圍內大致呈直線特性，並且與等級為
～[16]時的直線特性具有連續性。等級為[16]～[32]時的主電流Iout的斜率由基準電壓VCS2(VCF2)的大小確定。此外，由於要素電流i21、i2F的加權均為[1]，等級為[32]時的主電流Iout在等級為[16]～[31]時的特性的延長線上。
然後，等級為[32]～[48]時的主電流Iout由於是在成為最大值的副電流Iout1、Iout2的基礎上將在電路塊C3中通過適當選擇的要素電流i31～i34、i3F所合成的副電流Iout3相加後的值，該範圍內的主電流Iout在該範圍內大致呈直線特性，並且與等級為[16]～[32]時的直線特性具有連續性。進一步，等級為[32]～[48]時的主電流Iout的斜率由基準電壓VCS3(VCF3)的大小確定。
然後，等級為[48]～[63]時的主電流Iout由於是在成為最大值的副電流Iout1、Iout2、Iout3的基礎上將在電路塊C4中通過適當選擇的要素電流i41～i44所合成的副電流Iout4相加後的值，該範圍內的主電流Iout在該範圍內大致呈直線特性，並且與等級為[42]～[48]時的直線特性具有連續性。進一步，等級為[48]～[63]時的主電流Iout的斜率由基準電壓VCS4(VCF4)的大小確定。
因此，如果根據電壓V1～V4，操作由基準電壓產生電路320所產生的基準電壓VCS1～VCS4(VCF1～VCF4)的大小關係，可以設定各種各樣的等級與主電流Iout的特性。
例如，當VCS1＝VCS2＝VCS3＝VCS4時，主電流Iout，如圖15所示，在
～[63]的整個等級範圍大致呈直線特性。這時的斜率，根據VCS1(＝VCS2＝VCS3＝VCS4)變化。
又，當VCS1＞VCS2＞VCS3＞VCS4時，主電流Iout的特性如圖16所示。進一步，如果讓VCS1(＝VCS2)＞VCS3(＝VCS4)，主電流Iout的特性如圖17所示。
此外，要操作由基準電壓產生電路320所產生的基準電壓VCS1～VCS4(VCF1～VCF4)的大小關係，只要分別設定由電源電路7所產生的電壓V1～V4即可，例如，作為個別設定電壓V1的結構，可以舉出圖18所示的例子。即，舉例來說，可採用這樣的結構將運算放大器71的輸出採用可變電阻73和電阻75而作負反饋輸入。對其他電壓V1、V2、V3來說也同樣。在該結構中，可變電阻73的電阻值可以採用手動調整，也可以採用模擬開關調整。
依據這樣的電流產生電路30，等級與主電流的特性採用4條連續的大致直線表現，根據不同目的和用途可以以各種各樣的形式模擬顯示板1中的γ特性。
進一步，依據該電流產生電路，由於可採用V1～V4的共計4種基準電壓和邏輯電源電壓可以產生64種主電流Iout，故所需要的電壓源數很少就足夠了。為此，在簡化結構，降低消耗電能的同時，也提高了耐力性。
此外，該電流產生電路，雖然採用的是由電路塊C1～C4所產生4個副電流Iout1～Iout4合成為與64等級對應的主電流Iout的結構，但是也可以通過增加電路塊的數量(減少每個電路塊中FET10f～10j等的數量)，實現更加平滑的非線性特性，相反，也可以減少電路塊的數量(增加每個電路塊中FET10f～10j等的數量)，減少變換電路310中的變換負擔(減少確定電路塊的開關的導通截止的數據線數)。
又，在上述電路塊中，雖然是使用FET來產生要素電流，但是毫無疑問也可以採用雙極型電晶體。
本發明，並不限定於上述實施方案，可以進行各種應用與變形。
在上述實施方案中，主電流Iout在等級為
時雖然將其最低值設定為0(參見圖13)，但也可以如圖19所示，另外設置偏置電流電路51、由電壓V0確定主電流Iout的下限值。在這樣的結構下，流入偏置電流電路51的電流對副電流Iout1～Iout4的和進行偏置後，合成為主電流Iout。為此，主電流Iout的最低值可以不是零，而是該下限值。
在實施方案中，當選擇掃描線102時，位於該掃描線102上的象素電路110的有機EL元件1130中應流入的電流通過數據線104提供。
在此，當顯示板1的尺寸增大，數據線104上的寄生電容增大，這樣，就不可能直接提供所需要的主電流Iout，因而難以高速驅動。為了消除這樣的不利因素，例如，如圖20所示，在每條數據線104上也可以設置預充電電路53。該預充電電路53包括流入與門極電壓Vpre對應的預充電電流Ip的FET532、在數據線104中流入主電流Iout之前由信號Dp使其導通並讓預充電電流Ip流入數據線104而預先對數據線104預充電的開關534。
這樣，如果在流入主電流Iout之前對數據線104預充電，與這樣的預充電電路53不存在的情況相比較，數據線104中流入的電流到達目標電流即主電流Iout所需要的時間可以縮短，因此，可以進行更高速驅動。
又，在實施方案中，對於發光控制信號Vg1、Vg2、Vg3、…、Vgm，雖然採用的是由掃描線驅動電路2將掃描信號Y1、Y2、Y3、…、Ym反相後提供這樣的結構，但是也可以採用由另外的電路提供的結構，而切還可以採用如是結構將成為發光控制信號Vg1、Vg2、Vg3、…、Vgm的有效電平(H電平)的期間一併朝窄方向控制。
有關以上說明的實施方案的電光學裝置100雖然是通過將本發明的特徵部分的電流產生電路30適用於有機EL板的數據線驅動電路中而構成的，但是該電流產生電路也可以適用於除了有機EL板以外的其他顯示板，例如FED(Field Emission Display，場致發射顯示)等其他各種各樣的顯示板中。
以下對適用了有關實施方案的電光學裝置100的電子設備的幾個事例進行說明。
圖21為表示適用該電光學裝置100的移動型個人計算機的構成的立體圖。在該圖中，個人計算機2100包括具有鍵盤102的本體2104和作為顯示裝置的電光學裝置100。
又，圖22為表示適用上述電光學裝置100的手機的構成的立體圖。在該圖中，手機2200包括多個操作按鍵2202、受話口2204、送話口2206以及上述電光學裝置100。
圖23為表示將上述電光學裝置100用作為取景器的數位相機的構成的立體圖。銀鹽照相機是將被攝體的光像在膠片上感光，而數位相機2300是將被攝體的光像採用CCD(Charge Coupled Device，電荷耦合器件)等攝像元件進行光電變換，生成並保存攝像信號。在此，在數位相機2300中的本體2302的背面上，設置了上述電光學裝置100。該電光學裝置100，由於是根據攝像信號進行顯示，故可以起到顯示被攝體的取景器的作用。又，在本體2302的前面側(圖23中背面側)，設置有包含光學鏡頭和CCD等的受光裝置2304。
攝影者在確認顯示在電光學裝置100上的被攝體像之後，按下快門2306，將該時刻的CCD攝像信號傳送並保存在電路板2308的存儲器中。
又，在該數位相機2300中、即在外殼2302的側面上設置有為進行外部顯示的視頻信號輸出端子2312和數據通信用輸入輸出端子2314。
此外，作為適用電光學裝置100的電子設備，除了圖21所示的個人計算機、圖22所示的手機、圖23所示的數位相機以外，還可以舉出液晶電視、觀察取景型和監視直視型的攝像機、導航裝置、尋呼機、電子記事本、電子計算器、文字處理器、工作站、可視電話、POS終端、具有觸控螢幕的設備等。作為這樣各式各樣的電子設備的顯示部，不用講，可以適用上述電光學裝置100。
依據以上說明的有關本發明的電流產生電路，其電路構成簡單、並且消耗電能少。
權利要求
1.一種電流產生電路，其特徵是包括通過從多個要素電流中選擇出與所輸入的數字數據對應的要素電流而輸出副電流的多個電路塊、和通過將所述副電流合成而輸出主電流的合成電路。
2.根據權利要求1所述的電流產生電路，其特徵是1個電路塊分別通過各自放大係數不同的電晶體產生所述多個要素電流的每一個。
3.根據權利要求2所述的電流產生電路，其特徵是所述電晶體中包含其放大係數的比成為二進位加權的組合的部分。
4.根據權利要求2或3所述的電流產生電路，其特徵是所述電晶體的每一個是場效應電晶體，在1個電路塊中的電晶體的門極上施加共同的基準電壓。
5.一種電流產生電路，其特徵是包括產生副電流的多個電路塊、和通過將各電路塊產生的副電流合成而輸出主電流的合成電路，給電路塊的每一個分配將所輸入數字數據可取值的範圍分割後的一個範圍，一個電路塊，當數字數據的值在分配給該電路塊的範圍以下時產生大致為零的副電流，當數字數據的值在分配給該電路塊的範圍內時產生與該數字數據對應的大致呈直線特性的副電流，當數字數據的值在分配給該電路塊的範圍以上時產生相當於分配給相對於該電路塊臨近上位側的塊的數字數據範圍的最低值的副電流。
6.根據權利要求5所述的電流產生電路，其特徵是針對各電路塊，可分別設定電路塊中的大致直線特性。
7.根據權利要求1～6中任一項所述的電流產生電路，其特徵是包括確定所述主電流的下限值的偏置電流路徑。
8.一種半導體集成電路，其特徵是將權利要求1～7中任一項所述的電流產生電路集成化。
9.一種電光學裝置，包括多條掃描線、多條數據線、驅動所述掃描線的掃描線驅動電路、驅動所述數據線的數據線驅動電路、配置在所述掃描線和所述數據線的交叉部位上的電光學元件，其特徵是所述數據線驅動電路包括權利要求1～7中任一項所述的電流產生電路，由該電流產生電路所產生的主電流提供給一數據線。
10.根據權利要求9所述的電光學裝置，其特徵是所述電光學元件是由電流驅動的被驅動元件。
11.根據權利要求10所述的電光學裝置，其特徵是所述被驅動元件是有機電致發光元件。
12.根據權利要求11所述的電光學裝置，其特徵是包括保存確定所述有機電致發光元件的輝度等級的數據的存儲器、和從所述存儲器中讀出數據並作為所述數字數據提供給所述數據線驅動電路的控制電路。
13.根據權利要求8～12中任一項所述的電光學裝置，其特徵是具有提供成為動作基準的基準動作信號的振蕩電路。
14.一種電子設備，其特徵是裝載有權利要求8～13中任一項所述的電光學裝置。
全文摘要
一種構成簡單經久耐用並且消耗電能少的電流產生電路。電路塊C1通過根據數據(比特)S11～S14、S1F適當選擇要素電流i11～i14、i1F產生副電流Iout1。同樣，電路塊C2通過根據比特S21～S24、S2F適當選擇要素電流i21～i24、i2F產生副電流Iout2，電路塊C3通過根據比特S31～S34、S3F適當選擇要素電流i31～i34、i2F產生副電流Iout3，電路塊C4通過根據比特S41～S44適當選擇要素電流i41～i44產生副電流Iout4。然後，將這些副電流Iout1、Iout2、Iout3、Iout4合成產生主電流Iout。
文檔編號G09G3/30GK1402597SQ021421
公開日2003年3月12日 申請日期2002年8月28日 優先權日2001年8月29日
發明者河西利幸 申請人:精工愛普生株式會社