應變矽工藝中的淺溝渠隔離工藝的製作方法

2023-08-02 20:20:21 2

專利名稱：應變矽工藝中的淺溝渠隔離工藝的製作方法
技術領域：
本發明涉及集成電路(integrated circuit，IC)器件及製造IC器件的工藝。更具體地，本發明涉及一種在含鍺的襯底或含鍺層上形成溝渠隔離結構的方法。
背景技術：
集成電路(IC)含有許多形成在半導體襯底上的電晶體。已知有許多方法可在半導體襯底上形成電晶體。通常電晶體是利用絕緣或隔離結構而彼此隔離。
一種在矽襯底上形成電晶體的方法是眾所周知的矽局部氧化(Local Oxidation of Silicon，LOCOS)工藝。傳統的LOCOS工藝通常包含下列簡化的步驟。首先，在矽襯底上熱生長一氮化矽層。傳統的LOCOS工藝通常需要一層高質量、熱生長的氮化矽層，以避免分層(delamination)或其它的工藝問題。其次，利用光刻及蝕刻工藝，選擇性地去除氮化物層，以產生欲形成的電晶體的源極/漏極區域的圖形。在圖形化源極/漏極區域之後，生長場氧化物(field oxide)。由於氧化物的生長在留有氮化矽處會受到抑制，所以氧化物只會生長在源極/漏極圖形化步驟中所露出的矽襯底處。最後，待氧化物完全生長之後，去除氮化物層的剩餘部分，在露出的矽襯底上只留下已氧化的源極/漏極區域。
另一個用來形成絕緣結構並定義出源極與漏極區域的工藝，是淺溝渠隔離(STI)工藝。傳統的STI工藝通常包含下列簡化的步驟。首先，在矽襯底上熱生長或沉積出一氮化矽層。接下來，利用光刻及蝕刻工藝，選擇性地去除氮化矽層，以產生欲形成的電晶體的源極/漏極區域的圖形。在圖形化源極/漏極區域之後，蝕刻該襯底以形成溝渠。形成溝渠之後，在溝渠露出的表面上熱生長一襯墊(liner)。襯墊氧化物(liner oxide)通常是在非常高溫的氫氯酸(hydrochloric acid，HCl)環境下形成的。將如二氧化矽(SiO2)的絕緣材料覆蓋(blanket)沉積在氮化物層以及溝渠中的襯墊氧化物上。剖光絕緣材料以形成一平坦表面。然後去除氮化物，只留下溝渠中的氧化物結構。
淺溝渠隔離(STI)結構用於應變矽(strained silicon，SMOS)工藝中。利用SMOS工藝增加矽的載流子遷移率來提高電晶體(MOSFET)的性能，因而可降低阻抗與功耗，提升驅動電流、頻率響應、和操作速度。應變矽通常是通過在一矽鍺襯底或矽鍺層上生長一矽層而形成。
該矽鍺襯底的矽鍺晶格通常比純矽晶格排列地較寬鬆，鍺含量越高則間隙越寬鬆。因為矽晶格與較大的矽鍺晶格對準排列，所以矽層中會產生拉伸應變(tensile strain)。實質上，矽原子被彼此拉開。
鬆弛矽(relaxed silicon)具有含六個相等價帶(valence band)的導帶(conductive band)。矽所產生的拉伸應變會造成其中四個價帶的能量上升，而兩個價帶的能量下降。受量子效應的影響，電子在通過低能帶時有效重量降低百分之三十。如此，可使低能帶對電子流提供較少的阻抗。除此之外，電子所遇到的矽原子核的震動能較少，使電子散射率比在鬆弛矽中的散射率小500至1000倍。因而，相對於鬆弛矽，應變矽的載流子遷移率(carrier mobility)大幅提升，可使電子遷移率提升至少80％、空穴遷移率提升至少20％。遷移率的提升可使電場維持至1.5兆伏/釐米(megavolts/centimeter)。這些因素可使器件在無須進一步減小器件尺寸的情況下，使速度增加35％、或在不降低性能的情況下減少25％的功耗。
SMOS工藝中所使用的鍺，會造成IC結構、層、與設備的鍺沾汙(germanium contamination)問題。特別是鍺的脫氣(outgassing)和外擴散(outdiffusion)會汙染許多與製造設備相關的部件以及與已加工晶片相關的集成電路結構。而且，鍺的脫氣會不利地影響薄膜的形成。此外，鍺的外擴散會造成鍺累積(accumulation)或堆積(pile-up)在襯墊的界面處，進而造成STI結構的可靠度問題。
鍺的脫氣問題在與淺溝渠隔離(STI)結構的襯墊相關的非常高溫及HCl環境中特別顯著。例如，傳統的STI襯墊氧化物工藝使用約1000℃的溫度，這會提高鍺的脫氣。
因此，需要一種能在低溫工藝中形成的STI襯墊。此外，需要一種能形成具有良好兼容性(compatibility)的高質量氧化物且不易受鍺脫氣影響的工藝。再者，需要一種形成SMOS溝渠襯墊的工藝。更甚者，需要一種不易受鍺脫氣影響的形成襯墊的工藝。更甚者，需要一種無需利用高溫而熱生長襯墊的STI工藝。

發明內容
例示性的實施例涉及一種製造集成電路的方法。該集成電路包括在一含鍺襯底中的溝渠隔離區域。該方法包括在襯底上形成一氮化矽層，並選擇性地蝕刻該氮化矽層以形成與溝渠隔離(STI)區域的位置相關的開孔(aperture)。該方法也包括在襯底中的該位置形成溝渠，並以低溫工藝在襯底的溝渠中形成氧化物襯墊的步驟。
另一例示性實施例涉及一種在半導體層中形成淺溝渠隔離區域的方法。該方法包括在該半導體層上提供硬掩膜層(hard mask layer)、在該硬掩膜層上提供光刻膠層(photoresist layer)、以及在光刻工藝中選擇性地去除部分光刻膠層。該方法進一步包括去除一些位置處的硬掩膜層、在該硬掩膜層中的該位置下方形成溝渠、以紫外光工藝在該溝渠中形成襯墊。
另一例示性實施例涉及一種在含鍺層內的溝渠中形成襯墊的方法。該方法包括選擇性地蝕刻該含鍺層以形成溝渠以及以低溫工藝在溝渠中提供襯墊。


通過下列詳細說明同時參照圖式，可更充分了解例示性實施例，附圖中的相同標號代表相同部分，其中圖1是根據淺溝渠隔離工藝(STI)的例示性實施例的包含應變矽層、氧化層、硬掩膜層和光刻膠層的矽鍺襯底的一部分剖面圖；圖2是圖1所示部分的剖面圖，顯示了光刻圖形化步驟；圖3是圖2所示部分的剖面圖，顯示了硬掩膜層的選擇性蝕刻步驟；圖4是圖3所示部分的剖面圖，顯示了氧化層的選擇性蝕刻步驟；圖5是圖4所示部分的剖面圖，顯示了應變矽層的選擇性蝕刻步驟；圖6是圖5所示部分的剖面圖，顯示了鍺矽襯底的選擇性蝕刻步驟；圖7是圖6所示部分的剖面圖，顯示了低溫形成襯墊的步驟；圖8是圖7所示部分的剖面圖，顯示了形成柵極的步驟；圖9是圖1所示部分的淺溝渠隔離工藝的整體方塊圖；圖10是根據另一淺溝渠隔離工藝(STI)的例示性實施例的包含應變矽層、氧化層、硬掩膜層和光刻膠層的矽鍺襯底的一部分剖面圖；圖11是圖10所示部分的剖面圖，顯示了光刻圖形化步驟；圖12是圖11所示部分的剖面圖，顯示了硬掩膜層的選擇性蝕刻步驟；圖13是圖12所示部分的剖面圖，顯示了氧化層的選擇性蝕刻步驟；圖14是圖13所示部分的剖面圖，顯示了應變矽層的選擇性蝕刻步驟；圖15是圖14所示部分的剖面圖，顯示了鍺矽襯底的選擇性蝕刻步驟；圖16是圖15所示部分的剖面圖，顯示了半導體沉積步驟；圖17是圖16所示部分的剖面圖，顯示了形成襯墊的步驟；圖18是圖17所示部分的剖面圖，顯示了選擇性去除襯墊的步驟；圖19是圖18所示部分的剖面圖，顯示了填充溝渠的步驟；圖20是圖19所示部分的剖面圖，顯示了形成柵極的步驟；圖21是根據另一例示性實施例的在圖10所示部分中的淺溝渠隔離工藝(STI)的整體方塊圖。
具體實施例方式
圖1至圖9是根據例示性實施例說明一種集成電路(IC)製造方法。如圖1至圖9所述的方法，可減少矽鍺層或結構的鍺脫氣和外擴散問題。該工藝能用於淺溝渠隔離工藝(STI)、或是任何需要襯墊氧化物且使用鍺或其它具有高溫脫氣傾向物質的工藝中。有利地是，襯墊氧化物能夠在低溫形成，且提供具有良好兼容性的高質量氧化物。如圖1至圖9所述的實施例，低溫工藝是指在低於約700℃溫度進行的工藝。
參照圖1至9，其說明了集成電路(IC)的部分12的剖面圖。部分12是以工藝100(圖9)形成淺溝渠隔離(STI)結構。部分12包含形成在應變矽層16上的氧化層18。該應變矽層16形成在半導體襯底14或含鍺層或含鍺襯底上。襯底14能形成在襯底13上。
襯底13為非必要地，且部分12能以襯底14為最底層。如圖10至圖21所述的實施例，其顯示了襯底114之下不具有如襯底13(圖1)的襯底。襯底13可以是與襯底14相同或不同的材質。在一個實施例中，襯底13是一種半導體襯底，例如上方已生長矽鍺襯底14的矽襯底。
部分12可以是任何形式的半導體器件，或其部分，可通過任何半導體工藝製得，如，互補金屬氧化物半導體(CMOS)工藝、雙極型(Bipolar)工藝或是其它半導體工藝。部分12可以是一個完整的IC或IC的一部分，且可包含許多電子部件部分。
襯底14較佳地是矽鍺或其它含鍺的半導體材料，且能摻雜P-型雜質或是N-型雜質。襯底14可以是形成於如襯底13的半導體或絕緣基部上的外延層(epitaxial layer)。此外，襯底14較佳地是由矽鍺(Si1-xGex，其中X約為0.2，且通常範圍為0.1至0.4)組成。襯底14能被生長或沉積。
在一個實施例中，襯底14通過化學氣相沉積(chemical vapordeposition，CVD)生長於襯底13上，其中CVD的源氣體為乙矽烷(disilane，Si2H6)及鍺烷(germane，GeH4)，襯底溫度約為650℃，乙矽烷的分壓約為30mpa，鍺烷的分壓約為60mpa。可使用上述比例開始矽鍺材料的生長，或者是鍺的分壓可由壓力很低或零開始逐漸增加以形成一梯度組成物(gradient composition)。或者，能通過離子注入(ion implantation)鍺而摻雜矽層或利用其它工藝來形成襯底14。較佳地，襯底14通過外延而生長至厚度小於約5000埃(且較佳地介於約1500抗反射及4000埃之間)。
應變矽層16由外延工藝而形成於襯底14之上。較佳地，應變矽層16是通過CVD在600℃生長而得。應變矽層16可以是純矽層，且其厚度介於約50至150埃之間。
墊氧化物薄膜(pad oxide film)或氧化層(oxide layer)18形成於應變矽層16之上。層18為非必要的。層18較佳地是熱生長於襯底16上，厚度介於約100至300埃之間。層18作為緩衝層(buffer layer)，能在傳統高溫工藝加熱至約1000℃的氧氣環境中熱生長而得。因為有層16存在，在此鍺的脫氣和外擴散不會成為問題。
阻擋層(barrier)或硬掩膜層22形成於氧化層18上。較佳地，硬掩膜層22是以沉積或熱生長工藝所形成的厚度介於約300至1000埃之間的氮化矽(Si3N4)。較佳地，硬掩膜層22是由CVD工藝或生長工藝形成。也能使用低壓的等離子增強化學氣相沉積(plasma enhancedCVD，PECVD)工藝，還能使用傳統的高溫(如，600℃或600℃以上)下的二氯矽烷(dichlorosilane，SiH2CI2)、氨氣(NH3)和氮氣(N2)的混合物的熱氮化工藝。用於沉積氮化物的PECVD工藝使用矽烷(SiH4)、氮氣(N2)和氨氣(NH3)，其功率介於約550至650瓦之間，溫度為500℃。相對於傳統CVD或生長工藝所用的N2/NH3/SiCI2H2，能用氨氣(NH3)矽烷(SiH4/N2)的混合等離子體來形成硬掩膜層22。
光刻膠層24旋轉塗布(spun)於硬掩膜層22之上。較佳地，光刻膠層24是任何市售的i-line或深紫外(deep UV)光刻膠，例如，(Shipley Corp.，MA)SPR 955(i-line)UV5(deep UV)。在圖1和圖2中，依據工藝100的步驟102(圖9)使用掩膜或標線(reticle)28，經由光刻工藝選擇性去除光刻膠層24以留下開孔34。在圖3中，根據工藝100的步驟104(圖9)利用幹法蝕刻工藝(dry-etching)蝕刻硬掩膜層22，以使開孔34到達氧化層18。相對於氧化層24，該幹法蝕刻工藝對氮化矽是選擇性地。層24能在層22蝕刻之後被剝除(stripped)。
根據工藝100的步驟104(圖9)，在圖4中，改變蝕刻工藝以蝕穿二氧化矽材料，並蝕刻層18以使開孔34到達層16。層18能以幹法蝕刻工藝蝕刻。或者，使用其它蝕刻技術以去除層18的經選擇的部分。光刻膠層24(圖1)能在蝕刻氧化層18之前或之後被去除。
在圖5中，改變蝕刻步驟以蝕穿矽材料。應變矽層16能通過幹法蝕刻工藝而去除，以使開孔34到達襯底14。
根據工藝100的步驟106(圖9)，在圖6中，通過開孔34蝕刻襯底14以形成淺溝渠隔離結構的溝渠。該溝渠較佳地具有與開孔34一致的寬度。該溝渠較佳地具有介於約1500至4000埃的深度及0.18-1.50nm或更窄的寬度。該溝渠位於底部的較窄部分能具有剖面呈梯形的形狀。如圖10至圖21所述的實施例，顯示了該溝渠具有梯形剖面的形狀。襯底14較佳地被幹法蝕刻工藝蝕刻以形成該溝渠。襯底14可與層16在同一步驟中被蝕刻。
雖然已敘述了該溝渠經幹法蝕刻工藝蝕刻出，但是該溝渠也能以任何適於在襯底14中形成開孔的工藝而形成。在一個實施例中，用於該溝渠的開孔的形成從襯底14貫穿至襯底13。另外，視襯底14的厚度而定，與開孔34相連的溝渠的底部可能不會到達襯底13。在一個並沒有提供襯底13的實施例中，襯底14比與該開孔34相連的溝渠要深。
在圖7中，襯墊38形成於與開孔34相連的溝渠中。較佳地，襯墊38是以低溫工藝形成的氧化物(如，氧化矽或二氧化矽)材料。在一個實施例中，襯墊38的厚度介於約200至500埃之間，且形成在溝渠的底部和側壁上。在一個實施例中，在溝渠未被填充之前不去除層18和22。
雖然在圖8中只顯示出形成在襯底14上，但是襯墊38也能形成在層16、18和22上。如圖10至圖21所述的實施例，顯示了襯墊138形成在層116、118和122上並且也形成在層122的上方。
根據一個實施例，以有益的紫外光臭氧(ultraviolet light ozone，UVO)工藝形成襯墊38。在一個實施例中，包含與開孔34相連的溝渠的部分12被提供在氧氣環境中並接受紫外光的照射。在一個實施例中，該溝渠在暴露於UV光時通過吸收波長約為185nm的UV光而反應形成臭氧(O3)及氧原子(O)。臭氧一旦形成之後，即能吸收波長約為254nm的UV光而再分解形成更多的氧原子。
氧原子作為一種強氧化劑。氧原子和臭氧都可與和襯底14和/或層16相連的矽產生反應以形成氧化層。雖然只顯示出襯墊38形成在襯底14上，但襯墊38也能生長在與層16相關的側壁上。在2001年1月2日出版到Vaccari的第6,168,961號美國專利中論述了例示性的UVO工藝。根據此實施例，可使用任何採用任何UVO技術的方法，包含調整UVO的能量及氧氣環境。
其優點在於，該UVO工藝為低溫工藝，因而可降低鍺的外擴散。較佳地，該UVO工藝在溫度低於約600℃時進行。雖使用低溫，但仍能產生高質量且具良好兼容性的襯墊38。在一個最佳實施例中，該UVO溫度工藝在溫度遠低於600℃(如，低於550℃)時進行。
根據另一個實施例，使用雙頻射頻功率PECVD工藝(dualfrequency RF power PECVD)，在溫度介於約500至550℃之間時，形成襯墊38。較佳地，化學氣相沉積工藝在低溫(如，低於700℃)下進行，並使用SiH4與O2氣體。在襯墊38形成的厚度達200至500埃之後，在溫度介於約900至1000℃之間(如，950℃)時於氮氣環境中進行為時約30秒的迅速的快速熱退火(rapid thermal anneal，RTA)。申請人相信如此短的RTA時間，不會造成明顯的鍺脫氣或外擴散。
在又一個實施例中，襯墊38能由原子層沉積(atomic layerdeposition，ALD)技術形成。較佳地，該ALD技術在矽烷與氧氣氛下使用約700℃的溫度。根據一例示性實施例，該ALD技術使用脈衝式周期工藝(pulse cycle process)，在約10至30秒間將SiH4和O2氣流交互地開與關(脈衝的)。
在又另一個實施例中，襯墊38能由與前述CVD工藝相似的高密度等離子氧化物沉積(high density plasma oxide deposition，HDP)工藝形成。較佳地，在溫度低於700℃時，該沉積工藝中不使用NH3而使用矽烷取代。該HDP工藝較佳地使用SiH4和O2氣體以及介於約600至650℃的溫度。該HDP工藝使用高射頻功率(如，介於約4000至5000瓦之間)。
在圖8中，在層16上以及與開孔34相連的溝渠內覆蓋地沉積一層絕緣材料40。絕緣材料40較佳地是在HDP工藝中沉積出的二氧化矽。較佳地，絕緣材料40是在矽烷(SiH4)工藝中沉積出的。或者，也能使用硼磷矽玻璃(boron phosphate silicon glass，BPSG)工藝。絕緣材料40的厚度較佳地介於約2000至8000埃之間。
絕緣材料40利用剖光/蝕刻方式被去除至抵達層16的上表面為止。絕緣材料40的去除會使氧化材料存留在與開孔34相連的溝渠內。能通過許多剝除(stripping)或蝕刻工藝來去除絕緣材料40。較佳地，通過化學機械剖光(chemical-mechanical polishing，CMP)使其由層16的上方被去除。
在一個實施例中，在溝渠形成後以及層22剝除前沉積絕緣材料40。該絕緣材料剖光或蝕刻至抵達層22為止。層22及18能在後續工藝中被剝除。
雖然在圖8中顯示的材料為形成在溝渠內(襯墊38的上表面及側表面之上)至層16的上表面的單一結構，絕緣材料40也可止於襯墊38的上表面。
在絕緣材料40形成於與開孔34相連的溝渠中之後，能形成柵極結構44。柵極結構44可以是傳統的MOSFET柵極結構，例如，金屬覆在氧化物上的柵極結構(metal over oxide gate structure)或多晶矽覆在氧化物上的柵極結構(polysilicon over oxide gate structure)。在一個實施例中，柵極結構44由氮化鉭(tantalum nitride)或氮化鈦(titaniumnitride)的柵極導體所組成，該柵極導體由等離子氣相沉積濺鍍技術形成。濺鍍時，能提供氮氣(N2)以修改柵極導體中金屬與氮的組成。此修改能被用於調整柵極結構44的功函數(work function)。例如，通過調整與柵極結構44相關的氮氣流量，能獲得200毫伏的臨界電壓(threshold voltage)偏移。
圖10至21顯示了根據另一實施例的一種集成電路(IC)製造方法。如圖10至圖21所述的方法會減少矽鍺結構的鍺脫氣及外擴散問題。此工藝能用於淺溝渠隔離(STI)工藝、或任何需要襯墊氧化物且使用鍺或其它具有高溫脫氣傾向物質的工藝中。有利地是，襯底氧化物層能由以低溫形成的另一層而形成，且提供具良好兼容性的高質量氧化層。如圖10至21所述的實施例，低溫是指低於約700℃的溫度。圖10至20與圖1至8中相似的結構具有相似的標號(數字相差100)。
參照圖10及圖21，說明了集成電路(IC)的部分112的剖面圖。部分112(圖10)通過工藝200(圖21)形成淺溝渠隔離(STI)結構。部分112包含形成於應變矽層116上的氧化層118。層116形成在半導體襯底114或含鍺層或含鍺襯底上。襯底114能形成在如襯底13(圖1)的襯底上。
部分112可以是任何形式的半導體器件或其部分，可以通過任何半導體工藝製得，如，互補金屬氧化物半導體工藝(CMOS)、雙極型工藝或其它半導體工藝。部分112可以是一個完整的IC或IC的一部分，且可包含許多電子部件部分。
襯底114較佳地是矽鍺或其它含鍺的半導體材料，且能摻雜P-型雜質或是N-型雜質。襯底114可以是形成在如襯底13的半導體或絕緣基部上的外延層。此外，襯底114較佳地由矽鍺(Si1-xGex，其中X約為0.2，且通常範圍為0.1至0.4)組成。襯底114可以是晶片的一部分，且與襯底14(圖1)相似。
應變矽層116由外延工藝而形成在襯底114上。較佳地，層118是通過CVD在600℃生長而成。層118可以是純矽層，且其厚度介於約50至150埃之間。
墊氧化薄膜或氧化層118形成在層116上。層118為非必要的。層118較佳地熱生長在襯底116上，厚度介於約100至300埃之間。層118作為緩衝層，且能以傳統高溫工藝於氧氣環境中通過加熱至約1000℃熱生長而得。因為有層118存在，在此鍺的脫氣和外擴散不會成為問題。
阻擋層或硬掩膜層122形成在氧化層118上。較佳地，硬掩膜層122是以沉積或熱生長工藝製得的厚度介於約300至1000埃之間的氮化矽(Si3N4)。較佳地，硬掩膜層122是以CVD工藝或生長工藝而形成，且能與層22(圖1)相似。
光刻膠層124旋塗在硬掩膜層122上。較佳地，光刻膠層124是任何市售的i-line或深紫外(deep UV)光刻膠，例如(Shipley Corp.，MA)SPR 955(i-line)UV5(deep UV)。根據工藝200的步驟202(圖21)，在圖11中，使用掩膜或標線128，經由光刻工藝選擇性去除光刻膠層124以留下開孔134。
根據工藝200的步驟104(圖21)，在圖12中，利用幹法蝕刻工藝蝕刻硬掩膜層122，以使開孔134到達氧化層118。相對於氧化層124，該幹法蝕刻工藝對氮化矽是選擇性地。層124能在層122蝕刻之後被剝除。
根據工藝200的步驟204(圖21)，在圖13中，改變蝕刻工藝以蝕穿二氧化矽材料，並蝕刻層118以使開孔134到達層116。層118能以幹法蝕刻工藝被蝕刻。或者，能夠使用其它的蝕刻技術來去除層118的經選擇的部分。光刻膠層124(圖10)能在蝕刻氧化層118之前或之後被去除。
在圖14中，改變蝕刻步驟以蝕穿矽材。能通過幹法蝕刻工藝而去除應變矽層116，以使開孔134到達襯底114。
根據工藝200的步驟206(圖21)，在圖15中，通過開孔134蝕刻襯底114以形成淺溝渠隔離結構的溝渠。該溝渠較佳地具有與開孔134一致的寬度。該溝渠較佳地具有介於約1500至4000埃的深度及0.18-1.50nm或更窄的寬度。該溝渠位於底部的較窄部分能具有剖面為梯形的形狀。該溝渠也能具有其它的剖面形狀。襯底114較佳地經幹法蝕刻工藝蝕刻以形成該溝渠。襯底114能與層116在同一步驟被蝕刻。
雖然說明了該溝渠以幹法蝕刻工藝被蝕刻，但該溝渠也能通過任何適於在襯底114中形成開孔的工藝而形成。在一個實施例中，該溝渠的開孔完全穿越襯底114至另一襯底(如，圖1的襯底13)。
在圖16中，共形層126(conformal layer)形成在溝渠中及層122上。在一個實施例中，層126是在低溫(如，600℃以下)下形成的半導體或金屬層。層126較佳地是能被氧化形成如氧化物襯墊(oxideliner)的絕緣材料的層。最佳地，層126是在500-600℃時通過CVD沉積的100至200埃厚的非晶矽層(amorphous silicon)。層126根據工藝200的步驟208(圖21)被沉積。
層126較佳地形成在與襯底114及層116、118和122的開孔134相連的溝渠側壁上。層126也形成在層122的上表面上。在圖17中，層126被轉換成一種如襯墊氧化物材料128的絕緣材料。較佳地，層126(圖16)在溫度介於約650至750℃的熱浸透O2(thermally soakingO2)氧化工藝中，被形成為襯墊氧化物材料128。較佳地，該氧化工藝能在高溫下實施。鍺的外擴散因與層126相關的阻擋層而減少。較佳地，整個層126被轉換成襯墊氧化物材料128。
在圖18中，層122被平坦化或蝕刻，以從其上方表面去除襯墊氧化物材料128。或者，層126能在襯墊氧化物材料128形成之前，從層122的上表面被去除。襯墊氧化物材料128剩餘部分即成為與開孔134相連的溝渠的襯墊138。
在圖18中，襯墊138形成在與開孔134相連的溝渠內。較佳地，襯墊138是通過氧化半導體或金屬層所形成的氧化物(如，氧化矽或二氧化矽)材料。在一個實施例中，襯墊138的厚度約為200至500埃。在一個實施例中，層122及118是在襯墊138形成之前被剝除。在一個較佳實施例中，層128及122是在溝渠填充後才被剝除。
在圖19中，在層116上以及與開孔134相連的溝渠中覆蓋地沉積一層絕緣材料140的層142。絕緣材料140較佳地是以HDP工藝所沉積的二氧化矽，且與材料40(圖8)相似。較佳地，絕緣材料140以矽烷(SiH4)工藝被沉積。或者，也能使用硼磷矽玻璃(BPSG)工藝。絕緣材料140的厚度較佳地介於約2000至8000埃之間。
絕緣材料140利用剖光/蝕刻方式被去除到抵達層122的上表面為止。絕緣材料140的去除會在與開孔34相連的溝渠內留下氧化物材料140。能通過許多剝除或蝕刻工藝去除絕緣材料140。較佳地，利用幹法蝕刻從層122的上方去除絕緣材料140。
在一個實施例中，與絕緣材料140相關的絕緣層142在溝渠形成以及層122和116剝除之後被沉積。絕緣層142被剖光或蝕刻至抵達層122為止。
雖然在圖19中顯示的材料為形成於溝渠(襯墊138的上表面及側表面的上)內至層116的上表面的單一結構，但絕緣材料140也可止於襯墊138的上表面。
在圖20中，當絕緣材料140形成在與開孔134相連的溝渠中後，能形成柵極結構156。柵極結構156可以是傳統的MOSFET柵極結構，例如，金屬覆在氧化物上的柵極結構或多晶矽覆在氧化物上的柵極結構。在一個實施例中，柵極結構156被覆以氧化物(如，二氧化矽層154)及碳化矽(SiC)層148。在層154和148形成之後，退火部分112。層148能防止鍺的脫氣。
若在部分112中不使用層118且將柵極結構156直接形成在含鍺襯底上時，使用層148及154的技術會特別有利。在另一實施例中，層148可以是厚度約100埃的氮化鉭(TaN)、氮化鈦(TiN)、氮化鎢(WN)、鈦/氮化鈦(Ti/TiN)層，而層154可以是厚度約100埃的二氧化矽層。柵極結構156用的間隔物(spacer)可以是氮化矽。根據另一實施例，工藝200能包括在柵極結構156形成之後且層154和148沉積之前的預清洗(pre-clean)層118的上表面的步驟。在此實施例中，使用氫(H2)烘烤以減少會阻礙固化反應的原生氧化物(native oxide)。相對於傳統工藝的氬氣濺鍍預清洗步驟，氫烘烤造成較少的損害。在清洗以及在約800至900℃氣體流動的氫烘烤步驟之後，進行傳統的固化工藝。另外，能使用氫氯酸(HCI)環境並在700℃下低溫退火，以消除半導體晶片表面的鍺。
應當理解，儘管以詳細的附圖、特定實施例及特定數值而提了供本發明的較佳例示性實施例，但僅是出於說明的目的。溝渠的形狀及尺寸並非局限於所揭示的。本發明的方法及裝置不限於所揭示的精確細節及條件。在不脫離由權利要求所定義的本發明的精神下，所揭示的內容可作許多改變。
權利要求
1.一種在含鍺層的溝渠中形成襯墊的方法，該方法包括選擇性地蝕刻該含鍺層以形成溝渠；以低溫工藝在溝渠中提供一層絕緣材料；以及退火，以形成該襯墊。
2.一種在含鍺的襯底中製造具有溝渠隔離區域的集成電路的方法，該方法包括在襯底上形成氮化矽層；選擇性地蝕刻該氮化矽層，以形成與溝渠隔離區域的位置相關的開孔；在襯底上的該位置處形成溝渠；以低溫工藝在溝渠中形成氧化層；以及退火該襯底的溝渠中的氧化層。
3.如權利要求2所述的方法，進一步包括在溝渠中提供絕緣材料，以形成該溝渠隔離區域。
4.如權利要求1或2所述的方法，其中在溫度低於約700℃下進行該低溫工藝。
5.如權利要求1或2所述的方法，其中該低溫工藝使用氧氣環境和矽烷環境。
6.一種在半導體層中形成淺溝渠隔離區域的方法，該方法包括在半導體層上提供硬掩膜層；在硬掩膜層上提供光刻膠層；以光刻工藝選擇性地去除一些位置處的該光刻膠層的部分；去除該位置處的硬掩膜層；在該位置下的該硬掩膜層中形成溝渠；以及使用沉積在溝渠中的氧化層並退火，在溝渠中形成襯墊。
7.如權利要求6所述的方法，進一步包括在提供硬掩膜層步驟之前，在應變矽層上提供墊氧化層。
8.如權利要求7所述的方法，進一步包括在該硬掩膜層中形成溝渠的步驟之前，去除該位置的墊氧化層。
9.如權利要求6所述的方法，進一步包括在溝渠中提供絕緣材料，以形成淺溝渠隔離區域；以及在含有酸的溼法浸浴中去除該硬掩膜層。
10.如權利要求9所述的方法，其中該退火是快速熱退火。
全文摘要
一種利用淺溝渠隔離(shallow trench isolation，STI)技術製造集成電路(integrated circuit，IC)的方法。該淺溝渠隔離技術用於應變矽(strained silicon，SMOS)工藝中。溝渠的襯墊(liner)是由用以減少鍺的脫氣(outgassing)的低溫工藝中所沉積的沉積層而形成。該低溫工藝可以是一種低壓氣相沉積法(LPCVD)。還可以在襯墊上執行退火(annealing)步驟。
文檔編號H01L21/762GK1739196SQ200480002180
公開日2006年2月22日 申請日期2004年1月13日 優先權日2003年1月14日
發明者M·V·恩戈, 相奇, P·R·貝賽爾, E·N·佩頓, 林明仁 申請人:先進微裝置公司