光伏元件及其製造方法
2023-08-03 03:57:06 3
光伏元件及其製造方法
【專利摘要】一種光伏元件及其製造方法。本發明的光伏元件包含半導體結構組合以及保護層。半導體結構組合具有多個側表面，並且包含p-n接面、n-p接面、p-i-n接面、n-i-p接面、雙接面或多重接面。特別地，保護層形成以被覆半導體結構組合的多個側表面。藉此，保護層能有效地抑制本發明的光伏元件發生電勢誘發衰減效應。
【專利說明】光伏元件及其製造方法
【技術領域】
[0001]本發明涉及一種光伏元件及其製造方法，並且特別地，涉及能有效地抑制發生電勢誘發衰減(potential-1nduced degradat1n, PID)效應的光伏元件及其製造方法。
【背景技術】
[0002]近來，由於PID效應引發的光伏元件及其封裝模組的可靠性問題受到日益重視。光伏元件製造商皆致力於開發能抑制發生PID效應的光伏元件及其封裝模組。PID效應最早於2005年由Sunpower公司於η型態娃基光伏元件中發現。封裝模組長期在高溫、潮溼環境中且高電壓作用下使得玻璃、封裝材料之間存在漏電流，大量的電荷聚集在光伏元件表面，使得光伏元件的表面效果惡化，導致光伏元件的效能特性，如填充係數(FF)、短路電流密度(Jsc)、開路電壓(Voc)等，急遽下降，封裝模組的效能低於設計標準。這些引起衰減的現象稱為電位誘發衰減(PID)效應。
[0003]關於矽基光伏元件，已有現有技術利用調整SiNx抗反射層的折射率來達成抑制PID效應。然而，此種作法會略為犧牲抗反射層本身的功效，也就是抗反射層的反射率會提升。並且，此種作法也不盡然適用於其他類型的光伏元件。
[0004]已有論文指出電位誘發衰減效應一般可區分為以下三種模式:半導體材料表面的活性區影響；半導體接面的性能衰減和分流現象；以及電解腐蝕及金屬導電離子遷移。一般來說，PID效應大多是從光伏元件的邊緣開始發生。因此，如何抑制光伏元件及其模組發生PID效應，特別是針對從光伏元件的邊緣開始發生的PID效應，以延長光伏元件的使用年限，是此領域的人士努力的方向。
【發明內容】
[0005]因此，本發明所欲解決的一技術問題在於提供一種能有效地抑制發生PID效應的光伏元件及其製造方法。
[0006]本發明的一較佳具體實施例的光伏元件包含半導體結構組合以及第一保護層。半導體結構組合具有多個側表面，並且包含p-n接面、n-p接面、p-1-n接面、n_i_p接面、雙接面、多重接面，或其他類型接面。特別地，第一保護層形成以被覆半導體結構組合的多個側表面。藉此，第一保護層能有效地抑制本發明的光伏元件發生電勢誘發衰減效應。
[0007]進一步，本發明的光伏元件還包含第二保護層。第二保護層形成以被覆第一保護層。
[0008]本發明的一較佳具體實施之製造光伏元件的方法，首先是製備半導體結構組合，其中半導體結構組合具有多個側表面，並且包含p-n接面、n-p接面、p-1-n接面、n_i_p接面、雙接面、多重接面，或其他類型接面。最後，本發明的方法形成第一保護層，以被覆半導體結構組合的多個側表面。
[0009]與現有技術不同，被覆半導體結構組合的多個側表面的第一保護層能有效地抑制本發明的光伏元件發生PID效應。[0010]關於本發明的優點與精神可以通過以下的發明詳述及所附圖式得到進一步的了解。
【專利附圖】
【附圖說明】
[0011]圖1是本發明的一較佳具體實施例的光伏元件的剖面視圖。
[0012]圖2至圖3是本發明的一較佳具體實施例的製造光伏元件的方法的過程的剖面視圖。
[0013]圖4至圖7是本發明的第一範例的製造矽基光伏元件的方法的過程的剖面視圖。
[0014]圖8至圖9是本發明的第二範例的製造矽基光伏元件的方法的過程的剖面視圖。
[0015]圖10至圖11是本發明的第三範例的製造矽基光伏元件的方法的過程的剖面視圖。
[0016]圖12至圖13是本發明的第四範例的製造矽基光伏元件的方法的過程的剖面視圖。
[0017]其中，附圖標記說明如下:
[0018]
I光伏元件10 半導體結構組合
101 矽基102側表面
103半導體區域 104接面
106正表面108背表面
12第一保護層 122溝槽
14第二保護層 16抗反射層
17正電極18背面匯流排電極
19背電極
【具體實施方式】
[0019]請參閱圖1，圖1是以剖面視圖示意地繪示本發明的一較佳具體實施例的光伏元件I。
[0020]如圖1所示，本發明的光伏元件I包含半導體結構組合10以及第一保護層12。半導體結構組合10具有多個側表面102,並且包含p-n接面、n-p接面、p_i_n接面、n_i_p接面、雙接面、多重接面，或其他類型接面。也就是說，本發明的光伏元件I可以是單晶矽光伏元件、類單晶矽光伏元件、多晶矽光伏元件、砷化鎵基光伏元件、非晶矽薄膜光伏元件、微晶矽(μ-Si)薄膜光伏元件、硫化鎘(CdS)薄膜光伏元件、銻化鎘(CdTe)薄膜光伏元件、銅銦硒化物(CuInSe2, CIS)薄膜光伏元件、銅銦鎵硒化物(Cu (In，Ga) Se2, CIGS)薄膜光伏元件、染料敏化(DSSC)薄膜光伏元件，等各種類型的光伏元件。於圖1中，半導體結構組合10中繪示接面104做為代表。
[0021]特別地，第一保護層12形成以被覆半導體結構組合10的多個側表面102。藉此，第一保護層12能有效地抑制本發明之光伏元件I發生電勢誘發衰減效應。[0022]於一具體實施例中，第一保護層12的組成可以是氧化鋁、氧化鈦、氧化鋯、氧化鉿，或其他金屬氧化物，或上述化合物的混合物。
[0023]於一具體實施例中，第一保護層12的厚度範圍為約0.2?lOOnm。
[0024]同樣示於圖1，進一步，本發明的光伏元件I還包含第二保護層14。第二保護層14形成以被覆第一保護層12。
[0025]於一具體實施例中，第二保護層14的組成可以是氮化矽、氮氧化矽，或上述化合物的混合物。
[0026]請參閱圖2至圖3，該等圖式以剖面視圖示意地繪示本發明的一較佳具體實施例的製造如圖1所示光伏元件的方法。
[0027]如圖2所示，首先，本發明的方法製備半導體結構組合10，其中半導體結構組合10具有多個側表面102,並且包含p-n接面、n-p接面、p-1-n接面、n-1-p接面、雙接面、多重接面，或其他類型接面。於圖2中，半導體結構組合10中繪示接面104做為代表。
[0028]最後，如圖3所示，本發明的方法形成第一保護層12，以被覆半導體結構組合10的多個側表面102。
[0029]進一步，本發明的方法形成第二保護層14，以被覆第一保護層12，即完成如圖1所示的光伏元件I的結構。
[0030]下文將詳述數個範例以說明本發明的光伏元件I及製造方法實施於矽基光伏元件的結構及其製造方法。
[0031]請參閱圖4至圖7，該等圖式以剖面視圖示意地繪示本發明的第一範例的製造矽基光伏元件的方法及結構。
[0032]如圖4所示，首先，本發明的方法製備半導體結構組合10，其中半導體結構組合10具有多個側表面102正表面106以及與正表面106相對的背表面108。於圖4中，半導體結構組合10中繪示接面104做為代表。製備半導體結構組合10包含具有第一導電型態的矽基材101,娃基材101可以是單晶娃基材、類單晶娃基材或多晶娃基材等。娃基材101的厚度範圍為約150微米?220微米，但不以此為限。
[0033]半導體結構組合10還包含接面104，接面104的可能類型已於上文中詳述，在此不再贅述。
[0034]同樣示於圖4,本發明的方法將正表面106經粗紋化(texturing)處理。也就是說，正表面106是粗紋化表面。正表面106的粗紋化可以通過酸、鹼溶液蝕刻來達成，進而在，正表面106形成例如大小不均的金字塔型(pyramid texture)結構。正表面106做為光入射面，粗紋化的正表面106可以有效降低入射光的反射率。
[0035]常用的表面粗紋化技術為製作V字型溝槽或金字塔型結構，這些粗紋化表面的粗糙度為次釐米至微米尺度。隨著對光伏元件的光電轉換效率持續要求，已有將光伏元件的入射表面的粗糙度提升至納米尺度的技術被發展。這些光伏元件其入射表面成納米柱分布的結構，這些納米柱結構具有很高的深寬比(深?lm，寬?10nm)。具有納米尺度粗紋化入射表面的光伏元件對於300nm?100nm的入射光的反射率可以降低至5%以下。
[0036]於第一範例中，本方發明的方法，將摻雜劑摻雜於粗紋化的正表面106下一定範圍內，以形成具有第二導電型態的半導體區域103，以做為矽基光伏元件的射極(emitter) 0於一具體實施例中，摻雜劑可以是硼、磷或砷等。上述摻雜劑的摻雜可以利用爐管擴散、網印、旋塗或噴霧法等工藝來執行。
[0037]於一具體實施例中，矽基材101可以是P型態，半導體區域103可以是η型態。於另一具體實施例中，矽基材101可以是η型態，半導體區域103可以是P型態。
[0038]如圖5所示，接著，本發明的第一範例的方法形成第一保護層12，以被覆半導體結構組合10的多個側表面102。並且，本發明的第一範例的方法延伸第一保護層12至正表面106的邊緣，且延伸第一保護層12至背表面108的邊緣。
[0039]於一具體實施例中，第一保護層12延伸至正表面106之邊緣的寬度範圍為約
0.1mm?10mm之間第一保護層12延伸至背表面108之邊緣的寬度範圍為約0.1mm?10mm之間，但不以此為限。第一保護層12的厚度範圍與組成已於上文中詳述，在此不再贅述。
[0040]於一具體實施例中，第一保護層12的形成可以通過電漿輔助化學氣相沉積(plasma-enhanced chemical vapor deposit1n, PECVD)工藝、常壓化學氣相沉積(atmospheric pressure chemical vapor deposit1n, APCVD)工藝、有機金屬化學氣相沉積(metalorganic chemical vapor deposit1n, MOCVD)工藝、原子層沉積(atomic layerdeposit1n, ALD)工藝或物理氣相沉積(physical vapor deposit1n, PVD)工藝等來執行。
[0041]同樣示於圖5，為了避免第一保護層12遭受後續形成的電極中金屬元素的汙染，進一步，本發明的第一範例的方法形成第二保護層14，以被覆第一保護層12。第二保護層14的組成已於上文中詳述，在此不再贅述。
[0042]如圖6所示，接著，本發明的第一範例的方法形成抗反射層16於正表面106上，並且被覆延伸至正表面106的邊緣的第一保護層12。於一具體實施例中，抗反射層16的形成可以通過化學氣相沉積(CVD)工藝、或物理氣相沉積(PVD)工藝等來執行。此外，抗反射層16除可降低矽基光伏元件I表面載子的複合速度外，還能達到提高光電流及保護矽基光伏元件I (例如，防刮傷、防溼氣)等功效。
[0043]如圖7所不,接著,本發明的第一範例的方法形成正電極17於抗反射層16於正表面106上,且與正表面106形成歐姆接觸。於一具體實施例中，正電極17可以利用局部網印或塗布預定的金屬漿料(例如，銀漿)在正表面106上，並經由燒結而成。在燒結過程中，銀漿裡的玻璃粉穿過抗反射層16與正表面106的矽形成接觸，進而讓正電極17與正表面106形成歐姆接觸。於另一具體實施例中，本發明的第一範例的方法可以在抗反射層16上形成溝槽，讓在溝槽內的正表面106外露，再將正電極17形成於溝槽內被覆外露的正表面106。
[0044]同樣示於圖7，接著，本發明的第一範例的方法形成至少一背面匯流排電極18在背表面108上。
[0045]同樣示於圖7，最後，本發明的第一範例的方法形成背電極19於背表面108上且覆蓋背表面108上形成至少一背面匯流排電極18以外的區域，即完成矽基光伏元件I。於一具體實施例中，正電極17、至少一背面匯流排電極18以及背電極19可以利用局部網印或塗布預定的金屬眾料在抗反射層16與背表面108上,並利用共燒(co-firing)工藝於570°C?840°C的溫度範圍燒結而成。矽基光伏元件I後續將封裝成模組。於該模組使用期間，被覆半導體結構組合10的多個側表面102的第一保護層12可以將累積在封裝材料(通常為乙酸乙烯酯(ethylene-vinyl acetate, EVA)或玻璃板)上的電荷沿著第一保護層12的表面被導入具有第一導電型態的娃基材101。藉此,第一保護層12能有效地抑制本發明的娃基光伏元件I發生電勢誘發衰減效應，特別是從矽基光伏元件I側表面102開始的電勢誘發衰減效應。
[0046]請參閱圖8至圖9，該圖式以剖面視圖示意地繪示本發明的第二範例的製造矽基光伏元件的方法及結構。
[0047]本發明的第二範例的製造方法大體上與本發明的第一範例的製造方法類似，因此，下文僅說明與本發明的第一範例的製造方法不同處。如圖8所示，本發明的第二範例的製造方法延伸第一保護層12以覆蓋正表面106，且延伸第一保護層12至背表面108的邊緣。
[0048]同樣示於圖8，本發明的第二範例的製造方法形成抗反射層16以被覆覆蓋在正表面106上的第一保護層12。同樣示於圖8，本發明的第二範例的製造方法形成第二保護層14，以被覆第一保護層12。
[0049]如圖9所示，最後，本發明的第二範例的製造方法形成正電極17於系抗反射層16上，且與正表面106形成歐姆接觸。本發明的第二範例的製造方法並且形成至少一背面匯流排電極18在背表面108上，並形成背電極19於背表面108上且覆蓋背表面108上形成該至少一背面匯流排電極18以外的區域，即完成矽基光伏元件I。於一具體實施例中，本發明的第二範例的方法可以利用在燒結過程中，銀漿裡的玻璃粉穿過抗反射層16與正表面106的矽形成接觸，進而讓正電極17與正表面106形成歐姆接觸。於另一具體實施例中，本發明的第二範例的方法可以在抗反射層16與第一保護層12上形成溝槽，讓在溝槽內的正表面106外露,再將正電極17形成於溝槽內被覆外露的正表面106。
[0050]請參閱圖10至圖11，該圖式以剖面視圖示意地繪示本發明的第三範例的製造矽基光伏元件的方法及結構。
[0051]本發明的第三範例的製造方法大體上與本發明的第一範例的製造方法類似，因此，下文僅說明與本發明的第一範例的製造方法不同處。如圖10所示，本發明的第三範例的製造方法系延伸該第一保護層12至正表面106的邊緣，且延伸第一保護層12以覆蓋背表面108。
[0052]同樣示於圖10，本發明的第三範例的製造方法系形成抗反射層16於正表面106上，並被覆延伸至正表面106的邊緣的第一保護層12。同樣示於圖10，本發明的第三範例的製造方法形成第二保護層14，以被覆第一保護層12。
[0053]接著，本發明的第三範例的製造方法形成至少一背面匯流排電極18於第一保護層12上，並至少一背面匯流排電極18與背表面108形成歐姆接觸。例如，如圖10所示，本發明的第三範例的製造方法於覆蓋背表面108的第一保護層12上，形成至少一條溝槽122，其中於至少一條溝槽122內，背表面108外露。接著，如圖11所示，本發明的第三範例的製造方法並且形成至少一背面匯流排電極18於至少一條溝槽122內，且被覆外露的背表面108。本發明的第三範例的製造方法也可以不形成溝槽122，而可以在燒結過程中，銀漿裡的玻璃粉穿過第一保護層12與背表面108的矽形成接觸，進而讓至少一背面匯流排電極18與背表面108形成歐姆接觸。
[0054]如圖11所示，最後，本發明的第三範例的製造方法形成正電極17於抗反射層16上，且與正表面106形成歐姆接觸。本發明的第三範例的製造方法並且形成至少一背面匯流排電極18，並形成背電極19以被覆覆蓋背表面108的第一保護層12且未被覆至少一背面匯流排電極18,即完成娃基光伏兀件I。於一具體實施例中，本發明的第三範例的方法可以利用在燒結過程中，銀漿裡的玻璃粉穿過抗反射層16、第一保護層12與正表面106的矽形成接觸，進而讓正電極17與正表面106形成歐姆接觸。於另一具體實施例中，本發明的第三範例的方法可以在抗反射層16與第一保護層12上形成溝槽，讓在溝槽內的正表面106外露，再將正電極17形成於溝槽內被覆外露的正表面106。
[0055]請參閱圖12至圖13，該圖式以剖面視圖示意地繪示本發明的第四範例的製造矽基光伏元件的方法及結構。
[0056]本發明的第四範例的製造方法大體上與本發明的第一範例的製造方法類似，因此，下文僅說明與本發明的第一範例的製造方法不同處。如圖12所示，本發明的第四範例的製造方法延伸第一保護層12以覆蓋正表面106，且延伸第一保護層12以覆蓋背表面108。
[0057]同樣示於圖12，本發明的第四範例的製造方法系形成抗反射層16以被覆覆蓋在正表面106上的第一保護層12。同樣示於圖12，本發明的第四範例的製造方法系形成第二保護層14，以被覆第一保護層12。
[0058]接著，本發明的第四範例的製造方法形成至少一背面匯流排電極18於第一保護層12上，並至少一背面匯流排電極18與背表面108形成歐姆接觸。例如，如圖12所示，本發明的第四範例的製造方法於覆蓋背表面108的第一保護層12上，形成至少一條溝槽122，其中於至少一條溝槽122內，背表面108外露。接著，如圖13所示，本發明的第四範例的製造方法並且形成至少一背面匯流排電極18於至少一條溝槽122內，且被覆外露的背表面108。本發明的第四範例的製造方法也可以不形成溝槽122，而可以在燒結過程中，銀漿裡的玻璃粉穿過第一保護層12與背表面108的矽形成接觸，進而讓至少一背面匯流排電極18與背表面108形成歐姆接觸。
[0059]如圖13所示，最後，本發明的第四範例的製造方法形成正電極17於抗反射層16上，且與正表面106形成歐姆接觸。本發明的第四範例的製造方法並且形成至少一背面匯流排電極18，並形成背電極19以被覆覆蓋背表面108的第一保護層12且未被覆至少一背面匯流排電極18，即完成矽基光伏元件I。於一具體實施例中，本發明的第四範例的方法可以利用在燒結過程中，銀漿裡的玻璃粉穿過抗反射層16、第一保護層12與正表面106的矽形成接觸，進而讓正電極17與正表面106形成歐姆接觸。於另一具體實施例中，本發明的第四範例的方法可以在抗反射層16與第一保護層12上形成溝槽，讓在溝槽內的正表面106外露，再將正電極17形成於溝槽內被覆外露的正表面106。
[0060]以下將列舉數件A矽基光伏元件、數件B矽基光伏元件以及數件C矽基光伏元件相關的PID測試結果。A矽基光伏元件為根據本發明的第三範例的方法所製造的矽晶光伏元件，其結構如圖11所示。B矽基光伏元件系採用先前技術調整SiNx抗反射層的折射率來達成抑制PID效應。C矽基光伏元件為一般的矽基光伏元件無抑制PID效應的設計。本發明所採用的PID測試方法系將矽基光伏元件封裝成封裝模組，再進行PID測試，測試條件為:溫度為85°C、溼度為85%RH、測試時間為96小時。
[0061]請參閱表1，A矽基光伏元件、B矽基光伏元件以及C矽基光伏元件經PID測試，其初始光電轉換效率、測試後光電轉換效率、衰減比例以及分流電阻(shuntresistance, Rshunt)列於表1。分流電阻系用來定義娃基光伏元件的漏電流大小，也就是說，分流電阻越大，就表示漏電流越小。表1所列數據證實A矽基光伏元件與B矽基光伏元件的光電轉換效率皆比C矽基光伏元件的高，並且皆能有效地抑制PID效應。C矽基光伏元件的衰減幅度相當大，且分流電阻相當低。因為B矽基光伏元件略為犧牲抗反射層本身的功效，所以B矽基光伏元件的光電轉換效率略低於A矽基光伏元件的光電轉換效率，且其衰減比例高於A矽基光伏元件的衰減比例，並且其分流電阻明顯小於A矽基光伏元件的分流電阻。顯見地，本發明的光伏元件其抑制PID效應的效果優於先前技術抑制PID效應的效果。並且，本發明的光伏元件及其製造方法可以廣泛地應用於各種類型的光伏元件。
[0062]表1
[0063]
【權利要求】
1.一種光伏元件，包含: 一半導體結構組合，具有多個側表面，且包含選自由一 p-n接面、一 n-p接面、一 p-1-n接面、一 n-1-p接面、一雙接面及一多重接面所組成的群組中的其一接面；以及 一第一保護層，形成以被覆該多個側表面，其中該第一保護層能抑制該光伏兀件發生電勢誘發衰減效應。
2.根據權利要求1的光伏元件，其中該第一保護層的組成選自由氧化鋁、氧化鈦、氧化鋯、氧化鉿以及上述化合物的混合物所組成的一群組中的其一。
3.根據權利要求2的光伏元件，進一步包含一第二保護層，形成以被覆該第一保護層，該第二保護層的組成選自由氮化矽、氮氧化矽以及上述化合物的混合物所組成的一群組中的其一。
4.根據權利要求2的光伏元件，其中該半導體結構組合還具有一正表面以及一與該正表面相對的背表面，該正表面經粗紋化處理，該第一保護層並延伸至該正表面的一邊緣，且延伸至該背表面的一邊緣，該光伏元件進一步包含: 一抗反射層，形成於該正表面上並被覆延伸至該正表面的邊緣的該第一保護層； 一正電極，形成於該抗反射層上，且與該正表面形成歐姆接觸； 至少一背面匯流排電極，形成在該背表面上；以及 一背電極，形成於該背表面上且覆蓋該背表面上形成該至少一背面匯流排電極以外的區域。
5.根據權利要求2的光伏元件，其中該半導體結構組合還具有一正表面以及一與該正表面相對的背表面，該正表面經粗紋化處理，該第一保護層並延伸至以覆蓋該正表面，且延伸至該背表面的一邊緣，該光伏元件進一步包含: 一抗反射層，形成以被覆覆蓋在該正表面上的該第一保護層； 一正電極，形成於該抗反射層上，且與該正表面形成歐姆接觸； 至少一背面匯流排電極，形成在該背表面上；以及 一背電極，形成於該背表面上且覆蓋該背表面上形成該至少一背面匯流排電極以外的區域。
6.根據權利要求2的光伏元件，其中該半導體結構組合還具有一正表面以及一與該正表面相對的背表面，該正表面經粗紋化處理，該第一保護層並延伸至該正表面的一邊緣，且延伸以覆蓋該背表面，該光伏元件進一步包含: 一抗反射層，形成於該正表面上並被覆延伸至該正表面的邊緣的該第一保護層； 一正電極，形成於該抗反射層上，且與該正表面形成歐姆接觸； 至少一背面匯流排電極，形成於該第一保護層上，且與該背表面形成歐姆接觸；以及 一背電極，形成以被覆該第一保護層且未被覆該至少一背面匯流排電極。
7.根據權利要求2的光伏元件，其中該半導體結構組合還具有一正表面以及一與該正表面相對的背表面，該正表面經粗紋化處理，該第一保護層並延伸以覆蓋該正表面，且延伸以覆蓋該背表面，該光伏元件進一步包含: 一抗反射層，形成以被覆覆蓋在該正表面上的該第一保護層； 一正電極，形成於該抗反射層上，且與該正表面形成歐姆接觸； 至少一背面匯流排電極，形成於該第一保護層上，且與該背表面形成歐姆接觸；以及一背電極，形成以被覆該第一保護層且未被覆該至少一背面匯流排電極。
8.—種製造一光伏元件的方法，包含下列步驟: 製備一半導體結構組合，其中該半導體結構組合具有多個側表面，且包含選自由一 P-n接面、一 n-p接面、一 p-1-n接面、一 n-1-p接面、一雙接面及一多重接面所組成的群組中的其一接面；以及 形成一第一保護層，以被覆該多個側表面，其中該第一保護層能抑制該光伏兀件發生電勢誘發衰減效應。
9.根據權利要求8的方法，其中該第一保護層的組成選自由氧化鋁、氧化鈦、氧化鋯、氧化鉿以及上述化合物的混合物所組成的一群組中的其一。
10.根據權利要求9的方法，進一步包含下列步驟: 形成一第二保護層，以被覆該第一保護層，其中該第二保護層的組成選自由氮化矽、氮氧化矽以及上述化合物的混合物所組成的一群組中的其一。
11.根據權利要求9的方法，其中該半導體結構組合還具有一正表面以及一與該正表面相對的背表面，該方法進一步包含下列步驟: 將該正表面經一粗紋 化處理； 延伸該第一保護層至該正表面的一邊緣，且延伸該第一保護層至該背表面的一邊緣； 形成一抗反射層於該正表面上，並被覆延伸至該正表面的邊緣的該第一保護層； 形成一正電極於該抗反射層上，其中該正電極與該正表面形成歐姆接觸； 形成至少一背面匯流排電極在該背表面上；以及 形成一背電極於該背表面上，且覆蓋該背表面上形成該至少一背面匯流排電極以外的區域。
12.根據權利要求9的方法，其中該半導體結構組合還具有一正表面以及一與該正表面相對的背表面，該方法進一步包含下列步驟: 將該正表面經一粗紋化處理； 延伸該第一保護層以覆蓋該正表面，且延伸該第一保護層至該背表面的一邊緣； 形成一抗反射層以被覆覆蓋在該正表面上的該第一保護層； 形成一正電極於該抗反射層上，其中該正電極與該正表面形成歐姆接觸； 形成至少一背面匯流排電極在該背表面上；以及 形成一背電極於該背表面上，且覆蓋該背表面上形成該至少一背面匯流排電極以外的區域。
13.根據權利要求9的方法，其中該半導體結構組合還具有一正表面以及一與該正表面相對的背表面，該方法進一步包含下列步驟: 將該正表面經一粗紋化處理； 延伸該第一保護層至該正表面的一邊緣，且延伸該第一保護層以覆蓋該背表面； 形成一抗反射層於該正表面上，並被覆延伸至該正表面的邊緣的該第一保護層； 形成一正電極於該抗反射層上，其中該正電極與該正表面形成歐姆接觸； 形成至少一背面匯流排電極於該第一保護層上，其中該至少一背面匯流排電極與該背表面形成歐姆接觸；以及 形成一背電極以被覆該第一保護層，且未被覆該至少一背面匯流排電極。
14.根據權利要求9的方法，其中該半導體結構組合還具有一正表面以及一與該正表面相對的背表面，該方法進一步包含下列步驟: 將該正表面經一粗紋化處理； 延伸該第一保護層以覆蓋該正表面，且延伸該第一保護層以覆蓋該背表面； 形成一抗反射層以被覆覆蓋在該正表面上的該第一保護層； 形成一正電極於該抗反射層上，其中該正電極與該正表面形成歐姆接觸； 形成至少一背面匯流排電極於該第一保護層上，其中該至少一背面匯流排電極與該背表面形成歐姆接觸；以及 形成一背電極以被覆該第一保護層，且未被覆該至少一背面匯流排電極。
【文檔編號】H01L31/04GK104037242SQ201410068654
【公開日】2014年9月10日 申請日期:2014年2月27日 優先權日:2013年3月6日
【發明者】布迪·賈約諾, 楊明瑞, 丁傳文, 邱玉婷, 譚任廷, 吳文生, 沈國偉, 胡芳維 申請人:旭泓全球光電股份有限公司