半導體電路，顯示器及其電子應用設備的製作方法

2023-07-11 18:50:31 3

專利名稱：半導體電路，顯示器及其電子應用設備的製作方法
技術領域：
本發明涉及半導體電路，特別是涉及包括電晶體的移位寄存器。而且，本發明涉及包括半導體電路的顯示器，和包括該顯示器的電子應用設備。
背景技術：
注意到在本說明書中提及的半導體電路指通過使用半導體的特徵來工作的全部電路。
近些年來，隨著對可攜式設備的需求增加，例如液晶顯示器和發光器件的顯示器的發展已經積極展開。特別是，形成像素電路和包括由電晶體形成的移位寄存器等的驅動電路(下文中，稱為內部電路)的技術對小型化和功耗減少有著很大的貢獻，該電晶體使用在絕緣體上的多晶半導體形成，因此這種技術已經被積極研發。在絕緣體上形成的內部電路通過FPC等連接控制器IC等(下文中，稱為外部電路)，以便控制內部電路的操作。
作為構成常規內部電路的一部分的移位寄存器電路，包括使用時鐘反相器的移位寄存器的移位寄存器電路在圖25和26中被示出。在圖25中所示的移位寄存器電路包括n(n是等於或大於3的整數)級的移位寄存器。這裡示出了在n級的移位寄存器中的4級的移位寄存器。在圖25中，單一移位寄存器包括時鐘信號CK，反相時鐘信號CKb，第一時鐘反相器CKINV1，第二時鐘反相器CKINV2，反相器INV和輸入信號SP。另外，在圖25中，在第i(i是等於或小於n的自然數)級中的移位寄存器是由SRi表示。
在圖26中，在圖25中所示的移位寄存器中的僅2級的移位寄存器(SR1和SR2)由電晶體表示。在第一級的移位寄存器SR1中，第一時鐘反相器CKINV1包括p溝道電晶體2501a和2501b，和n溝道電晶體2501c和2501d。第二時鐘反相器CKINV2包括p溝道電晶體2502a和2502b，和n溝道電晶體2502c和2502d。反相器INV包括p溝道電晶體2503a和n溝道2503b。在本說明書中省略了關於第二級中的移位寄存器SR2的具體描述。如圖26所示，在移位寄存器SR2中，輸入的信號(CK、CKb等)被反相。
圖27示出了解釋驅動具有圖25和26中所示結構的移位寄存器的方法的時序圖。
為了提供簡單的解釋，移位寄存器(內部電路)的電源電壓被設置成10V(高電勢電源Vdd被設置成10V，低電勢電源Vss被設置成0V)，脈衝信號的振幅電壓被設置成3V(高電勢電平(其也被稱為H電平，H電勢或者H)，和低電勢電平(其也被稱為L電平，L電勢或者L))，脈衝信號例如是從外部電路輸入的時鐘信號CK，反相時鐘信號CKb或者輸入信號。構成外部電路的一部分的IC在低於內部電路的電源電勢下工作。
第一時鐘反相器CKINV1將被具體描述。在p溝道電晶體2501a中，將描述這樣一種情況用10V的高電勢電源Vdd對p溝道電晶體2501a的源極進行輸入，p溝道電晶體2501a的柵極被輸入3V，其是時鐘脈衝CK或者反相時鐘脈衝CKB的H電勢，即H電勢被輸入到p溝道電晶體的柵極以便關斷p溝道電晶體。在這種情況中，在p溝道電晶體2501a的柵極和源極之間的電勢差是7V。如果p溝道電晶體2501a的閾值電壓的絕對值小於7V，則p溝道電晶體2501a仍然導通，使得在源極和漏極之間保持導通狀態。因此，因為通常要求保持關斷的p溝道電晶體仍然導通，所以在移位寄存器中的輸出不正常執行(見圖27中的虛線2701)，因此存在引起故障的高風險(見專利文獻1)。
進一步，為了防止由於上述原因引起的故障，在常規的移位寄存器中，在例如時鐘脈衝CK或者啟動脈衝SP的脈衝信號的振幅電壓通過電平移動器增長到幾乎等於移位寄存器的電源電壓之後，輸入脈衝信號。例如，為了通過使用具有外部電路的約3V振幅的信號來精確地操作內部電路，存在具有這樣結構的移位寄存器電路該結構中在每一級中布置電平移動部件(例如，見專利文獻2)。
日本專利申請公開號2003-141893[專利文獻2]日本專利申請公開號2003-339985存在由於柵極的長度和寬度的變化和柵絕緣膜等的厚度變化引起電晶體的閾值變化的情況，上述變化是由於製造工藝中的不同和使用的襯底不同引起的，使得閾值不同於期望值。在這種情況中，在使用兩個邏輯電平「1」和「0」的數字電路中使用具有小振幅的信號時，由於閾值變化的不利影響，該數字電路有時不會準確工作。
在有源矩陣顯示器中，電晶體的數量在上述的移位寄存器電路中隨著像素部分在行和列中的增加而增加。因此，存在產生隨著電晶體的數量增加而對電晶體的變化的貢獻退化的問題。

發明內容
本發明的目的就是提供一種半導體電路，其作為移位寄存器精確工作，同時減少了電晶體的特性變化的不利影響。根據上述提到的問題，本發明提供了使用小振幅信號的半導體電路，其優選地作為移位寄存器工作，而沒有增加電晶體的數量。
而且，當電平移動器布置在內部電路中時，由於驅動電路的佔據面積和延遲或者遲鈍波形的增加，引起減小了頻率特徵等的問題。
因此，根據上述情況，本發明的另一個目的是實現外殼的小型化，製造成本的降低和功耗減小。而且，本發明的另一個目的是提供半導體電路，其作為移位寄存器良好地工作，而沒有在內部電路中提供電平移動器，由此解決了時鐘信號的延遲或者遲鈍波形的問題和在內部電路中提供的電源線的電壓下降問題，由此實現了內部電路的驅動電路的佔據面積的減小，功耗的減小和高頻工作。
在本發明的一個方面，半導體電路具有m(m是任意正整數，m≥3)級的電路組和反相器電路。該電路組包括具有連接到高電勢電源的第一端子的p溝道電晶體；具有連接到p溝道電晶體的柵極的柵極和連接到p溝道電晶體的第二端子的第一端子的第一n溝道電晶體；和具有連接到第一n溝道電晶體的第二端子的第一端子和連接到低電勢電源的第二端子的第二n溝道電晶體。反相器電路的輸入端連接p溝道電晶體的第二端子和第一n溝道電晶體的第一端子。時鐘信號被輸入到在第(2n-1)(n是任意整數，m≥2n≥2)級中的第二n溝道電晶體的柵極。反相時鐘信號被輸入到在第2n級中的第二n溝道電晶體的柵極。
在本發明的另一個方面，半導體電路具有m(m是任意正整數，m≥3)級的電路組和反相器電路。該電路組包括具有連接到高電勢電源的第一端子的p溝道電晶體；具有連接到p溝道電晶體的柵極的柵極和連接到p溝道電晶體的第二端子的第一端子的第一n溝道電晶體；和具有連接到第一n溝道電晶體的第二端子的第一端子和連接到低電勢電源的第二端子的第二n溝道電晶體。反相器電路的輸入端連接p溝道電晶體的第二端子和第一n溝道電晶體的第一端子。時鐘信號被輸入到在笫(2n-1)(n是任意整數，m≥2n≥2)級中的第二n溝道電晶體的柵極。反相時鐘信號被輸入到在第2n級中的第二n溝道電晶體的柵極。時鐘信號和反相時鐘信號的每一個的高電勢電平等於高電勢電源的電勢，低電勢電平大於低電勢電源的電勢。
另外，本發明的半導體電路可以具有保持在電路組和反相器電路之間的電勢的裝置。
而且，本發明的半導體電路可以具有NAND電路，其中p溝道電晶體的柵極和第一n溝道電晶體的柵極連接，p溝道電晶體的第二端子和第一n溝道電晶體的第一端子連接。
在本發明的另一方面，半導體電路具有m(m是任意正整數，m≥3)級的第一電路組和第二電路組。該第一電路組包括具有連接到高電勢電源的第一端子的第一p溝道電晶體；具有連接到第一p溝道電晶體的柵極的柵極和連接到第一p溝道電晶體的第二端子的第一端子的第一n溝道電晶體；和具有連接到第一n溝道電晶體的第二端子的第一端子和連接到低電勢電源的第二端子的第二n溝道電晶體。第二電路組包括具有連接到高電勢電源的第一端子的第二p溝道電晶體；具有連接到第一p溝道電晶體的第二端子、第一n溝道電晶體的第一端子和第二p溝道電晶體的柵極的柵極和連接到第二p溝道電晶體的第二端子的第一端子的第三n溝道電晶體；和具有連接到第三n溝道電晶體的第二端子的第一端子和連接到低電勢電源的第二端子的第四n溝道電晶體。時鐘信號被輸入到第二n溝道電晶體的柵極和在第(2n-1)(n是任意整數，m≥2n≥2)級中的第四n溝道電晶體的柵極。反相時鐘信號被輸入到第二n溝道電晶體的柵極和在第2n級中的第四n溝道電晶體的柵極。
在本發明的另一方面，半導體電路具有m(m是任意正整數，m≥3)級的第一電路組和第二電路組。該第一電路組包括具有連接到高電勢電源的第一端子的第一p溝道電晶體；具有連接到第一p溝道電晶體的柵極的柵極和連接到第一p溝道電晶體的第二端子的第一端子的第一n溝道電晶體；和具有連接到第一n溝道電晶體的第二端子的第一端子和連接到低電勢電源的第二端子的第二n溝道電晶體。第二電路組包括具有連接到高電勢電源的第一端子的第二p溝道電晶體；具有連接到第一p溝道電晶體的第二端子、第一n溝道電晶體的第一端子和第二p溝道電晶體的柵極的柵極和連接到第二p溝道電晶體的第二端子的第一端子的第三n溝道電晶體；和具有連接到第三n溝道電晶體的第二端子的第一端子和連接到低電勢電源的第二端子的第四n溝道電晶體。時鐘信號被輸入到第二n溝道電晶體的柵極和在第(2n-1)(n是任意整數，m≥2n≥2)級中的第四n溝道電晶體的柵極。反相時鐘信號被輸入到第二n溝道電晶體的柵極和在第2n級中的第四n溝道電晶體的柵極。時鐘信號和反相時鐘信號的每一個的高電勢電平等於高電勢電源的電勢，時鐘信號和反相時鐘信號的每一個低電勢電平大於低電勢電源的電勢。
本發明的半導體電路可以具有保持在第一電路組和第二電路組之間的電勢的裝置。
而且，本發明的半導體電路可以具有NOR電路，其中p溝道電晶體的柵極和第一n溝道電晶體的柵極連接，第二p溝道電晶體的第二端子和第三n溝道電晶體的第一端子連接。
在本發明的半導體電路中，可以使用在玻璃襯底上形成的薄膜電晶體來形成n溝道電晶體和p溝道電晶體。
在本發明的半導體電路中，可以在單晶襯底上形成n溝道電晶體和p溝道電晶體。
包括本發明的半導體電路的顯示器可以使用液晶元件或者EL元件。
而且，使用包括本發明的半導體電路的顯示器的電子應用設備可以是電視接收機、例如攝像機或數位照相機的照相機，護目式顯示器、導航系統、音頻再現設備、計算機、遊戲機、可攜式計算機、行動電話、可攜式遊戲機、電子書和圖像再現設備。
根據本發明，包括本發明的半導體電路的移位寄存器電路被精確操作，即便是使用具有振幅小於驅動該移位寄存器的高電勢電源和低電勢電源之間的電勢差的時鐘信號，由此可以實現高頻操作。
根據本發明，包括本發明的半導體電路的移位寄存器電路的功耗降低，同時防止了直通電流在高電勢電源和低電勢電源之間流動。
根據本發明，和常規移位寄存器電路相比，包括本發明的半導體電路的移位寄存器電路所需要的電晶體的數量減少，由此提高了生產量。
根據本發明，包括本發明的半導體電路的移位寄存器電路可以在沒有電平移動部件的情況下操作，使得移位寄存器電路在襯底上的佔據面積減小。
而且，在使用本發明的半導體電路的顯示器中，該半導體電路用作移位寄存器電路，即便是使用具有振幅小於驅動該移位寄存器的高電勢電源和低電勢電源之間的電勢差的時鐘信號，該半導體電路也可以適合地用作該移位寄存器。因此，可以提供實現高頻操作的包括本發明的半導體電路的顯示器。
而且，在使用本發明的半導體電路的顯示器中，該半導體電路用作移位寄存器電路，可以減小功耗，同時防止了直通電流在高電勢電源和低電勢電源之間流動。
而且，可以提供使用本發明的半導體電路的顯示器，該半導體電路用作移位寄存器電路，其中因為半導體電路相比於常規移位寄存器電路需要更少的電晶體，所以可以得到高的生產量。
而且，可以提供使用本發明的半導體電路的進一步小型化的顯示器，該半導體電路用作移位寄存器電路，其中半導體電路可以在沒有電平移動部件的情況下操作，使得用作移位寄存器的半導體電路在襯底上的佔據面積減小。
而且，可以提供包括本發明的半導體電路的電子應用設備給消費者，該半導體電路用作移位寄存器電路，其中即便是使用具有振幅小於高電勢電源和低電勢電源之間的電勢差的時鐘信號，半導體電路也適合地用作該移位寄存器電路，由此可以實現高頻操作。
可以提供包括本發明的半導體電路的電子應用設備給消費者，該半導體電路用作移位寄存器電路，其中可以減小功耗，同時防止了直通電流在高電勢電源和低電勢電源之間流動。
在包括本發明的半導體電路的電子應用設備中，該半導體電路用作移位寄存器電路，半導體電路相比於常規移位寄存器電路需要更少的電晶體，由此提供高的生產量、廉價的產品給消費者。
而且，包括本發明的半導體電路的電子應用設備中，該半導體電路用作移位寄存器電路，該半導體電路可以在沒有電平移動部件的情況下操作，使得用作移位寄存器的半導體電路在襯底上的佔據面積減小。由此，實現了顯示部件的布局面積的減小，實現了電子應用設備的小型化和重量輕。


圖1是示出實施方式1的結構的框圖；圖2A和2B是示出實施方式1的結構的電路圖；圖3是實施方式1的時序圖；圖4A和4B是解釋實施方式1的結構的操作的圖；圖5A和5B是解釋實施方式1的結構的操作的圖；圖6是示出實施方式2的結構的框圖；圖7A和7B是示出實施方式2的結構的電路圖；圖8是實施方式2的時序圖；圖9A和9B是解釋實施方式2的結構的操作的圖；圖10A和10B是解釋實施方式2的結構的操作的圖；圖11A至11C是示出實施方式1的結構的框圖；圖12A至12C是示出製造實施方式2的電晶體的步驟的截面圖；圖13A至13C是示出製造實施方式2的電晶體的步驟的截面圖；圖14A和14B是示出製造實施方式2的電晶體的步驟的截面圖；圖15是示出實施方式3的液晶模塊的截面圖；圖16是實施方式3的液晶模塊的透視圖；圖17A是透視圖和圖17B是實施方式4的EL模塊的截面圖；圖18是實施方式5的電晶體的截面圖；圖19是示出使用本發明的電子應用設備的例子的圖；圖20是示出使用本發明的電子應用設備的例子的圖；圖21A和21B是示出使用本發明的電子應用設備的例子的圖；圖22A和22B是示出使用本發明的電子應用設備的例子的圖；圖23是示出使用本發明的電子應用設備的例子的圖；圖24A至24E是示出使用本發明的電子應用設備的例子的圖；圖25是示出常規例子的結構的電路圖；圖26是示出常規例子的結構的電路圖；和圖27是常規例子的結構的時序圖。
具體實施例方式
本發明的實施方式將在下面結合附圖進行描述。本發明可以用多種不同方式實現。本領域的技術人員可以容易理解，這裡公開的實施方式和細節可以以各種方式改變而不會脫離本發明的目的和範圍。本發明不應該被解釋為限制於在下面給出的實施方式的描述。而且，具有相同功能的相同部件由相同參考符號表示，其解釋被省略。
實施方式1圖1示出了半導體電路的一個實施方式，其用作本發明的移位寄存器。在圖1中，示出了在第(2n-1)(n是任意整數，m≥2n≥2，其中m是在移位寄存器中提供的級的總數)級中的寄存器(第一寄存器)101，和在第2n級中的寄存器(第二寄存器)102。寄存器101包括第一電路組103和第二電路組104。寄存器102包括第一電路組105和第二電路組106。在第(2n-1)級中的寄存器101中，時鐘信號被輸入給第一電路組103。而且，在第2n級中的寄存器102中，反相時鐘信號CKb被輸入給第一電路組105。而且，在節點A處輸入信號給在第(2n-1)級中的寄存器101，節點B被提供在第(2n-1)級中的寄存器101的第一電路組和第二電路組之間，在節點C處輸入信號給在第2n級中的寄存器102，節點D被提供在第2n級中的寄存器102的第一電路組和第二電路組之間，提供連接節點A和節點B的NAND電路1(NAND1)以得到節點A和節點B的反相AND，反之提供連接節點C和節點D的NAND電路2(NAND2)以得到節點C和節點D的反相AND。當然，可以根據期望要輸出的信號任意布置其它邏輯元件以連接其它節點。
而且，在圖2A中示出了半導體電路的具體電路結構，其用作本實施方式的本發明的移位寄存器。在圖2A中，作為構成第一寄存器101的一部分的第一電路組103，提供p溝道電晶體201、第一n溝道電晶體202、第二n溝道電晶體203。作為構成第一寄存器101的一部分的第二電路組104，提供反相器電路，其中提供p溝道電晶體204和n溝道電晶體205。在第二寄存器中，提供多個具有相同結構的電晶體。
在圖2A中，p溝道電晶體201的第一端子連接高電勢電源Vdd，p溝道電晶體201的第二端子連接第一n溝道電晶體202的第一端子，第一n溝道電晶體202的第二端子連接第二n溝道電晶體203的第一端子，和第二n溝道電晶體203的第二端子連接低電勢電源(Vss或者GND)。而且，p溝道電晶體201的第二端子和第一n溝道電晶體202的第一端子連接到反相器電路的輸入端。而且，輸入信號SP被輸入到p溝道電晶體201的柵極和第一n溝道電晶體202的柵極，輸出信號從反相器電路的輸出端輸出。
而且，圖2A示出了其中在第一電路組和第二電路組之間提供保持電容器211的結構；然而，該保持電容器不是必須被提供的。在沒有提供保持電容器的情況中，可以使用每一個電晶體的寄生電容。而且，可連接保持電勢的電路，而不限制於電容器。
而且，在本發明中，根據在這些電極之間產生的電勢差來確定包括在單一電晶體中的作為源極和漏極的兩個電極中的哪個是用作源極，哪個是用作漏極。因此，很難定義哪個電極用作源極或者漏極。因此，在本說明書中，用作源極和漏極的兩個電極用第一端子和第二端子表示。
在圖2A中，時鐘信號CK被輸入給在第(2n-1)(n是任意整數，m≥2n≥2)級中提供的第一寄存器101的第二n溝道電晶體203的柵極。而且，反相時鐘信號CKb被輸入給在第2n(n是任意整數，m≥2n≥2)級中提供的第二寄存器102的第二n溝道電晶體203的柵極。
在本實施方式中，即便是當被輸入的時鐘信號(或者反相時鐘信號)的高電勢電平(也被稱為H電平、H電勢或者H)被設置成低於高電勢電源的電勢，和其低電勢電平(也被稱為L電平、L電勢或者L)被設置成等於低電勢電源的電勢時，該半導體電路也可以用作移位寄存器，而不會發生問題。因此，可以減小時鐘信號的振幅，使得可以減小功耗。
接著，在該實施方式中將描述在圖2B中所示的每一個節點以便解釋本發明的半導體電路中的時序圖，該半導體電路用作移位寄存器。在圖2B中，在第一寄存器101中，用S0表示對應於p溝道電晶體201的柵極和第一n溝道電晶體202的柵極的節點。而且，在第一寄存器101中，用S0b表示對應於p溝道電晶體201的第二端子和第一n溝道電晶體202的第一端子或者反相器電路的輸入端子的節點。而且，用S1表示對應於第一寄存器101的反相器電路的輸出端子或者第二寄存器102的p溝道電晶體201的柵極和第一n溝道電晶體202的柵極的節點。而且，在第二寄存器102中，用S1b表示對應於p溝道電晶體201的第二端子和第一n溝道電晶體202的第一端子或者反相器電路的輸入端子的節點。用S2表示對應於第二寄存器102的反相器電路的輸出端子的節點。而且，用NA1表示NAND1的輸出端子的節點，用NA2表示NAND2的輸出端子的節點。
接著，圖3示出了圖2A中的實施方式的半導體電路的時序圖。圖2B中所示的時鐘信號、反相時鐘信號、每一個節點S0、S0b、S1、S1b和S2的電勢都在這裡被示出。如圖3所示，輸入一段脈衝的輸入信號SP的期間之前和之後的時鐘信號的被2分頻的部分分別由T0、T1、T2和T3表示。
在圖4A和4B以及圖5A和5B中更加詳細描述圖3中所示時序圖中的時間段T0、T1、T2和T3期間在第一寄存器101中的每一個電晶體的導通和關斷。
為了給出簡單的解釋，作為移位寄存器的半導體電路(內部電路)的電源電壓被設置成10V(高電勢電源Vdd被設置為10V和低電勢電源Vss被設置成0V)，從例如控制器IC的外部電路中輸入的例如時鐘信號CK、反相時鐘信號CKb或者輸入信號的脈衝信號的振幅電壓的H電平被設置成3V，振幅電壓的L電平被設置成0V。構成外部電路的一部分的IC是在低於內部電路的電源電勢下操作的。
首先，在圖4A中，在時間段T0期間，因為時鐘信號CK是H電平，節點S0也是在H電平，所以p溝道電晶體201開始變成不導通狀態(下文中，被稱作關斷)。第一n溝道電晶體202和第二n溝道電晶體203開始變成導通狀態(在下文中，被稱作導通)，因此節點S0b開始為L電平。在這種狀態中，在反相器電路中，p溝道電晶體204導通，而n溝道電晶體205關斷，使得節點S1輸出H電平。
接著，在圖4B中，在時間段T1期間，時鐘信號CK開始變成L電平，節點S0開始變成L電平。在這種情況中，p溝道電晶體201導通。因為第一n溝道電晶體202和第二n溝道電晶體203關斷，所以節點S0b開始變成H電平。在這情況中，在反相器電路中，p溝道電晶體204關斷，而n溝道電晶體205導通，使得節點S1輸出H電平。
接著，在圖5A中，在時間段T2期間，時鐘信號CK開始變成H電平，節點S0開始變成L電平。在這種情況中，p溝道電晶體201導通。因為第一n溝道電晶體202關斷，而第二n溝道電晶體203導通，所以節點S0b開始變成H電平。在這情況中，在反相器電路中，因為p溝道電晶體204關斷，而n溝道電晶體205導通，使得節點S1輸出H電平。
接著，在圖5B中，在時間段T3期間，時鐘信號CK開始變成L電平，節點S0開始變成H電平，並且p溝道電晶體201關斷。因為第一n溝道電晶體202導通，而第二n溝道電晶體203關斷，所以節點S0b處於電浮動狀態。在這種情況中，在H電平的電勢被保持在節點S0b中，該電勢是在時間段T3之前的時間段T2中的節點S0b的電勢。在這情況中，在反相器電路中，p溝道電晶體204關斷，而n溝道電晶體205導通，使得節點S1輸出H電平。
注意，在第二寄存器102中，由反相時鐘信號CKb和在上述第一寄存器101中的節點S1的電勢確定操作。相對於在第二寄存器102的每一個電晶體的操作，時鐘信號和反相時鐘信號是反相的，也就是說H電平和L電平是反相的。因此，第二寄存器102的每一個電晶體的操作在時間段T0-T3的任一時間段中與第一寄存器101的每一個電晶體的操作是相同的，因此不在這裡做詳細描述了。
進一步，每一個電晶體可以具有任何極性，只要它具有執行和本發明相同操作的電路結構即可。例如，為了使得每一個電晶體的極性反相，輸入到每一個電晶體的信號可以被反相。因此，本發明不特別受限於每一個電晶體的極性、時鐘信號等。
進一步，作為本發明的移位寄存器的半導體電路順序輸出多個信號，每一個信號被NAND電路延遲了每一個時鐘信號(或者反相時鐘信號)的半個周期，以獲得節點S0和S1的反相AND。從半導體電路順序輸出的多個信號的每一個信號中提取一個信號，節點S0b通過這個信號根據CK信號的上升沿從高電勢狀態變成低電勢狀態(在本說明書中，將一個信號從L電平變化到H電平的操作被稱為上升沿)。因此，一個沒有受到對電晶體的柵極進行放電和充電所要求信號的延遲或者遲鈍波形的不利影響的信號被輸出給像素部分。
注意，當一個信號在時鐘信號(或者反相時鐘信號)的下降沿(在本說明書中，將一個信號從H電平變化到L電平的操作被稱為下降沿)被提取時，節點S0b根據該信號從低電勢狀態變成高電勢狀態，柵極被輸入了時鐘信號(或者反相時鐘信號)的第二n溝道電晶體的第一端子可以連接高電勢電源側，該第二n溝道電晶體的第二端子連接p溝道電晶體的第一端子。而且，在這種情況中，將被輸入的時鐘信號的H電平被設置成等於高電勢電源的電勢，L電平被設置成高於低電勢電源的電勢。
如上所述，通過使用作為本發明的移位寄存器的半導體電路，產生相對於輸入信號SP被延遲CK信號的半個周期的信號。而且，通過將多個作為本發明的移位寄存器的半導體電路彼此連接，形成移位寄存器電路。特別是，在本實施方式的第一電路組中，使得相對於輸入到第一電路組的信號將從第一電路組輸出的信號從高電勢狀態變成低電勢狀態的控制可以和時鐘信號或者反相時鐘信號同步執行，輸入信號的脈衝被反相，使得提取被延長該時鐘信號的半個波長的脈衝。
在作為本發明的移位寄存器的半導體電路中，時鐘信號CK的振幅大於第二n溝道電晶體203的閾值。這使得可以減小功耗。
上述移位寄存器可以在沒有電平移動部件的情況下良好地操作。因此，在襯底上的驅動器電路的佔據面積減小，使得襯底的表面被有效利用。而且，甚至當時鐘信號的振幅小於電源電壓的電勢時，上述作為本發明的移位寄存器的半導體電路很難受到閾值變化等的不利影響，使得半導體電路良好地操作。
注意，本實施方式可以通過自由組合本說明書的任意描述的實施方式來實施。
實施方式2圖6示出了作為本發明的移位寄存器的半導體電路的一個實施方式。在圖6中，示出了在第(2n-1)(n是任意整數，m≥2n≥2，其中m是在移位寄存器中提供的級的總數)級中的寄存器(第一寄存器)601，和在第2n級中的寄存器(第二寄存器)602。寄存器601包括第一電路組603和第二電路組604。寄存器602包括第一電路組605和第二電路組606。在第(2n-1)級中的寄存器601中，時鐘信號被輸入給第一電路組603和第二電路組604。而且，在第2n級中的寄存器602中，反相時鐘信號CKb被輸入給第一電路組605和第二電路組606。而且，在節點A處輸入信號給在第(2n-1)級中的寄存器601，從第(2n-1)級中的寄存器601輸入信號給節點B或者該節點B輸入信號給在第2n級中的寄存器602，和從第2n級中的寄存器602輸入信號給節點C，提供連接節點A和節點B的NOR電路1(NOR1)以得到節點A和節點B的反相和，反之提供連接節點B和節點C的NOR電路2(NOR2)以得到節點B和節點C的反相和。當然，可以根據要輸出的信號任意布置其它邏輯元件以連接其它節點。
而且，在圖7A中示出了半導體電路的具體電路結構，其用作本實施方式的本發明的移位寄存器。在圖7A中，作為構成第一寄存器601的一部分的第一電路組603，提供第一p溝道電晶體701、第一n溝道電晶體702、第二n溝道電晶體703。作為構成第一寄存器601的一部分的第二電路組604，提供第二p溝道電晶體704、第三n溝道電晶體705、第四n溝道電晶體706。在第二寄存器中，提供多個具有相同結構的電晶體。
在圖7A中，第一p溝道電晶體701的第一端子連接高電勢電源Vdd，第一p溝道電晶體701的第二端子連接第一n溝道電晶體702的第一端子，第一n溝道電晶體702的第二端子連接第二n溝道電晶體703的第一端子，和第二n溝道電晶體703的第二端子連接低電勢電源(Vss或者GND)。而且第二p溝道電晶體704的第一端子連接高電勢電源Vdd，第二p溝道電晶體704的第二端子連接第三n溝道電晶體705的第一端子，第三n溝道電晶體705的第二端子連接第四n溝道電晶體706的第一端子，和第四n溝道電晶體706的第二端子連接低電勢電源(Vss或者GND)。而且，第一p溝道電晶體701的第二端子和第一n溝道電晶體702的第一端子連接第二p溝道電晶體704的柵極和第三n溝道電晶體705的柵極。而且，輸入信號SP被輸入到第一p溝道電晶體701的柵極和第一n溝道電晶體702的柵極。輸出信號從第二p溝道電晶體704的第二端子和第三n溝道電晶體705的第一端子輸出。
而且，圖7A示出了其中在第一電路組和第二電路組之間提供保持電容器711的結構；然而，該保持電容器不是必須被提供的。在沒有提供保持電容器的情況中，可以使用每一個電晶體的寄生電容。而且，可以連接用於保持電勢的電路來代替該電容器。
而且，在本發明中，根據在這些電極之間產生的電勢差來確定包括在單一電晶體中的作為源極和漏極的兩個電極中的哪個是用作源極，哪個是用作漏極。因此，很難定義哪個電極用作源極或者漏極。因此，在本說明書中，用作源極和漏極的兩個電極用第一端子和第二端子表示。
在圖7A中，時鐘信號CK被輸入給在第(2n-1)(n是任意整數，m≥2n≥2)級中提供的第一寄存器601的第二n溝道電晶體703的柵極和第一寄存器601的第四n溝道電晶體706的柵極。而且，反相時鐘信號CKb被輸入給在第2n(n是任意整數，m≥2n≥2)級中提供的第二寄存器602的第二n溝道電晶體703的柵極和第一寄存器601的第四n溝道電晶體706的柵極。
接著，將描述在圖7B中所示的每一個節點以便解釋作為本實施方式的移位寄存器的半導體電路中的時序圖。在圖7B中，在第一寄存器601中，用S0表示對應於第一p溝道電晶體701的柵極和第一n溝道電晶體702的柵極的節點。在第一寄存器601中，用S0b表示對應於第一p溝道電晶體701的第二端子和第一n溝道電晶體702的第一端子或者第二p溝道電晶體704的柵極和第三n溝道電晶體705的柵極的節點。而且，用S1表示對應於第一寄存器601的第二p溝道電晶體704的第二端子和第三n溝道電晶體705的第一端子或者第二寄存器602的第一p溝道電晶體701的柵極和第一n溝道電晶體702的柵極的節點。在第二寄存器602中，用S1b表示對應於第一p溝道電晶體701的第二端子和第一n溝道電晶體702的第一端子或者第二p溝道電晶體704的柵極和第三n溝道電晶體705的柵極的節點。用S2表示對應於第二寄存器602的第二p溝道電晶體704的第二端子的節點。而且，用NO1表示NOR1的輸出端子的節點，用NO2表示NOR2的輸出端子的節點。
接著，圖8示出了圖7A中的實施方式的半導體電路的時序圖。圖7B中所示的時鐘信號、反相時鐘信號、每一個節點S0、S0b、S1、S1b和S2的電勢都在這裡被示出。輸入一段脈衝的輸入信號SP的期間之前和之後的時鐘信號的被2分頻的部分分別由T0、T1、T2和T3表示。
將更加詳細描述在時序圖中的時間段T0、T1、T2和T3期間在第一寄存器601中的每一個電晶體的導通和關斷。
為了提供簡單的解釋，作為移位寄存器的半導體電路(內部電路)的電源電壓被設置成10V(高電勢電源Vdd被設置10V和低電勢電源Vss被設置成0V)，從例如控制器IC的外部電路中輸入的例如時鐘信號CK、反相時鐘信號CKb或者輸入信號的脈衝信號的振幅電壓被設置成3V(高電勢電平(被稱為H電平，H電勢或者H))，低電勢電平(被稱為L電平，L電勢或者L)被設置成0V。構成外部電路的一部分的IC是在低於內部電路的電源電勢下操作的。
首先，在圖9A中，在時間段T0期間，因為在第一電路組603中時鐘信號CK是H電平，節點S0也是在H電平，所以第一p溝道電晶體701開始變成不導通狀態(關斷)。第一n溝道電晶體702和第二n溝道電晶體703導通，因此節點S0b開始變為L電平。在這種情況中，在第二電路組604中，第二p溝道電晶體704關斷，而第三n溝道電晶體705關斷。因為第四n溝道電晶體706導通，所以節點S1輸出H電平。
接著，在圖9B中，在時間段T1期間，在第一電路組603中時鐘信號CK開始變成L電平，節點S0開始變成L電平。在這種情況中，第一p溝道電晶體701導通。因為第一n溝道電晶體702和第二n溝道電晶體703關斷，所以節點S0b開始變成H電平。在這情況中，在第二電路組604中，第二p溝道電晶體704關斷，第三n溝道電晶體705導通，和第四n溝道電晶體706關斷。在這種情況中，因為節點S1開始變成保持在節點S1中的H電平的電浮動狀態的電勢，其是在時間段T1之前的時間段T0的節點S1的電勢，所以節點S1輸出H電平。
接著，在圖10A中，在時間段T2期間，在第一電路組603中，時鐘信號CK開始變成H電平，節點S0開始變成L電平。在這種情況中，第一p溝道電晶體701導通。因為第一n溝道電晶體702關斷，而第二n溝道電晶體703導通，所以節點S0b開始變成H電平。在這情況中，在第二電路組604中，第二p溝道電晶體704關斷，而第三n溝道電晶體705導通。因為第四n溝道電晶體706導通，所以節點S1輸出L電平。
接著，在圖10B中，在時間段T3期間，在第一電路組603中，時鐘信號CK開始變成L電平，節點S0開始變成H電平，第一p溝道電晶體701關斷。因為第一n溝道電晶體702導通，而第二n溝道電晶體關斷，所以節點S0b處於電浮動狀態。在這種情況中，H電平的電勢被保持在節點S0b中，該電勢是在時間段T3之前的時間段T2中的節點S0b的電勢。此時，在第二電路組604中，第二p溝道電晶體704關斷，第三n溝道電晶體705導通，第四n溝道電晶體706關斷。在這情況中，節點S1變為電浮動狀態。因為H電平的電勢被保持在節點S1中，所以節點S1輸出H電平，該電勢是在時間段T1之前的時間段T0中的節點S1的電勢。
注意，在第二寄存器602中，由反相時鐘信號CKb和在上述第一寄存器601中的節點S1的電勢確定操作。在第二寄存器602的每一個電晶體中，時鐘信號和反相時鐘信號是反相的，也就是說H電平和L電平是反相的。因此，第二寄存器602的每一個電晶體的操作在時間段T0-T3的任一時間段中和第一寄存器601的每一個電晶體的操作是相同的，因此不在這裡做更加詳細描述了。
進一步，每一個電晶體可以具有任何極性，只要它具有執行和本發明相同操作的電路結構即可。例如，為了使得每一個電晶體的極性反相，輸入到每一個電晶體的信號可以被反相。因此，本發明不特別受限於每一個電晶體的極性、時鐘信號等。
進一步，作為本發明的移位寄存器的半導體電路順序輸出多個信號，每一個信號被NOR電路延遲了每一個時鐘信號CK的半個周期，以獲得節點S0和S1的反相AND。從半導體電路順序輸出的多個信號的每一個信號在CK信號的上升沿提取一個信號(在本說明書中，將一個信號從L電平變化到H電平的操作被稱為上升沿)。因此，一個沒有受到對電晶體的柵極進行放電和充電所要求信號的延遲或者遲鈍波形的不利影響的信號被輸出給像素部分。
如上所述，通過使用作為本發明的移位寄存器的半導體電路，產生相對於輸入信號SP被延遲CK信號的半個周期的信號。而且，通過將多個作為本發明的移位寄存器的半導體電路彼此連接，形成移位寄存器電路。
在作為本發明的移位寄存器的半導體電路中，時鐘信號CK的振幅大於第二n溝道電晶體703的閾值。和作為移位寄存器的常規半導體電路相比，這可以減小功耗。
上述移位寄存器可以在沒有電平移動部件的情況下良好操作。因此，在襯底上的驅動器電路的佔據面積減小，使得襯底表面被有效利用。而且，甚至當時鐘信號的振幅小於電源電壓的電勢時，上述作為移位寄存器的半導體電路很難受到閾值變化等的不利影響，使得半導體電路良好地操作。
注意，本實施方式可以通過自由組合本說明書的任意描述的實施方式來實施。
實施例1在圖11A中，包括以矩陣形式布置的多個像素1101的像素部分1102被提供在襯底1107上面。在像素部分1102的外圍，提供信號線驅動電路1103、第一掃描線驅動電路1104和第二掃描線驅動電路1105。通過FPC1106將信號提供給這些驅動電路。
圖11B示出了第一掃描線驅動電路1104和第二掃描線驅動電路1105的每一個的結構。第一掃描線驅動電路1104和第二掃描線驅動電路1105的每一個都具有移位寄存器1114和緩衝器1115。而且，圖11C示出了信號線驅動電路1103的結構。信號線驅動電路1103具有移位寄存器1111、第一鎖存電路1112、第二鎖存電路1113和緩衝器1117。
作為本發明的移位寄存器的半導體電路被應用於移位寄存器1111和1114。通過使用作為本發明的移位寄存器的半導體電路，即使在時鐘信號的振福小於在驅動移位寄存器的高電勢電源和低電勢電源之間的電勢差，半導體電路也適合地用作移位寄存器。而且，通過使用作為本發明的移位寄存器的半導體電路，直通電流沒有在高電勢電源和低電勢電源之間流動，使得減小了功耗。而且，通過使用作為本發明的移位寄存器的半導體電路，和常規移位寄存器電路相比，形成半導體電路所需要的電晶體的數量減少了，使得獲得了高的生產量。而且，通過使用作為本發明的移位寄存器的半導體電路，半導體電路可以在沒有電平移動部件的情況下工作，因此減少半導體電路在襯底上的佔據面積。
注意，掃描線驅動電路和信號線驅動電路的結構不限於上述結構，例如每一個驅動電路都可以具有採樣電路、電平移動器等。而且，除了上述的驅動電路之外，還可以在襯底1107上整體形成例如CPU和控制器的電路。在這種情況下，減少了與襯底連接的外部電路(IC)的數量，由此進一步減小了重量和厚度。其特別適合於可攜式終端。
而且，本實施例可以自由組合任一描述的實施方式來實施。
實施例2
將描述一個例子，其中通過使用薄膜電晶體(TFT)，在具有絕緣表面的襯底上形成包括在本發明的半導體電路中的n溝道電晶體和p溝道電晶體。在圖12A-12C、圖13A-13C和圖14A和14B中簡明示出了製造步驟。具有在圖12A-12C、圖13A-13C和圖14A和14B中所描述結構的有源矩陣顯示器能夠實現液晶顯示器或者使用EL(電致發光)元件的顯示器。
首先，如圖12A所示，在玻璃襯底401上形成由絕緣膜形成的阻擋層402，該絕緣膜例如是氧化矽膜、氮化矽膜或者氮氧化矽膜，玻璃襯底是由典型為Corning公司的#7059玻璃或者#1737玻璃的硼矽酸鋇玻璃或者硼矽酸鋁玻璃形成。例如，通過等離子體CVD方法形成由SiH4、NH3和N2O形成的氮氧化矽膜具有10-200nm(優選是50-100nm)的厚度，類似地，由SiH4和N2O形成的氫化的氮氧化矽膜層疊在其上，具有50-200nm(優選是100-150nm)的厚度。儘管在本實施例中示出了兩層結構的阻擋層402，然而該阻擋層402可以具有單層或者使用上述絕緣膜的兩層或者多層的疊層。
通過使用具有晶體結構的半導體膜(下文中被稱為晶體半導體膜)來形成被分成島形狀的半導體層403-406，該晶體結構是通過利用雷射退火方法或者使用退火爐的熱處理來結晶具有非晶結構的半導體膜所得到的。通過加熱爐、雷射照射或者用從取代雷射束的燈發射的光來照射(下文稱為燈退火)或者其組合來執行熱處理。形成島形狀的半導體層403-406的厚度是25-80nm(優選30-60nm)。儘管對於晶體半導體膜的材料不受限制，但是其優選是使用矽或者矽鍺(SiGe)合金形成。
為了通過雷射退火方法製造晶體半導體膜，可以使用連續波雷射束(CW雷射束)或者脈衝波雷射束(脈衝雷射束)。作為雷射束，可以使用從下列所述的一種或者多種雷射器發射的光束例如是Ar雷射器、Kr雷射器或者準分子雷射器的氣體雷射器；使用作為介質的單晶YAG，YVO4，鎂橄欖石(Mg2SiO4)，YAlO3，或GdVO4或者摻雜有一個或者多個Nd，Yb，Cr，Ti，Ho，Er，Tm和Ta作為摻雜劑的多晶(陶瓷)YAG，Y2O3，YVO4，YAlO3，或GdVO4的雷射器；玻璃雷射器；紅寶石雷射器，變石雷射器；Ti藍寶石雷射器；銅蒸氣雷射器和金蒸氣雷射器。具有這些雷射器的基波或者該基波的二次到四次諧波的雷射束被照射以獲得大顆粒尺寸的晶體。典型地，可以使用例如Nd:YVO4雷射器(基波為1064nm)的二次諧波(532nnm)或者三次諧波(355nm)。在這種情況下，對於雷射器需要大約0.01-100MW/cm2(優選地0.1-10MW/cm2)的功率密度。掃描率近似被設置成大約10-2000cm/sec以便照射半導體膜。
注意，可以連續振蕩使用作為介質的單晶YAG，YVO4，鎂橄欖石(Mg2SiO4)，YAlO3，或GdVO4或者摻雜有一個或者多個Nd，Yb，Cr，Ti，Ho，Er，Tm和Ta作為摻雜劑的多晶(陶瓷)YAG，Y2O3，YVO4，YAlO3，或GdVO4的雷射器；Ar離子雷射器或者Ti藍寶石雷射器。而且，通過執行Q開關操作或者模式同步，執行具有10MHz或者更大的振蕩頻率的脈衝振蕩。當用10MHz或者更大的振蕩頻率來振蕩雷射束時，在用雷射束熔化半導體膜且然後將其固化期間，用下一脈衝照射半導體膜。因此，不同於使用低振蕩頻率的脈衝雷射器的情況，固-液態界面在半導體膜中連續移動，以便得到朝著掃描方向連續生長的晶體顆粒。
當使用陶瓷(多晶體)作為介質時，以低成本短時間形成具有自由形狀的該介質。當使用單晶體時，通常使用具有直徑為幾毫米和高度為幾十毫米的柱形介質。在使用陶瓷的情況中，形成的介質大於使用單晶的情況。
直接對光發射起作用的在介質中的例如Nd或者Yb的摻雜劑濃度在單晶和多晶的情況中不能發生大的變化，因此限制了通過提高濃度到一定程度來改善雷射器的輸出。然而，在陶瓷的情況中，和單晶的情況相比，介質的尺寸顯著地增加了，因此期望雷射器的輸出有著大幅度改善。
而且，在陶瓷的情況中，可以容易地形成具有平行六邊形或者立方形的介質。在使用具有這樣形狀的介質的情況中，當振蕩的光通過介質內部時，得到該振蕩光的長路程。因此，提高了振福且以高輸出振蕩雷射束。而且，從具有這樣形狀的介質發射的雷射束的橫截面形狀是四邊形，因此和具有圓形的雷射束相比，具有橫截面為四邊形的雷射束的優點是被成形為線性束。通過使用光學系統使以上述方式發射的雷射束成形，容易得到在短側的長度具有1mm或者更小且在長側的長度具有幾毫米至幾米的線性束。另外，當用激發的光均勻照射介質時，發射具有在長側方向的均勻能量分布的線性束。
當用這樣的線性束照射半導體膜時，均勻退火半導體膜的整個表面。在要求從線性光束的一端到另一端進行均勻退火的情況中，需要一種靈活性等等，其中在線性束的兩端上布置裂縫以便保護能量的衰減部分不受光的影響。
然而，形成柵絕緣膜407以覆蓋島形狀的半導體層403-406。使用包括矽的絕緣膜，用等離子體CVD方法或者濺射方法形成具有40-150nm厚度的柵絕緣膜407。在該實施例中，形成具有120nm厚度的氮氧化矽膜。不用說，柵絕緣膜407不限於這樣的氮氧化矽膜，也可以在單層或者疊層中使用包含矽的其它絕緣膜。
然而，形成第一導電膜408a和第二導電膜408b以便在柵絕緣膜407上形成柵電極。在該實施例中，用氮化鉭或者鈦形成具有50-100nm厚度的第一導電膜408a，用鎢形成具有100-300nm厚度的第二導電膜408b。這些材料即便在氮氣氛中在400-600℃的熱處理中也是穩定的，因此不用關心大幅度提高電阻率。
然後，如圖12B所示，通過使用抗蝕劑形成掩模409，執行第一蝕刻處理以形成柵電極。儘管蝕刻方法不被具體限制，然而優選使用ICP(電感耦合等離子體)蝕刻方法。通過混和CF4和Cl2作為蝕刻氣體執行蝕刻，通過提供500W的RF(13.56MHz)功率給線圈電極，在0.5-2Pa，優選是1Pa的壓力下產生等離子體。然後提供100W的RF(13.56MHz)功率給襯底側(樣品臺)，對其施加基本負自偏置電壓。在混和CF4和Cl2的情況中，可以在使用鎢膜、氮化鉭膜和鈦膜的任一情況中以大約相同的速度執行蝕刻。
通過使用上述的蝕刻條件，由於使用抗蝕劑形成掩模的形狀和施加給襯底側的偏置電壓的影響，端部分具有錐形形狀。控制該錐形形狀以具有25-45°的角度。為了執行蝕刻而不在柵絕緣膜上留下殘留物，優選增加大約10-20％的蝕刻時間。氮氧化矽膜相對於鎢的選擇率是2-4(典型是3)；因此，通過過蝕刻處理，蝕刻氮氧化矽膜的暴露表面大約20-50nm。這樣，通過第一蝕刻處理形成包括第一導電膜和第二導電膜的第一形狀的導電層410-415(第一導電膜410a-415a，第二導電膜410b-415b)。參考符號416是柵絕緣膜，其中沒有覆蓋第一形狀的導電層的區域被蝕刻大約20-50nm，因此很薄。
如圖12C所示，執行第一摻雜處理以摻雜n型雜質(施主)。通過離子摻雜方法或者離子注入方法執行該摻雜。作為離子摻雜方法的條件，劑量被設置成1×1013-5×1014/cm2。作為給予n型導電率的雜質元素，使用屬於周期表的15族的元素，典型是磷(P)或者砷(As)。在這種情況中，使用第一形狀的導電層作為掩模，同時控制加速電壓(例如20-60keV)。這樣，形成第一雜質區417-420。例如，形成的第一雜質區417-420具有範圍在1×1020-1×1021/cm3的n型雜質濃度。
類似地執行如圖13A所示的第二蝕刻處理，使用ICP蝕刻裝置，混和CF4、Cl2和O2作為蝕刻氣體，通過提供500W的RF(13.56MHz)功率給線圈電極，在1Pa的壓力下產生等離子體。然後提供50W的RF(13.56MHz)功率給襯底側(樣品臺)，對其施加小於第一蝕刻處理的自偏置電壓的自偏置電壓。根據這些條件，各向異性地蝕刻鎢膜，使得保持氮化鉭膜或者鈦膜作為第一導電層。這樣，形成第二形狀的導電層421-426(第一導電膜421a-426a，第二導電膜421b-426b)。沒有被第二形狀的導電層421-426覆蓋的柵絕緣膜的區域被蝕刻大約20-50nm，由此變薄。
然後，執行第二摻雜處理。該劑量小於在第一摻雜處理中的劑量，在高的加速電壓的條件下加入n型雜質(施主)。例如，以70-120keV的加速電壓、1×1013/cm2的劑量執行摻雜，使得在形成在圖12C的島形狀半導體層中的第一雜質區的內部形成第二雜質區427-430。以這樣的方式執行摻雜，即通過使用第二形狀的導電膜423b-426b作為掩模在第一導電膜423a-426a下面的區域中加入雜質元素。雜質區在沿著第二形狀的導電層的方向上的濃度分布上略微不同，因為第一導電膜423a-426a保持大約相同的厚度，特別是，形成雜質區以包含具有1×1017-1×1019/cm3的濃度的n型雜質(施主)。
然後，如圖13B所示，執行第三蝕刻處理以蝕刻柵絕緣膜。結果，也蝕刻第一導電膜421a-426a以具有更小的端部，由此形成第三形狀的導電層431-436(第一導電膜431a-436a，第二導電膜431b-436b)。參考符號437表示剩餘的柵絕緣膜。執行蝕刻至進一步的程度，以便暴露半導體層的表面。
關於p溝道TFT，形成抗蝕劑掩模438和439，如圖13C所示，形成p溝道TFT的島形狀半導體層被摻雜有p型雜質(受主)。p型雜質(受主)是從屬於13族的元素中選擇出來的，典型的是使用硼(B)。控制第三雜質區440a-440c以具有2×1020-2×1021/cm3的雜質濃度。儘管第三雜質區被摻雜磷，但是進一步以相等或者更高的濃度對其摻雜硼，以反相導電類型。
通過上述步驟，在半導體層中形成雜質區。在圖13C中，第三形狀的導電層433-435作為柵電極，第三形狀的導電層436作為電容性布線。此外，第三形狀的導電層431-432形成例如源極線的布線。
然後，在圖14A中，通過等離子體CVD方法形成第一絕緣膜441，其是由氮化矽膜(SiN:H)或者氮氧化矽膜(SiNxOy:H)形成。然後，激活加入到相應島形狀半導體層中的雜質元素的步驟被執行以便控制導電類型。通過使用退火爐的熱退火方法優選執行該激活。優選地，可以使用雷射退火方法或者快速熱退火方法(RTA方法)。在400-700℃，或者典型是500-600℃下，在1ppm或者更少的氧濃度下，或者優選在0.1ppm或者更少的氮氣氛中執行熱退火方法。在該實施例中，在550℃下執行熱處理4個小時。
之後，在第一絕緣膜441上形成第二絕緣膜442，其是由氮化矽膜(SiN:H)或者氮氧化矽膜(SiNxOy:H)形成。然後，在350-500℃下執行熱處理。利用從第二絕緣膜442放出的氫，氫化該半導體膜。
而且，形成厚度為大約1000nm的第三絕緣膜443，其由有機抗蝕劑形成，如圖14B所示。作為有機抗蝕劑膜，使用聚醯亞胺、丙烯酸、聚醯亞胺醯胺等。有機抗蝕劑膜的優點在於它很容易的形成；由於低的介電常數，減小了寄生電容；確保了高平面性等等。注意，可以使用除了上述有機抗蝕劑膜之外的有機抗蝕劑膜。這裡，將熱聚合作用類型的聚醯亞胺施加在襯底上，然後在300℃下烘烤。
接著，在第三絕緣膜443、第二絕緣膜442和第一絕緣膜441中形成接觸孔，使得使用鋁(Al)、鈦(Ti)、鉭(Ta)等形成連接電極451和源極或者漏極布線444-447。在像素部分中，形成第一像素電極450、柵極布線449和連接電極448。
這樣，在相同襯底上形成p溝道TFT453和n溝道TFT454。儘管圖14B僅僅示出了p溝道TFT453和n溝道TFT454的剖圖面，但是這些TFT可以在同一襯底上整體形成柵信號線驅動電路和源信號線驅動電路，每一個電路具有本發明的半導體電路。
在該實施例中所述的薄膜電晶體的結構僅僅是示例性的，因此本發明不限於在圖12A-12C、圖13A-13C和圖14A和14B中所示的製造步驟和結構。通過使用薄膜電晶體的公知的製作方法，本發明的半導體電路整體形成在同一襯底上。因為通過使用薄膜電晶體這樣的電路以低成本形成在大的襯底上，例如玻璃襯底，所以得到了較大面積和較低成本的顯示器。此外，通過使用作為本發明的移位寄存器的半導體電路用於柵信號線驅動電路和源信號線驅動電路，該半導體電路能夠合適地用作移位寄存器，即便是在時鐘信號的振福小於驅動移位寄存器的高電勢電源和低電勢電源之間的電勢差。而且，通過使用作為本發明的移位寄存器的半導體電路，可以減小功耗，同時防止直通電流在高電勢電源和低電勢電源之間流動。而且，通過使用作為本發明的移位寄存器的半導體電路，和常規的移位寄存器電路相比，減少了構成半導體電路的電晶體的數量，因此，獲得了高的生產量。而且，通過使用作為本發明的移位寄存器的半導體電路，半導體電路能夠在沒有電平移動部件的情況下操作，使得減小了作為移位寄存器的半導體電路的佔據面積。
本實施例可以自由組合上述的任一實施方式和實施例來實施。
實施例3在該實施例中，描述了製作使用有源矩陣襯底的有源矩陣液晶顯示器的步驟。如圖15所示，在圖14B的條件下，在襯底上形成層間膜461和462，在其上形成第二像素電極463。然後，在其上形成對準膜551。在該實施例中，聚醯亞胺膜用作對準膜。在相對襯底552上形成透明導電膜553和對準膜554。注意，如需要，可以在相對襯底上形成濾色器或者光屏蔽膜。
然後，在形成對準膜之後，進行研磨處理，使得調整液晶分子以和預定的預傾斜角對準。然後，通過公知的單元裝配步驟，使用粘合劑、襯墊(兩者沒有示出)等，將其上形成像素部分和驅動電路的有源矩陣襯底附著於相對襯底。
之後，在兩個襯底之間注入液晶555，用密封劑(未示出)將其完全密封。可以使用已知的液晶材料用於該液晶。這樣，完成了如圖15所示的有源矩陣顯示器。
接著，參考圖16的透視圖描述有源矩陣液晶顯示器的結構。有源矩陣襯底包括形成在玻璃襯底1601上的像素部分1602、柵極側驅動電路1603和源極側驅動電路1604。在像素部分中的像素TFT1605是n溝道TFT並且連接到像素電極1606和存儲電容器1607。
此外，通過使用作為單元的本發明的半導體電路來形成在外圍中形成的驅動電路。柵極側驅動電路1603和源極側驅動電路1604分別通過柵極布線1608和源極布線1609連接到像素部分1602。連接FPC1610的外部輸入/輸出端子1611具有輸入/輸出布線(連接線)1612和1613，以便傳送信號給驅動電路。此外，參考符號1614是相對襯底。
在該實施例中描述的有源矩陣液晶顯示器的結構僅僅是示例性的，因此本發明不限於圖15和16所示的結構。通過有源矩陣液晶顯示器的公知製造方法，本發明的半導體電路安裝在有源矩陣液晶顯示器的驅動電路部分上。因為通過使用薄膜電晶體具有本發明的半導體電路的有源矩陣液晶顯示器以低成本形成在大的襯底上，例如玻璃襯底，所以得到了較大面積和較低成本的顯示器。此外，通過使用作為本發明的移位寄存器的半導體電路用於柵信號線驅動電路和源信號線驅動電路，該半導體電路能夠合適地用作移位寄存器，即便是在時鐘信號的振福小於驅動移位寄存器的高電勢電源和低電勢電源之間的電勢差。而且，通過使用作為本發明的移位寄存器的半導體電路，可以減小功耗，同時防止直通電流在高電勢電源和低電勢電源之間流動。而且，通過使用作為本發明的移位寄存器的半導體電路，和常規的移位寄存器電路相比，減少了構成半導體電路的電晶體的數量，因此，獲得了高的生產量。而且，通過使用作為本發明的移位寄存器的半導體電路，半導體電路能夠在沒有電平移動部件的情況下操作，使得減小了作為移位寄存器的半導體電路的佔據面積。
注意，儘管圖16所示的半導體器件在本說明書中被稱為有源矩陣液晶顯示器，但是如圖16所示的附著於FPC的液晶面板通常稱為液晶模塊。因此，在該實施例中的有源矩陣液晶顯示器可以被稱為液晶模塊。
本實施例可以自由組合上述的任一實施方式和實施例來實施。
實施例4
在該實施例中，參考圖17A和17B來描述對應於具有本發明的半導體電路的發光器件的一個模式的面板的外觀圖。圖17A是面板的頂視圖，其中用密封劑將在第一襯底上形成的電晶體和發光元件密封在第一襯底和第二襯底之間，圖17B是沿著圖17A的線A-A』的橫截面圖。
形成密封劑4020以包圍設置在第一襯底4000上的像素部分4002、信號線驅動電路4003、第一掃描線驅動電路4004和第二掃描線驅動電路4005。此外，將第二襯底4006提供在像素部分4002、信號線驅動電路4003、第一掃描線驅動電路4004和第二掃描線驅動電路4005上方。因此，通過第一襯底4001、密封劑4020和第二襯底4006，像素部分4002、信號線驅動電路4003、第一掃描線驅動電路4004和第二掃描線驅動電路4005緊緊地和填充材料4007密封在一起。
在第一襯底4001上設置的像素部分4002、信號線驅動電路4003、第一掃描線驅動電路4004和第二掃描線驅動電路4005包括多個電晶體。圖17B示出了包括在信號線驅動電路4003中的電晶體4008、驅動電晶體4009和包括在像素部分4002中的開關電晶體4010。
參考符號4011對應於發光元件，布線4017連接驅動電晶體4009的漏極的部分用作發光元件4011的第一電極。此外，透明導電膜用作發光元件4011的第二電極4012。發光元件4011的結構不限於在本實施例中所示的結構。根據從發光元件4011提取的光的方向、驅動電晶體4009的極性等，可以適當地改變發光元件4011的結構。
通過導線4014和4015(儘管在圖17B所示的橫截面圖中沒有示出)從連接端子4016提供多個信號和電壓給信號線驅動電路4003、第一掃描線驅動電路4004、第二掃描線驅動電路4005或者像素部分4002。
在該實施例中，由和發光元件4011的第二電極4012相同的導電膜形成連接端子4016。此外，由和布線4017相同的導電膜形成導線4014。由和驅動電晶體4009、開關電晶體4010和電晶體4008的柵極相同的導電膜形成導線4015。
通過各向異性的導電膜4019將連接端子4016電連接到FPC4018的端子。
注意，通過使用玻璃、金屬(典型是不鏽鋼)、陶瓷或者塑料來形成第一襯底4001和第二襯底4006。作為塑料，可以使用FRC(增強玻璃纖維塑料)板、PVF(聚氟乙烯)膜、梅拉薄膜(mylar film)、聚酯薄膜或丙烯酸樹脂膜。可選擇的，可以使用具有這樣結構的薄片鋁箔夾在PVF膜或者梅拉薄膜之間。
注意，需要將第二襯底4006定位在從發光元件4011提取光的方向上，以便發光。因此，第二襯底4006是通過使用具有光透射性質的材料形成，例如玻璃襯底、塑料襯底、聚酯薄膜或丙烯酸樹脂膜。
作為填充材料4007，可是使用例如氮或者氬的惰性氣體和紫外線固化樹脂或熱固化樹脂，例如PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯醋酸乙烯酯)。在該實施例中，使用氮作為填充材料。
通過使用作為單元的本發明的半導體電路形成在外圍上提供的驅動電路。第一掃描線驅動電路4004、第二掃描線驅動電路4005和信號線驅動電路4003的每一個都通過柵極布線和源極布線連接像素部分。
本實施例能夠自由組合上述實施方式和實施例的任意一個來實施。
在該實施例中描述的發光器件的結構僅僅是示例性的，因此本發明不限於圖17A和17B所示的結構。通過發光器件的公知製造方法，本發明的半導體電路安裝在發光器件的驅動電路部分上。因為通過使用薄膜電晶體具有本發明的半導體電路的發光器件以低成本形成在大的襯底上，例如玻璃襯底，所以得到了較大面積和較低成本的顯示器。此外，通過使用作為本發明的移位寄存器的半導體電路用於柵信號線驅動電路和源信號線驅動電路，該半導體電路能夠合適地用作移位寄存器，即便是在時鐘信號的振福小於驅動移位寄存器的高電勢電源和低電勢電源之間的電勢差。而且，通過使用作為本發明的移位寄存器的半導體電路，可以減小功耗，同時防止直通電流在高電勢電源和低電勢電源之間流動。而且，通過使用作為本發明的移位寄存器的半導體電路，和常規的移位寄存器電路相比，減少了構成半導體電路的電晶體的數量，因此，獲得了高的生產量。而且，通過使用作為本發明的移位寄存器的半導體電路，半導體電路能夠在沒有電平移動部件的情況下操作，使得減小了作為移位寄存器的半導體電路的佔據面積。
注意，儘管圖17A和17B所示的半導體器件在本說明書中被稱為有源矩陣發光器件，但是使用如圖17A所示的附著於FPC的EL元件的面板通常在本說明書中稱為EL模塊。
本實施例可以自由組合上述的任一實施方式和實施例來實施。
實施例5製造n溝道電晶體和p溝道電晶體用於在單晶襯底上構建本發明的半導體電路的例子將在下面參考圖18簡要說明。
首先，製備由單晶矽形成的矽襯底1901。在矽襯底的主表面上(在元件形成區上或者電路形成區上)的第一元件形成區及其第二元件形成區中，分別有選擇地形成n型阱1902和p型阱1903。
然後，形成場氧化膜1904以用作元件隔離區，將第一元件形成區和第二元件形成區隔開。場氧化膜1904是厚的熱氧化膜，可以通過公知的LOCOS方法形成。注意，元件隔離方法不限於LOCOS方法，例如可以通過使用溝槽隔離方法使元件隔離區具有溝槽結構，或者該元件隔離區可以具有LOCOS結構和溝槽結構的組合。
然後，通過例如熱氧化矽襯底的表面來形成柵絕緣膜。柵絕緣膜可以通過CVD方法形成，並且可以通過使用氮氧化矽膜、氧化矽膜。氮化矽膜或者它們的疊層膜來形成。例如，通過疊置由熱氧化得到的5nm厚度的氧化矽膜和由CVD方法得到的10-15nm厚度的氮氧化矽膜來形成疊層膜。
然後，在整個表面上形成多晶矽層1905b和1906b以及矽化物層1905a和1906a的疊層膜，以根據光刻技術和幹法蝕刻技術形成疊層膜，由此形成具有在柵絕緣膜上的多晶矽/金屬矽化物(polycide)結構的柵電極1905和1906。多晶矽層1905b和1906b可以被預先摻雜濃度為大約1021/cm3的磷(P)以便使得電阻率下降，或者在形成多晶矽膜之後以高濃度擴散n型雜質。該矽化物層1905a和1906a可以通過使用矽化鉬(MoSix)，矽化鎢(WSix)，矽化鉭(TaSix)，矽化鈦(TiSix)等形成，並且可以通過公知方法形成。
然後，通過柵絕緣膜對矽半導體襯底執行離子注入，以形成擴展區。在該實施例中，在源區和漏區的每一個和溝道形成區之間形成的雜質區被稱為擴展區。在這種情況中，擴展區1907和1908可以具有低於、等於或者高於源區和漏區的雜質濃度的雜質濃度。也就是說，擴展區的雜質濃度是基於對半導體器件所需要的特徵來決定的。
在該實施例中，形成p溝道FET的第一元件形成區被覆蓋抗蝕劑材料，作為n型雜質的砷(As)或者磷(P)被注入到矽襯底中。此外，形成n溝道FET的第二元件形成區被覆蓋抗蝕劑材料，作為p型雜質的硼(B)被注入到矽襯底中。
然後，執行第一激活處理來激活離子注入的雜質並且修復在矽襯底中由離子注入產生的晶體缺陷。通過加熱半導體襯底直到大約S i的熔點溫度來執行激活。
然後，側壁1909和1910形成在柵電極的相對的側壁上。例如，通過CVD方法在整個表面上層疊由氧化矽形成的絕緣材料層，然後對該絕緣材料層執行深蝕刻，形成側壁。在執行深蝕刻中，以自對準方式有選擇地去除柵絕緣膜。此外，在深蝕刻之後執行柵絕緣膜的蝕刻。這樣，形成柵絕緣膜1911和1912，其每一個都具有和柵電極與在柵電極的相對側壁上提供的側壁的總寬度相等的寬度。
然後，對暴露的矽襯底執行離子注入以形成源區和漏區。形成p溝道FET的第一元件形成區被覆蓋抗蝕劑材料，作為n型雜質的砷(As)或者磷(P)被注入到矽襯底中，由此形成源區1913和漏區1914。此外，形成n溝道FET的第二元件形成區被覆蓋抗蝕劑材料，作為p型雜質的硼(B)被注入到矽襯底中，由此形成源區1915和漏區1916。
然後，執行第二激活處理來激活離子注入的雜質並且修復在矽襯底中由離子注入產生的晶體缺陷。
在激活之後，形成層間絕緣膜、插頭電極、金屬布線等。通過使用氧化矽膜、氮氧化矽膜等，用等離子體CVD方法或者低壓CVD方法形成具有100-2000nm厚度的第一層間絕緣膜1917。然後，通過使用磷矽玻璃(PSG)、硼矽玻璃(BSG)或者磷硼矽玻璃(PBSG)，在第一層間絕緣膜上形成第二層間絕緣膜1918。通過旋塗方法或者常壓CVD方法製造第二層間絕緣膜1918以便增加平面性。
在第一層間絕緣膜1917和第二層間絕緣膜1918中形成接觸孔以達到相應FET的源區和漏區之後，形成源電極1919和1921以及漏電極1920和1922，並且優選通過使用通常作為低電阻材料的鋁(Al)形成。可選擇的，可以使用Al和鈦(Ti)的疊層結構。
此外，儘管在圖中沒有示出，在第一層間絕緣膜1917和第二層間絕緣膜1918中形成接觸孔以達到柵電極，使得形成電極以電連接在第一層間絕緣膜上提供的布線。
最後，形成鈍化膜1923和第三層間絕緣膜1924。在圖18中，左側對應於p溝道電晶體1925，同時右側對應於n溝道電晶體1926。
通過等離子體CVD方法，使用氮化矽膜、氧化矽膜或者氮氧化矽膜來形成鈍化膜1923。進一步，使用有機抗蝕劑材料，形成具有1-2μm的厚度的第三層間絕緣膜1924。作為有機抗蝕劑材料，可以使用聚醯亞胺、聚醯胺、丙烯酸、苯並環丁烯(BCB)等。使用有機抗蝕劑材料的優勢在於可以容易地形成有機抗蝕劑膜，減小寄生電容，這是因為相對介電常數比較低，因此適合於平面化。不用說，可以使用除了上述有機樹脂膜之外的有機樹脂膜。
這樣，完成了p溝道電晶體1925和n溝道電晶體1926。在該實施例中描述的電晶體的結構僅僅是示例性的，因此本發明不限於圖18所示的製造步驟和結構。通過在單晶襯底上形成電晶體的公知製造方法，本發明的半導體電路形成在單晶襯底上。通過在單晶襯底上形成的這樣的電路高速工作，而且進一步降低驅動電壓以減小功耗。此外，通過使用作為本發明的移位寄存器的半導體電路用於柵信號線驅動電路和源信號線驅動電路，該半導體電路能夠合適地用作移位寄存器，即便是在時鐘信號的振福小於驅動移位寄存器的高電勢電源和低電勢電源之間的電勢差。而且，通過使用作為本發明的移位寄存器的半導體電路，可以減小功耗，同時防止直通電流在高電勢電源和低電勢電源之間流動。而且，通過使用作為本發明的移位寄存器的半導體電路，和常規的移位寄存器電路相比，減少了構成半導體電路的電晶體的數量，因此，獲得了高的生產量。而且，通過使用作為本發明的移位寄存器的半導體電路，半導體電路能夠在沒有電平移動部件的情況下操作，使得減小了作為移位寄存器的半導體電路的佔據面積。
實施例6作為具有本發明的半導體器件的電子應用設備，給出了電視接收機、例如攝像機和數位照相機的照相機，護目式顯示器、導航系統、音頻再現設備(例如，汽車音頻元件設備)、計算機、遊戲機、可攜式信息終端(例如，可攜式計算機，可攜式電話，可攜式遊戲機、電子書等)、具有記錄介質的圖像再現設備(具體的，用於再現例如數字通用盤(DVD)的記錄介質和具有顯示該再現圖像的顯示部分的設備)等。這些電子應用設備的具體例子在圖19、圖20、圖21A和21B、圖22A和22B、圖23和圖24A-24E中示出。
圖19示出了通過組合顯示面板5001和電路基板5011構成的EL模塊。在電路基板5011上，形成控制電路5012、信號驅動電路5013等，它們通過連接布線5014電連接至顯示面板5001。
顯示面板5001具有提供了多個像素的像素部分5002、掃描線驅動電路5003和用於將視頻信號提供給所選擇的像素的信號線驅動電路5004。注意，在製造EL模塊的情況中，通過使用上述實施例來形成包括在像素部分5002的每一個像素中的半導體器件。此外，使用根據上述實施例形成的TFT來製造控制驅動電路部分，例如掃描線驅動電路5003或者信號線驅動電路5004。這樣，完成了如圖19所示的EL模塊電視。
圖20是示出EL電視接收機的主要配置的框圖。調諧器5101接收視頻信號和音頻信號。通過視頻信號放大電路5102、視頻信號處理電路5103和控制電路5012處理視頻信號，該視頻信號處理電路5103將從視頻信號放大電路5102輸出的信號轉換成對應於紅、綠和藍的相應顏色的顏色信號，控制電路5012轉換將要輸入至驅動IC的該視頻信號。控制電路5012輸出信號給掃描線側和信號線側的每一側。當執行數字驅動時，在信號線側上提供信號驅動電路5013，使得將輸入數位訊號分成m塊個將被提供的信號。
在調諧器5101處接收的信號中，可以將音頻信號發送給音頻信號放大電路5105，將其輸出通過音頻信號處理電路5106提供給揚聲器5107。控制電路5108在接收站(接收頻率)接收控制數據，從輸入部分5109接收音量，將該信號發送給調諧器5101和音頻信號處理電路5106。
如圖21A所示，通過將EL模塊組合到外殼5201內來完成電視接收機。由EL模塊形成顯示屏5202。此外，適當提供揚聲器5203、操作開關5204等。
圖21B示出了無線接收信號的電視接收機。僅電視接收機的顯示器是移動式的。外殼5212與電池和信號接收器組合，該電池驅動顯示部分5213和揚聲器部分5217。電池是可被電池充電器5210重複充電的。此外，電池充電器5210能夠發送和接收視頻信號，並且發送視頻信號給顯示器的信號接收器。外殼5212被操作鍵5216控制。圖21B中所示設備也可以通過操作該操作鍵5216從外殼5212發送信號給電池充電器5210。由此，它可以被稱為視頻/音頻雙向通信設備。此外，該設備可以通過操作該操作鍵5216以從外殼5212發送信號給電池充電器5210和進一步控制其他電子應用設備來接收由電池充電器5210發送的信號，執行通信控制其他電子應用設備；由此，該設備也被稱為通用遠程控制設備。
通過應用作為本發明的移位寄存器的半導體電路給在圖19、圖20、圖21A和21B中所示的電視接收機的柵信號線驅動電路和源信號線驅動電路，半導體電路可以適當的作為移位寄存器，即便在時鐘信號的振福小於在驅動移位寄存器的高電勢電源和低電勢電源之間的電勢差。而且，通過使用作為本發明的移位寄存器的半導體電路，可以減小功耗，同時防止直通電流在高電勢電源和低電勢電源之間流動。而且，通過使用作為本發明的移位寄存器的半導體電路，和常規的移位寄存器電路相比，減少了構成半導體電路的電晶體的數量，因此，獲得了高的生產量。而且，通過使用作為本發明的移位寄存器的半導體電路，半導體電路能夠在沒有電平移動部件的情況下操作，使得減小了作為移位寄存器的半導體電路的佔據面積。因此，給消費者提供了顯示穩定工作的產品，具有更少缺陷的產品，需要更少功率的產品。
不用說，本發明不限於電視接收機，其可以應用到各個對像，例如個人計算機的監視器，在火車站或者飛機場的信息顯示板，或者大面積的廣告顯示媒介，例如在大街上的廣告顯示板。
圖22A示出了通過組合顯示面板5301和印刷電路板5302而構成的模塊。該顯示面板5301具有提供了多個像素的像素部分5303，第一掃描線驅動電路5304，第二掃描線驅動電路5305和用於提供視頻信號給所選擇的像素的信號線驅動電路5306。
印刷電路板5302具有控制器5307、中央處理單元(CPU)5308、存儲器5309、電源電路5310、音頻處理電路5311、發送/接收電路5312等。印刷電路板5302和顯示面板5301通過柔性線路板(FPC)5313被連接。該柔性線路板5313具有電容器元件、緩衝器電路等，以便防止在電源電壓或信號上的噪聲幹擾，還防止遲鈍信號上升。此外，使用COG(玻璃上的晶片)方法，可以在顯示面板5301上面安裝控制器5307、音頻處理電路5311、存儲器5309、CPU5308、電源電路5310等。通過COG方法，減小了印刷電路板5302的尺寸。
各種控制信號可以通過在印刷電路板5302上提供的接口(I/F)部分5314被輸入/輸出。此外，在印刷電路板5302上提供用於發送信號給天線/從天線接收信號的天線埠5315。
圖22B是在圖22A中所示的模塊的框圖。該模塊包括VRAM5316、DRAM5317、快閃記憶體5318等作為存儲器5309。VRAM5316存儲在面板上顯示的圖像數據，DRAM5317存儲圖像數據或者音頻數據，快閃記憶體存儲各種程序。
電源電路5310提供功率以便操作顯示面板5301、控制器5307、CPU5308、音頻處理電路5311、存儲器5309和發送/接收電路5312。根據面板的規範，電源電路5310可以被提供有電流源。
CPU5308包括控制信號產生電路5320、解碼器5321、寄存器5322、運算電路5323、RAM5324、用於CPU5308的接口5319等。通過接口5319輸入到CPU5308的各種信號在輸入到運算電路5323、解碼器5321等之前被一次性保存在寄存器5322中。運算電路5323根據輸入信號執行操作，並且指定發送各種指令的地址。另一方面，輸入到解碼器5321的信號被解碼並且輸入到控制信號產生電路5320。控制信號產生電路5320根據輸入信號產生包括各種指令的信號，並且將其發送給在運算電路5323中指定的地址，具體的，例如存儲器5309、發送/接收電路5312、音頻處理電路5311、控制器5307等。
根據所接收的各種指令來操作存儲器5309、發送/接收電路5312、音頻處理電路5311、控制器5307。在下面將簡要說明該操作。
從輸入裝置5325輸入的信號通過I/F部分5314被發送給安裝在印刷電路板5302上的CPU5308。控制信號產生電路5320根據從例如指針設備和鍵盤的輸入裝置5325發送的信號將保存在VRAM5316中的圖像數據轉換成預定格式，然後將該數據發送給控制器5307。
控制器5307根據面板的規範對從CPU5308發送的包含圖像數據的信號執行數據處理，然後將該數據提供給顯示面板5301。此外，控制器5307根據從電源電路5310輸入的電源電壓和從CPU5308輸入的各種信號產生水平同步信號、垂直同步信號、時鐘信號CLK、AC電壓(AC內容)和開關信號L/R，然後將它們提供給顯示面板5301。
發送/接收電路5312處理在天線5328處以電磁波發送/接收的信號，特別包括高頻電路，例如隔離器、帶通濾波器、VCO(電壓受控振蕩器)、LPF(低通濾波器)、耦合器和不平衡變壓器。在向發送/接收電路5312發送/接收的信號中，根據來自CPU5308的指令，包含音頻數據的信號被發送給音頻處理電路5311。
根據來自CPU5308的指令被發送的包含音頻數據的信號在音頻處理電路5311中被解調成音頻信號，然後被發送給揚聲器5327。從麥克風5326發送的音頻信號在音頻處理電路5311中被調製，然後根據根據來自CPU5308的指令被發送給發送/接收電路5312。
將控制器5307、CPU5308、電源電路5310、音頻處理電路5311和存儲器5309集成為本實施例的一個組件。該實施例被應用到除了高頻電路(例如隔離器、帶通濾波器、VCO(電壓受控振蕩器)、LPF(低通濾波器)、耦合器和不平衡變壓器)之外的任何電路。
圖23示出了包括在圖22A和22B中所示的模塊的可攜式電話的一個模式。顯示面板5301以可連接/可分開的方式被組合到外殼5330中。外殼5330的形狀和尺寸根據顯示面板5301的尺寸做適當的變化。固定顯示面板5301的外殼5330被安裝到印刷電路板5331中以便被裝配成模塊。
顯示面板5301通過FPC5313被連接到印刷電路板5331。在該印刷電路板5331上，形成揚聲器5332、麥克風5333、發送/接收電路5334和包括CPU、控制器等的信號處理電路5335。這種模塊與輸入裝置5336、電池5337和天線5340組合，然後被結合到外殼5339中。布置顯示面板5301的像素部分，使得從在外殼5339中的開放窗口能看到它。
根據該實施例的可攜式電話能夠根據功能或者應用被改變成各種模式。例如，以這樣的方式構建可攜式電話使用多個顯示面板，將外殼適當地分成多個單元，以便用鉸鏈摺疊/伸展。
在圖23中所示的可攜式電話中，顯示面板5301的信號線驅動電路和掃描線驅動電路具有和在實施方式中描述的半導體電路相同的半導體電路。通過使用半導體電路，該半導體電路能夠合適地用作移位寄存器，即便是在時鐘信號的振福小於驅動移位寄存器的高電勢電源和低電勢電源之間的電勢差，可以減小功耗，同時防止直通電流在高電勢電源和低電勢電源之間流動，和常規的移位寄存器電路相比，減少了構成半導體電路的電晶體的數量；半導體電路能夠在沒有電平移動部件的情況下操作，使得減小了作為移位寄存器的半導體電路的佔據面積。因此，給消費者提供了顯示穩定工作的產品，具有更少缺陷的產品，需要更少功率的產品，和小型化的產品。具有這些半導體電路的顯示面板5301也具有相同特性，使得該可攜式電話需要更少功率並且顯示穩定的操作。通過使用這些特徵，給消費者提供了顯示穩定工作的產品(可攜式電話)，具有更少缺陷的產品(可攜式電話)，需要更少功率的產品(可攜式電話)。因此，可以減小功耗、外殼5339的尺寸和重量。根據本發明的可攜式電話需要更少功率，並且體積小、重量輕，因此提供了具有改善的輕便性的產品。
圖24A是包括外殼6001、支持底座6002、顯示部分6003等的電視設備。在該電視設備中，顯示部分6003的信號線驅動電路和掃描線驅動電路具有和在實施方式中描述的半導體電路相同的半導體電路。通過使用半導體電路，該半導體電路能夠合適地用作移位寄存器，即便是在時鐘信號的振福小於驅動移位寄存器的高電勢電源和低電勢電源之間的電勢差，可以減小功耗，同時防止直通電流在高電勢電源和低電勢電源之間流動，和常規的移位寄存器電路相比，減少了構成半導體電路的電晶體的數量；半導體電路能夠在沒有電平移動部件的情況下操作，使得減小了作為移位寄存器的半導體電路的佔據面積。因此，給消費者提供了顯示穩定工作的產品，具有更少缺陷的產品，需要更少功率的產品，和小型化的產品。具有這些半導體電路的顯示部分6003也具有相同特性，使得該電視設備需要更少功率並且顯示穩定的工作。通過使用這些特徵，給消費者提供了顯示穩定工作的產品(電視設備)，具有更少缺陷的產品(電視設備)，需要更少功率的產品(電視設備)。因此，可以減小功耗、外殼6001的尺寸和重量。根據本發明的電視設備需要更少功率，並且體積小、重量輕，因此提供了具有改善的輕便性的產品。
圖24B是包括主體6101、外殼6102、顯示部分6103、鍵盤6104、外部連接埠6105、指針滑鼠6106等的計算機。在該計算機中，顯示部分6103的信號線驅動電路和掃描線驅動電路具有和在實施方式中描述的半導體電路相同的半導體電路。通過使用半導體電路，該半導體電路能夠合適地用作移位寄存器，即便是在時鐘信號的振福小於驅動移位寄存器的高電勢電源和低電勢電源之間的電勢差，可以減小功耗，同時防止直通電流在高電勢電源和低電勢電源之間流動，和常規的移位寄存器電路相比，減少了構成半導體電路的電晶體的數量；半導體電路能夠在沒有電平移動部件的情況下操作，使得減小了作為移位寄存器的半導體電路的佔據面積。因此，給消費者提供了顯示穩定工作的產品，具有更少缺陷的產品，需要更少功率的產品，和小型化的產品。具有這些半導體電路的顯示部分6103也具有相同特性，使得該計算機需要更少功率並且顯示穩定的工作。通過使用這些特徵，給消費者提供了顯示穩定工作的產品(計算機)，具有更少缺陷的產品(計算機)，需要更少功率的產品(計算機)。因此，可以減小功耗、主體6101或外殼6102的尺寸和重量。根據本發明的計算機需要更少功率，並且體積小、重量輕，因此提供了具有改善的輕便性的產品。
圖24C是包括主體6201、顯示部分6202、開關6203、操作鍵6204、紅外埠6205等的可攜式計算機。在該可攜式計算機中，顯示部分6202的信號線驅動電路和掃描線驅動電路具有和在實施方式中描述的半導體電路相同的半導體電路。通過使用半導體電路，該半導體電路能夠合適地用作移位寄存器，即便是在時鐘信號的振福小於驅動移位寄存器的高電勢電源和低電勢電源之間的電勢差，可以減小功耗，同時防止直通電流在高電勢電源和低電勢電源之間流動，和常規的移位寄存器電路相比，減少了構成半導體電路的電晶體的數量；半導體電路能夠在沒有電平移動部件的情況下操作，使得減小了作為移位寄存器的半導體電路的佔據面積。因此，給消費者提供了顯示穩定工作的產品，具有更少缺陷的產品，需要更少功率的產品，和小型化的產品。具有這些半導體電路的顯示部分6202也具有相同特性，使得該可攜式計算機需要更少功率並且顯示穩定的工作。通過使用這些特徵，給消費者提供了顯示穩定工作的產品，具有更少缺陷的產品，需要更少功率的產品。因此，可以減小主體6201的尺寸和重量。根據本發明的可攜式計算機需要更少功率，並且體積小、重量輕，因此提供了具有改善的輕便性的產品。
圖24D是包括外殼6301、顯示部分6302、揚聲器部分6303、操作鍵6304、記錄介質插入槽6305等的可攜式遊戲機。在該可攜式遊戲機中，顯示部分6302的信號線驅動電路和掃描線驅動電路具有和在實施方式中描述的半導體電路相同的半導體電路。通過使用半導體電路，該半導體電路能夠合適地用作移位寄存器，即便是在時鐘信號的振福小於驅動移位寄存器的高電勢電源和低電勢電源之間的電勢差，可以減小功耗，同時防止直通電流在高電勢電源和低電勢電源之間流動，和常規的移位寄存器電路相比，減少了構成半導體電路的電晶體的數量；半導體電路能夠在沒有電平移動部件的情況下操作，使得減小了作為移位寄存器的半導體電路的佔據面積。因此，給消費者提供了顯示穩定工作的產品，具有更少缺陷的產品，需要更少功率的產品，和小型化的產品。具有這些半導體電路的顯示部分6302也具有相同特性，使得該可攜式遊戲機需要更少功率並且顯示穩定的工作。通過使用這些特徵，給消費者提供了顯示穩定工作的產品，具有更少缺陷的產品，需要更少功率的產品。因此，可以減少外殼6301的尺寸和重量。根據本發明的可攜式遊戲機需要更少功率，並且體積小、重量輕，因此提供了具有改善的輕便性的產品。
圖24E是被提供有記錄介質的可攜式圖像再現設備(例如DVD再現設備)，該設備包括主體6401、外殼6402、顯示部分A6403、顯示部分B6404、記錄介質(例如DVD)讀取部分6405、操作鍵6406、揚聲器部分6407等。該顯示部分A6403主要顯示圖像數據，顯示部分B6404主要顯示文本數據。在該可攜式圖像再現設備中，顯示部分A6403和顯示部分B6404的每一個的信號線驅動電路和掃描線驅動電路具有和在實施方式中描述的半導體電路相同的半導體電路。通過使用半導體電路，該半導體電路能夠合適地用作移位寄存器，即便是在時鐘信號的振福小於驅動移位寄存器的高電勢電源和低電勢電源之間的電勢差，可以減小功耗，同時防止直通電流在高電勢電源和低電勢電源之間流動，和常規的移位寄存器電路相比，減少了構成半導體電路的電晶體的數量；半導體電路能夠在沒有電平移動部件的情況下操作，使得減小了作為移位寄存器的半導體電路的佔據面積。因此，給消費者提供了顯示穩定工作的產品，具有更少缺陷的產品，需要更少功率的產品，和小型化的產品。具有這些半導體電路的顯示部分A6403和顯示部分B6404也具有相同特性，使得該可攜式圖像再現設備需要更少功率並且顯示穩定的工作。通過使用這些特徵，給消費者提供了顯示穩定工作的產品(圖像再現設備)，具有更少缺陷的產品(圖像再現設備)，需要更少功率的產品(圖像再現設備)。因此，可以減小顯示部分A6403和顯示部分B6404的尺寸和重量。根據本發明的可攜式圖像再現設備需要更少功率，並且體積小、重量輕，因此提供了具有改善的輕便性的產品。
根據尺寸、長度或者應用，在這樣的電子應用設備中使用的顯示器通過使用玻璃襯底和耐熱的塑料襯底形成。因此。能夠獲得更輕的重量。
注意，在本實施例中所示的例子僅僅是示例性的，因此，本發明不限於這樣的應用設備。
該實施例可以自由組合上述任一的實施方式和實施例來實現。
本申請基於在2005年5月20日在日本專利局提交的日本專利申請序列號No.2005-148814，其全部內容作為參考在此被引入。
權利要求
1.一種半導體電路，包括m(m是任意正整數，m≥3)級的電路組和反相器電路，其中該電路組包括具有連接到第一電勢電源的第一端子的p溝道電晶體；具有連接到p溝道電晶體的柵極的柵極和連接到p溝道電晶體的第二端子的第一端子的第一n溝道電晶體；和具有連接到第一n溝道電晶體的第二端子的第一端子和連接到第二電勢電源的第二端子的第二n溝道電晶體，其中反相器電路的輸入端連接p溝道電晶體的第二端子和第一n溝道電晶體的第一端子，其中時鐘信號被輸入到在第(2n-1)(n是任意整數，m≥2n≥2)級中的第二n溝道電晶體的柵極，和其中反相時鐘信號被輸入到在第2n級中的第二n溝道電晶體的柵極。
2.根據權利要求1的半導體電路，其中第一電勢高於第二電勢。
3.根據權利要求1的半導體電路，其中時鐘信號和反相時鐘信號的每一個的高電勢電平等於第一電勢電源的電勢，低電勢電平高於第二電勢電源的電勢。
4.根據權利要求1的半導體電路，還包括保持在電路組和反相器電路之間的電勢的裝置。
5.根據權利要求1的半導體電路，還包括NAND電路，其中p溝道電晶體的柵極和第一n溝道電晶體的柵極連接，p溝道電晶體的第二端子和第一n溝道電晶體的第一端子連接。
6.根據權利要求1的半導體電路，其中使用在玻璃襯底上形成的薄膜電晶體來形成n溝道電晶體和p溝道電晶體。
7.根據權利要求1的半導體電路，其中n溝道電晶體和p溝道電晶體形成在單晶襯底上。
8.根據權利要求1的半導體電路，其中半導體電路用於移位寄存器電路。
9.一種包括根據權利要求1的半導體電路的顯示器件。
10.一種包括權利要求1的半導體電路的顯示器件，該顯示器件包括液晶元件或者EL元件。
11.一種包括根據權利要求9的顯示器件的電子應用設備。
12.根據權利要求11的電子應用設備，其是電視接收機、如攝像機或數位照相機的照相機，護目式顯示器、導航系統、音頻再現設備、計算機、遊戲機、可攜式計算機，可攜式電話，可攜式遊戲機、電子書和圖像再現設備之一。
13.一種半導體電路，包括m(m是任意正整數，m≥3)級的第一電路組和第二電路組，其中該第一電路組包括具有連接到第一電勢電源的第一端子的第一p溝道電晶體；具有連接到第一p溝道電晶體的柵極的柵極和連接到第一p溝道電晶體的第二端子的第一端子的第一n溝道電晶體；和具有連接到第一n溝道電晶體的第二端子的第一端子和連接到第二電勢電源的第二端子的第二n溝道電晶體，其中該第二電路組包括具有連接到第一電勢電源的第一端子的第二p溝道電晶體；具有連接到第一p溝道電晶體的第二端子、第一n溝道電晶體的第一端子和第二p溝道電晶體的柵極的柵極和連接到第二p溝道電晶體的第二端子的第一端子的第三n溝道電晶體；和具有連接到第三n溝道電晶體的第二端子的第一端子和連接到第二電勢電源的第二端子的第四n溝道電晶體，其中時鐘信號被輸入到在第(2n-1)(n是任意整數，m≥2n≥2)級中第二n溝道電晶體的柵極和在第(2n-1)級中的第四n溝道電晶體的柵極，以及其中反相時鐘信號被輸入到在第2n級中的第二n溝道電晶體的柵極和在第2n級中的第四n溝道電晶體的柵極。
14.根據權利要求13的半導體電路，其中第一電勢高於第二電勢。
15.根據權利要求13的半導體電路，其中時鐘信號和反相時鐘信號的每一個的高電勢電平等於第一電勢電源的電勢，和其中時鐘信號和反相時鐘信號的每一個的低電勢電平高於第二電勢電源的電勢。
16.根據權利要求13的半導體電路，還包括保持在第一電路組和第二電路組之間的電勢的裝置。
17.根據權利要求13的半導體電路，還包括NOR電路，其中p溝道電晶體的柵極和第一n溝道電晶體的柵極連接，第二p溝道電晶體的第二端子和第三n溝道電晶體的第一端子連接。
18.根據權利要求13的半導體電路，其中使用在玻璃襯底上形成的薄膜電晶體來形成n溝道電晶體和p溝道電晶體。
19.根據權利要求13的半導體電路，其中n溝道電晶體和p溝道電晶體形成在單晶襯底上。
20.根據權利要求13的半導體電路，其中半導體電路用於移位寄存器電路。
21.一種包括根據權利要求13的半導體電路的顯示器件。
22.一種包括根據權利要求13的半導體電路的顯示器件，該顯示器件包括液晶元件或者EL元件。
23.一種包括根據權利要求21的顯示器件的電子應用設備。
24.根據權利要求23的電子應用設備，其是電視接收機、如攝像機或數位照相機的照相機，護目式顯示器、導航系統、音頻再現設備、計算機、遊戲機、可攜式計算機，可攜式電話，可攜式遊戲機、電子書和圖像再現設備之一。
全文摘要
本發明的一個目的是提供一種需要更少數量的電晶體的半導體電路，該電晶體包括在所述半導體電路中並且精確地用作無需電平移動器的移位寄存器。該半導體電路具有m(m是任意正整數，m≥3)級的電路組和反相器電路。所述電路組包括具有連接到高電勢電源的第一端子的p溝道電晶體，和具有連接到低電勢電源的第一端子的n溝道電晶體。時鐘信號被輸入到在第(2n－1)(n是任意整數，m≥2n≥2)級中的n溝道電晶體的柵極。反相時鐘信號被輸入到在第2n(n是任意整數，m≥2n≥2)級中的n溝道電晶體的柵極。
文檔編號G11C19/00GK1866403SQ20061008440
公開日2006年11月22日 申請日期2006年5月19日 優先權日2005年5月20日
發明者納光明 申請人:株式會社半導體能源研究所