一種用於模擬熱像儀工作的調試裝置的製作方法

2024-01-30 02:40:15 2

專利名稱：一種用於模擬熱像儀工作的調試裝置的製作方法
技術領域：
本發明涉及一種適用於紅外目標識別系統的圖像處理，更特別地說，是指一種採用FPDA晶片為基礎的用於產生紅外數位訊號的調試裝置，該調試裝置替代了現有紅外目標識別系統中熱像儀的工作。
背景技術：
紅外成像技術是利用背景和目標之間的紅外輻射差來形成景物圖像的，是當今國內和國際上高科技領域研究的熱點。紅外成像系統屬於被動成像，因此具有良好的隱蔽性。 它突破了照度和光譜響應範圍對人眼的視覺限制，因此較可見光系統作用距離更遠，具有更強的煙霧透過能力和抗幹擾能力，幾乎可以準全天候工作。基於紅外成像系統的這些優良的特點，它已廣泛應用於各種軍事和民用領域。
基於紅外圖像的目標檢測，是紅外搜索與跟蹤系統、精確制導系統、紅外預警系統、大視場目標監視系統、衛星遙感系統、船舶主動安全預警系統等應用系統的一項核心技術。2007年2月在《紅外》中發表的關於「嵌入式紅外目標識別跟蹤系統的研究」中公開了一種紅外目標識別系統按其功能劃分為三個模塊紅外信號採集處理模塊(簡稱紅外模塊)、目標識別跟蹤模塊(簡稱識別模塊)和嵌入式主控模塊(簡稱主控模塊)。紅外信號採集處理模塊用以完成紅外圖像的採集和A/D轉換；目標識別跟蹤模塊接收數字紅外圖像，對動態目標進行自動搜索、識別、跟蹤，並將處理過的圖像和匹配結果送往嵌入式主控模塊；嵌入式主控模塊負責整個系統的控制，並提供友好的人機互動界面。
紅外目標識別系統中的識別模塊，常採用嵌入式處理板進行圖像識別與跟蹤處理，且由於系統中的熱像儀傳感器大都是數字接口，嵌入式處理板常採用FPGA與DSP結構或單獨的FPGA結構。對於識別模塊處理板硬體及軟體算法的調試存在以下問題
(1)識別模塊處理板調試的第一步是按照熱像儀的時序，如幀同步、行同步、數據有效信號以及時鐘信號得到採集正確的紅外圖像。這一步通常比較耗時，特別是對於高幀頻的熱像儀，處理板硬體上布線或物理上線長的不相等引起的延遲往往會導致採集到錯誤圖像，頻繁的調試需要熱像儀長時間的工作，對於昂貴的製冷型熱像儀，長時間工作影響探測器使用壽命。
(2)紅外目標識別算法需要不斷的調試才能達到最好的效果，特別是對於複雜環境下機動目標識別跟蹤，要求算法具有很好的實時性和魯棒性，需要長時間的調試。目前常採取PC機上讀取序列圖像用軟體調試算法，調試成功後再移植算法到嵌入式處理器上運行。但PC機和嵌入式處理板的軟體運行環境不同，使得這種調試方法達不到理想的效果。
(3)對於高像素解析度熱像儀，每位像素通常都大於8位，常用的有14位、16位， 以圖片形式保存的圖像在PC上都是8位。如果用8位的圖像進行算法調試就損失了圖像的精度，也會影響算法的調試結果。
(4)在進行外場實驗室時，實驗樣本是非常珍貴的，而由於環境的複雜特殊性以及現有裝置的局限性，使得保存這些樣本很困難。
因此，針對以上問題，本發明提出一種結構簡單、使用方便的模擬紅外熱像儀時序的調試裝置，用以替代紅外信號採集模塊，進行對紅外識別模塊的調試。發明內容
本發明的目的是提供一種用於模擬熱像儀工作的調試裝置，該調試裝置按照紅外熱像儀數字接口時序實時採集並存儲樣本圖像，並能將存儲的樣本圖像按照熱像儀數字接口時序輸出。該調試裝置採用單片FPGA晶片實現，應用HDL硬體描述語言實現FPGA與各個接口的通信；通過圖像採集、圖像存儲、圖像回放及圖像顯示幾個步驟實現一個「離線」熱像儀的功能，並能通過改變硬體描述語言可重構實現各種熱像儀的模擬，對紅外目標識別系統的內場和外場實驗具有積極的作用。
本發明的一種用於模擬熱像儀工作的調試裝置，該調試裝置包括有FPGA控制器 (50)、PC機(10)、監視器(20)、第一 SD卡(30)、第二 SD卡(40)連接；FPGA控制器(50)與 PC機(10)之間連接有網絡晶片(IOA)和網絡接口(IOB) ；FPGA控制器(50)與監視器^)) 之間連接有視頻編碼晶片(20A)和視頻接口(20B) ；FPGA控制器(50)與第一 SD卡(30)之間連接有第一 SD卡插槽(30A) ；FPGA控制器(50)與第二 SD卡00)之間連接有第二 SD卡插槽(40A) ；FPGA控制器(50)與紅外熱像儀之間連接有熱像儀接口(100A) ；FPGA控制器 (50)與目標識別模塊之間連接有紅外識別模塊接口 O00A)。
所述的FPGA控制器(50)按實現的功能劃分包括有時序接收接口模塊(50A)、狀態機採集控制模塊(50B)、第一緩存模塊(50C)、高低轉換模塊(50D)、第二緩存模塊(50E)、編碼模塊(50F)、第三緩存模塊(50G)、乙太網控制器(50H)、第四緩存模塊(50J)、熱像儀時序輸出模塊(50K)、SD卡讀寫控制模塊(50L)；
時序接收接口模塊(50A)用於對熱像儀輸出的數字紅外時序信息(100)進行雜波濾除，去掉毛刺，消除布線延遲，得到調整後時序信息(512)；
狀態機採集控制模塊(50B)用於對調整後時序信息(51 進行採集，得到有效視頻圖像信息(511)；
第一緩存模塊(50C)用於保存有效視頻圖像信息(511)，以方便SD卡讀寫控制模塊(50L)調用；該第一緩存模塊(50C)緩存的輸入端是14bit數據總線，緩存的輸出端是 4bit的數據總線；
SD卡讀寫控制模塊(50L)第一方面讀取第一緩存模塊(50C)中的有效視頻圖像信息(511)；第二方面對有效視頻圖像信息(511)進行CRC校驗位加載，得到CRC校驗圖像信息(51)，該CRC校驗圖像信息(51)保存在第一 SD卡(30)中或者第二 SD卡00)中；第三方面以讀SD卡的時序調用CRC校驗圖像信息(51)，得到樣本圖像信息(52)輸出；
第二緩存模塊(50E)用於緩存SD卡讀寫控制模塊(50L)輸出的樣本圖像信息 (52)，並輸出第二調用樣本緩存信息(521)給編碼模塊(50F)；
編碼模塊(50F)對第二調用樣本緩存信息(521)按照CCIR-656YUV為4:2:2的數據格式進行編碼處理，得到模擬視頻圖像信息(523)；
高低轉換模塊(50D)對SD卡讀寫控制模塊(50L)輸出的樣本圖像信息(5 進行高像素解析度轉換成低像素分辯率，得到低像素分辯率圖像信息(531)；
第三緩存模塊(50G)用於緩存低像素分辯率圖像信息(531)，並輸出第三調用樣本緩存信息(53 給太網控制器(50H)；
乙太網控制器(50H)將第三調用樣本緩存信息(532)傳輸給PC機(10)；
第四緩存模塊(50J)用於緩存SD卡讀寫控制模塊(50L)輸出的樣本圖像信息 (52)，並輸出第四調用樣本緩存信息(Ml)給熱像儀時序輸出模塊(50K)；
熱像儀時序輸出模塊(50K)第一方面對第四調用樣本緩存信息(Ml)進行時鐘頻率提取τκ、幀同步提取 、行同步提取Hk、數據使能信號提取A ；第二方面採用時序-圖像匹配策略對第四調用樣本緩存信息641)進行時序判斷處理，得到與熱像儀輸出的數字紅外圖像信息(100)的時序相同的熱像儀數字接口時序信息000)。
本發明模擬熱像儀工作的調試裝置的優點在於
①本發明調試裝置解決了在調試紅外識別模塊時，對熱像儀頻繁開關影響熱像儀壽命，特別是對昂貴的製冷型熱像儀影響更大。此調試裝置能代替熱像儀輸出數字紅外信號，模擬完全熱像儀的工作狀態而不影響調試結果。
②本發明調試裝置在替代高像素解析度的熱像儀時，能保存原始數據，並能按照熱像儀接口時序離線輸出，不影響圖像解析度和精度，對紅外識別模塊的調試起到了關鍵的作用。
③本發明調試裝置採用單片FPGA晶片實現，其體積小、重量輕、便於攜帶、即插即用，對不同的熱像儀，僅通過調試裝置中的HDL語言稍做修改就能模擬不同的熱像儀，特別對於外場實驗，由於環境複雜，樣本珍貴，此調試裝置特別適合採集樣本進行樣本復現。
④本發明調試裝置產品採用雙高速SD卡，存儲容量大，可以在大震動、高溫條件下工作，適合在野外進行外場實驗時存儲數據，具有廣闊的應用前景。
⑤本發明調試裝置在採集樣本圖像時不會影響紅外識別模塊工作，能同時得到識別結果。


圖1是將本發明調試裝置連接在紅外目標識別跟蹤系統中的示意圖。
圖2是本發明調試裝置的硬體連接示意圖。
圖3是本發明調試裝置中FPGA控制器的結構框圖。
圖4是本發明調試裝置中FPGA控制器的時序控制圖。
具體實施方式
下面將結合附圖對本發明做進一步的詳細說明。
參見圖1所示，本發明設計的調試裝置是連接在現有目標識別跟蹤模塊(簡稱識別模塊)與紅外信號採集處理模塊(簡稱紅外模塊)之間。在下文中「紅外信號採集處理模塊」也稱為紅外熱像儀。紅外熱像儀用於輸出數字紅外圖像信息100給本發明調試裝置； 目標識別跟蹤模塊用於接收本發明調試裝置輸出的熱像儀數字接口時序信息200。在對目標識別跟蹤模塊進行調試時，紅外熱像儀僅開啟一次，而本發明調試裝置則將數字紅外圖像信息100進行保留，以方便目標識別跟蹤模塊的再次調用。這樣有利於保護紅外熱像儀的使用，同時提高了紅外熱像儀的使用壽命。目標紅外識別跟蹤模塊是本發明調試裝置的應用對象。
參見圖2所示，本發明是一種用於模擬熱像儀工作的調試裝置，該調試裝置包括有FPGA控制器50、PC機10、監視器20、第一 SD卡30、第二 SD卡40連接。
FPGA控制器50與PC機10之間連接有網絡晶片IOA和網絡接口 10B。
FPGA控制器50與監視器20之間連接有視頻編碼晶片20A和視頻接口 20B。
FPGA控制器50與第一 SD卡30之間連接有第一 SD卡插槽30A。
FPGA控制器50與第二 SD卡40之間連接有第二 SD卡插槽40A。
FPGA控制器50與紅外熱像儀之間連接有熱像儀接口 100A。
FPGA控制器50與目標識別模塊之間連接有紅外識別模塊接口 200A。
PC機10是一種能夠按照事先存儲的程序，自動、高速地進行大量數值計算和各種信息處理的現代化智能電子設備。最低配置為CPU 2GHz，內存2GB，硬碟20GB;作業系統為 windows 2000/2003/XP。在本發明中，PC機10用於顯示與觀察樣本圖像。
監視器20用於觀測高像素解析度紅外樣本圖像。在本發明中，採集到的熱像儀的高像素解析度圖像經FPGA控制器50中的編碼模塊50F轉化為模擬視頻圖像信息523，該模擬視頻圖像信息523由監視器20來顯示。在本發明中，PC機10中顯示的樣本圖像與監視器20中顯示的模擬視頻圖像信息523在顯示出現的圖像效果是不同的，顯示的模擬視頻圖像信息523具有更豐富的圖像細節，並以模擬視頻圖像信息523作為觀察標準。
第一 SD卡30作為FPGA控制器50的圖像存儲器，通過SD卡插槽與FPGA控制器 50相連，第一 SD卡支持2. 0版本技術規範，支持熱插拔。第一 SD卡晶片採用SDHC10，容量為 32G。
第二 SD卡40作為FPGA控制器50的圖像存儲器，通過SD卡插槽與FPGA控制器 50相連，第二 SD卡支持2. 0版本技術規範，支持熱插拔。第二 SD卡晶片採用SDHC10，容量為32G。在本發明中，為了擴大存儲容量，採用兩片SD卡，對於幀頻為50Hz，圖像大小為 640X512，像素解析度為14bit的紅外熱像儀，能連續存儲2小時。SD卡受SD卡讀寫控制模塊50L控制，採用4-bitSD總線模式實現SD卡讀寫控制模塊50L對SD卡的初始化、讀寫等操作。
在本發明中，網絡晶片IOA通過RJ45插座(網絡接口 10B)與PC機10相連，乙太網接口模塊50H—方面控制網絡晶片IOA完成圖像傳輸，另一方面乙太網接口模塊50H完成對網絡晶片IOA的初始化設置，根據FPGA控制器50的命令讀取第三緩存模塊50G中的視頻數據，進行網絡發送。視頻編碼晶片20A採用晶片Q9頭插座(20B)與監視器2相連， FPGA控制器50中的編碼模塊50F控制視頻編碼晶片20A完成模擬視頻輸出。
FPGA控制器50選用了 Spartan 3E系列的)(C3S00E-PQ208晶片，邏輯門數為20萬門，晶片內有20個RAM。
熱像儀接口 100A為9針插頭。
紅外識別模塊接口 200A為25針插頭。
視頻編碼晶片20A採用AD公司的ADV7314高速數模編碼器晶片，該ADV7314編碼器晶片擁有6個獨立的14位輸入埠，可以接受高清或標清視頻格式的數據。
視頻接口 20B為9針插頭。
網絡晶片IOA採用DAVIC0M公司的DM9000A晶片，它是一款快速乙太網MAC控制器，能夠自適應10/100M，擁有4k雙字的SRAM。
網絡接口 IOB為RJ45插頭。
第一 SD卡插槽30A和第二 SD卡插香港思瑪斯公司的MINISD卡座，額定電壓 50VAC，額定電流1A，絕緣電阻1000M歐，耐壓500V，接觸件為銅合金，鍍金錫，塑膠本體為熱塑膠LCP塑料。
參見圖3所示，本發明調試裝置中的FPGA控制器50是用一塊嵌入式處理板中 FPGA 晶片實現，採用 Verilog HDL(HDL hardware Discription Language，軟體版本 ISE10. 1)硬體描述語言實現FPGA晶片與各個接口的通信。
參見圖3所示，本發明FPGA控制器50按實現的功能劃分包括有時序接收接口模塊50A、狀態機採集控制模塊50B、第一緩存模塊50C、高低轉換模塊50D、第二緩存模塊50E、 編碼模塊50F、第三緩存模塊50G、乙太網控制器50H、第四緩存模塊50J、熱像儀時序輸出模塊50K、SD卡讀寫控制模塊50L。
(一 )時序接收接口模塊50A
時序接收接口模塊50A用於對熱像儀輸出的數字紅外時序信息100進行雜波濾除，去掉毛刺，消除布線延遲，得到調整後時序信息512。
為了得到無延遲的時鐘信息，需將時鐘信號接在全局時鐘上引腳上，用數字時鐘管理模塊(DCM:Digital Clock Management)消除時鐘抖動和延遲。
對於幀同步、行同步及數據有效信號，需要用鎖存器消除傳輸過程中引入的毛刺信號。
( 二)狀態機採集控制模塊50B
狀態機採集控制模塊50B用於對調整後時序信息512進行採集，得到有效視頻圖像信息511。
在一幀圖像數據的採集過程中，最重要的就是對一幀圖像數據開始和結束時刻的判斷，本發明用狀態機實現對採集過程起止點的精確控制。
幀同步的上升沿表示一幀圖像的開始，在行同步信號有效和數據使能信號有效時，時鐘上升沿採集熱像儀接口的數據總線上的圖像數據即為有效視頻圖像信息511。基於這三個信號(幀同步信號、行同步信號、數據使能信號)確定一幀圖像的採集過程起止點的狀態控制流程如下
(A)若檢測幀同步信號電平為低，轉入步驟⑶；
(B)若檢測到幀同步信號電平為高，轉入步驟(C)，同時開始一幀新圖像的採集；
(C)若檢測到行同步信號電平為高，轉入步驟(D)；
(D)若檢測到行同步信號電平為低，則表明一幀圖像採集過程結束，轉入步驟 (A)，否則在數據有效信號電平為高期間進行有效的圖像數據採集。
在本發明中，狀態機採集控制模塊50B輸出的有效視頻圖像信息511為14bit像素位寬圖像，熱像儀的數據總線位寬為14bit，每次採集得到一個像素灰度值。
(三)第一緩存模塊50C
第一緩存模塊50C用於保存有效視頻圖像信息511，以方便SD卡讀寫控制模塊 50L調用。
第一緩存模塊50C是一個異步存儲器，用來存儲、緩衝兩個異步時鐘之間的數據傳輸。在緩存的輸入端是14bit數據總線，緩存的輸出端是4bit的數據總線。9
(四)SD卡讀寫控制模塊50L
SD卡讀寫控制模塊50L第一方面讀取第一緩存模塊50C中的有效視頻圖像信息 511 ；第二方面對有效視頻圖像信息511進行CRC校驗位加載，得到含有CRC校驗位的圖像信息51 (簡稱為CRC校驗圖像信息)，該CRC校驗圖像信息51保存在第一 SD卡30中或者第二 SD卡40中；第三方面以讀SD卡的時序調用CRC校驗圖像信息51，得到樣本圖像信息 52輸出。
SD卡讀寫控制模塊50L採用快速寫入、讀出方式，時鐘為50MHz，每次讀寫操作先發送Ibit起始位0，接著4位數據總線上發送512bit的有效視頻圖像信息511，緊接著發送由有效視頻圖像信息得到的16bitCRC校驗碼，最後發送1位停止位1。
(五)第二緩存模塊5OE
第二緩存模塊50E用於緩存SD卡讀寫控制模塊50L輸出的樣本圖像信息52，並輸出第二調用樣本緩存信息521給編碼模塊50F。
第二緩存模塊50E是一個異步存儲器，用來存儲、緩衝兩個異步時鐘之間的數據傳輸。在緩存的輸入端是4bit數據總線，緩存的輸出端是14bit的數據總線。
(六)編碼模塊5OF
編碼模塊50F對第二調用樣本緩存信息521按照CCIR-656YUV為4:2:2的數據格式進行編碼處理，得到模擬視頻圖像信息523，該模擬視頻圖像信息523為YPrfb逐行掃描格式的高清晰度視頻。
視頻編碼模塊首先通過I2C總線對視頻編碼晶片的寄存器進行配置，這裡採用主從模式進行寄存器配置。寄存器配置完成後，在外部水平、垂直和消隱信號或EAV/SAV時序碼的控制下，適當的同步信號被插入數字數據流即輸入信號之中。
(七)高低轉換模塊50D
高低轉換模塊50D對SD卡讀寫控制模塊50L輸出的樣本圖像信息52進行高像素解析度轉換成低像素分辯率，得到低像素分辯率圖像信息531。
高低轉換模塊50D對前一幀圖像進行灰度統計，用前一幀圖像的灰度統計結果對後一幀圖像進行處理。灰度統計時得到一幀圖像像素的最大值和最小值以及最大值與最小值之差。當前幀像素減去灰度統計時最小值得到中間像素，然後根據最大和最小值之差取中間像素的高8位得到轉換輸出。
(八)第三緩存模塊5OG
第三緩存模塊50G用於緩存低像素分辯率圖像信息531，並輸出第三調用樣本緩存信息532給太網控制器50H。
第三緩存模塊50G是一個異步存儲器，用來存儲、緩衝兩個異步時鐘之間的數據傳輸。在緩存的輸入端是8bit數據總線，緩存的輸出端是Sbit的數據總線。
(九)乙太網控制器50H
乙太網控制器50H將第三調用樣本緩存信息532傳輸給PC機10。
在本發明中，太網控制器50H採用DM9000晶片。
乙太網控制器50H通過總線對DM9000A進行寄存器和狀態寄存器的配置以完成初始化，隨後DM9000A進入數據收發狀態。過程如下
(A)乙太網控制器50H利用寫操作寄存器MWCMD向DM9000A的發送緩衝區中寫入發送數據幀，包括6位元組目標MAC地址、6位元組源MAC地址、2位元組數據長度或協議類型、一行圖像的像素數據。
(B)將數據幀長度寫入發送包長度寄存器TPLR。數據幀長度為包括目標地址、源地址等數據包信息的總長度，將長度的高字節寫入FDH，低字節寫入FCH。
(C)設置發送控制寄存器TCR的bit
= 1，向DM9000A發出發送數據包指令， DM9000A會自動插入報頭和幀起始分隔符等，處理完畢後再開始發送數據幀。
在本發明中，太網控制器控制網絡晶片與PC機10實現數據交互。
(十)第四緩存模塊50J
第四緩存模塊50J用於緩存SD卡讀寫控制模塊50L輸出的樣本圖像信息52，並輸出第四調用樣本緩存信息541給熱像儀時序輸出模塊50K。
第四緩存模塊50J是一個異步存儲器，用來存儲、緩衝兩個異步時鐘之間的數據傳輸。在緩存的輸入端是4bit數據總線，緩存的輸出端是14bit的數據總線。
(十一)熱像儀時序輸出模塊5OK
熱像儀時序輸出模塊50K第一方面對第四調用樣本緩存信息Ml進行時鐘頻率提取τκ、幀同步提取&、行同步提取Hk、數據使能信號提取A ；第二方面採用時序-圖像匹配策略對第四調用樣本緩存信息541進行時序判斷處理，得到與熱像儀輸出的數字紅外圖像信息100的時序相同的圖像信息200(簡稱為熱像儀數字接口時序信息200)。
參見圖4所示，在本發明中，熱像儀時序輸出模塊50K對圖像時序控制採用了時序-圖像匹配策略，該時序-圖像匹配策略包括有下列步驟
(A)首先使幀同步信號Τκ、行同步信號Hk、數據使能信號Dk無效，像素時鐘為 29. 5MHz ；啟動列計數器計數，計數時鐘為像素時鐘；當計數到334425時，檢測第四緩存模塊50J中FIFO半滿信號是否有效，若為真，使能第四緩存模塊50J中FIFO讀使能信號，轉到步驟⑶，同時清零列計數器；若為假，清零計數器，重新開始計數，當計數到334425時， 再一次檢測第四緩存模塊50J中FIFO半滿信號是否有效，重複此步驟，直到轉到步驟(B)；
(B)列計數器從0開始計數，使幀同步信號Τκ、行同步信號Hk有效，列計數器為偶數使，使數據使能信號1\有效，列計數器為奇數時，使數據使能信號1\無效；同時，採樣第四緩存模塊50J中FIFO數據總線上圖像數據送往熱像儀時序輸出模塊50K中數據總線；當列計數達到319後，使行同步提取Hk、數據使能信號提取 無效，列計數器清零，使第四緩存模塊50J中FIFO讀使能信號無效，停止採集第四緩存模塊50J中FIFO數據總線上圖像數據，同時轉到步驟(C)；
(C)列計數器重新開始計數，每個時鐘上升沿列計數器加1，當計數達到187後，將行計數器加1，並將列計數器清零，同時轉到步驟(D)
(D)判斷行計數器是否大於239，若為真，使幀同步信號Tk無效，同時轉到步驟 (A)；若為假，轉到步驟(B)0
在FPGA中，這四個步驟由狀態機控制，4個步驟分別為idle、high_H、1 ow_H、tran_ on，這四個狀態之間循環轉移完成時序輸出模塊50K的功能，得到熱像儀的數字接口時序。
在本發明中，FPGA控制器50包括有第一緩存模塊50C、第二緩存模塊50E、第三緩存模塊50G和第四緩存模塊50J。
第一緩存模塊50C存儲的是時序調整後圖像信息511，該時序調整後圖像信息51111的數據總線為14bit，時鐘為14. 75MHz ；而第一緩存模塊50C輸出給SD卡讀寫控制模塊50L 的圖像信息的數據總線為4bit，時鐘為50MHz ；
第二緩存模塊50E存儲的是第二調用樣本緩存信息521 ；該第二調用樣本緩存信息521的數據總線為14bit，時鐘為14. 75MHz ；而SD卡讀寫控制模塊50L輸出的樣本圖像信息52的數據總線為4bit，時鐘為50MHz ；
第三緩存模塊50G存儲的是第三調用樣本緩存信息532 ；該第三調用樣本緩存信息532的數據總線為8bit，時鐘為50MHz ；而高低轉換模塊50D輸出的低像素分辯率圖像信息531的數據總線為8bit，時鐘為50MHz ；
第四緩存模塊50J存儲的是第四調用樣本緩存信息M1，該第四調用樣本緩存信息討1的數據總線為14bit，時鐘為14. 75MHz ；而SD卡讀寫控制模塊50L輸出的樣本圖像信息52的數據總線為4bit，時鐘為50MHz。
第一緩存模塊50C採用兩個FIFO (即第一個FIFO、第二個FIFO)的桌球結構進行數據傳輸，每個FIFO設置半滿標誌。當第一個FIFO半滿信號有效時，SD卡讀寫控制模塊 50L開始讀取第一個FIFO中數據並寫入第一 SD卡或者第二 SD卡中，直到第一個FIFO為空。當第二個FIFO半滿信號有效時，SD卡讀寫控制模塊50L讀取第二個FIFO中數據寫入第一 SD卡或者第二 SD卡中。
第二緩存模塊50E採用兩個FIFO (即第三個FIFO、第四個FIFO)的桌球結構進行數據傳輸，每個FIFO設置半滿標誌。當第三個FIFO半滿信號有效時，編碼模塊50F開始讀取第三個FIFO中數據並進行編碼處理，直到第三個FIFO為空。當第四個FIFO半滿信號有效時，編碼模塊50F開始讀取第四個FIFO中數據進行編碼處理，直到第四個FIFO為空。
第三緩存模塊50G採用一個FIFO(即第五個FIFO)的桌球結構進行數據傳輸， FIFO設置半滿標誌。太網控制器50H讀取第五個FIFO中數據並傳輸至PC機進行圖像顯7J\ ο
第四緩存模塊50J採用兩個FIF0(即第六個FIFO、第七個FIFO)的桌球結構進行數據傳輸，每個FIFO設置半滿標誌。當第六個FIFO半滿信號有效時，熱像儀時序輸出模塊 50K開始讀取第六個FIFO中數據並傳輸至目標識別跟蹤模塊，直到第六個FIFO為空。當第七個FIFO半滿信號有效時，熱像儀時序輸出模塊50K開始讀取第七個FIFO中數據並傳輸至目標識別跟蹤模塊，直到第七個FIFO為空。
權利要求
1.一種用於模擬熱像儀工作的調試裝置，其特徵在於該調試裝置包括有FPGA控制器 (50)、PC 機(10)、監視器(20)、第一 SD 卡(30)、第二 SD 卡(40)連接；FPGA控制器(50)與PC機(10)之間連接有網絡晶片(IOA)和網絡接口(IOB)；FPGA控制器(50)與監視器00)之間連接有視頻編碼晶片O0A)和視頻接口 Q0B)；FPGA控制器(50)與第一 SD卡(30)之間連接有第一 SD卡插槽(30A)；FPGA控制器(50)與第二 SD卡00)之間連接有第二 SD卡插槽(40A)；FPGA控制器(50)與紅外熱像儀之間連接有熱像儀接口(100A)；FPGA控制器(50)與目標識別模塊之間連接有紅外識別模塊接口 O00A)。
2.根據權利要求1所述的用於模擬熱像儀工作的調試裝置，其特徵在於FPGA控制器(50)按實現的功能劃分包括有時序接收接口模塊(50A)、狀態機採集控制模塊(50B)、第一緩存模塊(50C)、高低轉換模塊(50D)、第二緩存模塊(50E)、編碼模塊(50F)、第三緩存模塊 (50G)、乙太網控制器(50H)、第四緩存模塊(50J)、熱像儀時序輸出模塊(50K)、SD卡讀寫控制模塊(50L)；時序接收接口模塊(50A)用於對熱像儀輸出的數字紅外時序信息(100)進行雜波濾除，去掉毛刺，消除布線延遲，得到調整後時序信息(512)；狀態機採集控制模塊(50B)用於對調整後時序信息(51 進行採集，得到有效視頻圖像信息(511)；第一緩存模塊(50C)用於保存有效視頻圖像信息(511)，以方便SD卡讀寫控制模塊 (50L)調用；該第一緩存模塊(50C)緩存的輸入端是14bit數據總線，緩存的輸出端是4bit 的數據總線；SD卡讀寫控制模塊(50L)第一方面讀取第一緩存模塊(50C)中的有效視頻圖像信息 (511)；第二方面對有效視頻圖像信息(511)進行CRC校驗位加載，得到CRC校驗圖像信息(51)，該CRC校驗圖像信息(51)保存在第一SD卡(30)中或者第二 SD卡00)中；第三方面以讀SD卡的時序調用CRC校驗圖像信息(51)，得到樣本圖像信息(52)輸出；第二緩存模塊(50E)用於緩存SD卡讀寫控制模塊(50L)輸出的樣本圖像信息(52)，並輸出第二調用樣本緩存信息(521)給編碼模塊(50F)；編碼模塊(50F)對第二調用樣本緩存信息(521)按照CCIR-656YUV為4:2:2的數據格式進行編碼處理，得到模擬視頻圖像信息(523)；高低轉換模塊(50D)對SD卡讀寫控制模塊(50L)輸出的樣本圖像信息(5 進行高像素解析度轉換成低像素分辯率，得到低像素分辯率圖像信息(531)；第三緩存模塊(50G)用於緩存低像素分辯率圖像信息(531)，並輸出第三調用樣本緩存信息(532)給太網控制器(50H)；乙太網控制器(50H)將第三調用樣本緩存信息(53 傳輸給PC機(10)； 第四緩存模塊(50J)用於緩存SD卡讀寫控制模塊(50L)輸出的樣本圖像信息(52)，並輸出第四調用樣本緩存信息(541)給熱像儀時序輸出模塊(50K)；熱像儀時序輸出模塊(50K)第一方面對第四調用樣本緩存信息(Ml)進行時鐘頻率提取Τκ、幀同步提取&、行同步提取Hk、數據使能信號提取A ；第二方面採用時序-圖像匹配策略對第四調用樣本緩存信息(541)進行時序判斷處理，得到與熱像儀輸出的數字紅外圖像信息(100)的時序相同的熱像儀數字接口時序信息000)。
3.根據權利要求2所述的用於模擬熱像儀工作的調試裝置，其特徵在於熱像儀時序輸出模塊(50K)中對時序的控制採用了時序-圖像匹配策略，該時序-圖像匹配策略包括有下列處理步驟(A)首先使幀同步信號Τκ、行同步提取Hk、數據使能信號Dk無效，像素時鐘為29.5MHz ； 啟動列計數器計數，計數時鐘為像素時鐘；當計數到334425時，檢測第四緩存模塊50J中 FIFO半滿信號是否有效，若為真，使能第四緩存模塊50J中FIFO讀使能信號，轉到步驟 (B)，同時清零列計數器；若為假，清零計數器，重新開始計數，當計數到334425時，再一次檢測第四緩存模塊50J中FIFO半滿信號是否有效，重複此步驟，直到轉到步驟(B)；(B)列計數器從0開始計數，使幀同步信號Τκ、行同步信號Hk有效，列計數器為偶數使， 使數據使能信號A有效，列計數器為奇數時，使數據使能信號A無效；同時，採樣第四緩存模塊50J中FIFO數據總線上圖像數據送往熱像儀時序輸出模塊50K中數據總線；當列計數達到319後，使行同步提取Hk、數據使能信號提取 無效，列計數器清零，使第四緩存模塊 50J中FIFO讀使能信號無效，停止採集第四緩存模塊50J中FIFO數據總線上圖像數據，同時轉到步驟(C)；(C)列計數器重新開始計數，每個時鐘上升沿列計數器加1，當計數達到187後，將行計數器加1，並將列計數器清零，同時轉到步驟(D)(D)判斷行計數器是否大於239，若為真，使幀同步信號Tk無效，同時轉到步驟(A)；若為假，轉到步驟(B)0
4.根據權利要求1所述的用於模擬熱像儀工作的調試裝置，其特徵在於狀態機採集控制模塊(50B)中對確定一幀圖像的採集過程起止點的狀態控制為(A)若檢測幀同步信號電平為低，轉入步驟(B)；(B)若檢測到幀同步信號電平為高，轉入步驟(C)，同時開始一幀新圖像的採集；(C)若檢測到行同步信號電平為高，轉入步驟(D)；(D)若檢測到行同步信號電平為低，則表明一幀圖像採集過程結束，轉入步驟(A)，否則在數據有效信號電平為高期間進行有效的圖像數據採集。
5.根據權利要求1所述的用於模擬熱像儀工作的調試裝置，其特徵在於第一緩存模塊(50C)是一個異步存儲器，用來存儲、緩衝兩個異步時鐘之間的數據傳輸。
6.根據權利要求1所述的用於模擬熱像儀工作的調試裝置，其特徵在於高低轉換模塊(50D)對前一幀圖像進行灰度統計，用前一幀圖像的灰度統計結果對後一幀圖像進行處理。
7.根據權利要求1所述的用於模擬熱像儀工作的調試裝置，其特徵在於第一緩存模塊(50C)存儲的是時序調整後圖像信息(511)，該時序調整後圖像信息(511)的數據總線為14bit，時鐘為14.75MHz ；而第一緩存模塊(50C)輸出給SD卡讀寫控制模塊(50L)的圖像信息的數據總線為4bit，時鐘為50MHz ；第二緩存模塊(50E)存儲的是第二調用樣本緩存信息(521)；該第二調用樣本緩存信息(521)的數據總線為14bit，時鐘為14. 75MHz ；而SD卡讀寫控制模塊(50L)輸出的樣本圖像信息(52)的數據總線為4bit，時鐘為50MHz ；第三緩存模塊(50G)存儲的是第三調用樣本緩存信息(532)；該第三調用樣本緩存信息(53 的數據總線為8bit，時鐘為50MHz ；而高低轉換模塊(50D)輸出的低像素分辯率圖像信息(531)的數據總線為8bit，時鐘為50MHz ；第四緩存模塊(50J)存儲的是第四調用樣本緩存信息(541)，該第四調用樣本緩存信息(541)的數據總線為14bit，時鐘為14. 75MHz ；而SD卡讀寫控制模塊(50L)輸出的樣本圖像信息(52)的數據總線為4bit，時鐘為50MHz ；第一緩存模塊(50C)採用第一個FIFO與第二個FIFO的桌球結構進行數據傳輸，FIFO 的大小為1/2圖像數據，每個FIFO設置半滿標誌；當第一個FIFO半滿信號有效時，SD卡讀寫控制模塊(50L)開始讀取第一個FIFO中數據並寫入第一 SD卡或者第二 SD卡中，直到第一個FIFO為空；當第二個FIFO半滿信號有效時，SD卡讀寫控制模塊(50L)讀取第二個 FIFO中數據寫入第一 SD卡或者第二 SD卡中；第二緩存模塊(50E)採用第三個FIFO與第四個FIFO的桌球結構進行數據傳輸，FIFO 的大小為1/2圖像數據，每個FIFO設置半滿標誌。當第三個FIFO半滿信號有效時，編碼模塊(50F)開始讀取第三個FIFO中數據並進行編碼處理，直到第三個FIFO為空；當第四個 FIFO半滿信號有效時，編碼模塊(50F)開始讀取第四個FIFO中數據進行編碼處理，直到第四個FIFO為空；第三緩存模塊(50G)採用第五個FIFO的桌球結構進行數據傳輸，FIFO的大小為1/2圖像數據，FIFO設置半滿標誌；太網控制器(50H)讀取第五個FIFO中數據並傳輸至PC機進行圖像顯示；第四緩存模塊(50J)採用第六個FIFO與第七個FIFO的桌球結構進行數據傳輸，FIFO 的大小為1/2圖像數據，每個FIFO設置半滿標誌；當第六個FIFO半滿信號有效時，熱像儀時序輸出模塊(50K)開始讀取第六個FIFO中數據並傳輸至目標識別跟蹤模塊，直到第六個FIFO為空；當第七個FIFO半滿信號有效時，熱像儀時序輸出模塊(50K)開始讀取第七個 FIFO中數據並傳輸至目標識別跟蹤模塊，直到第七個FIFO為空。
8.根據權利要求1所述的用於模擬熱像儀工作的調試裝置，其特徵在於FPGA控制器 (50)選用Spartan 3E系列的XC3S00E-PQ208晶片，並採用VerilogHDL硬體描述語言實現 FPGA晶片與各個接口的通信。
9.根據權利要求1所述的用於模擬熱像儀工作的調試裝置，其特徵在於FPGA控制器 (50)是用一塊嵌入式處理板FPGA晶片實現，採用HDL硬體描述語言實現FPGA晶片與各個接口的通信。
全文摘要
本發明公開了一種用於模擬熱像儀工作的調試裝置，該調試裝置包括有FPGA控制器、PC機、監視器、第一SD卡、第二SD卡連接。FPGA控制器與PC機之間連接有網絡晶片和網絡接口。FPGA控制器與監視器之間連接有視頻編碼晶片和視頻接口。FPGA控制器與第一SD卡之間連接有第一SD卡插槽。FPGA控制器與第二SD卡之間連接有第二SD卡插槽。FPGA控制器與紅外熱像儀之間連接有熱像儀接口。FPGA控制器與目標識別模塊之間連接有紅外識別模塊接口。該調試裝置按照紅外熱像儀數字接口時序實時採集並存儲樣本圖像，並能將存儲的樣本圖像按照熱像儀數字接口時序輸出。
文檔編號G01J5/00GK102507009SQ20111030159
公開日2012年6月20日 申請日期2011年9月28日 優先權日2011年9月28日
發明者李俊, 鄭紅, 陳海霞 申請人:北京航空航天大學