一種基於嵌入式處理器的三維聲學成像實時信號處理裝置的製作方法

2023-07-03 17:12:31

本發明屬於三維聲學成像圖像處理領域，具體涉及一種基於嵌入式處理器的三維聲學成像實時信號處理裝置。

背景技術：

相控陣三維聲學成像作為近些年水下應用領域的重要革新之一，具有解析度高、實時性強、可觀測目標三維信息以及動目標識別等優勢，在水下生物學、物理學、考古學、地理學及軍事等水下應用領域中扮演著越來越重要的角色，已經成為了當前研究的熱點。各國政府、機構和學者對相控陣三維聲學聲學成像系統的開展了相關研究。2004年，義大利政府資助維羅納大學、佛羅倫斯大學、熱那亞大學、米蘭大學等六所大學開展了低成本三維成像與建模自動化系統的研究。義大利熱那亞大學的a.trucco教授領導的a3us實驗室對相控陣三維聲學成像系統的稀疏陣列設計、實時波束形成和圖像處理算法展開了深入了研究。但是，目前國際上只有英國codaoctopus公司成功研製出相控陣三維聲學成像產品，相控陣三維聲學成像實時信號處理相關技術一直被歐盟等發達國家所壟斷。在國內，中國船舶重工集團第715研究所與浙江大學數位技術及儀器研究所合作研製開發的國內首臺相控陣三維聲納成像系統，填補了國內空白，該系統採用48×48路二維平面接收換能器陣列，探測距離200米，角度解析度0.4°，距離解析度2釐米。哈爾濱工業大學桑方恩教授團隊基於16×8二維平面陣列，實現了用於水下機器人視覺的三維聲納成像系統。

雖然相控陣三維聲學成像系統相關的研究至今已取得了一定的進展，但是為滿足工程應用需求，仍需解決以下難題：1)實時三維聲學成像算法所需要的數位訊號處理計算量非常龐大，難以實現實時計算；2)低功耗和小型化條件下的超高速嵌入式並行實時計算系統開發，並對三維圖像進行有效的重建、識別與分析；3)系統採用的聲學接收陣列包含多達幾千個換能器，原始採樣數據量龐大。

nvidia公司最新推出的tegrak1嵌入式gpu處理器是具有192個核心的克卜勒架構gpu，專為執行複雜的幾何和數值計算而設計，擁有強大的3d圖像加速功能和強於cpu數十倍乃至上百倍的浮點計算性能。在3d圖像處理方面，tegrak1嵌入式gpu支持業界廣泛採用的3d圖形程序接口opengl4.4和opengles3.1，通過硬體加速，高效率地實現3d圖像處理和顯示；在數值計算方面，tegrak1嵌入式gpu具有192個cuda(computeunifieddevicearchitecture)核心，具有325gflops超強浮點計算性能，非常適合於密集型數據和大規模並行數據計算。同時，tegrak1嵌入式gpu採用優化的克卜勒架構，通過電源管理單元(powermanagementunit，pmu)監控各個電源，提高電源效率，有效降低功耗。

陣列稀疏採樣是指僅對感興趣的陣元位置的通道進行採樣，可以解決全布陣換能器陣列帶來採樣數據高帶寬，高計算量、高功耗的問題。陣列稀疏採樣後，需乘以相應權重係數以抑制旁瓣峰值。

現場可編程邏輯門陣列(fieldprogrammablegatearray，fpga)具有i/o管腳豐富，時序控制精確，管腳定義靈活的特點。在同步信號的觸發下，可實現多片fpga對大規模陣列進行同步採樣；fpga管腳根據需求將管腳定義為多組lvds接口，實現一片主fpga通過多組lvds接口與多片子fpga互連，完成多片子fpga至主fpga高速數據同步傳輸。

技術實現要素：

鑑於上述，本發明提供了一種基於嵌入式處理器的三維聲學成像實時信號處理裝置，該裝置有效地解決採樣數據帶寬高、三維聲學成像算法難以實現實時計算以及低功耗和小型化條件下系統開發的難題。

一種基於嵌入式處理器的三維聲學成像實時信號處理裝置，包括：多個信號採集子系統、信號交互子系統、嵌入式gpu信號處理子系統，所述的信號採集系統根據嵌入式gpu信號處理子系統發來的命令採集和接收聲學陣列中任意通道的信號數據，並對信號數據進行預處理，然後將預處理數據通過所述的信號交互子系統發送至嵌入式gpu信號處理子系統；所述的嵌入式gpu信號處理子系統對接收的預處理數據進行處理，得到圖像數據。

所述的信號採集子系統包括：

命令接口，用於接收嵌入式gpu信號處理子系統發送的命令，並將該命令輸送至fpga晶片；

fpga晶片，用於根據接收的命令控制可編程開關對換能器陣列中任意通道開啟或關閉，接收對換能器陣列中部分通道的信號數據經過處理後的預處理數據；並根據預處理數據控制程控放大晶片實現實時增益控制，且將預處理數據發送至lvds接口；

可編程開關，用於控制換能器陣列中任意通道開啟或關閉，實現三維聲學成像換能器陣列稀疏化；

放大濾波晶片，用於對接收和採集的模擬信號數據進行放大和濾波處理；

程控放大晶片，用於根據fpga晶片發來的控制信號進行實時增益，並對接收的模擬信號數據進行放大；

ad晶片，用於將處理後的模擬信號數據轉化為數位訊號數據，得到預處理數據，並將預處理數據發送至fpga晶片；

lvds，用於將接收的fpga晶片中的預處理數據轉送至信號交互子系統。

以上的信號採集子系統完成多路通道聲學信號同步採樣，放大，濾波，實時增益控制tvg(timevariedgain，tvg)，預處理和數據傳輸。

所述的信號交互子系統包含：

命令接口，用於接收信號採集子系統和嵌入式gpu信號處理子系統發來的命令，並將該些命令傳送至fpga晶片；

多組lvds，用於fpga晶片同步接收多個信號採集子系統發送的預處理數據；

fpga晶片，fpga晶片根據信號採集子系統發來的命令控制多組lvds接口接收預處理數據，並對預處理數據進行同步緩存、整理與打包，然後根據嵌入式gpu信號處理子系統發來的命令將預處理數據轉送至pcie總線；

pcie總線，用於fpga晶片將接收的預處理數據發送至嵌入式gpu信號處理子系統。

以上的信號交互子系統實現多組信號採集子系統與信號處理子系統進行高帶寬數據交換和命令控制，完成信號處理子系統同步接收多組信號採集子系統的預處理數據。

所述的嵌入式gpu信號處理子系統包括：

命令接口，用於嵌入式gpu發送命令至信號交互子系統和信號採集子系統；

pcie總線，用於接收信號交互子系統發送來的預處理數據，並將該數據轉送至tegrak1嵌入式gpu處理器；該pcie總線實現最高20gbps數據傳輸速率，滿足三維聲納預處理數據傳輸帶寬；

tegrak1嵌入式gpu處理器，用於控制pcie總線接收數據，對接收的預處理數據進行計算，得到圖像數據，並控制千兆乙太網晶片、光纖收發晶片對圖像數據的遠距離傳輸，dsi顯示接口對圖像數據的顯示；

發射接口，用於控制聲波按一定時序進行發射；

千兆乙太網晶片、千兆乙太網接口，用於實現對圖像數據的遠距離傳輸；

光纖收發晶片、千兆光口，用於通過光纖實現對圖像數據的遠距離傳輸；

dsi顯示接口，用於將圖像數據傳輸至顯示屏，實施顯示三維數據；

調試接口，用於接收外部發來對嵌入式gpu信號處理子系統進行調試的命令。

以上的嵌入式gpu信號處理子系統完成了預處理數據接收，三維聲納圖像算法的實時計算，圖像數據傳輸和命令控制。

所述的tegrak1嵌入式gpu處理器擁有opengl4.4，opengles3.1和cuda等特性，具有高性能的圖像並行處理能力，實現三維聲納圖像算法的實時處理；豐富的高速數據互連接口，實現大規模聲學信號巨大數據吞吐量；優化的克卜勒架構gpu，實現了低功耗，最終，使得tegrak1嵌入式gpu處理器在低功耗下，實現三維聲學成像高速率數據傳輸與圖像算法高效計算。

本發明以tegrak1嵌入式gpu處理器為核心設計嵌入式平臺，發揮tegrak1嵌入式gpu3d圖像處理性能強，並行計算能力高，高速互連接口豐富，功耗低的特性，結合fpga管腳豐富、時序控制精確的優點，構建了嵌入式gpu信號處理子系統，同時，通過信號交互子系統，可實現嵌入式gpu信號處理子系統與多個信號採集子系統高速數據交互，完成信號處理子系統同步接收多組信號採集子系統的預處理數據，整個裝置具有強大的數據交互能力和信號實時並行處理能力。

附圖說明

圖1為本發明實施例三維聲學成像實時信號處理裝置結構示意圖；

圖2為本發明實施例嵌入式gpu信號處理子系統結構示意圖；

圖3為本發明實施例信號交互子系統結構示意圖；

圖4為本發明實施例信號採集子系統結構示意圖。

具體實施方式

為了更為具體地描述本發明，下面結合附圖1～4及具體實施方式對本發明的技術方案進行詳細說明。

圖1所述的是本實施例基於嵌入式處理器的三維聲學成像實時信號處理裝置的結構示意圖，該裝置具體包括：嵌入式gpu信號處理子系統100、信號交互子系統200、信號採集子系統300。其中，嵌入式gpu信號處理子系統100包括：千兆乙太網接口101和千兆光口102，根據實際工作環境需要，可以任一接口進行圖像數據的遠距離傳輸；調試接口103，用於接收外部發來的對嵌入式gpu信號處理子系統100進行調試命令；嵌入式gpu信號處理子系統100與信號交互子系統200通過pcie總線互連，信號交互子系統200通過多個lvds201與多個信號採集子系統300互連，實現多個信號採集子系統300的預處理數據通過信號交互子系統200同步傳輸至嵌入式gpu信號處理子系統100。嵌入式gpu信號處理子系統100通過命令接口104與信號交互子系統200和信號採集子系統300進行命令交互，實現多個信號採集子系統300同步採樣，實時增益控制，陣列稀疏化採樣控制以及代碼更新。

本發明裝置可根據系統算法計算的需求和計算模型的需要配置不同數量的信號採集子系統300；同時，嵌入式gpu信號處理子系統100通過命令接口可以控制信號採集子系統300中任意採樣通道的開啟或關閉，具有系統搭建靈活，採樣通道動態可配置等特點。

如圖2所示的是本實施例嵌入式gpu信號處理子系統100的結構示意圖，該子系統包括：tegrak1嵌入式gpu處理器108、發射接口107、pcie總線接口106、dsi顯示接口105、命令接口104、調試接口103、千兆光口102以及千兆乙太網接口101。其中，千兆乙太網接口101與tegrak1嵌入式gpu處理器108之間連接有千兆乙太網109，千兆光口102與tegrak1嵌入式gpu處理器108之間連接有光纖收發晶片110。發射接口107控制聲波按一定時序進行發射；命令接口104中的start信號控制信號採集子系統300同步採樣。tegrak1嵌入式gpu處理器108通過pcie總線106接收預處理數據，實現三維聲納圖像算法的實時計算，通過dsi顯示接口105進行圖像數據實時顯示，或將圖像數據通過光纖收發晶片110與千兆光口102進行遠距離傳輸，圖像數據傳輸至上位機顯示。

如圖3所示的是信號交互子系統200的結構示意圖，該子系統包括：fpga晶片204、pcle總線203、命令接口202以及多組lvds接口201。其中，多組lvds接口201同步接收多組信號採集子系統300的預處理數據，fpga晶片204對每幀多組預處理數據進行同步緩存、整理與打包，通過pcie總線203傳輸至嵌入式gpu信號處理子系統100，實現多組信號採集子系統300與嵌入式gpu信號處理子系統100之間高速數據交互與數據同步傳輸。

如圖4所示的是本實施例信號採集子系統300的結構示意圖，該系統包括：fpga晶片307、高集成度ad晶片306、程控放大器305、濾波器304、放大器303、可編程開關302、前置連接器301、lvds接口308以及命令接口309。其中，fpga晶片307通過命令接口309與嵌入式gpu信號處理子系統100進行命令交互，控制可編程開關302開啟或關閉前置連接器301中任意通道，實現陣列稀疏化採樣；同時，fpga晶片307控制程控放大器305實現信號實時增益控制；濾波器304與放大器303完成信號的放大與濾波，高集成度ad晶片306完成多通道信號的模數轉換。lvds接口308將處理後的數據發送至信號交互子系統200。

本實施例基於嵌入式處理器的三維聲學成像實時信號處理裝置的工作流程如下：

(1)稀疏化參數和tvg參數配置：嵌入式gpu信號處理子系統100通過命令接口104向信號採集子系統300中的fpga晶片307配置陣列稀疏化採樣參數和tvg參數；然後，fpga晶片307控制可編程開關302實現陣列稀疏化採樣，fpga晶片307控制程控放大器306實現tvg控制。

(2)發射信號：嵌入式gpu信號處理子系統100控制發射接口107按一定時序發射聲波，等待回波到達系統後，通過命令接口104中start信號向多個信號採集子系統300下發同步採樣命令，實現同步採樣控制。

(3)數據採集和預處理：信號採集子系統300接收到start信號後，控制可編程開關302，放大器303、濾波器304、程控放大器305以及ad晶片306開始工作，對採集到的聲學回波信號進行放大、濾波以及ad轉換，可編程開關302和程控放大器305分別實現陣列稀疏採樣和tvg功能，fpga晶片307對採樣數據進行預處理，如權重係數乘法、傅立葉變換等，然後通過lvds接口308將預處理數據傳輸至信號交互子系統200。

(4)數據接收與轉發：信號交互子系統200同步接收多組信號採集子系統300的預處理數據，fpga晶片204對每幀多組預處理數據進行同步緩存、整理與打包，通過pcie總線203傳輸至嵌入式gpu信號處理子系統100，實現多組信號採集子系統300與嵌入式gpu信號處理子系統100之間高速數據交互與數據同步傳輸。

(5)數據的接收、處理、顯示以及傳輸，控制下一次發射：嵌入式gpu信號處理子系統100通過pcie總線106接收信號交互子系統200傳輸的預處理數據，tegrak1嵌入式gpu處理器108實現三維聲納圖像算法的實時計算，通過dsi顯示接口105進行圖像數據實時顯示，或將圖像數據通過光纖收發晶片110與千兆光口102進行遠距離傳輸，圖像數據傳輸至上位機顯示。

以上所述的具體實施方式對本發明的技術方案和有益效果進行了詳細說明，應理解的是以上所述僅為本發明的最優選實施例，並不用於限制本發明，凡在本發明的原則範圍內所做的任何修改、補充和等同替換等，均應包含在本發明的保護範圍之內。