具備低壓設備保護功能的高速數模轉換器的製作方法
2023-07-04 06:59:41 1
專利名稱：具備低壓設備保護功能的高速數模轉換器的製作方法
技術領域：
本發明涉及信號處理系統，特別是涉及用於信號處理系統的高速數模轉換器。
背景技術：
這裡的背景介紹主要是為了描述本公開的背景。相對於背景技術部分中個描述的內容，本發明的發明人所作的工作以及並非本申請提交時間之前的在先技術的說明書的內容，不論是字面上還是隱含的均不被認為是相對於本公開的在先技術。現在參考圖1，顯示了一作為信號處理系統實例的通信系統10。其他系統包括雷達系統、自動測試裝置(ATE)等。所述通信系統10包括信號源12、發射器13、通信信道20、 接收器27，以及目的站觀。所述發射器13包括源編碼器14、信道編碼器16，和調製器18。 所述接收器27包括解調器22、信道解碼器M，和源解碼器26。所述信號源12可能是模擬源，例如輸出連續波形信號的傳感器，或數字源，例如輸出數字形式信號的計算機。所述源編碼器14將信號源12的輸出轉換為被稱為信息序列 u的二進位數字(位)序列。所述信道編碼器16將信息序列u轉換成被稱為代碼字的離散編碼序列ν。所述調製器18將代碼字轉換成適合傳輸的波形。所述調製器18的波形輸出通過通信信道20進行傳輸。通信信道20的典型實例是電話線、有限通信信道、無線通信信道、光纖電纜等。噪聲，例如電磁幹擾，信道間串擾可能會損壞波形。解調器22接收所述波形。所述解調器22處理每一波形，並產生一接收序列r，所述接收序列r是一離散(量化)輸出或連續輸出。所述信道解碼器M將所述接收序列r轉換成被稱為估計信息序列的二進位序列U』。源解碼器沈將U』轉換成所述信號源12輸出的估計值，並將所述估計值傳送給目的站觀。當U』類似於u時，儘管可能有由噪聲引起的解碼錯誤，所述估計值可能是信號源 12輸出的一個精確複製值。
發明內容
模數轉換器(DAC)包括第一DAC核心、第二DAC核心，和一蝶形開關。所述第一DAC 核心產生第一輸出。第二 DAC核心產生第二輸出。蝶形開關包括至少一個開關電晶體和共源共柵電晶體。所述蝶形開關選擇性地將第一輸出和第二輸出連接到DAC的輸出級。在另一特徵中，所述開關電晶體和共源共柵電晶體(cascode transistor)的額定電壓要小於輸出級的電源電壓。在其他特徵中，系統包括DAC和一保護模塊，所述保護模塊從與DAC相關聯的電源、偏置電路，和時鐘發生器中的至少一個部件中接收輸出。當輸出中的一個不在預設範圍內時，所述保護模塊會選擇性地使得開關電晶體運行在保護模式。 在其他特徵中，系統包括DAC和門驅動模塊，所述門驅動模塊產生保護偏置電壓， 當與DAC相關聯的電源，偏置電路，和時鐘發生器的輸出不在預設範圍內時，所述偏置電壓對開關電晶體進行偏置使其工作在保護模式。所述保護偏置電壓與輸出級的電源電壓同時輸出。在另一特徵中，共源共柵電晶體利用輸出級的電源電壓實現偏置。在另一特徵中，當開關電晶體運行在保護模式時，門驅動模塊把時鐘信號的狀態設置為預定狀態，所述時鐘信號輸出到開關電晶體的柵極。在另一特徵中，門驅動模塊產生正常偏置電壓，所述正常偏置電壓被用於在電源、 偏置電路，和時鐘發生器開始在各自的預定範圍內工作後對所述開關電晶體進行偏置。在其他特徵中，開關電晶體的輸出作為共源共柵電晶體的相應輸入，並且共源共柵電晶體的輸出在輸出級合成產生DAC的輸出。在其他特徵中，開關電晶體的輸出合成並作為共源共柵電晶體的輸入，所述共源共柵電晶體的輸出耦合到輸出級以產生DAC的輸出。在另一特徵中，DAC的輸出數據率(data rate)是時鐘信號時鐘頻率(clock rate) 的兩倍，當不同的樣值(sample)同時作為第一 DAC核心和第二 DAC核心的輸入時，所述時鐘信號被用於驅動開關電晶體。在另一特徵中，當相同樣值作為第一和第二 DAC核心的輸入時，蝶形開關的輸出具有不歸零(NRZ)脈衝響應。在另一特徵中，當樣值作為第一 DAC核心的輸入並且樣值的反相作為第二 DAC核心的輸入時，蝶形開關的輸出具有射頻(RF)脈衝響應。在另一特徵中，當轉換的樣值為第一 DAC核心的輸入並且一確定代碼作為第二 DAC核心的輸入時，所述蝶形開關的輸出具有歸零(RZ)脈衝響應。在其他特徵中，運行數模轉換器(DAC)的方法包括，利用所述DAC的第一 DAC核心產生第一輸出，利用所述DAC的第二 DAC核心產生第二輸出，以及利用蝶形開關選擇性地將所述第一輸出和第二輸出連接到DAC的輸出級，所述蝶形開關包括至少一個開關電晶體和共源共柵電晶體。在另一特徵中，所述開關電晶體和共源共柵電晶體的額定電壓要小於輸出級的電源電壓。在其他特徵中，所述方法進一步包括從與DAC相關聯的電源、偏置電路，和時鐘發生器中的至少一個部件中接收輸出，並且當輸出中的一個不在預定閥值範圍內時，在保護模式下運行開關電晶體。在其他特徵中，所述方法進一步包括，產生保護偏置電壓，並將所述保護偏置電壓與輸出級電源電壓同時輸出。所述方法進一步包括利用電源電壓對共源共柵電晶體進行偏置。所述方法進一步包括，當與DAC相關聯的電源、偏置電路，和時鐘發生器的輸出不在預定閥值範圍內時，利用保護偏置電壓對開關電晶體進行偏置使得其運行在保護模式。所述方法進一步包括，當開關電晶體工作在保護模式時，將時鐘信號的狀態設置為預定狀態，所述時鐘信號輸出到開關電晶體的柵極。所述方法進一步包括，在電源、偏置電路，和時鐘發生器開始在各自的預定範圍內工作後，利用正常偏置電壓對所述開關電晶體進行偏置。在其他特徵中，所述方法進一步包括將開關電晶體的輸出作為共源共柵電晶體的相應輸入，並且將共源共柵電晶體的輸出在輸出級合成以產生DAC的輸出。在其他特徵中，所述方法進一步包括將開關電晶體的輸出合成產生合成輸出，將所述合成輸出作為共源共柵電晶體的輸入，並將共源共柵電晶體的輸出耦合到輸出級以產生DAC的輸出。在另一特徵中，所述方法進一步包括，當不同的樣值同時作為第一 DAC核心和第二 DAC核心的輸入時，輸出DAC數據，所述DAC的輸出數據率是時鐘信號時鐘頻率的兩倍， 所述時鐘信號被用於驅動開關電晶體。在另一特徵中，所述方法進一步包括通過將相同樣值輸入第一和第二 DAC核心， 在輸出級產生不歸零(NRZ)脈衝響應。在另一特徵中，所述方法進一步包括通過將樣值輸入第一 DAC核心並且將樣值的反相輸入第二 DAC核心，在輸出級產生射頻(RF)脈衝響應。在另一特徵中，所述方法進一步包括通過將樣值輸入第一 DAC核心並且將一確定代碼輸入第二 DAC核心，在輸出級產生歸零(RZ)脈衝響應。從下文中所提供的詳細描述可以知道，本發明進一步的適用範圍是很明顯的。應該明白的是，詳細的描述和特定的例子僅是為了作為說明，其目的並不是限制本發明的保護範圍。
通過具體描述和附圖，本發明將會更加明了，其中 圖1是現有技術中通信系統的功能方框圖2是利用一個或多個頻率轉換將載頻轉換成所需信道頻率的調製器的功能方框圖； 圖3是利用直接射頻(RF)合成方法來產生所述RF輸出的調製器的功能方框圖； 圖4是結構上包括兩個DAC核心和一蝶形開關的數模轉換器(DAC)的電路圖； 圖5是驅動圖4所示蝶形開關的開關電晶體的門驅動電路的電路圖； 圖6是利用共源共柵差分開關以及在共源共柵後合併開關電晶體輸出信號的DAC結構電路圖7是保護監視模塊的功能方框圖，所述保護監視模塊用於保護圖6所示DAC結構的低壓電晶體；
圖8是在保護模式下選擇性地驅動圖6所示的開關電晶體的門驅動模塊的電路圖； 圖9是利用共源共柵差分開關以及在共源共柵前合併開關電晶體輸出信號的DAC結構電路圖；以及
圖10是利用圖6或圖9所示的DAC結構以及利用圖7所示的保護監視模塊和圖8所示的門驅動模塊的調製器的功能方框圖。
具體實施例方式以下描述僅包括各種實例，其目的並不在於限制本公開、其應用，或用途。為了清楚明了，相同的標號將會用在圖中以標記相似的元件。像這裡用到的，詞語至少A、B、C中的一個，其含義應該是一邏輯(A或B或C)，或使用了一個非排他性的邏輯。應該明白的是，方法中所述的步驟可以在不違背本公開原理的情況下採取不同的執行順序。比如這裡用到的，術語模塊指的是特殊用途集成電路(ASIC)、電子電路、處理器 (共享的、專用的，或組)和執行一個或多個軟體或固化程序的存儲器、組合邏輯電路，和/或其他提供所描述功能的合適組件。現在參考圖2，一調製器100 —般用於通信系統，例如所示的有線電視系統。所述調製器100包括現場可編程門陣列(FPGA)或特殊用途集成電路(ASIC) 102和高速數模轉換器(DAC) 104。此外，所述調製器100包括第一中頻(IF)濾波器106、混頻器108、固定頻率本地振蕩器110、第二 IF濾波器112、混頻器114，和可變頻率本地振蕩器116。進一步， 所述調製器100包括射頻(RF)濾波器118和緩衝/放大器120。所述FPGA/ASIC 102接收信號進行傳輸並調製具有載頻的載波。所述FPGA/ASIC 102利用調製，例如正交調幅(QAM)，在數字領域對載波進行調製。所述FPGA/ASIC 102輸出數位化調製載波。所述DAC 104將調製載波轉換成模擬格式。所述第一 IF濾波器106是將圖像和其他假內容從DAC 104的輸出中移除的帶通濾波器。隨後，一個或多個頻率轉換被用於將載頻轉換成所需信道頻率。例如，利用混頻器108和固定頻率本地振蕩器110將由所述DAC 104產生的低IF 信號轉換成高IF信號。所述第二 IF濾波器112是濾除高IF信號的帶通濾波器。第二 IF 濾波器112的輸出利用混頻器114和可變頻率本地振蕩器116被轉換成最終RF載頻。所述RF濾波器118是濾除混頻器114輸出以及將整頻段(例如電纜頻段)傳送給緩衝/放大器120的寬頻濾波器。所述緩衝/放大器120輸出經放大的最終RF，所述最終 RF輸出通過通信信道(例如電纜)進行傳輸。現在參考圖3，調製器150在沒有執行多頻率轉換的情況下利用直接RF合成方法來產生所需RF輸出。調製器150包括FPGA/ASIC 102、高速高性能DAC 152、RF濾波器154， 和緩衝/放大器156。所述調製器150利用所述高速高性能DAC 152(在下文中為DAC 152) 直接產生所需RF輸出。利用直接RF合成方法，所述DAC 152在最終RF載頻上直接產生RF載波。RF濾波器IM對所述DAC 152的輸出實現最小濾波，並將整頻帶傳送給緩衝/放大器156。所述緩衝/放大器156通過通信信道輸出放大後的最終RF輸出。因此，所述直接RF合成方法減少了濾波總量。特別是，所述直接RF合成方法省略了將載頻轉換成所需信道頻率的一個或多個頻率轉換步驟。此外，利用直接RF合成方法，多個載波能夠通過使用單個DAC產生，而無需要求多個完整的頻率轉換鏈來處理多個載波。然而，所述直接RF合成方法，對DAC 152的性能提出了嚴格的要求。例如，所述 DAC 152具有高輸出功率、寬帶寬、低噪聲，以及低錯誤輸出。當需要大輸出信號時，就必須利用大型設備來提供充足的擴展空間以控制電壓擺動。不過，所述大型設備具有大輸出電容，這就加大了時鐘驅動電路的負載。可以使用低電壓設備，小型和低電容設備作為替代。 此外，在很多技術中，低壓設備上的閥值電壓可能很低，這有助於滿足淨空限制。一般來說，高信噪比(SNR)是所需要的。高信噪比可以通過大電流來獲得。然而， 大電流會導致需要大型設備和大柵極驅動。此外，高採樣率是所需要的。高採樣率可以利用具有較小几何尺寸的設備來獲得。然而，利用具有較小几何尺寸的設備在電源電壓為高壓時可能會出現問題。通過提供較簡訊道長度設備的步驟，使得設計者可以在沒有等比例縮放設備尺寸的情況下設計可以處理大輸出電流的DAC。然而，較簡訊道長度設備具有較低擊穿電壓。較低擊穿電壓能夠限制被較簡訊道長度設備所接受的電源電壓。反過來，較低電源電壓限制 DAC的輸出電壓擺動。本公開涉及包括輸出電晶體的DAC結構，所述輸出電晶體具有比電源電壓低的額定電壓。所述DAC結構包括一檢測可能對低壓設備有潛在危害的情況的保護電路。當任何潛在的危害情況發生時，所述保護電路將低壓設備置於可控和可保護狀態。在保護電路提供保護的情況下，所述DAC結構就可以使用比低壓設備的擊穿電壓大的電源電壓。於是，所述DAC結構提供加速、動態範圍，和輸出信號擺動。現在參考圖4，顯示了包括兩個電流控制DAC (DAC核心#1和DAC核心#2)和一蝶形開關的DAC結構200。所述蝶形開關將兩個DAC核心的輸出多路傳輸為一差分模擬輸出。 所述差分模擬輸出被所示電感Ll和L2拉高。所述電感Ll和L2的作用是作為恆流源。當電感Ll和L2在晶片外時，所述兩個DAC核心和蝶形開關在晶片內。例如，所述差分模擬輸出被拉高到的電源電壓(Vdd)是3. 3V，其餘片上電路的電源電壓是1. 8V (沒有顯示)。所述DAC核心#1包括N個電流源Kl :N>和N個差分電流引導開關，這裡N是大於 1的整數。例如，在DAC核心#1中，電晶體M13是產生電流I的電流源。電晶體M9和MlO 構成差分電流引導開關，其將電流I沿線路發送到所述DAC核心#1的正輸出或負輸出。所述DAC核心#2也包括N個電流源HKl :Ν>和N個差分電流引導開關。所述蝶形開關包括差分開關。例如，開關電晶體Μ5和Μ6構成一差分開關。利用該差分開關，所述蝶形開關將每一個DAC核心的輸出連接到晶片的差分模擬輸出或片上虛擬負荷(也叫做假負載)。例如，用於蝶形開關的開關電晶體是3. 3V設備。一般地，第一樣值輸入到DAC核心#1，第二樣值輸入到DAC核心#2。所述蝶形開關執行兩個DAC核心的時間交錯以獲得雙更新率。當每個DAC核心每次接收新樣值時，所述DAC核心就工作在雙數據率模式(也被稱為交錯模式)，這使得DAC的更新率是時鐘頻率的兩倍。例如，在交錯模式下，第一樣值在時間t被輸入到DAC核心#1，並且在相同的時間 t，與第一樣值不同的第二樣值輸入到DAC核心#2。當不同樣值同時輸入到兩個DAC核心時，數據率就開始驅動開關電晶體，在該數據率上，DAC結構200輸出數據是時鐘信號時鐘頻率的兩倍。所述蝶形開關輸出的脈衝響應取決於所述兩個DAC核心的輸入。例如，當所述兩個DAC核心有相同樣值的輸入時(例如，當兩個DAC核心接收相同的數據)，蝶形開關的輸出具有不歸零(NRZ)脈衝響應。當一個DAC核心接收輸入到另一DAC核心的反相樣值時(例如， 當極性相反的數據輸入到兩個DAC核心時)，所述蝶形開關的輸出具有射頻(RF)響應。當兩個DAC核心中的一個接收確定代碼(例如，中碼)時，所述蝶形開關的輸出具有歸零(RZ)響應。關於具備可選脈衝響應的DAC的更多信息可以在美國專利NO. 6977602中找到。現在參考圖5，顯示了驅動如圖4所示的蝶形開關的開關電晶體的門驅動電路 250。為了簡便起見，只顯示有一對開關電晶體(M5和M6)。所述門驅動電路250利用電容性電平轉換器來產生平衡所述兩個DAC核心和所述蝶形開關之間淨空的最佳DC電壓。所述門驅動電路250包括產生時鐘信號elk和互補時鐘信號cllib (BP, clkb是elk的反相) 的時鐘發生器255。所述時鐘信號elk和互補時鐘信號cllib被緩衝並AC耦合到所述開關電晶體的柵極。電晶體Ml和M2將開關電晶體的最大柵極驅動電壓設置為偏置電壓Vbias。門驅動電路250包括產生偏置電壓Vbias的偏置電壓發生器沈0。例如，當所用的電源電壓(Vdd)是3. 3V時，所述偏置電壓Vbias在開關電晶體的共源節點處被置為約1. 8V。 DC漏極-源極電壓額定為3. 3V到1. 8V或1. 5V。當輸出信號擺動加劇時，如果電晶體的設備尺寸擴大以控制大電流，輸出節點上的電容就會變大。作為替換，如果使用低壓電晶體(例如，2V電晶體)，漏極-源極電壓應力就會升高。例如，所述開關電晶體需要耐受3. 3V和1. 8V電源電壓之差(即，1. 5V)加上輸出電壓擺動的另一 0.5V (S卩，總和為2V)。當考慮到電源電壓的公差時，所述電壓應力就可以大於開關電晶體的最大2V額定值。現在參考圖6，所述DAC結構300使用了共源共柵差分開關，並且在利用低壓電晶體時提供高輸出信號擺動。共源共柵電晶體，M1-M4以及Mlb-M4b，與開關電晶體M5-M8以及M5b-M8b共享壓降。共源共柵偏置電壓(Vc)(即，所述共源共柵電晶體的偏置電壓)一般設置為Vdd以在蝶形開關的電晶體和兩個DAC核心之間提供足夠的淨空(例如，在電晶體Ml、 M5、M9和M13之間；電晶體M2、M6、M10和M13 ；等)。除了為控制大電流擴展而增加的設備尺寸外，圖4還顯示了 DAC核心和DAC核心之間的相似之處。當晶片上電或掉電時，用在所述DAC結構300中的低壓電晶體可能會遭受到過壓應力。例如，在上電期間，所述3. 3V電源可能在1. 8V電源之前穩定，並且可能在1. 8V電源之前被應用於晶片。當3. 3V電源在1. 8V電源前被應用，所述共源共柵電晶體可能會遭受到整個3. 3V的電源電壓。以下所述許多其他潛在的危害情況可能會發生在上電、掉電或正常工作過程當中。現在參考圖7，一保護監控模塊350監控多種潛在危害情況並且防止對低壓電晶體造成損壞。例如，所述保護監控模塊350監控η個電源電壓(例如，Vddi，…，和VDDn)，m個偏置電流和/或偏置電壓(例如，BIAS1,…，BIASm)，和時鐘(例如，clk，clkb)，這裡η和m 是大於或等於1的整數。當以下任何一種情況為真時，所述保護監控模塊350會產生具有第一狀態(例如， 低電平)的控制信號(protb):(l)電源電壓處於正常工作電壓範圍之外；(2)偏置電流和/ 或偏置電壓不穩定；或(3)時鐘沒有運行。當所述protb信號被確定(例如，驅動為低電平)， 所述蝶形開關就被置於保護模式，並且晶片的時鐘被置於下面要解釋的已知狀態。所述保護監控模塊350包括用於分別監控η個電源電壓(例如，Vddi，…，和VDDn) 的η個電源監控模塊352-1，…，和352-η (總稱電源監控模塊352)。每個電源監控模塊 352監控不同的電源電壓(例如，3. 3V，1.8V，等)，並且當在相應的電源電壓中過壓或低壓被檢測到時，會產生一具有第一狀態(例如，低電平)的控制信號。例如，當對應的電源電壓大於代表過壓情況的第一門閥值或當對應的電源電壓小於代表低壓情況的第二門閥值時，每一供應監控模塊352可以產生具有第一狀態的控制信號。所述產生電源電壓的電源可能在片上(即，在晶片內)或片外(即，在晶片外)。此外，所述保護監控模塊350包括分別監控m個偏置電流和/或偏置電壓(例如， BIAS1，…，和BIASm)的m個偏置監控模塊；354-1，…，和!354-N (總稱偏置監控模塊354)。 每一偏置監控模塊3M監控不同的偏置電流和/或偏置電壓。當對應的偏置電流和/或偏置電壓大於第一門閥值和/或小於第二門閥值時，每一偏置監控模塊3M可以產生具有第一狀態(例如，低電平)的控制信號。所述偏置電流和/或偏置電壓可能產生於片上或片外。進一步，所述保護監控模塊350包括監控時鐘的時鐘監控模塊356。所述時鐘可能產生於片上或片外。當一個或多個時鐘沒有運行或當一個或多個時鐘參數(例如，頻率、佔空比，等)不在預定範圍內時，所述保護監控模塊350產生具有第一狀態(例如，低電平)的控制信號。所述保護監控模塊350包括接受由電源監控模塊352、偏置監控模塊邪4和時鐘監控模塊356產生的控制信號的組合邏輯門(例如，與門、與非門，等)。當任一控制信號具有第一狀態(例如，低電平)時，所述組合邏輯門產生具有第一狀態(例如，低電平)的protb信號。例如，如果所述組合邏輯門是如圖所示的與門，當與門的任一輸入為低狀態時，所述protb信號為低狀態(邏輯0)。因此，當上述三種情況中的任一個發生時，所述protb信號就被確定(例如，驅動為低電平)。換句話說，當供應監控模塊352、偏置監控模塊邪4或時鐘監控模塊356的輸入不在預定範圍內時，所述protb信號被確定。如下面所解釋的那樣，所述protb信號被用於將如圖6所示的蝶形開關設置為保護模式。在所述保護模式中，所述蝶形開關的差分開關被驅動使得它們在潛在危害情況下被保護起來。此外，所述protb信號將時鐘設置為已知狀態。現在參考圖8，顯示了在保護模式下驅動圖6所示的蝶形開關的開關電晶體的門驅動模塊400。為了簡便起見只顯示有一對開關電晶體(M5和M6)。所述門驅動模塊400 包括圖4所示的門驅動電路250的所有元件。此外，所述門驅動模塊400包括電晶體M3和 M4，所述電晶體M3和M4基於protb信號用於保護開關電晶體。在保護模式(S卩，當protb信號被確定(例如，低電平))，M3和M4被開啟，這就開啟了圖6所示蝶形開關的開關電晶體。此外，兩個時鐘(elk和cllcb)相都被強制為低，這使得圖8所示反相器的輸出變為高。所述開關電晶體的柵極被保護偏置電壓Vprat所驅動。所述門驅動模塊400包括產生基於protb信號產生保護偏置電壓Vprat的保護偏置電壓發生器410。所述保護偏置電壓發生器410產生一來自於已知電壓的保護偏置電壓 Vprat，所述已知電壓源於較高的3. 3V電源電壓。在上電過程中所述保護偏置電壓Vprat與 3. 3V電源電壓一起產生。除了促使開關電晶體和共源共柵電晶體來共享電源電壓(Vdd)外，所述將時鐘信號耦合到開關電晶體柵極的電容被初始化為一等於(vDD-vbias)的電壓。當保護模式在潛在危害情況已不復存在之後，由於protb信號無效而終止時，通過將電容初始化為(VrarVbias)來保護開關電晶體。因此，在以下任意情況下所述門驅動模塊400提供了另外的控制路徑來保護開關電晶體上電和掉電轉換，時鐘損耗情況(例如，如果電壓控制振蕩器緩慢上升)，以及參考電路的緩慢開啟(例如，如果3. 3V電源開啟但1. 8V電源沒有開啟)。所述偏置電壓Vbias沒有穩定直到兩個電源(例如，3. 3V和1. 8V)和參考電路都開啟並且運行正常(即，分別在特定的範圍內)。所述保護偏置電壓Vprat伴隨3. 3V電源在上電過程中產生，並對開關電晶體起保護作用。現在參考圖9，顯示了一替換的DAC結構450。如圖6 —樣，圖9所示的電晶體為低壓設備。圖6和圖9的不同之處如下。在圖6中，每個開關電晶體具有一相關的共源共柵電晶體，並且所述開關電晶體的輸出在共源共柵後合併。與之相反的是，在圖9中，並且所述開關電晶體的輸出在共源共柵之前合併，並且所述開關電晶體的合併輸出信號通過共源共柵電晶體。在圖6和圖9中，所述蝶形開關通過實現兩個DAC核心的時間交錯來獲得
雙更新率。現在參考圖10，顯示了根據本公開的調製器500。所述調製器500包括FPGA/ASIC 102,DAC結構300或450、保護監控模塊350、門驅動模塊400、RF濾波器154，以及緩衝/放大器156。所述FPGA/ASIC 102、DAC結構300/450、保護監控模塊；350、門驅動模塊400、RF 濾波器154，以及緩衝/放大器156的運行如上所述。所述調製器500僅僅是作為說明本公開應用的一個實例。其他應用包括，但不限於，雷達系統、自動測試裝置(ATE)等。其他應用是可以預料到的，並且對於本公開的技術人員來說也是顯而易見的。本公開自始自終僅使用了兩個DAC核心來描述DAC結構。然而，本公開所述的發明可以應用於包括多於兩個DAC核心的DAC結構。此外，用於不同電壓和信號狀態的值和極性僅僅是作為例子使用，其他合適的值和極性也可以替代。進一步，陰極金屬氧化物半導體(NMOS)電晶體和/或陽極MOS (PMOS)電晶體僅僅是作為例子，其他電晶體(例如，補償性MOS (CMOS)電晶體)也可以作為替代使用。進一步，雖然保護低壓設備(例如，開關電晶體和共源共柵電晶體)作為實例被描述，但本公開所述發明並不限於僅僅保護低壓設備。當然，具有不同額定電壓的設備可以利用這裡描述的保護系統和方法來進行保護。雖然示例性實施例在這裡描述了帶有差分開關和共源共柵電晶體的蝶形開關，但普通技術人員可以領會到蝶形開關可以在沒有共源共柵電晶體的情況下利用差分開關來實現。當省略共源共柵電晶體時，所述蝶形開關中的差分開關直接對輸出進行驅動。本公開可以通過各種不同的形式來實現。因此，雖然本公開包括特定的實例，但本公開的保護範圍卻不應該因此而受到限制，因為基於對附圖，發明內容以及以下權利要求的學習，其他修改對於本領域的普通技術人員而言將是顯而易見的。
權利要求
1.一種數模轉換器(DAC)，包括第一 DAC核心，產生第一輸出；第二 DAC核心，產生第二輸出；以及蝶形開關，所述蝶形開關包括開關電晶體和共源共柵電晶體中的至少一個，其中所述蝶形開關選擇性地將所述第一輸出和第二輸出連接到所述DAC的輸出級。
2.根據權利要求1所述的DAC，其中，所述開關電晶體和所述共源共柵電晶體的額定電壓小於所述輸出級的電源電壓。
3.一種系統，包括權利要求1所述的DAC;以及保護模塊，所述保護模塊從與所述DAC相關聯的電源、偏置電路，和時鐘發生器中的至少一個部件中接收輸出；其中，當輸出中的一個不在預設範圍內時，所述保護模塊會選擇性地使得開關電晶體運行在保護模式。
4.一種系統，包括權利要求1所述的DAC;以及門驅動模塊，所述門驅動模塊產生保護偏置電壓，當與DAC相關聯的電源、偏置電路， 和時鐘發生器的輸出不在預設範圍內時，所述偏置電壓對開關電晶體進行偏置使其工作在保護模式；其中，所述保護偏置電壓與輸出級的電源電壓同時輸出。
5.根據權利要求1所述的DAC，其中共源共柵電晶體利用輸出級的電源電壓實現偏置。
6.根據權利要求4所述的系統，其中當開關電晶體運行在保護模式時，門驅動模塊把時鐘信號的狀態設置為預定狀態，所述時鐘信號輸出到開關電晶體的柵極。
7.根據權利要求4所述的系統，其中門驅動模塊產生正常偏置電壓，所述正常偏置電壓被用於在電源、偏置電路，和時鐘發生器開始在各自的預定範圍內工作後對所述開關電晶體進行偏置。
8.根據權利要求1所述的DAC，其中開關電晶體的輸出作為共源共柵電晶體的相應輸入，並且共源共柵電晶體的輸出在輸出級合成以產生DAC的輸出。
9.根據權利要求1所述的DAC，其中開關電晶體的輸出合成作為共源共柵電晶體的輸入，並且所述共源共柵電晶體的輸出耦合到輸出級以產生DAC的輸出。
10.根據權利要求1所述的DAC，其中DAC的輸出數據率是時鐘信號時鐘頻率的兩倍， 當不同的樣值同時作為第一 DAC核心和第二 DAC核心的輸入時，所述時鐘信號被用於驅動開關電晶體。
11.根據權利要求1所述的DAC，其中當相同樣值作為第一和第二DAC核心的輸入時， 蝶形開關的輸出具有不歸零(NRZ)脈衝響應。
12.根據權利要求1所述的DAC，其中當樣值作為第一DAC核心的輸入並且樣值的反相作為第二 DAC核心的輸入時，蝶形開關的輸出具有射頻(RF)脈衝響應。
13.根據權利要求1所述的DAC，其中當轉換的樣值為第一DAC核心的輸入並且一確定代碼作為第二 DAC核心的輸入時，所述蝶形開關的輸出具有歸零(RZ)脈衝響應。
14.一種運行數模轉換器(DAC)的方法，包括利用所述DAC的第一 DAC核心產生第一輸出； 利用所述DAC的第二 DAC核心產生第二輸出；以及利用蝶形開關選擇性地將所述第一輸出和第二輸出連接到DAC的輸出級，所述蝶形開關包括至少一個開關電晶體和共源共柵電晶體。
15.根據權利要求14所述的方法，其中所述開關電晶體和共源共柵電晶體的額定電壓要小於輸出級的電源電壓。
16.根據權利要求14所述的方法，進一步包括從與DAC相關聯的電源、偏置電路，和時鐘發生器中的至少一個部件中接收輸出；並且當輸出中的一個不在預定閥值範圍內時，在保護模式下運行開關電晶體。
17.根據權利要求14所述的方法，進一步包括 產生保護偏置電壓；將所述保護偏置電壓與輸出級電源電壓同時輸出； 利用電源電壓對共源共柵電晶體進行偏置；當與DAC相關聯的電源、偏置電路，和時鐘發生器的輸出不在預定閥值範圍內時，利用保護偏置電壓對開關電晶體進行偏置使得其運行在保護模式；當開關電晶體工作在保護模式時，將時鐘信號的狀態設置為預定狀態，所述時鐘信號輸出到開關電晶體的柵極；在電源、偏置電路，和時鐘發生器開始在各自的預定範圍內工作後，利用正常偏置電壓對所述開關電晶體進行偏置。
18.根據權利要求14所述的方法，進一步包括將開關電晶體的輸出作為共源共柵電晶體的相應輸入；並且將共源共柵電晶體的輸出在輸出級合成以產生所述DAC的輸出。
19.根據權利要求14所述的方法，進一步包括 將開關電晶體的輸出合成產生合成輸出；將所述合成輸出作為共源共柵電晶體的輸入；並將共源共柵電晶體的輸出耦合到輸出級以產生所述DAC的輸出。
20.根據權利要求14所述的方法，進一步包括當不同的樣值同時作為第一 DAC核心和第二 DAC核心的輸入時，輸出DAC數據，所述 DAC的輸出數據率是時鐘信號時鐘頻率的兩倍，所述時鐘信號被用於驅動開關電晶體； 通過將相同樣值輸入第一和第二 DAC核心，在輸出級產生不歸零(NRZ)脈衝響應； 通過將樣值輸入第一 DAC核心並且將樣值的反相輸入第二 DAC核心，在輸出級產生射頻(RF)脈衝響應；通過將樣值輸入第一 DAC核心並且將一確定代碼輸入第二 DAC核心，在輸出級產生歸零(RZ)脈衝響應。
全文摘要
本發明公開了一種數模轉換器(DAC)包括，第一DAC核心、第二DAC核心，和蝶形開關。所述第一DAC核心產生第一輸出。所述第二DAC核心產生第二輸出。所述蝶形開關包括開關電晶體和共源共柵電晶體中的至少一個。所述蝶形開關選擇性地將第一輸出和第二輸出連接到DAC的輸出級。
文檔編號H03M1/66GK102291148SQ20111015087
公開日2011年12月21日 申請日期2011年6月7日 優先權日2010年6月4日
發明者A·柯桂嘉, D·R·麥克馬希爾 申請人:馬克西姆綜合產品公司