用於底部填充控制的平坦化凸塊的製作方法

2023-06-11 06:54:01 2

專利名稱：用於底部填充控制的平坦化凸塊的製作方法
技術領域：
本發明涉及半導體技術領域，具體地，涉及用於底部填充控制的平坦化凸塊。
背景技術：
現代電路的製造通常包括若干步驟。首先，在半導體晶圓上建造集成電路，該半導體晶圓包含多個完全一樣的半導體晶片，每個半導體晶片都包括集成電路。隨後從所述晶圓上鋸切(或切下)該半導體晶片並對其封裝。該封裝工藝具有兩個主要目的:保護易碎的半導體晶片以及使內部集成電路連接外部連接。在封裝工藝中，使用倒裝焊接將半導體管芯(或晶片)安裝在封裝元件上。裂縫在半導體管芯和封裝元件之間的間隙實施底部填充物以防止焊料凸塊或焊球內形成裂縫，其中裂縫通常是由熱應力造成的。底部填充物還可減少在電介質界面的分層。所述封裝元件是包括金屬連接件的插入件，金屬連接件用於為相對側之間的電信號提供路徑。所述管芯通過直接金屬接合、焊料接合等接合至所述插入件。所述封裝元件還可以是其他類型的襯底。在管芯封裝中仍存在許多挑戰。

發明內容
為解決現有技術所存在的問題，根據本發明的一個方面，提供了一種晶片封裝件，包括:在所述晶片封裝件的第一晶片和襯底之間的多個凸塊結構，以及在所述多個凸塊結構中的一個靠近所述第一晶片中心的凸塊結構中的焊料層厚於在所述多個凸塊結構中的另一個靠近所述第一晶片邊緣的凸塊結構中的焊料層。在可選實施方式中，所述多個凸塊結構中的每一個都包括銅層和金屬層，其中所述金屬層位於所述銅層和所述焊料層之間。在可選實施方式中，所述襯底是插入件。在可選實施方式中，第二晶片通過另一多個凸塊結構接合所述襯底，並且其中所述第一晶片和所述襯底之間的第一間距與所述第二晶片與所述襯底之間的第二間距大致相同。在可選實施方式中，在所述第一晶片和所述襯底之間存在第一底部填充物，並且在所述第二晶片和所述襯底之間存在第二底部填充物，並且其中所述第一底部填充物和所述第二底部填充物具有大約相同的體積。在可選實施方式中，所述多個凸塊結構中的銅層的寬度等於或小於大約30 μ m。在可選實施方式中，所述多個凸塊結構為銅柱結構。根據本發明的另一方面，還提供了一種襯底，包括:多個凸塊結構，所述多個凸塊結構中的每一個都包括:焊料層，銅層，金屬層，其中所述金屬層位於所述焊料層和所述銅層之間；其中所述多個凸塊結構中的一個靠近所述襯底中心的凸塊結構中的焊料層厚於所述多個凸塊結構中的另一個靠近所述襯底邊緣的凸塊結構的焊料層。在可選實施方式中，每個焊料層被平坦化並且所述多個凸塊結構的高度大致相同。在可選實施方式中，所述焊料層的表面粗糙度在大約3nm至大約9nm的範圍內。在可選實施方式中，所述多個凸塊結構是銅柱凸塊。在可選實施方式中，所述襯底為插入件並且具有矽通孔。在可選實施方式中，所述襯底為半導體晶片並且具有集成電路。根據本發明的又一個方面，還提供了一種在襯底上形成多個凸塊結構的方法，包括:在所述襯底上形成凸塊下金屬(UBM)層，其中所述UBM層與所述襯底上的金屬墊接觸；在所述UBM層之上形成光刻膠層，其中所述光刻膠層限定用於形成多個凸塊結構的多個開口；在每一所述開口內電鍍多層，其中金屬層為多個所述凸塊結構中的一部分；以及在電鍍所述金屬層後平坦化所述多個凸塊結構至相對於所述襯底表面的目標高度。在可選實施方式中，所述多層包括銅層、金屬層和焊料層，其中所述金屬層位於所述銅層和所述焊料層之間，並且所述銅層與所述UBM層接觸。根據本發明的又一方面，還提供了一種形成晶片封裝件的方法，包括:提供具有第一多個凸塊結構的第一晶片，其中所述第一多個凸塊結構被平坦化至
第一高度；提供具有第二多個凸塊結構的襯底，其中所述第二多個凸塊結構被平坦化至第二高度；以及將所述第一多個凸塊結構和所述第二多個凸塊結構接合在一起，其中所述第一晶片和所述襯底之間的間距為一值。在可選實施方式中，所述方法進一步包括用底部填充物材料底部填充所述第一晶片和所述襯底之間的間隔。在可選實施方式中，所述方法進一步包括:提供具有第三多個凸塊結構的第二晶片，其中所述第三多個凸塊結構被平坦化至第三高度；以及，將所述第三多個凸塊結構與在所述襯底上的所述第二多個凸塊結構接合，其中所述第二晶片和所述襯底之間的間距大致等於所述值。在可選實施方式中，固定體積的底部填充物材料被用於底部填充所述第一晶片和所述襯底之間的第一間隔以及底部填充所述第二晶片和所述襯底之間的第二間隔。在可選實施方式中，所述底部填充沒有形成空隙或填角。


為更完整的理解實施例及其優點，現將結合附圖所進行的以下描述作為參考，其中:圖1是根據一些實施例的具有在兩個分離襯底上的集成電路(IC)管芯的兩個晶片封裝件的剖視圖；圖2A和圖2B示出了根據一些實施例的兩個凸塊結構；圖3A示出了根據一些實施例的IC晶片的間距分布；圖3B和圖3C示出了根據一些實施例的分別在晶片和襯底上電鍍焊料層後的晶片和襯底的剖視圖；圖3D比較根據一些實施例的兩個管芯的銅層和焊料層的厚度變化；圖4A和4B示出了根據一些實施例的從凸塊結構平坦化焊料層；圖4C示出了根據一些實施例的與襯底的凸塊結構接合的晶片的平坦化凸塊結構；圖5A至示出了根據一些實施例的製造晶片封裝件的工藝流程；圖5E示出了根據一些實施例的具有凸塊結構的晶片。
具體實施例方式下面，詳細討論本發明各實施例的製造和使用。然而，應該理解，本發明提供了許多可以在各種具體環境中實現的可應用的概念。所討論的具體實施例僅僅示出了製造和使用本發明的具體方式，而不用於限制本發明的範圍。圖1是描述根據一些實施例的具有襯底30上的集成電路(IC)管芯50的晶片封裝件100和具有襯底30*上的集成電路(IC)管芯50*的晶片封裝件100*的剖視圖。晶片封裝件100與晶片封裝件100*類似，且襯底30和襯底30*類似，IC管芯50和50*類似、在一些實施例中，襯底30和30*是半導體晶圓或晶圓的一部分。在一些實施例中，襯底30和30*包括矽、砷化鎵、絕緣體上矽(「SOI」)或其他類似材料。在一些實施方式中，襯底30和30*還包括諸如電阻、電容等的無源器件或諸如電晶體的有源器件。在一些示例性實施方式中，在襯底30和30*內包括附加的集成電路。在一些實施例中，襯底30和30*包括襯底通孔35和35%如圖1所示。在一些實施例中，襯底30和30*是插入件。另外，在可選實施例中，襯底30和30*是由其他材料製成。例如，在一些實施例中，使用多層電路板。在一些實施例中，襯底30和30*還包括雙馬來醯亞胺-三嗪(BT)樹脂、FR-4(由具有阻燃的環氧樹脂粘結劑的編織玻璃纖維布組成的複合材料)、陶瓷、玻璃、塑料、膠帶、薄膜、或其他支撐材料，所述支撐材料可支持需要分別接收用於倒裝晶片集成電路管芯50和50*的連接器端子15和15*的傳導墊或傳導塊(land)。圖1示出了通過連接IC管芯50上的凸塊51和襯底30上的凸塊31來將IC管芯50接合至襯底30。類似地，通過連接IC管芯50*上的凸塊51*和襯底30*上的凸塊31*將IC管芯50*接合至襯底30*。用底部填充物55填充管芯50和襯底30之間的間隔。類似地，用底部填充物55*填充管芯50*和襯底30*之間的間隔。由底部填充材料製成的底部填充物55*基本上填充IC管芯50*和30*之間的整個間隔。在一些實施例中，底部填充物55*具有連續且漸縮的形狀。如上所描述的，底部填充物55*為IC管芯50*提供支撐並防止凸塊結構31*和51*之間的接合焊料53*形成裂縫。IC管芯50*和襯底30*之間的距離H1*被稱為「間距」。相比而言，底部填充物55沒有填充IC管芯50和襯底30之間的間隔並且留下空隙54和填角56，填角56是位於所述空隙下的延伸的薄片底部填充物。空隙54降低了底部填充物55在防止焊料(如空隙54附近的焊料53)的裂縫方面的有效性。填角56可能從剩餘的底部填充物55分離，這進一步減弱和損害底部填充物55。這種不合適的底部填充物55的形成是由於的IC管芯50和襯底30之間的間距H1比IC管芯50*和襯底30*之間的間距H1*聞引起的。相同的底部填充工藝被用於封裝件100和100*。底部填充工藝使用設定體積為V的底部填充材料。具有高間距H1的封裝件100使得設定體積為V的底部填充物材料不夠或過多填充IC管芯50和襯底30之間的間隔，這導致空隙54和填角56的形成。具有較小間距的封裝件具有形成大填角的過量底部填充物，這影響相鄰管芯的底部填充物的適當形成。因此，控制封裝管芯的間距對獲得足夠耐用的晶片封裝件是重要的。圖2A示出了根據一些實施例的具有襯底210的凸塊結構200。在一些實施例中，襯底210是半導體襯底，諸如塊狀矽襯底，但是其也可包括其他半導體材料，如III族、IV族和/或V族元素的半導體材料。在一些實施例中，諸如電晶體的半導體器件214形成在襯底210的表面。互連結構212形成在襯底210之上，互連結構212包括形成在其內並且與半導體器件214連接的金屬線和通孔(未示出)。在一些實施例中，金屬線和通孔由銅或銅合金形成，並且是使用眾所周知的大馬士革工藝形成。在一些實施例中，互連結構212包括公知的層間電介質(ILD)和金屬間電介質(IMD)。金屬墊228形成在互連結構212之上。在一些實施例中，金屬墊228包括鋁，並因此被稱為鋁墊228。在其他實施例中，金屬墊228由諸如銅、銀、金、鎳、鎢、它們的合金和/或它們的多層的其他材料形成，或者包括諸如銅、銀、金、鎳、鎢、它們的合金和/或它們的多層的其他材料。在一些實施例中，金屬墊228與半導體器件214電連接，例如通過位於下方的互連結構212。在一些實施例中，形成鈍化層230來覆蓋金屬墊228的邊緣部分。在一些實施例中，鈍化層230由聚醯亞胺或其他熟知的電介質材料形成。在一些實施例中，在互連結構212之上以相同或超過金屬墊228的水平形成附加的鈍化層。在一些實施例中，所述附加的鈍化層由諸如氧化矽、氮化矽、未摻雜的矽玻璃(USG)、聚醯亞胺和/或它們的多層的材料形成。在鈍化層230內形成開口以暴露金屬墊228。擴散勢壘層240和薄晶種層242覆蓋開口並且擴散勢壘層240與金屬墊228接觸。在一些實施例中，擴散勢壘層240為鈦層、氮化鈦層、鉭層或氮化鉭層。在一些實施例中，晶種層242的材料包括銅或銅合金，並因此在下文中稱晶種層242為銅晶種層242。在一些實施例中，諸如銀、金、鋁及其組合的其他材料包括在晶種層242內。在一些實施例中，擴散勢壘層240和銅晶種層242使用濺射形成。擴散勢壘層240和薄晶種層242的組合被稱為凸塊下金屬(UBM)層245。根據一些實施例，掩模在銅晶種層242之上以允許在銅晶種層242暴露的表面上鍍銅層250。在一些實施例中，可選的金屬層252在銅層250上。在一些實施例中，金屬層252是含鎳層，包括例如鎳層或鎳合金層。焊料層260在鎳層252之上。在一些實施例中，焊料層260是由例如SnAg或焊料材料(包括錫、鉛、銀、銅、鎳、鉍或它們的組合的合金)形成的無鉛預焊層。去除所述掩模以暴露位於所述掩模下的銅晶種層242的一部分。銅晶種層242的暴露部分隨後通過蝕刻工藝去除。接著，也去除擴散勢壘層240的暴露部分。在圖2A中，銅層250的厚度小於焊料層260的厚度；凸塊結構被稱為焊料凸塊200。
圖2B的原理與圖2A的原理類似。例如，襯底210*與襯底210類似，互連結構212*與互連結構212類似，半導體器件214*與半導體器件214類似，金屬墊228*與金屬墊228類似，擴散勢壘層240*與擴散勢壘層240類似，晶種層242*與銅晶種層242類似，銅層250*與銅層250類似，金屬層252*與金屬層252類似，以及焊料層260*與焊料層260類似。擴散勢壘層240*和薄晶種層242*的組合被稱為UBM層245'然而，如圖2所示，根據一些實施例，銅層250*的厚度大於焊料層260*的厚度，該凸塊結構被稱為銅柱+凸塊結構200'圖2A和圖2B所示的實施例僅僅是個例子，其他凸塊的實施例也是可能的。凸塊形成工藝的進一步詳細描述在2010年7月23日提交的、名稱為「Preventing UBM Oxidationin Bump Formation Processes」、申請號為12/842，617的美國專利申請和2010年7月29日提交的、名稱為 「Mechanisms for Forming Copper Pillar Bumps」、申請號為 12/846, 353的美國專利申中可找到，這兩篇專利申請通過整體弓I用併入本文中。在一些實施例中，圖2A和圖2B中的銅層250和250'金屬層252和252*以及焊料層260和260*通過電鍍沉積。用於鍍層250、252和260的電鍍工藝是電化學電鍍，其受電鍍電流密度、凸塊圖案密度和晶片尺寸影響。圖3A示出了根據一些實施例的IC晶片300的凸塊高度分布。存在凸塊高度測量的不同區域，諸如區域A、B、C、D、E、F和G。該凸塊高度測量反映每個區內的平均值。在IC晶片300上的凸塊在整個晶片300上大致相同。晶片300上的凸塊高度分布顯示了在晶片300的邊緣凸塊高度高，在晶片300的中心凸塊高度低。例如，區域B具有大約25.3 μ m的凸塊高度而區域D具有大於21.8 μ m的凸塊高度。區域B和C均靠近管芯300的邊緣。相反，區域G靠近晶片300的中心(或者遠離晶片300的邊緣)並具有大約18.1 μ m的最低凸塊高度。從晶片300中心到邊緣的凸塊高度的較大變化歸因於穿過晶片300的電流密度的變化。電鍍電流密度在邊緣最大並朝晶片300中部減小。這是由於缺乏圍繞邊緣的圖案。因此在晶片邊緣電流密度更高。另外，靠近晶片中心的電鍍化學反應的消耗也是一個因素。圖3B示出了根據一些實施例的在完成焊料層電鍍之後的晶片310的剖視圖。根據一些實施例，圖3B示出了晶片310上的凸塊與圖2B的凸塊200*類似。圖3B的剖視圖示出了晶片310包括若干銅柱凸塊311-316，這些銅柱凸塊具有銅層250、金屬層252和焊料層260。在一些實施例中，銅層的寬度W小於等於大約30 μ m。在該實施例中，銅層250、金屬層252和焊料層260均通過電鍍沉積。如圖3B所示，靠近晶片310邊緣的凸塊311和316高於晶片310中心附近的凸塊313和314。圖3C示出了根據一些實施例的在完成焊料層電鍍之後的襯底320的剖視圖。根據一些實施例，圖3C示出了襯底320具有在金屬墊327下方的矽通孔328。根據一些實施例，襯底320是插入件。根據一些實施例，襯底320上的凸塊與圖2B的凸塊200*類似。襯底320也具有銅柱結構321-326，這些銅柱結構具有銅層250*、金屬層252*和焊料層260'在該實施例中，銅層250'金屬層252*和焊料層260*均通過電鍍沉積。襯底320的銅柱結構321-326用於與晶片310上的銅柱結構311-316接合。從中心到邊緣的凸塊高度變化增加了接合難度。如上所提到的，凸塊電鍍還受晶片尺寸和凸塊密度影響。具有較大晶片尺寸和較高凸塊密度的晶片比具有較小晶片尺寸和較低凸塊密度的晶片具有更大的電流密度變化。另外，較大的具有較高凸塊密度的晶片的化學消耗影響更嚴重。因此，較大晶片(或管芯)和具有較高凸塊密度的晶片比較小且具有較低凸塊密度的晶片具有更明顯的凸塊高度變化(中心到邊緣)。根據一些實施例，圖3D比較了兩個管芯的銅層250和焊料層260的厚度變化。其中一個管芯的管芯尺寸為116mm2，圖案密度(PD)為4.49%，另一個管芯的管芯尺寸為759mm2，PD為19.01%。圖案密度(PD)定義為被圖案覆蓋的管芯的表面與總表面積的比率。圖3D中的數據示出了較大管芯尺寸和圖案密使得銅層250和焊料層260的厚度變化更顯著。除了管芯內的變化外，整個晶圓上的電鍍厚度也變化。靠近晶圓中心的凸塊結構的電鍍厚度與靠近晶圓邊緣的凸塊結構的電鍍厚度相比較小。此外，電鍍工藝隨新的電鍍槽而變化，以及隨電鍍系統不同而變化。上述描述的變化因素增加了間距的變化，該間距為晶片之間或晶片和襯底之間的聞度。研究顯不，在一些例子中，封裝晶片的晶圓內(WIW)間距變化為大約21 μ m或者更高。如上所提到的，間距變化增加了底部填充物適當形成的難度，並導致封裝的倒裝晶片的可靠性問題或缺陷問題。圖4A示出了根據一些實施例的對晶片310上的凸塊311-316的焊料層260平坦化以在晶片310的襯底表面301之上實現目標凸塊高度Ητ。該平坦化能去除焊料層260的一部分以控制目標凸塊高度Ητ。這種平坦化減小了由上述因素引起的變化。在一些實施例中，平坦化通過研磨實現。在其他實施例中，使用其他的平坦化工藝。在一些實施例中，高度測量裝置用於監測凸塊高度以使焊料層260的受控制的平坦化能夠達到目標高度HT。在一些實施例中，高度測量裝置使用共高度測量方法或三角高度測量方法。由於平坦化，靠近晶片310中心的焊料層260的高度H。大於靠近晶片310的邊緣的焊料層260的高度HE。圖4B示出了根據一些實施例的對晶片320上的凸塊321-326的焊料層260*平坦化以在襯底320的襯底表面302之上實現目標凸塊高度HST。類似地，該平坦化能去除焊料層260*的一部分以控制目標凸塊高度HST。這種平坦化減小了由上述因素引起的變化。在一些實施例中，平坦化通過研磨實現。在其他實施例中，使用其他的平坦化工藝。在一些實施例中，高度測量裝置用於監測凸塊高度以使焊料層260*的受控制的平坦化能夠達到目標高度HST。由於平坦化，靠近襯底320中心的焊料層260*的高度Hcc大於靠近晶片320邊緣的焊料層260*的高度Hee。平坦化凸塊結構的焊料層(例如，上面所述的焊料層260和260*)，還可降低電鍍焊料層的表面粗糙度。研究顯示，在一些例子中，非平坦化的凸塊表面的粗糙度在大約442nm到大約516nm之間的範圍內。在平坦化操作之後，該表面粗糙度降低到在大約3nm到大約9nm之間的範圍內。降低的表面粗糙度改善了焊料接合界面。圖4C示出了根據一些實施例的晶片310的平坦化凸塊結構接合到襯底320的凸塊結構上。在一些實施例中，襯底320經過進一步地工藝操作，例如研磨，以暴露TSV328以及形成用於外部連接的焊盤和鈍化層。如圖4C所示該接合的封裝件經過回焊工藝來連接焊料層。由於平坦化，靠近接合封裝件的中心的焊料層的總高度Hrc大於靠近晶片310邊緣的焊料層的總高度Hte。對於圖4C所示的接合封裝件來說，凸塊結構的平坦化使得間距H的控制成為可能。平坦化去除了整個管芯和整個晶圓上由工藝、圖案密度和管芯尺寸導致的變化。例如，沒有平坦化的焊料層的間距變化在大約20-25 μ m的範圍內。通過平坦化焊料層，間距變化降低到等於或小於大約3 μ m。由於封裝件之間一致的間距，所以底部填充物恰當地並一致地形成。圖5A示出了根據一些實施例的在襯底上電鍍焊料層260*後的襯底400的剖視圖。圖5A中的凸塊結構450包括銅層250*和金屬層252*。在襯底400上形成光刻膠410後，將銅層250*、金屬層252*和焊料層260*電鍍在襯底400上。光刻膠410在襯底400上形成擴散勢壘層240*和薄晶種層242*之後形成。在一些實施例中，光刻膠為溼法光刻膠(溼法光致抗蝕劑)或幹法光刻膠(幹法光致抗蝕劑)。如上所述，擴散勢壘層240*和薄晶種層242*的組合被稱為UBM層245'圖5A中所有層用類似的層標號作上述描述。如上文所述，凸塊高度從襯底400的中心到邊緣是變化的。然後進行平坦化操作。在一些實施例中，在平坦化之前，襯底400固定在保持工件上以在平坦化期間固定襯底400。圖5B示出了根據一些實施例的平坦化操作之後的襯底400的剖視圖。襯底400被平坦化至目標厚度HST。然後，去除光刻膠層410並通過蝕刻去除暴露的UBM層245。圖5C示出了光刻膠層410被去除並且暴露的UBM層被蝕刻之後的襯底400的剖視圖。保持襯底400的工件隨後與襯底400分離。在一些實施例中，襯底400經過背面研磨以暴露TSV328並形成用於外部連接的結構。在一些實施例中，襯底400包括若干管芯，並且根據一些實施例從襯底400鋸切(或切割)並分離管芯以形成獨立的管芯。圖示出了倒裝焊之後的晶片470和480。在晶片470上進行類似的平坦化操作和凸塊形成操作，晶片470與上述的晶片300或310類似。平坦化去除晶片470上的焊料層的一部分以形成目標凸塊高度。如圖所示，根據一些實施例，在襯底400和晶片470二者的凸塊結構均形成並平坦化之後，晶片470接合至襯底400。圖示出了另一個晶片480也接合至襯底400 (參見圖5A-5C)。在一些實施例中，晶片480具有與晶片470不同的尺寸和圖案密度。然而，通過包含平坦化的凸塊形成，晶片470和襯底400之間的間距Ha與晶片480和襯底400之間的間距Hb大致相同。在晶片470和480放直在襯底400上後，回焊這一系列兀件(包括襯底和晶片)。結果，通過對來自晶片和襯底的焊料層回焊形成的焊料層265和265*稍微呈圓形。然後，在晶片470和480與襯底400之間的間隔之間施加底部填充物490。由於間距Ha和Hb大致相同，所以底部填充物形成工藝為可控並可重複的。底部填充物490被恰當形成，沒有空隙或填角。上述的示例性晶片封裝件包括具有凸塊結構的襯底上的晶片。然而，在一些實施例中，平坦化凸塊的應用適用於另一種晶片封裝件，其包括沒有凸塊結構的襯底上的晶片。圖5E示出了根據一些實施例的具有凸塊結構465的晶片460。晶片460封裝在具有接觸焊盤491的襯底490上。平坦化凸塊結構465上的焊料層來控制晶片封裝件495的間距Hc。其中，H。與圖5中示出的KK是不同的定義。形成凸塊結構的機制減少了晶片和封裝件襯底之間的間距變化。通過在電鍍之後平坦化晶片和/襯底上的凸塊結構上的焊料層，使得因在管芯內和在晶圓內的位置、圖案密度、管芯尺寸以及工藝變化引起的凸塊結構的高度變化控制到最小。結果，晶片和襯底之間的間距被控制並且更一致。因而底部填充的質量得到改善。根據一些實施例，提供晶片封裝件。該晶片封裝件包括在第一晶片和該晶片封裝件的襯底之間的多個凸塊結構。該晶片封裝件還包括在所述多個凸塊結構中的一個靠近第一晶片中心的凸塊結構中的焊料層厚於所述多個凸塊結構中的另一個靠近在第一晶片邊緣的凸塊結構中的焊料層。根據一些其他實施例，提供具有多個凸塊結構的襯底。該襯底包括焊料層、銅層和金屬層。該金屬層位於所述焊料層和所述銅層之間。所述多個凸塊結構中的一個靠近襯底中心的凸塊結構中的焊料層厚於所述多個凸塊結構中的另一個靠近襯底邊緣的凸塊結構中的焊料層。根據又一些其他實施例，提供形成晶片封裝件的方法。該方法包括提供具有第一多個凸塊結構的第一晶片，並且平坦化該第一多個凸塊結構至第一高度。該方法還包括提供具有第二多個凸塊結構的襯底，並且平坦化該第二多個凸塊結構至第二高度。該方法進一步包括使第一和第二多個凸塊結構接合在一起，並且第一晶片和所述襯底之間的間距為一值。儘管已經詳細地描述了本發明及其優勢，但應該理解，可以在不背離所附權利要求限定的本發明主旨和範圍的情況下，做各種不同的改變，替換和更改。而且，本申請的範圍並不僅限於本說明書中描述的工藝、機器、製造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員應理解，通過本發明，現有的或今後開發的用於執行與根據本發明所採用的所述相應實施例基本相同的功能或獲得基本相同結果的工藝、機器、製造，材料組分、裝置、方法或步驟根據本發明可以被使用。因此，所附權利要求應該包括在這樣的工藝、機器、製造、材料組分、裝置、方法或步驟的範圍內。此外，每項權利要求構成單獨的實施例，並且各項權利要求和實施例的組合在本發明的範圍內。
權利要求
1.一種晶片封裝件，包括: 在所述晶片封裝件的第一晶片和襯底之間的多個凸塊結構，以及 在所述多個凸塊結構中的一個靠近所述第一晶片中心的凸塊結構中的焊料層厚於在所述多個凸塊結構中的另一個靠近所述第一晶片邊緣的凸塊結構中的焊料層。
2.根據權利要求1所述的晶片封裝件，其中所述多個凸塊結構中的每一個都包括銅層和金屬層，其中所述金屬層位於所述銅層和所述焊料層之間。
3.根據權利要求1所述的晶片封裝件，其中所述襯底是插入件。
4.一種襯底,包括: 多個凸塊結構，所述多個凸塊結構中的每一個都包括: 焊料層， 銅層， 金屬層，其中所述金屬層位於所述焊料層和所述銅層之間； 其中所述多個凸塊結構中的一個靠近所述襯底中心的凸塊結構中的焊料層厚於所述多個凸塊結構中的另一個靠近所述襯底邊緣的凸塊結構的焊料層。
5.根據權利要求4所述的襯底，其中每個所述焊料層都被平坦化並且所述多個凸塊結構的高度大致相同。
6.一種在襯底上形成多個凸塊結構的方法，包括: 在所述襯底上形成凸塊下金屬(UBM)層，其中所述UBM層與所述襯底上的金屬墊接觸； 在所述UBM層之上形成光刻膠層，其中所述光刻膠層限定用於形成多個凸塊結構的多個開口 ； 在每一所述開口內電鍍多層，其中金屬層為多個所述凸塊結構中的一部分；以及 在電鍍所述金屬層後平坦化所述多個凸塊結構至相對於所述襯底表面的目標高度。
7.根據權利要求6所述的方法，其中所述多層包括銅層、金屬層和焊料層，其中所述金屬層位於所述銅層和所述焊料層之間，並且所述銅層與所述UBM層接觸。
8.一種形成晶片封裝件的方法，包括: 提供具有第一多個凸塊結構的第一晶片，其中所述第一多個凸塊結構被平坦化至第一高度； 提供具有第二多個凸塊結構的襯底，其中所述第二多個凸塊結構被平坦化至第二高度；以及 將所述第一多個凸塊結構和所述第二多個凸塊結構接合在一起，其中所述第一晶片和所述襯底之間的間距為一值。
9.根據權利要求8所述的方法，進一步包括用底部填充物材料底部填充所述第一晶片和所述襯底之間的間隔。
10.根據權利要求8所述的方法，進一步包括: 提供具有第三多個凸塊結構的第二晶片，其中所述第三多個凸塊結構被平坦化至第三高度；以及 將所述第三多個凸塊結構與在所述襯底上的所述第二多個凸塊結構接合，其中所述第二晶片和所述襯底之間的間距大致等於所述值。
全文摘要
本發明公開了一種用於形成凸塊結構的機制，其降低了晶片和封裝件襯底之間的間距變化。通過在電鍍之後平坦化晶片和/或襯底上的凸塊結構的焊料層，使得因管芯內和晶圓內位置、圖案密度、管芯尺寸以及工藝變化引起的凸塊結構的高度變化降至最小。結果，可將晶片和襯底之間的間距控制為一致。因此，底部填充的質量得到改善。本發明還公開了用於底部填充控制的平坦化凸塊。
文檔編號H01L21/60GK103137587SQ20121007684
公開日2013年6月5日 申請日期2012年3月21日 優先權日2011年11月30日
發明者林俊成, 蔡柏豪 申請人:臺灣積體電路製造股份有限公司