互連結構的製造方法
2023-06-03 07:31:41 1
專利名稱：互連結構的製造方法
技術領域：
本發明涉及半導體技術領域，更為具體的，本發明涉及一種互連結構的製造方法。
背景技術：
隨著集成電路的製作向超大規模集成電路(ULSI)發展，其內部的電路密度越來越大，所含元件數量不斷增加，使得晶片的表面無法提供足夠的面積來製作所需的互連線(Interconnect)。為了配合元件縮小後所增加的互連線需求，利用通孔實現的兩層以上的多層金屬互連線的設計，成為超大規模集成電路技術所必須採用的方法。傳統的金屬互連是由鋁金屬製作實現的，但隨著集成電路晶片中器件特徵尺寸的不斷縮小，金屬連線中的電流密度不斷增大，響應時間不斷縮短，傳統鋁互連線已達到工藝極限。當工藝尺寸小於130nm以後，傳統的鋁互連線技術已逐漸被銅互連線技術所取代。與鋁金屬相比，銅金屬的電阻率更低、電遷移壽命更長，利用銅工藝製作金屬互連線可以降低互連線的RC延遲、改善電遷移等引起的可靠性問題。但是，採用銅工藝製作互連線也存在兩個問題:一是銅的擴散速度較快，二是銅的刻蝕困難，因此，其所適用的工藝製作方法與鋁工藝完全不同，通常會採用鑲嵌結構以填充的方式實現。然而，隨著半導體工藝節點的不斷減小，半導體器件中的溝槽和通孔的臨界尺寸(⑶,critical dimension)也相應減小,在溝槽和通孔中填充銅金屬時易產生空洞,嚴重影響所製造互連結構的電學特性。另外，現有工藝在對溝槽和通孔進行銅金屬填充之前通常會在溝槽和通孔側壁沉積粘附層和籽晶層，以提高銅金屬與通孔側壁的粘附性，但在溝槽和通孔側壁沉積粘附層和籽晶層時，所沉積的粘附層和籽晶層易在溝槽和通孔開口處形成凸起，進一步減小了所形成溝槽和通孔開口的寬度，嚴重影響後續的銅金屬填充工藝，導致所形成的銅金屬互連線產生空洞。參考圖1，為現有的銅層填充過程中產生空洞的器件剖面示意圖。首先，在襯底101上沉積銅阻擋層103和低介電常數層間介質層105 ;接著，在該低介電常數層間介質層105中刻蝕形成通孔；再接著，為使填充的銅金屬與通孔側壁的低介電常數層間介質層105粘附性良好，同時，防止銅金屬向低介電常數層間介質層105內擴散，在填充金屬前先沉積一層阻擋層107，該阻擋層107通常可由Ta/TaN組合物形成。然後，在阻擋層107上形成銅籽晶層109，再利用電鍍的方法在通孔內填充銅金屬111，形成銅層。該銅層的形成質量對電路的性能影響很大，會直接影響到電路的多個性能參數。在上述銅層的形成過程中較為關鍵的一點就在於該電鍍形成的銅層需要具有較好的填充通孔的能力。如果銅層填充質量不佳，在銅層的內部形成了圖1中所示的空洞113,將導致所形成互連結構電遷移(EM, Electronic Migration)失效,嚴重影響了包含所述互連結構的半導體器件的晶圓電性能測試(WAT, wafer acceptance test)和晶圓測試(CP, circuit probing)的成品率。在公開號為CN 101996924A的中國專利申請中可以發現更多關於互連結構的制
造方法。
因此，如何在製造互連結構的過程中避免在銅互連線內產生空洞就成了亟待解決的問題。
發明內容
本發明解決的技術問題是提供一種互連結構的製造方法，增大互連結構中溝槽的開口寬度，防止所形成的金屬互連線中包含空洞，提高包括所述互連結構的半導體器件的電學特性。本發明提供了一種互連結構的形成方法，包括:提供襯底，在所述襯底上形成低介電常數介質層；用氨氣等離子體對所述低介電常數介質層表面進行轟擊，在所述低介電常數介質層表面形成遮擋層；在所述遮擋層上依次形成保護層和含有掩模圖形的掩模層；以所述含有掩模圖形的掩模層為掩模進行第一次刻蝕，至剩餘部分保護層；對所述保護層進行回刻；以所述含有掩模圖形的掩模層為掩模進行第二次刻蝕，至暴露出所述襯底，形成溝槽；在所述溝槽中沉積金屬材料，形成金屬互連線。可選的，所述提供襯底，在所述襯底上形成低介電常數介質層的步驟包括:在提供襯底之後，形成低介電常數介質層之前，在襯底上形成金屬阻擋層。可選的，所述金屬阻擋層為銅阻擋層，所述銅阻擋層的材質為氮化矽。可選的，所述低介電常數介質層的材質為含矽的低介電常數材料。可選的，所述含矽的低介電常數材料為Si02、SiOF, SiCOH, SiO、SiCO、SiCON中的一種或多種。可選的，所述遮擋層的材質為含氮化矽的低介電常數材料。可選的，形成所述氨氣等離子體的射頻電源的功率在50至500W範圍內、壓強在2至7Torr範圍內、氨氣流量在500至IOOOsccm範圍內。可選的，所述保護層的材質為氧化矽，形成所述氧化矽的反應物為TE0S。可選的，所述掩模層的材質為氮化鈦。可選的，所述剩餘部分保護層的厚度在50至IOOA範圍內。可選的，通過氫氟酸溶液對所述保護層進行回刻。可選的，所述回刻的時間在I至IOs範圍內。可選的，所述氫氟酸溶液中水和氫氟酸的體積比在300: I至1000: I範圍內。可選的，所述金屬材料為銅。可選的，形成所述溝槽之後還包括:去除含有掩模圖形的掩模層。可選的，在所述溝槽中沉積金屬材料前還包括:在所述溝槽的底部和側壁依次沉積阻擋層和籽晶層。可選的，所述阻擋層的材質為鉭、氮化鉭或鉭與氮化鉭的組合物。可選的，所述籽晶層的材質為銅。與現有技術相比，本發明具有以下優點:本發明互連結構的製造方法在溝槽中填充金屬材料之前，通過回刻工藝增大溝槽的開口寬度，降低溝槽的深寬比，以利於溝槽中金屬材料的填充，避免在溝槽中金屬互連線內形成空洞，提高包含所述互連結構的半導體器件的電學特性。
圖1為現有的銅層填充過程中產生空洞的器件剖面示意圖；圖2為本發明互連結構的製造方法一實施方式的流程示意圖；圖3至圖13為本發明互連結構的製造方法一實施例形成互連結構的剖面示意圖。
具體實施例方式為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便於充分理解本發明。但是本發明能夠以很多不同於在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施的限制。其次，本發明利用示意圖進行詳細描述，在詳述本發明實施例時，為便於說明，所述示意圖只是實例，其在此不應限制本發明保護的範圍。正如背景技術部分所述，隨著半導體工藝節點的不斷減小，溝槽和通孔的特徵尺寸也不斷減小，導致溝槽或通孔的深寬比變大，現有互連結構的製造方法在溝槽或通孔中填充金屬材料形成金屬層時，易在金屬層內形成空洞，進而導致所形成的互連結構電遷移失效，影響包含所述互連結構半導體器件的電學特性。為了解決現有技術的問題，本發明提供一種互連結構的製造方法，包括:提供襯底，在所述襯底上形成低介電常數介質層；用氨氣等離子體對所述低介電常數介質層表面進行轟擊，在所述低介電常數介質層表面形成遮擋層；在所述遮擋層上依次形成保護層和含有掩模圖形的掩模層；以所述含有掩模圖形的掩模層為掩模進行第一次刻蝕，至剩餘部分保護層；對所述保護層進行回刻；以所述含有掩模圖形的掩模層為掩模進行第二次刻蝕，至暴露出所述襯底，形成溝槽；在所述溝槽中沉積金屬材料，形成金屬互連線。本發明互連結構的製造方法所形成溝槽開口寬度較大，有效降低了溝槽的深寬比，避免在溝槽中沉積金屬材料時形成空洞，提高了包含所述互連結構的半導體器件的晶圓電性能測試和晶圓測試成品率，改善了所製造半導體器件的電學特性。參考圖2，示出了本發明互連結構製造方法一實施方式的流程示意圖，所述製造方法大致包括以下步驟:步驟SI，提供襯底，在所述襯底上依次形成金屬阻擋層和低介電常數介質層；步驟S2，用氨氣等離子體對所述低介電常數介質層表面進行轟擊，在所述低介電常數介質層表面形成遮擋層；步驟S3，在所述遮擋層上依次形成保護層和含有掩模圖形的掩模層；步驟S4，以所述含有掩模圖形的掩模層為掩模進行第一次刻蝕，至剩餘部分保護層；步驟S5，對所述保護層進行回刻；
步驟S6，以所述含有掩模圖形的掩模層為掩模進行第二次刻蝕，至暴露出所述襯底，形成溝槽；步驟S7，在所述溝槽的底部和側壁依次沉積阻擋層和籽晶層；步驟S8，在所述溝槽中沉積金屬材料，形成金屬互連線。下面結合附圖和具體實施例對本發明的技術方案做進一步說明。參考圖3至圖13，示出了本發明互連結構的製造方法一實施例形成的互連結構的剖面示意圖。執行步驟SI，如圖3所示，提供襯底201，所述襯底201的材料可以為單晶矽或單晶矽鍺，或者單晶摻碳矽；或者還可以包括其它的材料，本發明對此不做限制。此外，所述襯底201中形成有器件結構(圖未示)，所述器件結構可以為半導體前段工藝中形成的器件結構，例如MOS電晶體等；所述襯底201中還可以包括用於實現電連接的金屬導線。在襯底201上依次形成金屬阻擋層203和位於金屬阻擋層203上的低介電常數介質層205，所述金屬阻擋層203用於防止金屬擴散。具體地，後續在低介電常數介質層205中形成的金屬互連線的材料為銅，所述金屬阻擋層203為銅阻擋層，如氮化矽。所述低介電常數介質層205，用於使後續形成的金屬互連線之間相互絕緣，所述低介電常數介質層205的材質為含娃的低介電常數材料,所述含娃的低介電常數材料為Si02、Si0F、SiC0H、SiO、SiCO、SiCON中的一種或多種，可通過化學氣相沉積(CVD, chemical vapordeposition)的方法形成。執行步驟S2，如圖4所示，用氨氣(NH3)等離子體對所述低介電常數介質層205表面進行轟擊，在所述低介電常數介質層205表面形成遮擋層207。在具體實施例中，所述遮擋層207的材質為含氮化矽的低介電常數材料。形成所述氨氣等離子體的射頻電源的功率在50至500瓦(W)範圍內，壓強在2至7託(Torr)範圍內，氨氣的流量在500至IOOOsccm範圍內。氨氣等離子體對所述低介電常數介質層205表面進行轟擊時，低介電常數介質層205表面中的Si原子會與氨氣等離子體中的N原子結合形成氮化矽，從而在低介電常數介質層205表面形成材質為包含氮化娃的低介電常數材料的遮擋層207。執行步驟S3，如圖5所示，在所述遮擋層207上依次形成保護層209和含有掩模圖形的掩模層211。具體的，在所述遮擋層207上依次形成保護層209和含有掩模圖形的掩模層211包括:在所述遮擋層207上依次沉積保護層209、掩模層211、光刻膠層(圖未示)；通過光刻工藝圖形化光刻膠層，以形成光刻膠圖形；將光刻膠圖形轉移到掩模層211上形成含有掩模圖形的掩模層211。在本實施例中，所述保護層209為以TEOS (正矽酸乙酯)為反應物製得的氧化矽；所述掩模層211的材質為氮化鈦，通過幹法刻蝕工藝將光刻膠圖形轉移到掩模層211上。形成所述保護層209和含有掩模圖形的掩模層211的工藝作為本領域技術人員的公知技術，在此不作詳述。執行步驟S4，如圖6所示，以所述含有掩模圖形的掩模層211為掩模進行第一次刻蝕，至剩餘部分保護層209。
本實施例中，通過幹法刻蝕將掩模層211上的掩模圖形轉移到保護層209上；第一次刻蝕之後，位於掩模圖形下剩餘部分保護層209的厚度在50至100埃(A )範圍內。執行步驟S5，如圖7所示，對所述保護層209進行回刻。本實施例中，利用氫氟酸溶液對所述保護層209進行回刻，所述氫氟酸溶液中水和氫氟酸的體積比在300: I至1000: I範圍內，回刻時間在I至10秒(s)範圍內。通過氫氟酸溶液對保護層209的腐蝕作用，使保護層209中掩模圖形的開口變大。需要說明的是，由於氫氟酸溶液對材質為包含氮化矽的低介電常數材料的遮擋層207的腐蝕速率較小，在通過回刻工藝使保護層209中掩模圖形的開口變大時，遮擋層207能夠有效保護位於其下的低介電常數介質層205不被腐蝕。執行步驟S6，以所述含有掩模圖形的掩模層211為掩模進行第二次刻蝕，至暴露出所述襯底201，形成溝槽。本實施例中，所述第二次刻蝕為幹法刻蝕，通過幹法刻蝕將掩模層211上的掩模圖形轉移至遮擋層207、低介電常數介質層205和金屬阻擋層203上。優選的，如圖8至圖10所示，在將掩模層211上的掩模圖形轉移至遮擋層207和低介電常數介質層205後、將掩模層211上的掩模圖形轉移至金屬阻擋層203前還包括:去除含有掩模圖形的掩模層211。通過去除含有掩模圖形的掩模層211，能夠進一步增大保護層209上掩模圖形的開口寬度，減小溝槽的深寬比，以利於後續溝槽中金屬材料的沉積。具體的，所述含有掩模圖形的掩模層211通過幹法刻蝕去除，如採用氯氣等離子體對含有掩模圖形的掩模層211進行幹刻。所述金屬阻擋層203能夠有效保護襯底201在去除含有掩模圖形的掩模層211過程中不受損傷。執行步驟S7，如圖11所示，在所述溝槽的底部和側壁依次沉積阻擋層217和籽晶層 213。所述阻擋層217的材質為鉭、氮化鉭或鉭與氮化鉭的組合物。如所述阻擋層217為鉭與和氮化鉭的組合物，具體形成所述阻擋層217的過程中，可以首先進行氮化鉭薄膜沉積，再進行金屬鉭沉積，用於阻擋後續沉積的金屬材料與低介電常數介質層205的介質材料的直接接觸，同時提高金屬材料與低介電常數介質層205的粘附性。所述阻擋層217可通過物理氣相沉積(Physical Vapor Deposition, PVD)的方法沉積,也可以通過其它方法進行。所述籽晶層213的材質為銅，所述籽晶層213為後續金屬材料的沉積提供了導電層。所述阻擋層217和籽晶層213的沉積工藝作為本領域技術人員的公知技術，在此不做贅述。執行步驟S8，如圖12至13所示，在所述溝槽中沉積金屬材料215，形成金屬互連線。具體地，通過物理氣相沉積方法(PVD)的方法在所述溝槽中沉積金屬材料215。在向所述溝槽中沉積金屬材料215以後，還包括通過化學機械研磨工藝去除多餘的金屬材料215，使所述金屬互連線和保護層209的表面齊平。綜上，本發明提供了一種互連結構的製造方法，通過回刻工藝增大溝槽的開口寬度，降低所形成溝槽的深寬比，以利於溝槽中金屬材料的填充，避免在金屬互連線內形成空洞，提高包含所述互連結構的半導體器件的電學特性。另外，本發明互連結構的製造方法在沉積保護層前，通過氨氣等離子體對位於保護層下低介電常數介質層表面進行轟擊，形成位於低介電常數介質層表面的遮擋層，有效防止回刻工藝對低介電常數介質層的影響，提高所製造互連結構的性能。本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。
權利要求
1.一種互連結構的製造方法，其特徵在於，包括: 提供襯底，在所述襯底上形成低介電常數介質層； 用氨氣等離子體對所述低介電常數介質層表面進行轟擊，在所述低介電常數介質層表面形成遮擋層； 在所述遮擋層上依次形成保護層和含有掩模圖形的掩模層； 以所述含有掩模圖形的掩模層為掩模進行第一次刻蝕，至剩餘部分保護層； 對所述保護層進行回刻； 以所述含有掩模圖形的掩模層為掩模進行第二次刻蝕，至暴露出所述襯底，形成溝槽； 在所述溝槽中沉積金屬材料，形成金屬互連線。
2.如權利要求1所述的互連結構的製造方法，其特徵在於，所述提供襯底，在所述襯底上形成低介電常數介質層的步驟包括:在提供襯底之後，形成低介電常數介質層之前，在襯底上形成金屬阻擋層。
3.如權利要求2所述的互連結構的製造方法，其特徵在於，所述金屬阻擋層為銅阻擋層，所述銅阻擋層的材質為氮化矽。
4.如權利要求1所述的互連結構的製造方法，其特徵在於，所述低介電常數介質層的材質為含矽的低介電常數材料。
5.如權利要求4所述的互連結構的製造方法，其特徵在於，所述含矽的低介電常數材料為 Si02、SiOF、SiCOH, SiO, SiCO, SiCON 中的一種或多種。
6.如權利要求4所述的互連結構的製造方法，其特徵在於，所述遮擋層的材質為含氮化矽的低介電常數材料。
7.如權利要求1所述的互連結構的製造方法，其特徵在於，形成所述氨氣等離子體的射頻電源的功率在50至500W範圍內、壓強在2至7Torr範圍內、氨氣流量在500至IOOOsccm範圍內。
8.如權利要求1所述的互連結構的製造方法，其特徵在於，所述保護層的材質為氧化矽，形成所述氧化矽的反應物為TE0S。
9.如權利要求1所述的互連結構的製造方法，其特徵在於，所述掩模層的材質為氮化鈦。
10.如權利要求1所述的互連結構的製造方法，其特徵在於，所述剩餘部分保護層的厚度在50至100 A範圍內。
11.如權利要求1所述的互連結構的製造方法，其特徵在於，通過氫氟酸溶液對所述保護層進行回刻。
12.如權利要求11所述的互連結構的製造方法，其特徵在於，所述回刻的時間在I至IOs範圍內。
13.如權利要求11所述的互連結構的製造方法，其特徵在於，所述氫氟酸溶液中水和氫氟酸的體積比在300: I至1000: I範圍內。
14.如權利要求1所述的互連結構的製造方法，其特徵在於，所述金屬材料為銅。
15.如權利要求1所述的互連結構的製造方法，其特徵在於，形成所述溝槽之後還包括:去除含有掩模圖形的掩 模層。
16.如權利要求1所述的互連結構的製造方法，其特徵在於，在所述溝槽中沉積金屬材料前還包括:在所述溝槽的底部和側壁依次沉積阻擋層和籽晶層。
17.如權利要求16所述的互連結構的製造方法，其特徵在於，所述阻擋層的材質為鉭、氮化鉭或鉭與氮化鉭的組合物。
18.如權利要求 16所述的互連結構的製造方法，其特徵在於，所述籽晶層的材質為銅。
全文摘要
一種互連結構的製造方法，包括提供襯底，在所述襯底上形成低介電常數介質層；用氨氣等離子體對所述低介電常數介質層表面進行轟擊，在所述低介電常數介質層表面形成遮擋層；在所述遮擋層上依次形成保護層和含有掩模圖形的掩模層；以所述含有掩模圖形的掩模層為掩模進行第一次刻蝕，至剩餘部分保護層；對所述保護層進行回刻；以所述含有掩模圖形的掩模層為掩模進行第二次刻蝕，至暴露出所述襯底，形成溝槽；在所述溝槽中沉積金屬材料，形成金屬互連線。本發明互連結構的製造方法在溝槽中填充金屬材料之前，通過回刻工藝增大溝槽的開口寬度，減小溝槽的深寬比，避免在金屬互連線內形成空洞，提高包含所述互連結構的半導體器件的電學特性。
文檔編號H01L21/768GK103165513SQ20111040676
公開日2013年6月19日 申請日期2011年12月8日 優先權日2011年12月8日
發明者周鳴, 洪中山 申請人:中芯國際集成電路製造(上海)有限公司