差動放大器和使用它的顯示裝置的數據驅動器的製作方法

2023-06-06 17:14:01 2

專利名稱：差動放大器和使用它的顯示裝置的數據驅動器的製作方法
技術領域：
本發明涉及差動放大器和使用它的顯示裝置。
背景技術：
近來，顯示裝置正在廣泛普及以薄型、輕便、低耗電為特徵的液晶顯 示裝置(LCD)，大多使用在行動電話機(行動電話(mobile phone)， 蜂窩電話(cellular phone))和PDA (個人數字助理)以及筆記本PC等 行動裝置的顯示部上。但是，最近，隨著液晶顯示裝置的大畫面或與動態 圖像對應的技術的提高，不止是移動用途，固定式的大畫面顯示裝置或大 畫面液晶電視也變得能夠實現。這些液晶顯示裝置，利用了能夠高精細顯 示的有源矩陣驅動方式的液晶顯示裝置。首先，參照圖15，概括說明有源 矩陣驅動方式液晶顯示裝置的代表性構成。而且，圖15通過等效電路模 式地表示出液晶顯示部內的1個像素上連接的主要構成。
通常，有源矩陣驅動方式液晶顯示裝置的顯示部960由使半導體基板 和對向基板這兩枚基板對向並將液晶封入其間的結構構成，該半導體基板 將透明像素電極964和薄膜電晶體(TFT) 963配置成矩陣狀(例如在彩 色SXGA面板的情況下為1280x3像素列xl024像素行)，該對向基板在 整個面上形成了一個透明電極966。
通過掃描信號控制具有開關功能的TFT963，當TFT963接通時，與圖 像信號相對應的灰度等級電壓被施加在像素電極964上，由於各個像素電 極964和對向基板電極966之間的電位差，液晶的透過率發生變化，用液 晶電容965將該電位差保持一定期間，進而顯示圖像。在半導體基板上，傳送向各個像素電極964施加的多個電平電壓(灰 度等級電壓)的數據線962和傳送掃描信號的掃描線961配線為格子狀(在 上述彩色SXGA面板的情況下，數據線是1280x3根，掃描線是1024根)， 掃描線961和數據線962由於在相互交叉部所產生的電容或被夾持在與對 向基板電極之間的液晶電容而成為大的電容性負載。
而且，掃描信號由柵極驅動器970提供給掃描線961，並且灰度等級 電壓向各個像素電極964的供給，從數據驅動器980經由數據線962來進 行。
在1幀期間內(1/60秒)進行1個畫面數據的改寫，通過各個掃描線 對每l像素行(每行)進行順次選擇，在選擇期間內，從各個數據線提供 灰度等級電壓。
而且，柵極驅動器970隻要提供至少2值的掃描信號即可，與此相對， 數據驅動器980需要用與灰度等級數相應的多值電平的灰度等級電壓來驅 動數據線。為此，數據驅動器980的緩衝部使用了能夠進行高精度電壓輸 出的差動放大器。
近來，在液晶顯示裝置中，朝高圖像質量化(多色化)進展，至少需 要26萬色(RGB各6位圖像數據)、甚至2680萬色(RGB各8位圖像 數據)以上的需求增高。
為此，用於輸出與多位圖像數據相對應的灰度等級電壓的數據驅動器 不僅要求進行極高精度的電壓輸出，而且用於處理圖像數據的電路部的元 件數增加，成為數據驅動器LSI晶片面積增加並導致成本高的主要原因。 關於這個問題，下面詳細說明。
圖16是表示圖15的數據驅動器980的構成的示意圖，將數據驅動器 980的主要部件用方框表示。參照圖16，數據驅動器980包括鎖存地址 選擇器981;鎖存器982;灰度等級電壓產生電路983;多個解碼器984; 和多個緩衝電路985。
鎖存地址選擇器981基於時鐘信號CLK確定數據鎖存器的定時。鎖 存器982基於由鎖存地址選擇器981確定的定時鎖存圖像數字數據，並根 據STB信號(選通脈衝信號)對各個解碼器984同時輸出鎖存的數據。灰 度等級電壓產生電路983生成與圖像數據相對應的灰度等級數的灰度等級
7電壓。解碼器984擇一輸出與所輸入的數據相對應的灰度等級電壓。緩衝 電路985輸入從解碼器984輸出的灰度等級電壓，進行電流放大後作為輸 出電壓Vout輸出。
例如，在輸入6位圖像數據時，灰度等級數是64，灰度等級電壓產生 電路983生成64電平的灰度等級電壓。解碼器984包括從64電平的灰度 等級電壓中選擇一個灰度等級電壓的電路。
另一方面，在輸入8位圖像數據時，灰度等級數是256，灰度等級電 壓產生電路983生成256電平的灰度等級電壓。解碼器984包括從256電 平的灰度等級電壓中選擇一個灰度等級電壓的電路。
這樣，若進行多位化，則灰度等級電壓產生電路983或解碼器984的 電路規模增大。例如，當從6位增加到8位時，各自的電路規模變為4倍 以上。因此，由於多位化，數據驅動器LSI的晶片面積增加，成本變高。
對此，在後述專利文獻1中提出了即使多位化也能抑制數據驅動器 LSI晶片面積增加的構成。圖17是後述專利文獻1所提出的構成的一例(與 後述專利文獻l的圖16對應)。
參照圖17，與圖16所示的數據驅動器相比，該數據驅動器在灰度等 級電壓產生電路986、解碼器987以及緩衝電路988的構成上不同。在圖 17的數據驅動器中，灰度等級電壓產生電路986每隔2個灰度等級生成灰 度等級電壓，並將解碼器987的灰度等級電源線數減到圖16的解碼器984 的1/2。解碼器987根據圖像數據選擇2個灰度等級電壓，並輸出到緩衝 電路988。緩衝電路988可以對所輸入的2個灰度等級電壓以及2個灰度 等級電壓中間的灰度等級電壓進行電流放大後輸出。
在後述專利文獻1公開的構成中，通過具備輸入兩個灰度等級電壓並 且可以選擇輸出2個灰度等級電壓的一個以及2個灰度等級電壓的中間電 壓的緩衝電路988，從而能夠將解碼器987的灰度等級電源線數削減一半， 能夠削減解碼器987的電路規模，能夠實現節省面積即低成本化。
與此相對，作為內插(interpolation) DAC,後述專利文獻2和專利文 獻3中提出了一種構成，其對將多位數位訊號變換為模擬信號的電路(數 字模擬變換器，簡稱"DAC")大幅度地進行節省面積化。專利文獻3是 改良了專利文獻2的方案，是尤其使電壓精度的性能提高的構成的方案。
8因此，下面說明專利文獻3。圖18是表示後述專利文獻3提出的DAC構 成的圖。參照圖18，該DAC構成為包括電阻串(string)，其用於從各 抽頭(tap)輸出n個模擬電壓；第一開關組，其用於從各抽頭中選擇一個 電壓Vl並由Sla到Sna的n個開關構成；第二開關組，其用於選擇與電 壓VI相鄰電平的電壓V2並由Slb到Snb的n個開關構成；第三開關組， 其用於選擇電壓VI、 V2的一個並由開關SW1、 SW2、 SW3構成；以及 放大器200，其具有4個差動對(QOA, QOB) 、 (Q1A， Q1B) 、 (Q2A， Q2B) 、 (Q3A， Q3B)。這四個差動對分別由單獨的電流源驅動，四個 差動對的輸出對被共同連接到電流反射鏡電路(QL1， QL2)的輸入輸出 對，而且四個差動對的輸出信號在差動輸入到差動放大器205後將輸出電 壓Vout輸出到輸出端子。4個差動對(QOA， QOB) 、 (Q1A， Q1B)、
(Q2A， Q2B) 、 (Q3A， Q3B)各自的輸入對的一方形成共同連接到輸 出端子的反饋結構。另外，4個差動對(QOA， QOB) 、 (Q1A， Q1B)、
(Q2A， Q2B) 、 (Q3A， Q3B)的輸入對的另一方， 一個被連接到用於 選擇電壓VI的第一開關組，剩餘3個分別被連接到用於選擇電壓VI、 V2之一個的第三開關組(SW1、 SW2、 SW3)。該DAC的動作，首先通 過基於輸入數據的高位位信號的MSB (最高有效位)子字解碼器(subword decoder)的輸出來接通第一和第二開關組(Sla, ...， Sna) 、 (Slb，…， Snb)的第K個開關(Ska和Skb)並將相鄰抽頭的電壓作為VI、 V2來選 擇，通過基於輸入數據的低位位信號的LSB (最低有效位)子字解碼器的 輸出來控制第三開關組(SW1、 SW2、 SW3)的開關的切換。
通過第三開關組(SW1, SW2， SW3)的選擇條件，將圖19所示的 以不同比率內分了電壓VI， V2的4個電平電壓Vol Vo4輸出到輸出端 子。具體地，
若第三開關組的3個開關SW1、 SW2、 SW3全部選擇電壓V1，則輸 出與電壓Vl相等的Vol;
若3個開關SW1、 SW2、 SW3中的2個選擇電壓VI、 一個選擇電壓 V2，則輸出Vo2;
若3個開關中的1個選擇電壓V1、 2個選擇電壓V2，則輸出Vo3;
若3個開關全部選擇電壓V2，則輸出Vo4。而且，為了以高的電壓精度來線性輸出4個電平電壓Vol Vo4，需 要使上述4個差動對(Q0A， Q0B) 、 (Q1A， Q1B) 、 (Q2A， Q2B)、 (Q3A， Q3B)由相同尺寸的電晶體構成，還要將用於驅動各個差動對的 電流源的電流控制為恆定。通過以上那樣的構成和開關控制，圖18的DAC 能夠通過MSB和LSB子字，將合計4n個電平電壓輸出到輸出端子。
若將該DAC的原理適用於圖16的灰度等級電壓產生電路983或解碼 器984以及緩衝電路985，在可以進一步大幅度地減少從灰度等級電壓產 生電路983輸出的灰度等級電壓數，還可以削減用於選擇該灰度等級電壓 之解碼器984的元件數，能夠大幅度地削減電路規模。專利文獻1特開2001 — 34234號公報(圖16);專利文獻2美國專利US5396245號說明書(圖5);專利文獻3美國專利US6246351號說明書(圖2)。 但是，圖18的DAC通過包括了4個差動對的放大器200，可以輸出 用不同的內分比對2個電壓VI、 V2進行了分割的4個電平。在這裡，除 了2個電壓V1、 V2的電平數是3個。
艮卩，根據圖18的DAC的原理，為了能夠輸出除了2個電壓V1、 V2 的a個電平，需要(a+l)個差動對和驅動它的電流源。為此，存在這樣 的問題，即用於內分2個電壓V1、 V2的電平數越增加，放大器200的元 件數也越增加，面積也越增大。

發明內容
因此，本發明所要解決的課題是提供一種節省面積的差動放大器，
其不增加差動對而可以增加內分2個電壓VI、 V2的電平數。
本發明所要解決的其他課題是提供一種顯示裝置的數據驅動器，其 通過使用上述差動放大器，從而大幅度地削減了灰度等級電壓產生電路、 解碼器、放大器的電路規模。
而且，本發明所要解決的其他課題是通過使用上述數據驅動器來提 供一種低成本的顯示裝置。
提供用於解決上述至少一個課題的方法的、本發明一個方面涉及的差 動放大器，其中包括供給兩個輸入信號的2個輸入端子；輸出端子；極性相同的2個差動對;提供分別驅動所述2個差動對的電流的2個電流源， 所述2個差動對的輸入對的一個被分別連接到所述2個輸入端子上，所述 2個差動對的輸入對的另一個被連接到所述輸出端子上，還包括負載電
路，其構成所述2個差動對的輸出對的負載，並從與所述2個差動對的輸
出對之連接點輸出合成所述2個差動對的輸出電流而得到的信號；放大電
路，其輸入所述2個差動對的輸出對和所述負載電路的連接點的信號並將 電壓輸出到所述輸出端子；電流控制電路，其控制所述2個電流源中流過 的電流比。
在本發明中，所述負載電路由電流反射鏡電路構成。
在本發明中，所述2個電流源分別具有電晶體；所述電流控制電路對
於構成所述2個電流源的電晶體，可變地控制供給到各個電晶體的控制端 的偏置電壓，以控制在所述2個差動對的每一個上流過的電流。
在本發明中，也可以構成為所述電流控制電路控制所述2個電流源
的電流比，以便在所述2個差動對上流過的電流的合計值變為恆定。
本發明另一方面涉及的差動放大器，其中包括供給2個輸入信號的 2個輸入端子；輸出端子；被構成為在差動對之間成為2種不同電晶體特 性的同極性的2個差動對；用於提供分別驅動所述2個差動對的電流的2 個電流源；所述2個差動對的輸入對的一個被分別連接到所述2個輸入端 子上，所述2個差動對的輸入對的另一個被連接到所述輸出端子上，還包 括負載電路，其構成所述2個差動對的輸出對的負載，並從與所述2個 差動對的輸出對的連接點輸出通過合成所述2個差動對的輸出電流而得到 的信號；放大電路，其輸入所述2個差動對的輸出對和所述負載電路的連 接點的信號並將電壓輸出到所述輸出端子。
在本發明中，可以構成為包括接受規定電壓信號的2個電壓供給端 子；控制所述2個電壓供給端子和所述2個輸入端子之間的連接/非連接的 輸入控制電路。
根據本發明另一方面的差動放大器，包括供給2個輸入信號的2個 輸入端子；輸出端子；同極性的2個差動對；用於提供分別所述2個差動 對的電流的2個電流源，所述2個差動對的輸入對的一個被分別連接到所 述2個輸入端子，所述2個差動對的輸入對的另一個被連接到所述輸出端
li子，還包括負載電路，其構成所述2個差動對的輸出對的負載，並從與 所述2個差動對的輸出對之連接點輸出通過合成所述2個差動對的輸出電 流而得到的信號；放大電路，其輸入所述2個差動對的輸出對和所述負載 電路的連接點的信號並將電壓輸出到所述輸出端子；選擇電路，其輸入多 個相互不同的電壓，基於選擇控制信號從所述多個相互不同的電壓中選擇 包含相同電壓的2個電壓，並分別供給到所述第1及第2輸入端子。對於
由所述選擇電路選擇的所述2個電壓的一個組合，從所述輸出端子輸出一
個輸出電壓。
在本發明中，可以構成為在從所述輸出端子輸出相互不同的m個(其 中m為8的倍數加l)電壓電平時，將作為輸入電壓供給的電壓數目設為 [{(m—l)/4}+2]，從所述K(m—l)/4)+2]個電壓中包含重複地選擇2個電壓 後供給到所述2個輸入端子，相對於所輸出的從第1個到第m個電壓電平， 使作為輸入電壓而供給的電壓包含第1個、第3+4Xk(其中，k為0、1、…、 (m—5)/4的整數)個、第m個電壓電平。
根據本發明另一方面的顯示裝置的數據驅動器，將上述本發明之差動 放大器作為緩衝部而具備。或者，顯示裝置的數據驅動器包括灰度等級 電壓產生電路，其用於生成多個電壓電平；解碼器，其用於輸出基於輸入 數據而從所述多個電壓電平中選擇的2個電壓;上述本發明的差動放大器， 作為輸入從所述解碼器輸出的電壓並從輸出端子輸出與輸入數據相對應 的電壓的放大電路。
根據本發明另一方面的方法，是通過使用差動放大器而能夠輸出m個 (其中m為8的倍數加l)電壓電平的控制方法，該差動放大器包含2個 從各自的非反相輸入端輸入信號電壓以及反相輸入端被共同連接到輸出
端子的差動對，第1和第2電壓包含重複地被供給到所述各非反相輸入端， 輸出所述第1和第2電壓以及將所述第2和第2電壓分割後的電壓，其中 包括對於所輸出的從第l到第m個電壓電平，準備由第1個、第3+4k
個(其中k為O、 1、 ....... (m—5)/4的整數)、第m個電壓電平構成的
至少K(m—1)/4}+2]個電壓電平，並且從作為輸入電壓而被供給的[((m — 1)/4}+2]個電壓中包含重複地選擇2個電壓的步驟；將所選擇的2個電壓 供給到所述至少2個差動對的所述非反相輸入端的步驟。根據本發明，達到以下效果可以實現一種具備了同極性的2個差動 對的差動放大器，其中通過接受2個輸入電壓，能夠輸出2個輸入電壓和
內分其間的2個以上的電平電壓。
另外，根據本發明，達到以下效果可以實現一種通過接受2個輸入
電壓，能夠輸出2個輸入電壓和其中間電壓的3個電平的差動放大器，其 中通過從n個(其中n為3以上的正數)電壓中將包含相同電壓的規定的 2個組合電壓作為2個輸入電壓輸入，從而能夠輸出幾乎等間隔的(2n+l) 個以上的電平電壓。
根據本發明，達到以下效果在包括同極性的2個差動對的差動放大 器中，通過將接受2個輸入電壓、能夠輸出2個輸入電壓和內分其間的2 個以上的電平電壓的差動放大器應用於顯示裝置的數據驅動器的輸出緩 衝部，從而在削減灰度等級電壓產生電路中生成的灰度等級電壓數的同 時，還能夠削減解碼器和輸出緩衝部的電路規模，並使數據驅動器的節省 面積(低成本化)成為可能。
根據本發明，達到以下效果在通過接受2個輸入電壓、能夠輸出2 個輸入電壓和其中間電壓的3個電平的差動放大器中，通過將通過從n個 (n為3以上的正數)電壓當中將包含相同電壓的規定的2個組合電壓輸 入作為2個輸入電壓輸入而能夠輸出幾乎等間隔的(2n+l)個以上的電 平電壓的差動放大器應用於顯示裝置的數據驅動器的輸出緩衝部，從而在
削減灰度等級電壓產生電路中生成的灰度等級電壓數的同時，還能夠削減 解碼器和輸出緩衝部的電路規模，並使數據驅動器的節省面積(低成本化)
成為可能。
根據本發明，得到以下效果通過將上述節省面積的數據驅動器應用 於顯示裝置，從而也使顯示裝置的低成本化或窄邊框化成為可能。


圖1是表示本發明第一實施方式的差動放大器的構成的圖。 圖2是表示本發明第二實施方式的差動放大器的構成的圖。 圖3是用於說明本發明第一實施方式的第一作用的圖。 圖4是用於說明本發明第一實施方式的第二作用的圖。圖5是用於說明本發明第二實施方式的第一作用的圖。
圖6是表示本發明第三實施方式的數字/模擬變換器的構成的圖。 圖7是表示本發明第四實施方式的數字/模擬變換器的構成的圖。 圖8是表示本發明第四實施方式的2值輸入電壓的選擇方法的實施例 的圖。
圖9是表示本發明第四實施方式的2值輸入電壓的選擇方法的其他實 施例的圖。
圖IO是表示仿真中使用的本發明的差動放大器的構成的圖。 圖U是表示第三作用中、本發明的差動放大器的輸入輸出特性的圖。 圖12是表示第四作用中、本發明的差動放大器的輸入輸出特性的圖。 圖13是表示第四作用中、本發明的差動放大器的其他輸入輸出特性 的圖。
圖14是表示第五作用、本發明的差動放大器的輸入輸出特性的圖。 圖15是表示顯示裝置的構成的圖。 圖16是表示現有的數據驅動器的構成的圖。 圖17是表示現有的數據驅動器的構成的其他例子的圖。 圖18是表示現有的數字/模擬變換器的構成的圖。 圖19是表示圖19中輸入輸出電平對應的示意圖。 圖20是表示本發明第五實施方式的差動放大器的構成的圖。 圖中T1、 T2 —輸入端子；3 —輸出端子；6、 16 —放大級；7、 17 — 電流控制電路；8—輸入控制電路；4、 14一輸出端(差動級的輸出端)； 101、 102、 103、 104、 211、 212—N溝道電晶體;111、 112、 201、 202、 203、 204、 109—P溝道電晶體;126、 127、 226、 227、 IIO—電流源;151、 152、 154、 155 —開關；200 —放大器；205 —差動放大器；300、 400 —差 動放大器；960 —顯示部；961—掃描線；962 —數據線；963 — TFT; 964 一像素電極；965 —液晶電容；966 —共同電極(對向基板電極)；970 — 柵極驅動器；980 —數據驅動器；981—鎖存地址選擇器；982 —鎖存器； 983、 986 —灰度等級電壓產生電路；984、 987 —解碼器；985、 988 —緩衝 電路。
1具體實施例方式
為了更詳細地說明本發明，下面通過參照附圖進行說明。圖l是表示本發明第一實施方式的差動放大器的構成的圖。參照圖1，本發明第一實施方式的差動放大器包括第一差動對(101， 102);第二差動對(103，
104);電流反射鏡電路(111， 112)，其被連接到第一和第二差動對的各個輸出對，相對於第一和第二差動對構成共同的有源負載；放大電路6，其輸入該電流反射鏡電路(111， 112)的輸出信號，並將電壓Vout輸出
到輸出端子3;電流控制電路7，其控制流過第一和第二差動對的電流(Il，
12)。而且，下面，將由電晶體101、102構成的差動對也記述為差動對(101，102)。
構成為將第一差動對電晶體101的控制端(柵極)連接到輸入端子
Tl、第二差動對電晶體103的控制端(柵極〉連接到輸入端子T2，第一和第二差動對電晶體102、 104的控制端共同連接到輸出端子3，反饋輸入了輸出電壓Vout。而且，將輸入端子T1、 T2的端子電壓分別設為VT1、VT2。
電流控制電路7由下述部件構成電流控制電晶體126，其被連接在低電位側電源VSS上，用於驅動第一差動對(101， 102)中流過的電流II;電流控制電晶體127，其被連接在低電位側電源VSS上，用於驅動第二差動對(103， 104)中流過的電流I2;開關組(SWla SW4a、 SWlb SW4b)，其能夠將多個電壓(VB1 VB4)有選擇地提供給電流控制電晶體126、 127各自的控制端(柵極)。
另外，連接在第一差動對(101， 102)和第二差動對(103， 104)各自的輸出對與高電位側電源VDD之間的電流反射鏡電路(111, 112)，在圖1中示出其代表性的結構。即，電流反射鏡電路(1U， 112)由下述部件構成電晶體112,其源極連接到電源VDD，漏極和柵極進行二極體連接，構成電流反射鏡電路的輸入端；電晶體111，其源極連接到電源VDD，柵極與電晶體112的柵極共同連接，漏極構成電流反射鏡的輸出端。該電流反射鏡電路的輸入端(電晶體112的漏極)與電晶體102、 104的漏極共同連接，該電流反射鏡電路的輸出端(電晶體111的漏極)與電晶體IOI、 103的漏極共同連接，構成差動級的輸出端4，並被連接到放大級6的輸入端上。
圖1所示的差動放大器能夠輸出以規定的內分比將輸入端子Tl、 T2
的電壓VT1， VT2進行了內分的電壓，並且根據通過電流控制電路7控制電流控制電晶體126、 127中流過的電流I1、 K的電流比，可以輸出不同內分比的多個電平電壓。
圖2是表示本發明第二實施方式的差動放大器的構成的圖。在圖1所示的上述第一實施方式的差動放大器中，是將規定電壓分別作為VT1 、VT2而提供給電晶體101、 103的差動輸入端T1、 T2的結構，但在圖2的本發明第二實施方式的差動放大器中，成為包括輸入控制電路8的結構，該輸入控制電路8選擇性地進行2個供給電壓(VI， V2)向端子T1、 T2的輸入。在圖2中，第一差動對(101， 102)和第二差動對(103， 104)可以分別由特性不同的電晶體構成。
另一方面，在電流控制電晶體126， 127的控制端上分別施加固定電壓VBll、 VB12,電流Il、 12被控制為恆定的電流比。除此之外的構成與圖l的差動放大器相同。因此，圖2的差動放大器可以輸出以與電流I1、12之電流比對應的內分比將端子T1、 T2的電壓VT1、 VT2進行了內分的電壓。
輸入控制電路8由下述部件構成提供供給電壓V1的端子；分別連接在與端子Tl及端子T2之間的開關151、 152;提供供給電壓V2的端子；和分別連接在與端子Tl及端子T2之間的開關154、 155。通過控制這些開關，從而可以將2個供給電壓(VI， V2)有選擇地、也包含重複地提供給端子T1、 T2。
由於在圖2所示的第二實施方式的差動放大器中，可以輸出以規定內分比將端子T1、 T2的電壓VT1、 VT2進行了內分的電壓，故通過由輸入控制電路8將電壓V1、 V2選擇性地輸入到端子T1和端子T2，從而可以輸出與電壓V1、 V2相同電平的電壓以及將電壓V1、 V2內分的2個電平的電壓。
而且，在圖l和圖2所示的上述第一和第二實施方式的差動放大器中，第一差動對(101， 102)和第二差動對(103， 104)被設為N溝道電晶體(相同極性)，但顯然也可以是包含P溝道電晶體的2個差動對的差動放
16大器，並且還可以為包括極性相互不同的2個差動對的構成。
接著，對於圖l和圖2所示的上述第一和第二實施方式的差動放大器，
在下面說明各自的作用。
首先，參照圖3和圖4說明在圖1所示的上述第一實施方式的差動
放大器中，當端子T1、 T2的電壓VT1， VT2為相互不同的電壓值且滿足VTKVT2關係時的作用。
圖3是用於說明圖1差動放大器中、電流Il、 12的電流比相等的情況下的作用的圖。
另外，圖1的差動放大器的2個差動對(101， 102) 、 (103， 104)的各電晶體分別設為相同特性。
而且，將電晶體101、 102、 103、 104中流過的電流(漏極一源極間電流)分別設為Ia、 Ib、 Ic、 Id。
圖3是漏極一源極間電流Ids(縱軸)和相對於電源VSS的電壓V(橫軸)之間的關係圖，其示出了電晶體101、 102和電晶體103、 104的2個特性曲線(Ids—Vg特性)。
在圖3中，特性曲線l對應於電晶體101、 102，特性曲線2對應於電晶體103、 104， 2個差動對的各個電晶體101、 102、 103、 104在各自的特性曲線上具有動作點a、 b、 c、 d。
而且，由於圖1的電晶體101 104設為相同特性，故2個特性曲線僅僅在橫軸方向上偏離。這樣，2個差動對的特性曲線偏離是因為2個差動對各自的尾端(tail)(源極耦合端子)能夠單獨電位變動。
上述條件中電晶體101 104的電流的關係，關於差動對(IOI， 102)，下式(1)成立。
Ia+Ib = Il …(1)
關於差動對(103， 104)，下式(2)成立。
Ic+Id=I2 …(2)
關於電流反射鏡電路(111， 112)，下式(3)成立。
Ia+Ic=Ib+Id …(3)
進而，根據電流比條件(11二12)以及(1) 、 (2)，下式(4)成立。
Ia+Ib二Ic+Id …(4)而且，電流反射鏡電路的輸出端4 (電晶體111的漏極)僅僅將電壓信號提供給放大電路6,並且使得與放大電路6之間不流過恆定的電流。
由此，如果求解上述關係式(3) 、 (4)，則得到下式(5) 、 (6)的關係。
Ia=Id ... (5)
Ib二Ic …(6)
艮P，在上述條件的情況下，電晶體101、 104中流過的電流相等(Ia二Id)，電晶體102、 103中流過的電流相等(Ib=Ic)的狀態就變成圖1的差動放大器的穩定狀態。
此時的各個動作點a， b， c， d存在於特性曲線1、 2和直線Ids二Ia=Id、 Ids二Ib二Ic的交點上。另外，電晶體102、 104的動作點b、 d，相對於圖3的橫軸V，由於V二Vcmt是共同的，因此動作點b、 d確定，動作點a， c也確定，成為圖3所示的那樣。此時，連接電晶體101、 102、103、 104在特性曲線上的四個動作點的圖形就變為平行四邊形。而且，從平行四邊形的邊ad和邊bc相互相等可知，輸出電壓Vout成為電壓VT1、VT2的中間電壓。
如上所述，當將電晶體101 104設為相同特性且使電流Il、 12的電流比相等時的輸出電壓Vout，變為將電壓VT1、 VT2內分為1對1的電壓(中間電壓)。
接著，參照圖4說明變更了電流比的情況。圖4是表示在將圖1的差動放大器的2個差動對(101， 102) 、 (103， 104)的各電晶體分別設為相同特性且將電流Il、 12設定為I1成為I2的約2倍的電流值(11二I2x2)的情況下的作用的圖。
另外，與圖3相同，假設端子電壓VT1、 VT2為VTKVT2。此外，與圖3相同，圖4示出了漏極一源極間電流Ids (縱軸)和相對於電源VSS的電壓V (橫軸)之間的關係，特性曲線1對應於電晶體
101、 102，特性曲線2對應於電晶體103、 104， 2個差動對的各電晶體101、
102、 103、 104在各自的特性曲線上具有動作點a、 b、 c、 d。即使在圖4中，作為電晶體101 104的電流的關係，上式(1)乃至(3)仍然成立。
根據電流Il、 12的關係(11=12x2)，下式(7)成立。Ia+Ib二2 (Ic+Id) …(7)
由此，若求解上述關係式(3) 、 (7)，則得到下式(8) 、 (9)。
Ia= (Ic+3xld) /2 ... (8)
Ib二 (3xlc+ld) /2 ... (9)
當電流源126和127的電流II和12不同時，就不成為圖3的情況下
的簡單的關係式，圖1的差動放大器的輸出穩定狀態就變為圖4所示的那
種狀態。
而且，電晶體102、 104的動作點b、 d，相對於橫軸V， V-Vout是共同的。
此時，由於電流Il、 12的電流比被設定成I1為I2的約2倍，故輸出電壓Vout取偏向電壓VTl的值。因此，通過調整電流Il、 12的電流比，可以取得將電壓VT1、 VT2大概內分為l對2的輸出電壓Vout。
而且，實際上，儘管某種程度地依存於2個差動對的電晶體特性或電流Il、 12的大小，但是，如果將它們優選設定，則能夠使電流Il、 12的電流比與基於輸出電壓Vout的電壓VT1、 VT2的內分比的倒數有某種程度的對應。但是，即使在這種情況下，若電壓VT1、 VT2的電壓差變大，則內分比的倒數和電流比的關係也稍微不一致。
而且，在圖4中，儘管說明了電流源126和127的電流11、12為11>12的情況，但可以容易地理解如果12=11x2，則可以取出將電壓VT1、 VT2內分為2對1的輸出電壓Vout。
一般地，圖1的差動放大器是向端子T1、 T2的輸入電壓被固定的構成，但是如果將電流Il、 12的電流比設為11>12，則輸出電壓Vout變成將電壓VT1， VT2內分為偏向電壓VT1的電壓，如果設為IKI2，則變成內分為偏向電壓VT2的電壓，各個電流比的差越大，就越可以輸出接近電壓VT1或者VT2的電壓。而且，通過條件的最優化，能夠使電流Il、 12的電流比和電壓VT1、 VT2的內分比的倒數對應。因此，如果通過電流控制電路7切換控制電流I1、 12的電流比，則圖1的差動放大器可以輸出內分電壓VT1、 VT2的多個電平的電壓。
並且，即使在將電壓VT1、 VT2設定為不同的電壓時，在電流控制電路7中，多個偏置電壓(VB1 VB4)的任何一個被設定為使電流控制電晶體126或127截止的電壓，如果通過選擇該偏置電壓來遮斷電流Il、 12之一，則可以將電壓VT1或VT2作為輸出電壓Vout輸出。這是因為由於電流被遮斷的差動對變為非動作狀態，輸入到其他差動對的電壓通過電壓跟隨器(voltage follower)作用而被輸出。
因此，圖1的差動放大器通過利用電流控制電路7的開關組的控制來改變差動對(101， 102) 、 (103， 104)中流動的電流Il、 12的電流比，從而可以輸出與2個輸入電壓相同的電壓和內分2個輸入電壓的多個電平的電壓。
下面，參照圖2，說明本發明第二實施方式的差動放大器的作用。本發明第二實施方式的差動放大器通過輸入控制電路8，可以將2個供給電壓V1、 V2 (VKV2)也包含重複且有選擇地供給到端子T1、 T2。而且在圖2中，差動對(101， 102) 、 (103， 104)上流動的電流Il、 12的電流
比被設定為恆定。
在通過輸入控制電路8而向端子T1、 T2供給相同的電壓時，即在電壓VI或者V2的一個被共同輸入到端子Tl、 T2時(VT1=VT2)，圖2的差動放大器變為與通常的電壓跟隨器電路相同的作用，輸出電壓Vout變為等於被共同輸入到端子T1、 T2的電壓。
另一方面，在下面說明在通過輸入控制電路8向端子T1、 T2供給不同的電壓的情況，即電壓V1或者V2的一個輸入到端子T1、另一個被輸入到端子T2的情況。在這裡，當電流II、 12的電流比為11>12或者11<12時，圖2的差動放大器與圖4中說明的情況相同，輸出電壓Vout變為將端子Tl 、 T2的電壓VT1 、 VT2內分為恆定的內分比X對Y (但除了 X=Y)
的電壓。
在為電流Il、 12的電流比被固定的差動放大器的情況下，如果沒有輸入控制電路8，向端子T1、 T2供給的2個電壓被固定，則輸出電壓Vout僅僅變為被內分為X對Y的內分比的一個電平電壓。
但是，在圖2的差動放大器中，由於通過輸入控制電路8可以切換供給到端子T1、 T2的電壓，故輸出電壓Vout可以取對供給到端子T1、T2的2個電壓內分為X對Y的內分比的電平電壓或者內分為Y對X的內
分比的另外的電平電壓。艮口，圖2的差動放大器通過由輸入控制電路8來切換供給到端子Tl、
T2的電壓，從而可以輸出不同內分比的多個電平的電壓。
下面，說明圖2的差動放大器的另外的例子。在圖2的差動放大器中，將電流Il、 12的電流比設為相等、即11=12，可以使差動對(101， 102)，(103， 104)的電晶體由不同特性的結構來構成。參照圖5來說明此時的作用。
圖5是表示在圖2的差動放大器中，將2個差動對(101， 102)、(103， 104)設定為差動對(101， 102)的W/L比(溝道寬度W對溝道長度L的比)為差動對(103， 104)的W/L比的2倍時的作用的圖。
在圖5中，表示出通過輸入控制電路8分別將電壓V1 (VT1=V1)、電壓V2 (VT2=V2)選擇輸入到端子Tl和端子T2時的例子，電壓VI，V2設為VKV2。
與圖3相同，圖5表示了漏極一源極間電流Ids (縱軸)和相對於電源VSS的電壓V(橫軸)之間的關係，特性曲線1對應於電晶體101、 102，特性曲線2對應於電晶體103、 104， 2個差動對的各個電晶體101、 102、103、 104在各自的特性曲線上具有動作點a、 b、 c、 d。
而且，由於差動對(101， 102) 、 (103， 104)以不同的W/L比構成，故2個特性曲線在橫軸方向不一致的同時，2個特性曲線的斜率也不同。
圖2的差動放大器中的電晶體101 104的電流關係在電流II、 12的電流比是I1二I2時，變成與圖3的情況相同，上式(1) (6)成立。
此時的各個動作點a、 b、 c、 d存在於特性曲線1、 2和直線Ids二Ia二Id、 Ids二Ib二Ic的交點上。另外，因為電晶體102、 104的動作點b、 d，相對於圖5的橫軸V， V^Vout是共同的，所以各個動作點成為圖5所示的那樣。
根據圖5，特性曲線1與電晶體尺寸比相對應，斜率變為特性曲線2的2倍，此時的輸出電壓Vout成為將端子Tl， T2的電壓VT1、 VT2內分為l對2的電壓。而且，該電壓VT1、 VT2相對的內分比依賴於2個差動對(101， 102) 、 (103， 104)的尺寸比，通過優化設定，從而可以輸出內分為所希望的內分比的電壓。
因此，如圖5所示，在通過輸入控制電路8分別將電壓V1(VT1=V1)、電壓V2 (VT2=V2)選擇輸入到端子Tl和端子T2時，輸出電壓Vout變為將電壓V1、 V2內分為以l對2的電壓。另一方面，在通過輸入控制電路8分別將電壓V2 (VT1=V2)、電壓VI (VT2-V1)選擇輸入到端子T1和端子T2時，輸出電壓Vout變為將電壓VI、 V2內分為2對l的電壓。這樣，圖2的差動放大器通過由輸入控制電路8切換供給到端子Tl、T2的電壓，從而可以輸出不同內分比的多個電平的電壓。
下面，說明本發明的第三實施方式。圖6是表示本發明第三實施方式的數字/模擬變換器(簡稱為"DAC")的構成的圖。參照圖6，本發明第三實施方式的DAC是用採用了圖1所示本發明第一實施方式的差動放大器的差動放大器300對圖18所示的DAC放大器200和第三開關組(SW1 ，SW2， SW3)進行了置換的裝置。
在圖6的DAC中，用於選擇輸入到差動放大器300的端子Tl、 T2的2個電壓的裝置是與圖18相同的構成。g口，其由以下部件構成通過從各個抽頭輸出(n+l)個模擬電壓V,、 V2、…、Vn+1的電阻串；由從各個抽頭選擇一個電壓VK (其中K為從1到n的整數的任何一個)的Sla到Sna的n個開關構成的第一開關組；以及由選擇與電壓Vj目鄰電平的電壓VK+1的Slb到Snb的n個開關構成的第二開關組，並通過基於輸入數據的高位位信號之MSB子字解碼器的輸出來接通第一和第二開關組的第K個開關(Ska和Skb)，可以將相鄰抽頭的電壓作為VK (=VT1)、VK+1 (二VT2)來選擇。
本發明第三實施方式的DAC與圖18所示DAC的不同點是在本發明第三實施方式中，通過基於輸入數據的低位位信號之LSB子字解碼器的輸出來控制電流控制電路7的各個開關。g卩，在本發明第三實施方式中，通過由電流控制電路7控制差動對(101， 102) 、 (103， 104)中流過的電流Il、 12的電流比，從而可以輸出內分輸入到端子T1、 T2的電壓VK，
VK + ,的多個電平的電壓。即使增加內分電壓VK、 VKW之電壓的電平數，
由於差動對數不增加，因此與圖18所示的結構相比，也可以實現特別的面積節省。而且，在本發明的第三實施方式中，在增加了內分電壓VK、VK+,的電壓的電平數的情況下，雖然供給到電流控制電晶體126、 127控制端的偏置電壓數或進行偏置電壓切換的開關增加，但偏置電壓能夠由多個差動放大器300共有。這種情況下，由於開關可以由最小尺寸的電晶體
構成，因此對面積增加的影響十分小。另一方面，在圖18中，在增加了用於內分由MSB子字解碼器的輸出選擇的電壓VI、 V2之電壓的電平數的情況下，差動對即用於驅動它的電流源的數目、和將電壓V1、 V2選擇輸入到差動對一端的第三開關組的數目增加。特別是，由於元件偏差直接影響線性輸出的精度，故構成差動對和電流源的電晶體某種程度上需要設定為大的尺寸，其對面積增加的影響大。
如果將該圖6的DAC原理適用於圖17的灰度等級電壓產生電路986或解碼器987、緩衝電路988中，則可以比圖17的灰度等級電壓數的1/2還更大幅度地減少從灰度等級電壓產生電路986輸出的灰度等級電壓數，還可以削減用於選擇該灰度等級電壓的解碼器987的元件數，能夠特別削減電路規模。
圖7是表示本發明第四實施方式的數字/模擬變換器(DAC)的構成的圖。在圖18或圖6所示的DAC中，儘管作為在從電阻串生成的n個電壓當中選擇相鄰抽頭的2個電壓(Vk， VK+1)並輸入到差動放大器的構成，但在圖7所示本發明第四實施方式中，通過不僅選擇相鄰的2個抽頭電壓還選擇2個相鄰或3個相鄰等的抽頭電壓等、任意2個抽頭電壓，從而相對於輸出電壓電平數，可以削減抽頭電壓數。
參照圖7，在本發明第四實施方式的DAC中，選擇輸入到差動放大器400的端子T1、 T2的2個電壓的裝置由以下部件構成從各個抽頭輸出n個模擬電壓V,、 V2、…、Vn的電阻串；由用於從各抽頭選擇一個電壓vs (其中S為從1到n的整數中的一個)的Sla到Sna的n個開關構成的第一開關組；以及由用於選擇一個電壓V;(其中，J為從l到n的整數中的一個)的Slb到Snb的n個開關構成的第二幵關組，並通過基於輸入數據的全部位信號(MSB+LSB)的解碼器的輸出來接通第一和第二開關組的第S個和第J個開關(Ssa和Sjb)，可以將也包含重複的任意抽頭電壓的組合(Vs， Vj)作為端子Tl， T2的電壓(VT1， VT2)來選擇。而且，圖7的DAC在本發明第二實施方式的差動放大器(圖2)中，還能夠考慮為將輸入控制電路8的電壓供給端子數擴展到n個。
另外，在圖7的DAC中，優選差動放大器400是即使在輸入到端子Tl、 T2的2個電壓的電壓差寬的電壓範圍，也能夠保證規定的內分比並 進行高精度輸出的差動放大器。例如，如參照圖3所說明的、相對2個輸 入電壓可以輸出中間電壓的差動放大器是優選構成的一個。即，差動放大 器400可以使用以下構成的差動放大器，其在圖2的差動放大器中，2個 差動對(101， 102) 、 (103， 104)分別由相同特性的電晶體構成，2個 差動對(101， 102) 、 (103， 104)的每一個上流過的電流Il， 12的電流 比相等(11二12)。
該差動放大器400的作用與參照圖3說明的相同。即，輸出電壓Vout 變成將端子T1、 T2的電壓VT1、 VT2內分為1對1的電壓。該作用與圖 7中輸入到端子T1、 T2的電壓Vs (二VT1) 、 Vj (二VT2)的電壓差沒 有關係地成立，或者只要2個差動對的各個電晶體為相同特性，就與特性 曲線的形狀無關地成立。而且，在構成差動對的電晶體具有溝道長度調製 效應等的情況下，若2個電壓Vs， Vj的電壓差變得非常大，則儘管有時 也存在輸出電壓Vout自中間電壓稍微偏離，但總的來說，是在比較寬的 範圍內成立的作用。
下面，說明通過選擇圖7的第一和第二開關組的任意組合電壓(Vs， Vj)，相對於輸出電壓電平數，可以削減抽頭電壓數的一個具體例子。而 且，在下面的具體例子中，說明用於實現輸出電壓電平變為等間隔的線性 輸出的例子。
圖8是表示輸入到圖7的差動放大器400的端子Tl、 T2的2個輸入 電壓之選擇方法的一個例子的圖。在圖8中，用表形式示出等間隔的9個 電平電壓、從圖7的電阻串的各抽頭輸出的相互不同的4個電壓A、 B、 C、 D以及輸入到端子T1、 T2的2個電壓之組合的對應。而且，上述2個電 壓的組合可以被輸入到端子Tl、 T2的任何一個。
在圖8中，輸入到端子T1、 T2的2個電壓相對於9個電平的輸出電 壓，只設置了其1/2以下的四個。但是，在這2個電壓的組合例如電壓A 被選擇輸入到2個端子(TK T2)的一個時，另一個可能是電壓A、 B、 C、 D四種。這樣，基於四個電壓的2個電壓的組合全部有10種，由此9
電平的線性輸出變為可能。
4個輸入電壓A、 B、 C、 D相對於9電平的輸出電壓，分別被設定為第1、 3、 7、 9的電壓電平。
此時，向實現第5電平輸出的端子(Tl， T2)輸入的2個電壓的組合 可能是電壓B和C的組合、電壓A和D的組合的2種。
另外，在圖8中，可以使9電平輸出電壓中的1 8電平相對於3位 數字數據(D2， Dl， DO)，與(0， 0， 0) (1， 1， 1)的各個數據相 對應。
圖9是輸入到圖7的差動放大器400的端子Tl， T2的2個電壓之選 擇方法的其他具體例子。
參照圖9，圖9是等間隔的17電平電壓、從圖7的電阻串的各個抽 頭輸出的相互不同的6個電壓A、 B、 C、 D、 E、 F、以及輸入到端子T1、 T2的2個電壓的組合的對應圖。所述2個電壓的組合無論被輸入到端子 Tl、 T2的哪一個都沒有關係。
在圖9中，輸入到端子T1、 T2的電壓相對於17電平的輸出電壓，僅 僅設置有其1/3以下的6個。但是，基於6個電壓之2個電壓的組合全部 有21種，由此使17電平的線性輸出變成可能。6個電壓A、 B、 C、 D， E、 F分別被設定為第1、 3、 7、 11、 15、 17電壓電平。另外，用於輸出 第7、 9、 11電壓電平的2值輸入的組合有多種。此外，在圖9中，使17 電平電壓中的1 16電平相對於4位數字數據(D3， D2， Dl， DO)，與 (0， 0， 0， 0) (1， 1， 1， 1)的各個數據相對應。
在圖8和圖9中，對於能夠輸出被輸入到端子T1、 T2的2個電壓之 中間電壓的差動放大器，儘管針對9電平和17電平的線性輸出，示出了 用於削減從圖7的電阻串的各個抽頭供給的電壓數的代表性實施例，但是， 其也可以應用於多值電平的線性輸出的構成。
根據本發明，在輸出電壓數為m個(其中m是8的倍數加1)的電平 是線性輸出時，可以將從圖7電阻串的各個抽頭供給的電壓數(輸入到端 子T1、 T2的電壓數)削減到[{(111一1)/4}+2]個。
此時，從圖7的電阻串的各個抽頭供給的電壓相對於m個輸出電平， 設定到第1號、第(3+4k)號、第m號的電平，將k假設為O以上的整 數，以及第(3+4k)號設定為包含第(m—2)號。
圖8是m二9、 k=0, 1的情況，圖9是m二17、 k二0， 1， 2， 3的情況。
如上所述，圖7的DAC，其差動放大器400雖然只能輸出相對於向 端子T1、 T2輸入的兩個電壓其內分比被固定的電壓，但是通過從由電阻 串的各個抽頭生成的n個電壓中，根據輸入數據由第一和第二開關組來選 擇組合電壓，從而可以輸出由電阻串各個抽頭輸出的n個電壓之2倍以上 的多個電平電壓數。
通過將本發明實施例的DAC應用於圖17的灰度等級電壓產生電路 986或解碼器987、緩衝電路988中，從而可以比圖16的灰度等級電壓數 的1/2還更大幅度地減少從灰度等級電壓產生電路986輸出的灰度等級電 壓數，還可以削減用於選擇該灰度等級電壓的解碼器984的元件數，能夠 大幅度削減電路規模。
上面儘管說明了本發明的差動放大器和數字/模擬變換器的實施方式， 但是，從圖1到圖7的各個構成也能夠是被置換成在玻璃或者塑料等絕緣 性基板上形成的沒有背柵(back gate)的電晶體的構成，可以實現與圖1 到圖9中所說明的相同的作用和效果。
另外，包括本發明的差動放大器或者數字/模擬變換器的數據驅動器通 過使解碼器面積減小，從而使低成本化成為可能，如果用作圖15的數據 驅動器，則可以實現液晶顯示裝置的低成本化。
而且，圖15的液晶顯示裝置可以做成將數據驅動器980作為矽LSI 單獨形成並連接到顯示部960上的結構，或者也能通過使用玻璃基板等絕 緣性基板的多晶矽TFT (薄膜電晶體)等來形成電路而與顯示部960 —體 形成。特別在將顯示部和數據驅動器一體形成的情況下，通過使數據驅動 器的面積變小，從而使窄邊框化(顯示部960的外周和基板外周之間的寬 度的縮短)也成為可能。
還包含其他方式，即使對於這種顯示裝置數據驅動器的任何一個，通 過應用本發明的差動放大器，也可以促進顯示裝置的低成本化或窄邊框 化。例如，顯然與液晶顯示裝置同樣，即使對於通過將多值電平的電壓信 號輸出到數據線上來進行顯示的有源矩陣驅動方式的有機EL顯示器等顯 示裝置，也能夠應用本發明的差動放大器。
2實施例
下面，參照附圖，作為實施例，說明用於驗證上述本發明實施方式的 差動放大器的作用和效果的模擬結果。
圖10是用於確認本發明第一實施方式的效果的差動放大器的模擬電 路。另外，圖10還成為表示圖1所示的第一實施方式的一個具體例子的 圖，放大級6由進行輸出端子3的充電作用的P溝道電晶體109、和連接
在輸出端子3與電源VSS間並進行放電作用的電流源110構成。其他構成 與圖l所示的構成相同。
電晶體9被連接在高電位側電源VDD和輸出端子3之間，其柵極與 電流反射鏡電路(111， 112)的輸出端4 (電晶體lll的漏極)連接。電 流源110被連接在低電位側電源VSS和輸出端子3之間。儘管圖10中沒 有示出，但根據需要，也可以在電晶體109和輸出端子3之間設置相位補 償電容。
圖11是在進行圖3的作用時的輸入輸出特性(模擬)，對於圖10的 差動放大器，用相同特性的電晶體分別構成2個差動對(101， 102)、 (103， 104)，並且假設各個差動對上流過的電流Il、 12的電流比相等(11=12) 的條件，輸出端子T1、 T2之電壓VT1、 VT2的中間電壓。
圖11表示將差動放大器端子Tl、 T2的2個電壓VT1、 VT2中的電 壓VT1假設為恆定、使電壓VT2相對於VT1在士0.5V範圍內變化時的輸 出電壓Vout的輸出特性。
此時，輸出電壓Vout變成2等分2個電壓(VT1， VT2)的電壓，其
輸出期待值在圖11中用虛線表示。
根據圖ll，可以確認將5V作為中心，在士0.5V範圍內，輸出電壓 Vout與輸出期待值(虛線)比較一致，在寬的電壓範圍內，可以高精度地 輸出2個輸入電壓的中間電壓。
即使在圖7所示的本發明第四實施方式的DAC中，上述結果也匹配， 在圖7的差動放大器400中，用相同特性的電晶體分別構成2個差動對 (101， 102) 、 (103， 104)，並且如果假設各個差動對上流過的電流Il、 12的電流比相等(11=12)的條件，則在寬的電壓範圍內，可以高精度地 輸出端子T1、 T2之電壓VT1、 VT2的中間電壓。因此，可以實現參照圖8和圖9所說明的效果，能夠大幅度削減相對於輸出電壓電平數的抽頭電壓數。
圖12是對於圖10的差動放大器，在用相同特性的電晶體分別構成2 個差動對(101， 102) 、 (103， 104)並且通過電流控制電路7的控制使 各個差動對上流過的電流II、 12的電流比變化時的輸入輸出特性(模擬)。
圖12表示在將電流II、 12的電流比切換控制為2對1以及1對2時 的各自的輸入輸出特性。若將電流Il、 12的電流比切換控制為2對1以及 l對2，則輸出電壓Vout分別變為Vo2、 Vo3。另外，用圖中虛線的Vo2 輸出期待值、Vo3輸出期待值分別示出將端子Tl、 T2的電壓(VT1， VT2) 內分為1對2和2對1的輸出期待值。
根據圖12，可以確認端子T1、 T2的電壓(VT1， VT2)的內分比 幾乎與電流II、 12的電流比的倒數相對應，輸出電壓Vout在i0.5V範圍 內幾乎與輸出期待值(Vo2輸出期待值、Vo3輸出期待值) 一致。而且， 在輸出電壓Vout超過0.1V的電壓範圍內，其逐漸大地偏離輸出期待值。
圖13是表示對於圖10的差動放大器，在用相同特性的電晶體分別構 成2個差動對(101， 102) 、 (103， 104)並且通過電流控制電路7的控 制使各個差動對上流過的電流Il， 12的電流比變化為l對3、 l對l、 3對 1時的輸入輸出特性(模擬結果)的圖。
在圖13中，若將電流Il、 12的電流比切換控制為3對1、 l對l以及 l對3，則輸出電壓Vout分別變為Vo2、 Vo3、 Vo4。用圖中虛線的Vo2 輸出期待值、Vo3輸出期待值、Vo4輸出期待值分別示出將端子Tl、 T2 的電壓(VT1， VT2)內分為1對3、 1對1禾n 3對1的輸出期待值。
根據圖13，可以確認端子T1、 T2的電壓(VT1， VT2)的內分比 幾乎與電流II、 12的電流比的倒數相對應，輸出電壓Vout在士0.1V範圍 內幾乎與輸出期待值(虛線) 一致。而且，在超過0.1V的電壓範圍內， 對於Vo2和Vo4，儘管其逐漸大地分別從Vo2輸出期待值、Vo4輸出期 待值偏離，但電流Il、 12的電流比為l對l的輸出電壓Vo3在與圖11同 樣寬的電壓範圍內與Vo3輸出期待值比較一致。
而且，儘管在圖12、圖13中示出了基於輸出電壓Vout的電壓VTl、 VT2的內分比幾乎與電流Il、 12的電流比的倒數相對應的例子，但是也有該關係根據電晶體特性或電流Il、 12的設定而不同的情況。
以上，根據圖12和圖13示出了在本發明第一實施方式的差動放大器 中，可以輸出將輸入到端子T1、 T2的2個電壓內分為不同的比例的多個 電壓電平。還示出了也包含與輸入電壓相同電平的多個電壓電平可以線性 輸出。另外，可以實現與使用本發明第一實施方式差動放大器的本發明第 三實施方式之DAC同樣的效果。
圖14是在圖2所示的本發明第二實施方式差動放大器中使用與圖10 同樣的放大級6時的輸入輸出特性(模擬)。圖14是對於圖2的差動放 大器，將差動對(101， 102)的電晶體尺寸W/L的比設定為差動對(103， 104)的電晶體尺寸W/L比的2倍並使各個差動對上流過的電流I1、 12的 電流比相等(Il二K)，通過輸入控制電路8來切換控制2個供給電壓VI， V2向端子T1， T2的輸入時的輸入輸出特性。
在圖14中，若將輸入到端子(Tl， T2)的電壓切換控制為(Vl， V2) 和(V2， VI)，則輸出電壓Vout分別變為Vo2、 Vo3。用圖中虛線的Vo2 輸出期待值、Vo3輸出期待值分別示出將電壓(Vl， V2)內分1對2和2 對1的輸出期待值。
根據圖14，可以確認輸出電壓Vout在士0.1V範圍內幾乎與輸出期 待值(虛線) 一致。而且，在超過0.1V的電壓範圍內，輸出電壓Vout逐 漸從輸出期待值偏離。根據圖14，示出了在本發明第二實施方式的差動放 大器中，可以輸出將輸入到端子T1、 T2的2個電壓內分為不同的比例的 多個電壓電平。另外，還示出了也包含與輸入電壓相同電平的多個電壓電 平可以線性輸出。
上面，如4個模擬結果所示的，本發明的差動放大器可以輸出將輸入 到端子T1、 T2的2個電壓分割為多個的電壓，特別是，在所述2個電壓 的電壓差比較小的電壓範圍(例如O.IV左右)內，可以高精度地輸出多 個分割後的電壓。
圖20是表示本發明第五實施方式的差動放大器的構成的圖。在圖1 和圖6所示的例子中，儘管說明了包括相同極性的2個差動對(101， 102)、 (103， 104)的差動放大器，但顯然可以為包括相互不同極性的2個差動 對的構成，也可以為2個極性各具備2個差動對的構成。圖20的差動放大器是2個極性各具備2個差動對的構成的一個實施例，通過包括不同極
性的差動對，從而在動態範圍的擴大、線性度的提高方面，優於圖1等的
構成。參照圖20，該差動放大器包括由被連接在低電位側電源VSS的 電流源126驅動的n溝道型差動對(101， 102);由同樣被連接在低電位 側電源VSS的電流源127驅動的n溝道型差動對(103， 104);被連接在 2個n溝道型差動對的輸出對和高電位側電源VDD之間，相對於2個n 溝道型差動對各自的輸出對構成共同的有源負載的電流反射鏡電路(P溝 道電晶體lll， 112);以及輸入電流反射鏡電路的輸出信號且將電壓輸出 到輸出端子3的放大電路6。而且，在圖20中，為了作圖方便，儘管省略 了圖1的開關組SWla、 SWlb SW4a、 SW4b，但將用於控制電流源126、 127的電流控制電路7假設為圖l所示的構成，電流源126、 127提供在2 個n溝道型差動對(101， 102) 、 (103， 104)的每一個上流過的電流II、 12。
另外，還包括由被連接在高電位側電源VDD的電流源226驅動的 p溝道型差動對(201， 202);由同樣被連接在高電位側電源VDD的電 流源227驅動的p溝道型差動對(203， 204);被連接在2個p溝道型差 動對的輸出對和低電位側電源VSS之間，相對於2個p溝道型差動對各自 的輸出對構成共同的有源負載的電流反射鏡電路(N溝道電晶體211， 212);以及輸入該電流反射鏡電路的輸出信號且將電壓輸出到輸出端子3 的放大電路16。儘管為了作圖方便而省略了用於控制電流源226、 227的 電流控制電路17，電流源226、 227提供流經2個p溝道型差動對(201， 202) 、 (203， 204)的每一個的電流111、 112，但其與圖1所示的電流 控制電路7相同。此外，各個差動對的輸入端(柵極端子)，電晶體IOI、 201的柵極被共同連接到端子T1，電晶體103、 203的柵極被共同連接到 端子T2，電晶體102、 104、 202、 204的柵極被共同連接到輸出端子3。 而且，將端子T1、 T2的端子電壓設為VT1、 VT2。
即使在圖20的差動放大器中，也可以通過電流控制電路7， 17取出 將2個電壓(VT1， VT2)內分為任意比的輸出電壓。即使在圖2和圖7 所示的例子中，與圖20相同，可以為包括極性相互不同的2個差動對的 構成，也可以為2個極性各包括2個差動對的構成。這種情況下，顯然，對於圖20的差動放大器，可以為將電流源126、 127、 226、 227分別設定 為規定的電流值並將圖2的輸入控制電路8附加到端子Tl、 T2上的構成， 或者為附加了圖7的電阻串和Sla Snb開關組的構成。
在圖1 、圖2、圖6、圖7所示的例子中，儘管假設為將2個差動對(101 ， 102) 、 (103， 104)的輸出對和負載電路(111， 112)之間的連接點輸 入到放大級6的結構，但是，也可以為用差動放大級構成放大級6，將2 個差動對(101， 102) 、 (103， 104)的輸出對與負載電路(111， 112) 之間的連接點通過差動連接到放大級6之輸入對的結構。而且，在圖l、 圖2、圖6、圖7所示的例子中，儘管負載電路(111， 112)相對於2個 差動對(101， 102) 、 (103, 104)假設為共同，但是顯然也可以單獨包 括負載電路。
儘管上面根據上述實施例說明了本發明，但本發明不局限於上述實施 例，顯然，對於本領域技術人員來說，在本申請技術方案的範圍內，能夠 進行各種變形和修正。
上述實施例說明的差動放大器由MOS電晶體構成，在液晶顯示裝置 的驅動電路中，可以由例如多晶矽構成的MOS電晶體(TFT)來構成。 而且，在上述實施例中，儘管示出了應用於集成電路中的例子，但是顯然 也能夠被應用於分立(discrete)元件結構中。
權利要求
1. 一種數字模擬變換電路，包括差動放大器，其具備第一輸入端子和第二輸入端子；輸出端子；第一差動對和第二差動對；和用於給所述第一差動對供給第一電流的第一電流源和用於給所述第二差動對供給第二電流的第二電流源；電平電壓生成電路，其生成多個電壓電平；以及選擇電路，其輸入所述多個電壓電平和數位訊號，並基於所述數位訊號，從所述多個電壓電平中選擇重複的2個電壓的組合、電平鄰接但互不相同的2個電壓的組合以及電平不相鄰且互不相同的2個電壓的組合的其中一種，將所選擇出的組合的所述2個電壓分別供給到所述第一輸入端子和所述第二輸入端子，相對於由所述選擇電路選擇的所述2個電壓的一個組合，從所述輸出端子輸出一個輸出電壓，其中，所述第一差動對的輸入對的一個被連接到所述第一輸入端子，另一個被連接到所述輸出端子，所述第二差動對的輸入對的一個被連接到所述第二輸入端子，另一個被連接到所述輸出端子，所述差動放大器還包括負載電路，其與所述第一差動對和所述第二差動對各自的輸出對連接，至少所述第一差動對的輸出對的一個、所述第二差動對的輸出對的一個和所述負載電路在第一連接點節點共同連接，所述差動放大器進一步包括第一放大級，其輸入從所述第一連接點節點輸出的信號並將電壓輸出到所述輸出端子。
2. 根據權利要求1所述的數字模擬變換電路，其特徵在於，所述選擇電路輸入電壓電平互不相同的第一 第四電壓(A、 B、 C、D)，將以下的其中一對提供給所述第一輸入端子及所述第二輸入端子，即(1) 第一電壓、第一電壓(A、 A);(2) 第一電壓、第二電壓(A、 B);(3) 第二電壓、第二電壓(B、 B);(4) 第一電壓、第三電壓(A、 C);(5) 第二電壓、第三電壓(B、 C)或第一電壓、第四電壓(A、 D);(6) 第二電壓、第四電壓(B、 D);(7) 第三電壓、第三電壓(C、 C);(8) 第三電壓、第四電壓(C、 D);(9) 第四電壓、第四電壓(D、 D)，最多能從所述差動放大器的所述輸出端子輸出9個互不相同的電壓電平。
3. 根據權利要求2所述的數字模擬變換電路，其特徵在於， 作為所述第一 第四電壓，將9個電壓電平中的第1、第3、第7、第9號的電平輸入到所述選擇電路。
4. 根據權利要求l所述的數字模擬變換電路，其特徵在於， 所述選擇電路輸入電壓電平互不相同的第一 第六電壓(A、 B、 C、D、 E、 F)，將以下的其中一對提供給所述第一輸入端子及所述第二輸入 端子，即.-(1) 第一電壓、第一電壓(A、 A);(2) 第一電壓、第二電壓(A、 B);(3) 第二電壓、第二電壓(B、 B);(4) 第一電壓、第三電壓(A、 C);(5) 第二電壓、第三電壓(B、 C);(6) 第一電壓、第四電壓(A、 D);(7) 第三電壓、第三電壓(C、 C)或第二電壓、第四電壓(B、 D);(8) 第一電壓、第五電壓(A、 E);(9) 第三電壓、第四電壓(C、 D)或第二電壓、第五電壓(B、 E), 或第一電壓、第六電壓(A、 F);(10) 第二電壓、第六電壓(B、 F);(11) 第四電壓、第四電壓(D、 D)或第三電壓、第五電壓(C、 E);(12) 第三電壓、第六電壓(C、 F);(13) 第四電壓、第五電壓(D、 E);(14) 第四電壓、第六電壓(D、 F);(15) 第五電壓、第五電壓(E、 E);(16) 第五電壓、第六電壓(E、 F);(17) 第六電壓、第六電壓(F、 F)， 最多能從所述差動放大器的所述輸出端子輸出17個互不相同的電壓電平。
5. 根據權利要求4所述的數字模擬變換電路，其特徵在於， 作為所述第一 第六電壓，將17個電壓電平中的第1、第3、第7、第U、第15、第17號的電平輸入到所述選擇電路。
6. 根據權利要求1所述的數字模擬變換電路，其特徵在於， 所述選擇電路輸入電壓電平互不相同的第一 第三電壓(A、 B、 C)，將以下的其中一對提供給所述第一輸入端子及所述第二輸入端子，艮P:(1)第一-電壓、第一.電壓(A、A);(2)第—-電壓、第二.電壓(A、B);(3)第二二電壓、第二.電壓(B、B);(4)第一-電壓、第三.電壓(A、C);(5)第二:電壓、第三.電壓(B、C)，最多能從所述差動放大器的所述輸出端子輸出5個互不相同的電壓電平。
7. 根據權利要求1所述的數字模擬變換電路，其特徵在於， 將輸入到所述選擇電路的所述互不相同的電壓電平的個數設為[{ (m-l) /4} +2]個，其中m為8的倍數加l，所述選擇電路從所述[((m-O /4} +2]個電壓電平中選擇與所述數字 信號對應的所述2個電壓的組合，並提供給所述第一輸入端子及所述第二 輸入端子，所述差動放大器從所述輸出端子能輸出m個電壓電平，對於所輸出的 第1 m號的電壓電平而言，第l號、第3+4xk號、第m號的電壓電平與 輸入到所述選擇電路的所述[{ (m-l) /4} +2]個電壓電平對應，其中k為 0、 l (m-5) /4的整數。
8. —種數字模擬變換電路，其包括差動放大器，其具備第一輸入端子和第二輸入端子；輸出端子；輸 入對的一個被連接到所述第一輸入端子，另一個被連接到所述輸出端子的 第一差動對；以及輸入對的一個被連接到所述第二輸入端子，另一個被連 接到所述輸出端子的第二差動對，其中該差動放大器將第一電壓及第二電 壓以包含重複的方式提供給所述第一差動對的輸入對的所述7方以及所 述第二差動對的輸入對的所述一方，並輸出所述第一電壓、所述第二電壓 以及對所述第一電壓與第二電壓進行內分後的電壓；電平電壓生成電路，其針對從第1 第m電平電壓，生成第1號、第 3+4xk號、第m號電平電壓的至少[{ (m-l) /4} +2]個電壓電平，其中 m=8xn+l， n為正整數，k為0、 l (m-5) /4的整數；和選擇電路，其輸入所述[((m-l) /4} +2]個電平電壓和數位訊號，從 所述[{ (m-l) /4} +2]個電平電壓中選擇包含重複的所述第一電壓及所述 第二電壓，並提供給所述第一輸入端子及所述第二輸入端子，基於所述數位訊號，從所述差動放大器的所述輸出端子能輸出所述第 1 所述第m電平電壓。
9. 一種顯示裝置的數據驅動器，其包括多個輸出端子；以及與所述多個輸出端子對應的多個權利要求1 8所述的數字模擬變換 電路，所述電平電壓生成電路由電阻串構成，其對於多個所述選擇電路而言 被設置為共用，連接在第一電壓供給端子與第二電壓供給端子之間，由各 抽頭將互不相同的多個電壓電平提供給多個所述選擇電路，將視頻數字數據作為所述數位訊號輸入到多個所述選擇電路， 根據所述視頻數字數據，從所述多個輸出端子輸出多個所述差動放大 器的輸出信號。
全文摘要
本發明提供一種差動放大器、數字模擬變換電路以及顯示裝置的數據驅動器，其中差動放大器包括第一、第二輸入端子及輸出端子；第一、第二差動對；分別給第一、第二差動對提供電流的第一、第二電流源，第一差動對的輸入對的一個連接到第一輸入端子，另一個連接到輸出端子，第二差動對的輸入對的一個連接到第二輸入端子，另一個連接到輸出端子，還包括負載電路，其構成第一、第二差動對輸出對的負載，並從與第一、第二差動對輸出對之連接點節點的至少一個輸出合成第一、第二差動對的輸出而獲得的信號；放大級，其輸入第一、第二差動對的輸出對和負載電路的連接點節點的至少一個信號並將電壓輸出到輸出端子；電流控制電路，其控制第一、第二電流源以及控制提供給第一、第二差動對每一個的電流的比。
文檔編號H03F3/45GK101459413SQ200810149978
公開日2009年6月17日 申請日期2005年12月16日 優先權日2004年12月16日
發明者弘 土 申請人:日本電氣株式會社;恩益禧電子股份有限公司