不受工藝偏差影響的精密恆流源中的溫度補償電路的製作方法
2023-07-01 18:49:26
專利名稱：不受工藝偏差影響的精密恆流源中的溫度補償電路的製作方法
技術領域：
本發明應用於集成電路設計中的模擬集成電路和混合集成電路設計領域，尤其應用在模擬或混合設計中對恆流源有很高精度要求的晶片設計中，例如多位高精度的ADC、DAC或迴路供電儀表等晶片的設計中。
背景技術：
在集成電路設計的行業裡，一直以來基準電壓源和基準電流源是模擬集成電路和混合集成電路設計中的關鍵模塊，廣泛應用於數模轉換器、振蕩器、放大器等電路中，它們的精度會直接影響晶片整體的性能。尤其是在多位高精度的ADC和DAC晶片的設計中，對基準電流源的精度有著極高的要求。高精度、高穩定性的基準電流源支撐著高性能電路，所以設計一款高精度基準電流源有著十分重要的現實意義。其中電流的溫度補償技術是實現高精度恆流源的關鍵技術。 目前國內外對基準電流源的研究比較少，報導中還沒有成熟的電路結構可以產生IOppm/°C以內的基準電流源。通用的產生基準電流源的方法是在基準電壓的基礎上通過一個電阻將電壓信號轉換成電流信號，所以電阻的精度也直接影響著恆流源的精度。電阻是一個對工藝和溫度極其敏感的量，大部分的模擬或混合晶片的設計都會對這種直接影響精度的電阻進行修調，讓其精度達到一個比較精確的指標，要想進一步提高精度則需要引入溫度補償技術。傳統電流源溫度補償的方法是利用分支電流的正、負溫度係數簡單地疊加進行兩級溫度補償，這種溫度補償方法需要引入四個補償參數的變量，難於同時控制，而且受工藝偏差的影響，補償後的電流源溫度係數不慎理想。然而隨著集成電路的飛速發展，模擬或混合晶片對精度的要求越來越高，研究一種不受工藝偏差影響的的電流溫度補償技術會對行業的發展起到關鍵性的作用。
發明內容
發明目的本發明涉及一種不受工藝偏差影響的精密恆流源中的溫度補償電路，其目的是解決以往的技術受工藝偏差影響以至於電流源精度低、穩定性差的問題。技術方案本發明是通過以下技術方案實現的
一種不受工藝偏差影響的精密恆流源中的溫度補償電路，其特徵在於該電路由電阻分壓器及多個電晶體構成；電阻分壓器為串聯在一起的第一電阻R1、第二電阻R2和第三電阻R3，Rl的一端接2. 5V基準電壓，R3另一端接地；第一 PMOS電晶體PU NMOS電晶體NI和第四電阻R4產生一支路電流，PMOS電晶體Pl的源接電源VCC，柵漏短接，接第一 NMOS電晶體NI的漏端，第一 NMOS電晶體NI的柵接2. 5V基準電壓，第一 NMOS電晶體NI的源接第四電阻R4的一端，第四電阻R4另一端接地；第二 PMOS電晶體P2和第一 NPN型電晶體Ql以及第二 NPN型電晶體Q2組成一條支路，第二 PMOS電晶體P2的源端接電源VCC，柵接第一PMOS電晶體Pl的柵，第一 NPN型電晶體Ql的基極和集電極短接接第二 PMOS電晶體P2的漏端，第二 NPN型電晶體Q2基極和集電極短接接第一 NPN型電晶體Ql的發射極，第二 NPN型電晶體Q2的發射極接地，第二 PMOS電晶體P2的漏端引出電壓信號Vtemp ;第三PMOS電晶體P3和第二 NMOS電晶體N2組成支路，第三PMOS電晶體P3的源端接電源VCC，柵接第
一PMOS電晶體Pl的柵，第二 NMOS電晶體N2柵漏短接接第三PMOS電晶體P3的漏，源端接地；第三PMOS電晶體P3的漏端引出電壓信號VB ；
第四PMOS電晶體P4、第五PMOS電晶體P5、第七PMOS電晶體P7、第八PMOS電晶體P8和第三NMOS電晶體N3、第四NMOS電晶體N4、第五NMOS電晶體N5組成一個比較器，第五NMOS電晶體N5為差分對提供尾電流，柵接電壓VB，源極接地，第三NMOS電晶體N3和第四NMOS電晶體N4是比較器的差分對，第三NMOS電晶體N3和第四NMOS電晶體N4的源端接在一起然後一起接第五NMOS電晶體N5的漏端，第三NMOS電晶體N3的柵接I. 6V，第四NMOS電晶體N4的柵接電壓信號Vtemp，負載管第七PMOS電晶體P7的柵漏短接接第三NMOS電晶體N3的漏端，負載管第八PMOS電晶體P8的柵接第七PMOS電晶體P7的柵，漏接第四NMOS電晶體N4的漏，第四PMOS電晶體P4柵漏短接接第七PMOS電晶體P7的源，第四PMOS電晶體P4的源接電源VCC，第五PMOS電晶體P5柵漏短接接第八PMOS電晶體P8的源，第五PMOS電晶體P5的源接電源VCC ；
第九PMOS電晶體P9、第十PMOS電晶體P10、第十二 PMOS電晶體P12、第十三PMOS電晶體P13和第六NMOS電晶體N6、第七NMOS電晶體N7、第八NMOS電晶體N8組成一個比較器，第八NMOS電晶體N8為差分對提供尾電流，柵接電壓VB，源極接地；第六NMOS電晶體N6、第七NMOS電晶體N7是比較器的差分對，第六NMOS電晶體N6和第七NMOS電晶體N7的源端接一起後再接第八NMOS電晶體N8的漏端，第六NMOS電晶體N6的柵接I. 0V,第七NMOS電晶體N7的柵接Vtemp，負載管第十二 PMOS電晶體P12的柵漏短接接第七NMOS電晶體N7的漏端，負載管第十三PMOS電晶體P13的柵接第十二 PMOS電晶體P12的柵，第十三PMOS電晶體P13的漏接第六NMOS電晶體N6的漏，第九PMOS電晶體P9柵漏短接接第十二 PMOS電晶體P12的源，第九PMOS電晶體P9的源接電源VCC，第十PMOS電晶體PlO柵漏短接接第十三PMOS電晶體P13的源，第十PMOS電晶體PlO的源接電源VCC ;第六PMOS電晶體P6的柵接比較器(I)中第五PMOS電晶體P5的柵，第六PMOS電晶體P6的源接電源VCC，第i^一PMOS電晶體Pll的柵接比較器(2)中第十PMOS電晶體PlO的柵，第i^一 PMOS電晶體Pll的源接電源VCC，第六PMOS電晶體P6和第i^一 PMOS電晶體Pll的漏端接在一起。優點及效果本發明提供一種不受工藝偏差影響的精密恆流源中的溫度補償電路，這種補償電路不受工藝偏差影響，避免了電流直接受某電阻阻值和某電晶體影響的問題，在原本呈現拋物線形狀恆流源溫度曲線的低溫段和高溫段進行電流補償，使得恆流源在各個工藝角的溫度係數均在8ppm/°C以內。本發明的具體優點如下
(I)不受工藝偏差的影響，補償電流的特性不受電阻阻值或電晶體的工藝偏差造成的影響。(2)本發明提出的電路設計方法簡單，能夠被設計者很容易地應用於集成電路模擬和混合電路的設計當中。
圖I為傳統的電流疊加型溫度補償電路
圖2為發明的不受工藝偏差影響的精密恆流源中的溫度補償電路圖3為使用運放結構產生的恆流源電路圖。
具體實施例方式下面結合附圖對本發明做進一步的說明
如圖I所示，本發明提供一種不受工藝偏差影響的精密恆流源中的溫度補償電路，其特徵在於該電路由電阻分壓器及多個電晶體構成；電阻分壓器為串聯在一起的第一電阻R1、第二電阻R2和第三電阻R3，Rl的一端接2. 5V基準電壓，R3另一端接地，Rl和R2間產生I. 6V電壓，R2和R3間產生I. OV電壓；第一 PMOS電晶體PU NMOS電晶體NI和第四電阻R4產生一支路電流，PMOS電晶體Pl的源接電源VCC，柵漏短接，接第一 NMOS電晶體NI的漏端，第一 NMOS電晶體NI的柵接2. 5V基準電壓，第一 NMOS電晶體NI的源接第四電阻R4的一端，第四電阻R4另一端接地；第二 PMOS電晶體P2和第一 NPN型電晶體Ql以及第
二NPN型電晶體Q2組成一條支路，第二 PMOS電晶體P2的源端接電源VCC，柵接第一 PMOS電晶體Pl的柵，第一 NPN型電晶體Ql的基極和集電極短接接第二 PMOS電晶體P2的漏端，第二 NPN型電晶體Q2基極和集電極短接接第一 NPN型電晶體Ql的發射極，第二 NPN型電晶體Q2的發射極接地，第二 PMOS電晶體P2的漏端引出電壓信號Vtemp ;第三PMOS電晶體·P3和第二 NMOS電晶體N2組成支路，第三PMOS電晶體P3的源端接電源VCC，柵接第一 PMOS電晶體Pl的柵，第二 NMOS電晶體N2柵漏短接接第三PMOS電晶體P3的漏，源端接地；第三PMOS電晶體P3的漏端引出電壓信號VB ；
第四PMOS電晶體P4、第五PMOS電晶體P5、第七PMOS電晶體P7、第八PMOS電晶體P8和第三NMOS電晶體N3、第四NMOS電晶體N4、第五NMOS電晶體N5組成一個比較器1，第五NMOS電晶體N5為差分對提供尾電流，柵接電壓VB，源極接地，第三NMOS電晶體N3和第四NMOS電晶體N4是比較器的差分對，第三NMOS電晶體N3和第四NMOS電晶體N4的源端接在一起然後一起接第五NMOS電晶體N5的漏端，第三NMOS電晶體N3的柵接I. 6V，第四NMOS電晶體N4的柵接Vtemp，負載管第七PMOS電晶體P7的柵漏短接接第三NMOS電晶體N3的漏端，負載管第八PMOS電晶體P8的柵接第七PMOS電晶體P7的柵，漏接第四NMOS電晶體N4的漏，第四PMOS電晶體P4柵漏短接接第七PMOS電晶體P7的源，第四PMOS電晶體P4的源接電源VCC，第五PMOS電晶體P5柵漏短接接第八PMOS電晶體P8的源，第五PMOS電晶體P5的源接電源VCC;
第九PMOS電晶體P9、第十PMOS電晶體P10、第十二 PMOS電晶體P12、第十三PMOS電晶體P13和第六NMOS電晶體N6、第七NMOS電晶體N7、第八NMOS電晶體N8組成一個比較器2，第八NMOS電晶體N8為差分對提供尾電流，柵接電壓VB，源極接地；第六NMOS電晶體N6、第七NMOS電晶體N7是比較器的差分對，第六NMOS電晶體N6和第七NMOS電晶體N7的源端接一起後再接第八NMOS電晶體N8的漏端，第六NMOS電晶體N6的柵接I. 0V,第七NMOS電晶體N7的柵接Vtemp，負載管第十二 PMOS電晶體P12的柵漏短接接第七NMOS電晶體N7的漏端，負載管第十三PMOS電晶體P13的柵接第十二 PMOS電晶體P12的柵，第十三PMOS電晶體P13的漏接第六NMOS電晶體N6的漏，第九PMOS電晶體P9柵漏短接接第十二 PMOS電晶體P12的源，第九PMOS電晶體P9的源接電源VCC，第十PMOS電晶體PlO柵漏短接接第十三PMOS電晶體P13的源，第十PMOS電晶體PlO的源接電源VCC ;第六PMOS電晶體P6的柵接比較器I中第五PMOS電晶體P5的柵，第六PMOS電晶體P6的源接電源VCC，第i^一PMOS電晶體Pll的柵接比較器2中第十PMOS電晶體PlO的柵，第i^一 PMOS電晶體Pll的源接電源VCC，第六PMOS電晶體P6和第i^一 PMOS電晶體Pll的漏端接在一起。
圖2是本發明的不受工藝偏差影響的精密恆流源中的溫度補償電路的具體電路結構，總體思想是利用PN結正向結壓降的溫度係數幾乎不受工藝偏差影響的特性和運放中負載電流與差分對正負端電壓差的關係特性提出了一種避免工藝偏差影響的分段溫度補償技術。通過比較器差分對正負端的電壓差隨溫度的變化而改變，導致兩路負載管中的電流分配情況發生明顯變化，將兩個比較器中隨溫度變化趨勢相反的兩路電流通過鏡像後疊加，形成了全溫度下的溫度補償電流。如圖2所示，本發明電路包括電阻分壓電路，2. 5V基準電壓源經過第一電阻Rl、第二電阻R2、第三電阻R3產生1.6V和1.0V電壓；包括由第一 PMOS電晶體P1、第一 NMOS電晶體NI、第四電阻R4組成的一電流源，第一 NMOS電晶體NI作為放大管，柵極接2. 5V基準電壓，第一 PMOS電晶體Pl做負載管；第二 PMOS電晶體P2、第一 NPN型電晶體Ql和第二NPN型電晶體Q2組成的支路電路是通過第二 PMOS電晶體P2的柵和第一 PMOS電晶體Pl的柵接在一起鏡像得來的，此支路兩個PN結疊加產生一個電壓信號Vtemp ;第三PMOS電晶體P3和第二 NMOS電晶體N2組成的支路，其電路是由第三PMOS電晶體P3柵極和第一 PMOS電晶體Pl柵極接在一起鏡像得來的，此支路通過第二 NMOS電晶體N2的柵漏短接產生一偏置 電壓VB ;第四PMOS電晶體P4、第五PMOS電晶體P5、第七PMOS電晶體P7、第八PMOS電晶體P8、第三NMOS電晶體N3、第四NMOS電晶體N4和第五NMOS電晶體N5組成比較器，差分對正端接電壓Vtemp，負端接電壓I. 0V，為差分支路提供電流的第五NMOS電晶體N5的柵電壓由偏置電壓VB提供，第四PMOS電晶體P4、第五PMOS電晶體P5、第七PMOS電晶體P7、第八PMOS電晶體P8是負載管；第九PMOS電晶體P9、第十PMOS電晶體P10、第十二 PMOS電晶體P12、第十三PMOS電晶體P13、第六NMOS電晶體N6、第七NMOS電晶體N7和第八NMOS電晶體NS組成和前一個相同結構的比較器，差分對正端接電壓I. 6V，負端接電壓Vtemp ;經過第六PMOS電晶體P6的電流15是由第五PMOS電晶體P5鏡像過來的，經過第i^一 PMOS電晶體Pll的電流16是由第十PMOS電晶體PlO鏡像過來的，補償電流I。就相當於是兩個比較器的兩支路電流疊加產生的。在實際應用中根據實際需要補償電流的大小來調節電阻Rl、R2、R3的大小和比例，從而使連接到兩個比較器差分對的輸入電壓改變，進而其負載電流分配情況會產生變化。一個實際應用是圖2產生的補償電流Itj端連接到圖3中第一 PMOS管的漏端，為恆流源提供溫度補償電流。本發明結構合理，效果明顯，實施方便，利於推廣應用。
權利要求
1.一種不受工藝偏差影響的精密恆流源中的溫度補償電路，其特徵在於該電路由電阻分壓器及多個電晶體構成；電阻分壓器為串聯在一起的第一電阻R1、第二電阻R2和第三電阻R3，Rl的一端接2. 5V基準電壓，R3另一端接地；第一 PMOS電晶體PU NMOS電晶體NI和第四電阻R4產生一支路電流，PMOS電晶體Pl的源接電源VCC，柵漏短接，接第一 NMOS電晶體NI的漏端，第一 NMOS電晶體NI的柵接2. 5V基準電壓，第一 NMOS電晶體NI的源接第四電阻R4的一端，第四電阻R4另一端接地；第二 PMOS電晶體P2和第一 NPN型電晶體Ql以及第二 NPN型電晶體Q2組成一條支路，第二 PMOS電晶體P2的源端接電源VCC，柵接第一PMOS電晶體Pl的柵，第一 NPN型電晶體Ql的基極和集電極短接接第二 PMOS電晶體P2的漏端，第二 NPN型電晶體Q2基極和集電極短接接第一 NPN型電晶體Ql的發射極，第二 NPN型電晶體Q2的發射極接地，第二 PMOS電晶體P2的漏端引出電壓信號Vtemp ;第三PMOS電晶體P3和第二 NMOS電晶體N2組成支路，第三PMOS電晶體P3的源端接電源VCC，柵接第一 PMOS電晶體Pl的柵，第二 NMOS電晶體N2柵漏短接接第三PMOS電晶體P3的漏，源端接地；第三PMOS電晶體P3的漏端引出電壓信號VB ； 第四PMOS電晶體P4、第五PMOS電晶體P5、第七PMOS電晶體P7、第八PMOS電晶體P8和第三NMOS電晶體N3、第四NMOS電晶體N4、第五NMOS電晶體N5組成一個比較器，第五NMOS電晶體N5為差分對提供尾電流，柵接電壓VB，源極接地，第三NMOS電晶體N3和第四NMOS電晶體N4是比較器的差分對，第三NMOS電晶體N3和第四NMOS電晶體N4的源端接在一起然後一起接第五NMOS電晶體N5的漏端，第三NMOS電晶體N3的柵接I. 6V，第四NMOS電晶體N4的柵接電壓信號Vtemp，負載管第七PMOS電晶體P7的柵漏短接接第三NMOS電晶體N3的漏端，負載管第八PMOS電晶體P8的柵接第七PMOS電晶體P7的柵，漏接第四NMOS電晶體N4的漏，第四PMOS電晶體P4柵漏短接接第七PMOS電晶體P7的源，第四PMOS電晶體P4的源接電源VCC，第五PMOS電晶體P5柵漏短接接第八PMOS電晶體P8的源，第五PMOS電晶體P5的源接電源VCC ；· 第九PMOS電晶體P9、第十PMOS電晶體P10、第十二 PMOS電晶體P12、第十三PMOS電晶體P13和第六NMOS電晶體N6、第七NMOS電晶體N7、第八NMOS電晶體N8組成一個比較器，第八NMOS電晶體N8為差分對提供尾電流，柵接電壓VB，源極接地；第六NMOS電晶體N6、第七NMOS電晶體N7是比較器的差分對，第六NMOS電晶體N6和第七NMOS電晶體N7的源端接一起後再接第八NMOS電晶體N8的漏端，第六NMOS電晶體N6的柵接I. 0V,第七NMOS電晶體N7的柵接Vtemp，負載管第十二 PMOS電晶體P12的柵漏短接接第七NMOS電晶體N7的漏端，負載管第十三PMOS電晶體P13的柵接第十二 PMOS電晶體P12的柵，第十三PMOS電晶體P13的漏接第六NMOS電晶體N6的漏，第九PMOS電晶體P9柵漏短接接第十二 PMOS電晶體P12的源，第九PMOS電晶體P9的源接電源VCC，第十PMOS電晶體PlO柵漏短接接第十三PMOS電晶體P13的源，第十PMOS電晶體PlO的源接電源VCC ;第六PMOS電晶體P6的柵接比較器(I)中第五PMOS電晶體P5的柵，第六PMOS電晶體P6的源接電源VCC，第i^一PMOS電晶體Pll的柵接比較器(2)中第十PMOS電晶體PlO的柵，第i^一 PMOS電晶體Pll的源接電源VCC，第六PMOS電晶體P6和第i^一 PMOS電晶體Pll的漏端接在一起。
全文摘要
本發明涉及一種不受工藝偏差影響的精密恆流源中的溫度補償電路，其解決了以往的技術受工藝偏差影響以至於電流源精度低、穩定性差的問題。本發明結構合理，效果明顯，實施方便，利於推廣應用。
文檔編號G05F1/567GK102902296SQ201210426500
公開日2013年1月30日 申請日期2012年10月31日 優先權日2012年10月31日
發明者辛曉寧 申請人:瀋陽工業大學