快閃記憶體裝置的編程方法

2023-06-12 03:32:36 3

專利名稱：快閃記憶體裝置的編程方法
技術領域：
本發明涉及一種對快閃記憶體裝置編程的方法，尤其涉及這樣一種對快閃記憶體裝置編程的方法其中可獲得編程操作的可靠性及該編程操作之後的均勻閾值電壓特性。
背景技術：
快閃記憶體裝置為用於存儲數據的存儲裝置，且具有即使停止電源供應也保持數據未受到擦除的特性。由於此原因，所以快閃記憶體裝置已被用作諸如行動電話、PDA及MP3播放器之類的電子產品的數據存儲裝置。存在對於快閃記憶體裝置的需求快速增加的趨勢。
一般來說，將快閃記憶體裝置主要分類成NOR類型的快閃記憶體裝置及NAND類型的快閃記憶體裝置。它們的共同之處在於數據通過編程操作存儲，且通過擦除操作擦除。此時，如果執行編程操作，則快閃記憶體單元的閾值電壓升高。相反，如果進行擦除操作，則該快閃記憶體單元的閾值電壓降低。例如，在NAND類型的快閃記憶體裝置中，如果執行編程操作，則快閃記憶體單元的閾值電壓增加至高於0V。如果執行擦除操作，則閾值電壓降低至低於0V。
同時，可通過讀取操作確認存儲於存儲器單元中的數據。
這樣，NOR類型的快閃記憶體裝置及NAND類型的快閃記憶體裝置具有相同的基本操作。雖然它們具有相同的操作，但施加至快閃記憶體單元的操作電壓具有不同電平。在下文中，為便於說明，將詳細描述其中編程操作在NAND類型的快閃記憶體裝置中被執行的情形。
圖1為說明相關技術中實施對快閃記憶體裝置編程的方法的步驟的流程圖。
參照圖1，相關技術中對快閃記憶體裝置編程的方法包括數據輸入步驟(S110)、編程操作步驟(S120)、編程驗證步驟(S130)、編程操作再執行步驟(S140)及編程驗證再執行步驟(S150)。將在下文中詳細描述這些步驟。
在數據輸入步驟(S110)中，將要存儲於存儲器單元中的數據輸入至存儲器裝置。更具體地講，數據被存儲於包括在快閃記憶體裝置的頁緩衝器中的鎖存部件中。頁緩衝器為包括在NAND類型的快閃記憶體裝置中的元件，且在本領域已公知。將省略關於頁緩衝器的結構及操作的詳細描述。
在編程操作步驟(S120)中，將存儲於頁緩衝器中的數據存儲於存儲器單元中。此時，在NAND類型的快閃記憶體裝置的情形中，基於頁來執行編程操作，且經編程的存儲器單元的閾值電壓高於0V。同樣，如何基於頁來執行編程操作在本領域中已公知。將省略其詳細描述。同時，在存儲於存儲器單元中的數據被全部擦除的情況下執行編程操作。普遍情況為通常在編程操作之前執行擦除操作。
在編程驗證步驟(S130)中，驗證數據是否通過編程操作正常存儲於存儲器單元中。此時，該驗證操作比較經編程的存儲器單元的閾值電壓與比較電壓(例如，1V)。如果經編程的存儲器單元的閾值電壓高於該比較電壓，則確定已成功執行編程操作。
相反，如果經編程的存儲器單元的閾值電壓低於該比較電壓，則確定未成功執行編程操作。如果整個存儲器單元的編程操作正常執行(或已成功)，則編程操作結束。
在編程操作再執行步驟(S140)中，在其上未正常執行(或未成功執行)編程操作的存儲器單元上再次執行編程操作。
在編程驗證再執行步驟(S150)中，驗證數據是否已正常存儲於其上再次執行編程操作的存儲器單元中。
如果已正常執行整個存儲器單元的編程操作，則完成編程操作。如果未正常執行整個存儲器單元的編程操作，則重複執行編程操作再執行步驟(S140)及編程驗證再執行步驟(S150)直至整個存儲器單元的編程操作正常完成為止。
前述編程操作不再在其上正常執行所述操作的存儲器單元上執行。因此，存在具有高於目標電壓的閾值電壓的存儲器單元，但該閾值電壓對於經正常編程的存儲器單元而言可能並非足夠高。在此情形中，如果閾值電壓隨時間前進而變化或歸因於周邊存儲器單元的操作的影響而變化，則閾值電壓可變得低於該目標電壓，且存儲於存儲器單元中的數據可被改變。此外，其上執行若干編程操作的存儲器單元的閾值電壓變得充分地高於目標電壓。因此，存在的缺點在於總閾值電壓的電平變得不規則。由於這一點，存在編程操作的可靠性降低的問題。

發明內容
本發明的優點在於一種對快閃記憶體裝置編程的方法，其中在完成編程操作之後，重複執行編程驗證操作，其中也檢測經編程的存儲器單元的閾值電壓，且如果作為該檢測的結果，存在其閾值電壓變低的存儲器單元，則在相應存儲器單元上再次執行該編程操作，由此獲得閾值電壓的均勻分配特性。
此外，以經初始設定高於目標電壓的比較電壓執行編程驗證操作，使得存儲器單元的閾值電壓充分高於該目標電壓。在根據重複數目降低該比較電壓的同時，再次執行該編程驗證操作。因此，可能防止正常編程的單元再次受到過度編程。
在根據本發明的實施例的對快閃記憶體裝置編程的方法中，通過重複執行編程操作及編程驗證操作將存儲器單元編程。在此情形中，在包括其上在編程驗證操作中已正常執行編程操作的存儲器單元的整個存儲器單元上執行該編程驗證操作。
在上文中，當升高施加至存儲器單元的編程電壓的同時，可重複執行編程操作。此時，編程電壓可自16.5V升高至19.5V。此外，根據編程操作數目，可將編程電壓增加0.2V至0.5V。
在編程驗證操作中，可將用於判定存儲器單元的閾值電壓電平的比較電壓設定為高於目標閾值電壓，且當將該比較電壓降低至該目標閾值電壓的同時，可重複執行編程驗證操作。此時，該比較電壓可自1.15V至1.25V下降至1.05V至0.95V。此外，當無論何時進行該編程驗證操作兩次至六次時，可施加該比較電壓，同時該比較電壓降低0.02V至0.03V。
此外，可將編程驗證操作的整個重複數目劃分成n數目的周期，其中當比較電壓降低的同時，將該比較電壓施加至各個周期，使得在第一周期中施加目標閾值電壓+V1作為比較電壓，在第二周期中施加低於V1的目標閾值電壓+V2作為比較電壓，且在最後第n個周期中施加目標閾值電壓作為比較電壓。此時，該目標閾值電壓可為0.8V至1.2V。
根據本發明的另一實施例的對快閃記憶體裝置編程的方法包括將存儲器單元編程的編程步驟、驗證存儲器單元的編程狀態的驗證步驟、根據驗證結果將編程失敗的存儲器單元再次編程的編程再執行步驟以及再驗證包括其上已正常執行編程操作的存儲器單元的整個存儲器單元的編程狀態的再驗證步驟。在此情形中，重複執行該編程再執行步驟及該再驗證步驟。
在上文中，可重複執行該編程再執行步驟及該再驗證步驟直至不存在編程失敗的存儲器單元為止。
在該驗證步驟中，可比較存儲器單元的閾值電壓與比較電壓以驗證存儲器單元的編程狀態，其中可將該比較電壓設定為高於目標閾值電壓。
該方法可進一步包括比較電壓設定步驟，用於重新設定在該再驗證步驟中使用的比較電壓，以根據再驗證的執行數目判定編程失敗的存儲器單元的閾值電壓的電平。
可將再驗證步驟的整個重複數目劃分成n數目的周期，其中當比較電壓降低的同時，將該比較電壓施加至各個周期，使得在第一周期中施加目標閾值電壓+V1作為比較電壓，在第二周期中施加低於V1的目標閾值電壓+V2作為比較電壓，且在最後第n個周期中施加目標閾值電壓作為比較電壓。
此外，當無論何時進行再驗證操作兩次至六次時，可施加該比較電壓，同時該比較電壓降低0.02V至0.03V。
該編程再執行步驟可包括當根據編程執行數目增加施加至存儲器單元的編程電壓的電平的同時，再執行該編程。此時，編程電壓可自16.5V升高至19.5V且可根據編程再執行數目增加0.2V至0.5V。


圖1為說明相關技術中實現對快閃記憶體裝置編程的方法的步驟的流程圖；圖2為包括於NAND類型的快閃記憶體裝置中的頁緩衝器的電路圖；及圖3為說明根據本發明的實施例實現對快閃記憶體裝置編程的方法的步驟的流程圖。
具體實施例方式
將參照附圖描述根據本發明的實施例。
圖2為包括於NAND類型的快閃記憶體裝置中的頁緩衝器的電路圖。圖3為說明根據本發明的實施例實現對快閃記憶體裝置編程的方法的步驟的流程圖。
參照圖2，頁緩衝器210連接至具有多個存儲器單元的存儲器單元陣列220的位線BLe及BLo。根據依賴於列地址信息產生的信號(YA及YB)電連接頁緩衝器210與數據線230的電晶體T220及T221連接於頁緩衝器210與數據線230之間。
將在下文中詳細描述頁緩衝器210的組成元件。
偏壓電路連接於偶位線BLe與奇位線BLo之間。該偏壓電路包括第一電晶體T201及第二電晶體T202。分別根據第一信號(DISCHe)及第二信號(DISCHo)驅動第一電晶體T201及第二電晶體T202，且所述各電晶體將電壓(VIRPW)傳遞至偶位線BLe或奇位線BLo。
根據偶位線選擇信號(BLSe)驅動的第三電晶體T203連接於偶位線BLe與讀出節點(sensing node)SO之間。偶位線BLe根據第三電晶體T203的操作而電連接至讀出節點SO。
根據奇位線選擇信號(BLSo)驅動的第四電晶體T204連接於奇位線BLo與讀出節點SO之間。奇位線BLo根據第四電晶體T204的操作而電連接至讀出節點SO。
根據預充電信號(PRECHb)驅動的第五電晶體T205連接於電源電壓端子與讀出節點SO之間。在存儲器單元操作(例如，讀取操作)之前，第五電晶體T205將讀出節點SO預充電。
根據編程操作信號(PGM)驅動的第六電晶體T206及根據輸出控制信號(PBDO)驅動的第七電晶體T207連接於I/O節點IO(數據輸入至該節點或自該節點輸出數據)與讀出節點SO之間。在此情形中，編程操作信號(PGM)導通第六電晶體T206，使得當編程操作時，存儲於對應於主寄存器的第一鎖存器LAT1中的數據被傳遞至通過讀出節點SO選擇的位線。輸出控制信號(PBDO)導通第七電晶體T207，使得當讀取操作(或驗證操作)時輸出自存儲器單元讀取且接著存儲於第一鎖存器LAT1中的數據。
第一鎖存器LAT1的第一端，即主寄存器連接至在第六電晶體T206與第七電晶體T207之間的連接節點N01。
根據讀出節點SO的電壓電平驅動的第八電晶體T208及根據讀取控制信號(MLCH)驅動的第九電晶體T209連接於第一鎖存器LAT1的第二端與接地端之間。當存儲於第二鎖存器LAT2(即，輔助寄存器或存儲器單元)中的數據存儲於第一鎖存器LAT1中時，讀取控制信號(MLCH)導通第九電晶體T209。
同時，第十電晶體T210連接於連接節點N01與接地端之間。其根據復位信號(RESET)復位第一鎖存器LAT1。
根據第十信號(nDI)驅動的第十一電晶體T211連接於I/O節點IO與對應於輔助寄存器的第二鎖存器LAT2的第一端之間。根據第十一信號(DI)驅動的第十二電晶體T212連接於I/O節點IO與第二鎖存器LAT2的第二端之間。在編程操作中，根據第十及第十一信號(nDI、DI)自I/O節點IO，通過第十一電晶體T211及第十二電晶體T212將要存儲於存儲器單元中的數據，首先存儲於第二鎖存器LAT2中。因此，第十及第十一信號(nDI、DI)變為輸入控制信號。
根據傳遞控制信號(TRAN)驅動的第十三電晶體T213連接於第二鎖存器LAT2的第二端與讀出節點SO之間。存儲於第二鎖存器LAT2中的數據根據傳遞控制信號(TRAN)通過第十三電晶體T213被傳遞至讀出節點SO。
在下文中，將參照圖2的電路圖及圖3的流程圖詳細描述根據本發明的實施例的對快閃記憶體裝置編程的方法。
參照圖2及圖3，根據本發明的實施例的編程方法包括數據輸入步驟(S310)、編程操作步驟(S320)、初始比較電壓設定步驟(S330)、編程驗證步驟(S340)、編程操作再執行步驟(S350)、編程驗證再執行步驟(S360)及比較電壓設定步驟(S370)。將在下文中詳細描述這些步驟。
在數據輸入步驟(S310)中，將要存儲於存儲器單元中的數據輸入至頁緩衝器。更具體地講，在由復位信號(RESET)復位第一鎖存器LAT1之後，根據輸入控制信號(nDI、DI)，將要存儲於存儲器單元中的數據存儲於第二鎖存器LAT2中。其後，如果根據傳遞控制信號(TRAN)，將存儲於第二鎖存器LAT2中的數據傳遞至讀出節點SO，則根據讀取控制信號(MLCH)將存儲於第二鎖存器LAT2中的數據存儲於第一鎖存器LAT1中。
在編程操作步驟(S320)中，將存儲於頁緩衝器中的數據存儲於存儲器單元中。更具體地講，根據編程操作信號(PGM)及偶位線選擇信號(BLSe)，將存儲於第一鎖存器LAT1中的數據傳遞至偶位線BLe。其後，如果將編程電壓施加至存儲器單元陣列的所選擇的字線(未圖示)，則將存儲於第一鎖存器LAT1中的數據編程入存儲器單元中。
同時，應在擦除存儲於存儲器單元中的所有數據的狀態中進行該編程操作。這樣，可在編程操作之前執行該擦除操作。
在編程操作之後，驗證數據是否已正常存儲於存儲器單元中。這通過測量存儲器單元的閾值電壓驗證。此時，使用比較電壓以測量該閾值電壓。該比較電壓的電平必須被設定。
在初始比較電壓設定步驟(S330)中，設定用於指定經編程的存儲器單元的閾值電壓的比較電壓。更具體地講，可將該比較電壓設定成目標閾值電壓(例如，0.8V至1.2V)，但將其設定為高於該目標閾值電壓(例如，1.15V至1.25V)。將如下描述此原因。
在經編程的存儲器單元的閾值電壓稍微高於目標電壓(例如，在0.04V內)的情形中，由於由隨後的操作或周邊存儲器單元的操作引起的幹擾，存儲器單元的閾值電壓可漂移，且可相應地降低該目標閾值電壓。在此情形中，由於存儲於存儲器單元中的數據被改變，因此存儲器變得不穩定。因此，由於此存儲器單元為不穩定的存儲器單元，因此將比較電壓設定成高於該目標閾值電壓以將此存儲器單元看作為編程失敗的存儲器單元。
在編程驗證步驟(S340)中，驗證數據是否已通過編程操作正常存儲於存儲器單元中。此時，在驗證操作中，比較經編程的存儲器單元的閾值電壓與比較電壓。如果經編程的存儲器單元的閾值電壓高於該比較電壓，則判定已正常執行編程操作。相反，如果經編程的存儲器單元的閾值電壓低於該比較電壓，則判定編程操作已失敗。如果已正常完成整個存儲器單元的編程操作，則結束編程操作。
更具體地講，如果根據預充電信號(PRECHb)將讀出節點SO預充電且根據偶位線選擇信號(BLSe)選擇偶位線BLe，則將預定電壓施加至偶位線BLe上。其後，如果將比較電壓施加至存儲器單元陣列的所選擇的字線(未圖示)，則正常執行編程操作。如果存儲器單元的閾值電壓高於比較電壓，則不導通該存儲器單元且施加至偶位線BLe的預定電壓(即，讀出節點SO的電壓)保持原樣。其後，根據讀取控制信號(MLCH)及讀出節點SO的電壓，依據存儲器單元的編程狀態而將數據存儲於第一鎖存器LAT1中。根據輸出控制信號(PBDO)輸出存儲於第一鎖存器LAT1中的數據。判定是否已基於輸出數據將存儲器單元正常編程。
在編程操作再執行步驟(S350)中，在其上未正常執行編程操作的編程失敗的存儲器單元上再次執行編程操作。可以用與在編程操作步驟(S320)中執行的方式相同的方式執行編程再執行操作。
同時，可根據編程再執行數目控制施加至存儲器單元陣列的字線的編程電壓。例如，可將編程電壓初始設定為16.5V，且可接著將其設定以使得最終施加19.5V的編程電壓。此時，根據編程操作再執行數目，編程電壓可增加0.2V至0.5V。其原因在於，由於雖然再次執行編程操作但仍未編程的存儲器單元為具有差編程特性的存儲器單元，因此可通過施加較高的編程電壓將其編程。
在編程驗證再執行步驟(S360)中，其上已正常執行編程操作的存儲器單元的編程狀態(數據存儲狀態)以及其上已再次執行編程操作的編程失敗的存儲器單元全部被再次驗證。此時，再次驗證其上已正常執行編程操作的存儲器單元的原因在於由於來自周邊存儲器單元的操作的幹擾，可能存儲器單元的閾值電壓已漂移得更低。
可以用與在驗證步驟(S340)中執行的方式相同的方式進行再驗證操作。
如果正常完成整個存儲器單元的編程操作，則結束編程操作。如果未正常完成整個存儲器單元的編程操作，則重複執行編程操作再執行步驟(S350)及編程驗證再執行步驟(S360)直至整個存儲器單元的編程操作正常完成為止。此時，在其中再次執行編程驗證操作的情形中，可控制比較電壓。可如下描述該原因。
在比較電壓設定步驟(S370)中，如果即使在再次執行編程驗證操作之後仍存在編程失敗的存儲器單元，則在再次執行失敗的存儲器單元的編程操作之前再次設定經設定高於目標閾值電壓的比較電壓。這將如下詳細描述。
例如，其上已在第一編程操作中正常執行編程的存儲器單元，不僅是具有良好編程特性的存儲器單元，而且是具有充分高的閾值電壓的存儲器單元，因為其使用經設定高於目標閾值電壓的比較電壓已正常經歷甚至驗證步驟。因此，如果再次將這些存儲器單元編程，則存儲器單元的閾值電壓變得比其它存儲器單元的閾值電壓高很多，因此被過度編程。在此情形中，在隨後的擦除操作中不可執行正常擦除操作，或閾值電壓分布可變得不規則。
然而，由於由隨後的操作或周邊存儲器單元的操作引起的幹擾，將在第一編程操作中正常編程的存儲器單元的閾值電壓也可漂移或降低少許。在此情形中，如果閾值電壓高於目標閾值電壓但稍微低於比較電壓，則再次執行編程操作。因此，存儲器單元的閾值電壓可快速升高，且相應地，存儲器單元可被過度編程。
因此，具有良好編程特性的存儲器單元可被施加緩慢降低的比較電壓，使得在隨後的編程再驗證步驟中不會將其當作編程失敗的存儲器單元。
例如，編程再驗證步驟的整個重複數目可劃分成n數目的周期。在此情形中，當比較電壓降低時可將其施加至各個周期，使得可在第一周期中施加目標閾值電壓V1作為比較電壓，可在第二周期中施加目標閾值電壓V2(低於V1)作為比較電壓，且可在最後第n個周期中施加目標閾值電壓作為比較電壓(S372、S373)。
作為另一實例，最初可施加1.15V至1.25V的比較電壓，且最終可施加1.05V至0.95V的比較電壓。此時，當無論何時再驗證步驟執行兩次至六次時，可將比較電壓降低0.02V至0.03V。
如果基於上述條件施加比較電壓，則可防止具有良好編程特性且已正常編程的存儲器單元再次被過度編程。另外，由於在其閾值電壓高於目標閾值電壓但並非充分高於目標閾值電壓的存儲器單元上再次執行編程操作，因此可確保穩定化的編程特性及均勻的閾值電壓分布。
可在編程操作再執行步驟(S350)與編程驗證再執行步驟(S360)之間進行此比較電壓設定步驟(S370)。
如上文所描述，根據本發明，在完成編程操作之後，重複執行編程驗證操作，其中也檢測經編程的存儲器單元的閾值電壓。如果存在其閾值電壓由於該檢測而變低的存儲器單元，則在相應存儲器單元上再次執行編程操作。因此，可能獲得閾值電壓的均勻分布特性。
此外，利用經初始設定得高於目標電壓的比較電壓執行編程驗證操作，使得存儲器單元的閾值電壓充分高於目標電壓。在根據重複數目降低比較電壓的同時，再次執行編程驗證操作。因此，可能防止正常編程的單元再次被過度編程。
儘管已參照所述實施例進行前文的描述，但應理解，在不偏離本發明及權利要求的精神和範圍的前提下，本領域的普通技術人員可做出對本發明的改變及修正。
權利要求
1.一種對快閃記憶體裝置編程的方法，其包含以下步驟(a)執行編程操作，使得快閃記憶體單元的每一個閾值電壓變得高於目標閾值電壓；(b)設立高於該閾值電壓的比較電壓；及(c)執行編程驗證操作用於確定快閃記憶體單元的每一個閾值電壓是否高於該比較電壓。
2.如權利要求1所述的方法，其中步驟(a)、(b)及(c)被重複直至所有快閃記憶體單元具有高於該比較電壓的閾值電壓為止。
3.如權利要求2所述的方法，其中無論何時編程電壓被施加至快閃記憶體單元而升高編程電壓之後，執行該步驟(a)。
4.如權利要求3所述的方法，其中該編程電壓自16.5V被升高至19.5V。
5.如權利要求4所述的方法，其中該編程電壓當無論何時執行該編程操作時在0.2V至0.5V的範圍內升高。
6.如權利要求2所述的方法，其中該步驟(c)對具有高於該比較電壓的閾值電壓的快閃記憶體單元中的一些快閃記憶體單元重複執行。
7.如權利要求2所述的方法，其中無論何時執行該編程驗證操作而降低該比較電壓之後執行該步驟(c)。
8.如權利要求7所述的方法，其中該比較電壓自1.15V至1.25V下降至0.95V至1.05V。
9.如權利要求8所述的方法，其中該比較電壓當無論何時執行該編程驗證操作兩次至六次時在0.02V至0.03V的範圍內下降。
10.如權利要求2所述的方法，其中該目標閾值電壓在0.8V至1.2V的範圍中設立。
11.一種對快閃記憶體裝置編程的方法，其包含以下步驟(a)執行第一編程操作，使得快閃記憶體單元的每一個閾值電壓變得高於目標閾值電壓；(b)設立高於該目標閾值電壓的比較電壓；(c)執行第一編程驗證操作，用於通過比較該比較電壓與所述存儲器單元的目標閾值電壓來確定各存儲器單元的每一個閾值電壓是否高於該比較電壓；(d)如果快閃記憶體單元具有低於該比較電壓的閾值電壓，則執行第二編程操作，使得經檢測的快閃記憶體單元具有高於該比較電壓的閾值電壓；(e)執行第二編程驗證操作，用於通過比較該比較電壓與各存儲器單元的每一個閾值電壓來確定各存儲器單元的每一個閾值電壓是否高於該比較電壓；以及(f)重複步驟(d)及(e)，使得所有快閃記憶體單元具有高於該比較電壓的閾值電壓。
12.如權利要求11所述的方法，其中施加至快閃記憶體單元的編程電壓在當無論何時執行該第二編程操作時升高。
13.如權利要求12所述的方法，其中該編程電壓自16.5V升高至19.5V。
14.如權利要求13所述的方法，其中該編程電壓當無論何時執行該第二編程操作時在0.2V至0.5V的範圍中升高。
15.如權利要求11所述的方法，其進一步包含在執行該第二編程操作之後降低該比較電壓的步驟。
16.如權利要求15所述的方法，其中該比較電壓自1.15V至1.25V下降至0.95V至1.05V。
17.如權利要求16所述的方法，其中該比較電壓當無論何時執行該第二編程驗證操作兩次至六次時，在0.02V至0.03V的範圍中下降。
18.如權利要求11所述的方法，其中該目標閾值電壓在0.8V至1.2V的範圍中設立。
19.一種對快閃記憶體裝置編程的方法，其包含以下步驟(a)執行第一編程操作，使得快閃記憶體單元的每一個閾值電壓變得高於目標閾值電壓；(b)設立高於該目標閾值電壓的比較電壓；(c)執行第一編程驗證操作，用於通過比較該比較電壓與存儲器單元的目標閾值電壓來確定各存儲器單元的每一個閾值電壓是否高於該比較電壓；(d)將施加至該快閃記憶體單元的編程電壓升高至第一電壓；(e)如果快閃記憶體單元具有低於該比較電壓的閾值電壓，則使用該第一電壓執行第二編程操作，使得經檢測的快閃記憶體單元具有高於該比較電壓的閾值電壓；(f)將該比較電壓降低至第二電壓；(g)執行第二編程驗證操作，用於通過比較該第二電壓與各存儲器單元的每一個閾值電壓來確定各存儲器單元的每一個閾值電壓是否高於該第二電壓；及(h)重複步驟(d)至(g)直至未檢測到具有低於該第二電壓的閾值電壓的任何快閃記憶體單元為止。
20.如權利要求19所述的方法，其中該編程電壓自16.5V升高至19.5V。
21.如權利要求20所述的方法，其中當無論何時執行該第二編程操作時，該編程電壓在0.2V至0.5V的範圍中升高。
22.如權利要求19所述的方法，其中該比較電壓自1.15V至1.25V下降至0.95V至1.05V。
23.如權利要求19所述的方法，其中當無論何時執行該第二編程驗證操作兩次至六次時，該比較電壓在0.02V至0.03V的範圍中下降。
24.如權利要求19所述的方法，其中該目標閾值電壓在0.8V至1.2V的範圍中設立。
全文摘要
本發明涉及一種對快閃記憶體裝置編程的方法。根據本發明，在完成編程操作之後，重複執行編程驗證操作，其中也檢測經編程的存儲器單元的閾值電壓。如果存在存儲器單元，其閾值電壓作為該檢測的結果而變低，則在相應存儲器單元上再次執行該編程操作。因此，可能獲得閾值電壓的均勻分布特性。此外，編程驗證操作利用經初始設定得高於目標電壓的比較電壓執行，使得存儲器單元的閾值電壓充分高於該目標電壓。在根據重複數目降低該比較電壓的同時，再次執行該編程驗證操作。因此，可能防止正常編程的單元再次被過度編程。
文檔編號G11C16/34GK1870177SQ20061007182
公開日2006年11月29日 申請日期2006年3月16日 優先權日2005年5月27日
發明者樸成濟, 張丞鎬 申請人:海力士半導體有限公司