微機電的結構及製造方法
2023-05-31 19:03:06 1
專利名稱：微機電的結構及製造方法
技術領域：
本發明是有關於一種半導體結構與製造方法，且特別是有關於一種用以製造微機 電的結構及方法。
背景技術：
微機電系統包含各種不同的微結構，將不同的微結構與相關的電路整合連接，並 利用不同的加工技術，即可構成不同的應用。例如，將微結構與互補型金屬氧化物半電晶體 電路結合，再利用溼式蝕刻使微結構形成懸浮式結構，可應用於感測晶片。然而，在微結構 的形成過程中，容易有微結構中金屬層被掏空與氧化物殘留的問題。如圖1所示，其繪示微結構與電路的剖面圖。其中微結構110兩旁具有由金屬層 122與各層導孔層124交替堆疊形成的蝕刻道120。然而由於導孔層124違反一般晶圓廠的 寬度設計原則，而將導孔層124設計為將整層鋪滿。因此在一開始沉積導孔層124時，沉積 材料容易只沉積在通道側邊，形成中央凹陷的通道層，而無法如預期把整個通道填滿，導致 沉積出表面不平整的通道層。由於一開始的沉積製程所沉積出的導孔層表面就已不平整， 導致後續所有製程皆受不平整的影響，使得各層金屬層122與各層導孔層124皆具有不平 整的表面，甚至使蝕刻道120與微結構110接觸的表面不平整。因此在製造懸浮的微結構 的過程中，容易產生氧化矽等殘留物，也使得形成的微結構外表不平整。此外，如圖1所示，微結構110外圍以氧化矽116保護，氧化矽頂端並無阻擋層保 護，且氧化矽116頂端與蝕刻道120頂端位於同一平面。因此，在晶圓廠進行製程時會由於 過蝕刻，在去除覆蓋於蝕刻道上的氧化矽130的同時，也易一併去除微結構頂端的氧化矽 116，不僅裸露蝕刻道中的金屬層122，也同時造成微結構中的金屬層112裸露。所以利用溼 式蝕刻法去除蝕刻道120中的金屬層122的同時，也容易意外移除微結構110中的金屬層 112，造成微結構的掏空，形成如圖2所示的結果。綜上所述，需要一種製造微機電的新的結構及方法，可在微機電形成過程中，保護 微結構內的金屬層不被掏空，且形成壁面平整的微機電結構。
發明內容
因此本發明的一目的在於提供一種微機電結構，在製造懸浮的微結構的過程中， 可保護微結構內的金屬層不被掏空，並可形成壁面平整的微機電。本發明的另一目的在於提供一種可形成壁面平整，且去除蝕刻道中殘留氧化層的 微機電製造方法。根據本發明一實施例，提出一種微機電結構。其在基板上具有微結構與蝕刻道。微 結構為利用金屬層及導電層相連而形成，且以氧化矽包覆在微結構周圍，並在氧化矽頂端 具有阻擋層。蝕刻道為金屬層與氧化層交互堆疊而成。其中，氧化層兩邊具有信道，且微結 構的阻擋層與蝕刻道最上層的金屬層非同一平面。依照本發明的上述目的，提出一種微機電製造方法。其步驟為以溼式蝕刻法移除蝕刻道中的金屬層，其中，蝕刻道中的金屬層與氧化層交互堆疊，而氧化層兩邊具有通道。 接著，以超音波震蕩將蝕刻道中殘餘的氧化層移除。之後利用深反應離子蝕刻及背蝕刻懸 浮微結構。在深反應離子蝕刻後，背蝕刻前，可加上覆蓋層於微結構上方，以保護微結構。且 在背蝕刻前，在基板下沉積一層光阻層，以定義背蝕刻區域，並保護其它不須蝕刻的區域。 上述覆蓋層可為氧化矽、金屬、玻璃或矽基。依照本發明另一實施例，提出一種微機電製造方法。其步驟為以溼式蝕刻法移除 蝕刻道中的金屬層，其中，蝕刻道中的金屬層與氧化層交互堆疊，而氧化層兩邊具有通道， 並以支撐層支撐金屬層。接著，以蝕刻將蝕刻道中殘餘的氧化層移除，最後利用深反應離子 蝕刻及背蝕刻懸浮微結構。在深反應離子蝕刻後，背蝕刻前，可加上覆蓋層於微結構上方， 以保護微結構。且在背蝕刻前，在基板下沉積光阻層，以定義背蝕刻區域，並保護其它不須 蝕刻的區域。上述覆蓋層可為氧化矽、金屬、玻璃或矽基。因此，應用本發明的微機電結構，信道位於氧化層兩邊，且通道的設計符合一般晶 圓廠的寬度設計原則。因此在沉積通道層時，可沉積出外表平整的通道層，以保持蝕刻道表 面以及蝕刻道壁面平整。且於溼式蝕刻移除蝕刻道的金屬層的同時，並不會掏空微結構的 金屬層。此外，應用本發明的微機電製造方法，可完全移除蝕刻道中殘留的氧化層，且形成 壁面平整的懸浮式微機電。進而可用來製造許多低成本的傳感器和致動器。
明如下
為讓本發明的上述和其它目的、特徵、優點與實施例能更明顯易懂，所附附圖的說
圖1為先前技術的微結構與電路的結構剖面圖； 圖2是繪示先前技術的微結構經過溼式蝕刻後的剖面圖； 圖3是繪示依照本發明一實施方式的一種微機電結構剖面圖； 圖4是繪示依照本發明另一實施方式的一種微機電製造方法流程圖； 圖5至圖10是繪示依照圖4步驟的一種微機電製造方法步驟剖面圖。主要組件符號說明110微結構112金屬層
114導電層116氧化矽
120蝕刻道122金屬層
124導電層130氧化矽
140電路200基板
210微結構212金屬層
214導電層216氧化矽
218阻擋層220蝕刻道
222金屬層224氧化層
226通道230電路
240打線區域242保護層
250覆蓋層260光阻層
300懸浮式微結構400方法
402、404、406、408 步驟
具體實施例方式請參照圖3，其繪示依照本發明一實施方式的一種微機電結構的剖面圖。微機電結 構為在基板200上具有微結構210與蝕刻道220。微結構210為多層金屬層212間以導電層214連接而形成。微結構210外圍以氧 化矽216包覆，且氧化矽216頂端具有阻擋層218。其中，導電層214可為導孔(via)，用來 連接金屬層212。而阻擋層218為金屬沉積而成，可抵擋離子蝕刻以保護底下的微結構，使 得在裸露蝕刻道時，不會同時將包覆於微結構外的氧化矽216移除，造成微結構210中的金 屬層212裸露。進而避免於溼式蝕刻移除蝕刻道220的同時，意外移除微結構210中的金 屬層212。蝕刻道220位於以氧化矽216包覆的微結構210旁。蝕刻道220為金屬層222與 氧化層224交互堆疊而形成，且氧化層224兩旁具有通道226。通道226可為導孔或觸孔 (contact)。或者是，在蝕刻道220底部具有整層觸孔，其上具有金屬層、氧化層與導孔，以 金屬層與氧化層交互堆疊，且氧化層兩旁具有導孔，以形成蝕刻道，使氧化層可懸浮。氧化 層除可為氧化矽外，也可為其它氧化物。由於本發明的微機電結構中的信道226的寬度設計符合一般晶圓廠的設計原則， 因此通道226在沉積製程時可以確實被沉積材料填滿，而不會產生表面不平整的通道226。 此外，在標準的互補型金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor, CMOS)的製程中，沒有通道226或金屬層222的位置，會被氧化矽填滿，因此通道226間會被 氧化矽填滿形成氧化層224。上述微結構210外的氧化矽216頂端的阻擋層218，以及蝕刻道220中最上層的 金屬層222非同一平面。根據一實施例，蝕刻道220的頂端金屬層較微結構210頂端的阻 擋層218為低，以減少移除蝕刻道後，氧化矽等氧化層的殘留。此外，如果接續步驟有需要 再次移除氧化物，以露出蝕刻金屬孔，蝕刻道220的頂端金屬層較微結構210頂端的阻擋層 218為低可降低後續蝕刻製程內外圈所產生的蝕刻速度誤差。再者，基板200的微機電結構旁，具有互補型金屬氧化物半導體電路230，用來控 制整個微機電系統。此處所指的互補型金屬氧化物半導體電路為一般已知所了解的互補型 金屬氧化物半導體電路，因此不在此詳細描述。由上述可知，應用本發明的微機電結構具有下列優點第一，在微結構外圍具有氧化矽包覆，且氧化矽頂端具有阻擋層，因此，以溼式蝕 刻移除蝕刻道的金屬層時，並不會將微結構中的金屬層掏空。第二，蝕刻道中借氧化層形成於導孔或觸孔間，由於通道的寬度設計符合一般晶 圓廠的設計原則，使得導孔或觸孔可以確實填滿其凹洞，進而保持蝕刻道表面與壁面的平 整。第三，蝕刻道的頂端金屬層較微結構頂端的阻擋層為低，可減少移除蝕刻道後，氧 化矽等氧化層的殘留。請參照圖4，是繪示依照本發明另一實施方式的一種微機電製造方法的流程圖。首 先，方法400以溼式蝕刻法移除蝕刻道的金屬層(步驟402)。接著，去除蝕刻道中殘留的氧化層(步驟404)。再利用深反應離子蝕刻法蝕刻基板至一定深度(步驟406)。最後，進行 背蝕刻，造成微結構懸浮(步驟408)。進行上述步驟402前，可在基板上形成微結構外氧化矽頂端的阻擋層與蝕刻道 頂端不在同一平面的結構，造成高低差，以防止後續溼式蝕刻移除蝕刻道金屬層時(步驟 402)，同時意外移除微結構中的金屬層。此外，如果後續步驟有需要再次移除氧化物以露出 蝕刻金屬孔，氧化矽頂端的阻擋層與蝕刻道頂端不在同一平面的結構也可降低後續蝕刻制 程內外圈所產生的蝕刻速度誤差。另外，進行背蝕刻(步驟408)前，可在晶片上方形成一覆蓋層，以保護微結構。也 可在步驟408前，在基板下方形成光阻層，以定義背蝕刻區域。請參照圖5至圖10，是繪示利用圖4的微機電製造方法步驟的剖面圖。首先，形 成如前述圖3的微機電結構。其中，微結構210外的氧化矽216頂端的阻擋層218，與蝕刻 道220中最上層的金屬層222非同一平面，形成高低差，以防止在後續步驟中，意外移除微 結構中的金屬層212。再者，接續步驟需再次移除氧化物以露出蝕刻金屬孔時，此高低差結 構也可降低後續蝕刻製程內外圈所產生的蝕刻速度誤差。接著，以溼式蝕刻法移除蝕刻道的金屬層(步驟402)。如圖5所示，此時，蝕刻道 中的氧化層224也會因金屬層的移除而一併去除，僅剩下最底層與基板連接的氧化層224。 此外，在步驟402中，也會一併移除微結構外圍氧化矽216頂端的阻擋層，以及打線區域240 上的部分保護層242。如圖6所示，進行溼式蝕刻後，在打線區域240上仍留有一層保護層242，以確保後 續步驟不會對打線區域造成傷害。接著，通過溼式蝕刻法去除蝕刻道的金屬層後，利用乾式 蝕刻移除蝕刻道中殘留的氧化層(步驟406)。請參照圖7，利用深反應離子蝕刻法蝕刻基板200至一定深度(步驟406)，以益於 後續對基板進行背蝕刻。並且，可選擇性的在整個晶片上方加上覆蓋層250，以在後續製程 中保護微結構210。覆蓋層250可為氧化矽、金屬、玻璃或矽基。請參照圖8，在基板下方沉積一層光阻層260，以定義背蝕刻的區域，並保護其它 不需蝕刻的區域。 請參照圖9，對基板進行背蝕刻(步驟208)，移除微結構210底下的部份基板200， 再移除基板200下方的光阻層260，造成懸浮式微結構300。同時，為避免覆蓋層250厚度 太薄，而出現翹曲現象，因此可將覆蓋層250切割為單一晶粒大小。並且此舉可使打線區域 240露出。最後，如圖10所示，以蝕刻去除打線區域240的保護層242，以供後續進行封裝打
線，傳輸信號。這種懸浮式微結構300在微機電系統中，當搖動或晃動整個微機電系統時，懸浮 式微結構300便觸動旁邊的電路230。因此，可用來製造傳感器或致動器，例如壓力計、加速 計(accelerometer)、生化傳感器等等。本發明的微機電製造方法的另一實施方式與上述實施方式相似。不同之處在於， 以溼式蝕刻法去除蝕刻道的金屬層後，改用超音波震蕩移除蝕刻道中殘留的氧化層，同樣 可完全移除氧化層，形成外壁面平整且無殘留物的微機電結構。其中，超音波震蕩器內需具 有溶液，此溶液可為水、丙酮或異丙醇。然而，利用超音波震蕩將殘餘氧化層移除，會造成晶片上方具有水氣，因此需將晶片經過烘烤或者是旋幹，以去除晶片上方的水氣，保持晶片幹 燥。並在後續對基板進行深反應離子蝕刻法蝕刻與背蝕刻，形成外壁平整、無殘留物的懸浮 微機電結構。由上述本發明的實施方式可知，應用本發明的微機電製造方法的優點為於溼式蝕 刻移除之後，再進行震蕩或乾式蝕刻，可完全移除殘留的氧化層。並以後續的深反應離子蝕 刻法與背蝕刻形成外壁平整、無殘留物的懸浮式微機電結構。進而可用來製造傳感器和致 動器。雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟悉此技術 的人員，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾，因此本發明的保護範 圍當視權利要求書所界定的範圍為準。
權利要求
1.一種微機電的製造方法，其特徵在於，該方法的步驟包含a.溼式蝕刻法移除一基板上的一微結構旁的一蝕刻道中多層金屬層，其中該些金屬層 與氧化矽交互堆疊，且氧化矽兩邊具有一通道；b.超音波震蕩去除該蝕刻道中殘留的氧化矽；c.利用深反應離子蝕刻法蝕刻該基板；以及d.對該基板進行背蝕刻，以形成一懸浮式微結構。
2.根據權利要求1所述的微機電的製造方法，其特徵在於，在步驟b中使用一溶液進行 超音波震蕩，該溶液是水、丙酮或異丙醇。
3.一種微機電的製造方法，其特徵在於，該方法的步驟包含a.溼式蝕刻法移除一基板上的一微結構旁的一蝕刻道中多層金屬層，其中該些金屬層 與氧化矽交互堆疊，且氧化矽兩旁具有一通道；b.蝕刻去除該蝕刻道中殘留的氧化矽；c.利用深反應離子蝕刻法蝕刻該基板；以及d.對該基板進行背蝕刻，以形成一懸浮式微結構。
4.一種微機電的製造方法，其特徵在於，該方法的步驟包含a.形成一微結構與一蝕刻道於一基板上，其中該蝕刻道中包含多層金屬層與多層氧 化層交互堆疊，且該些氧化層兩邊具有一信道，而該微結構頂端與該蝕刻道頂端非同一平b.溼式蝕刻法移除該蝕刻道中該些金屬層；c.去除該蝕刻道中殘留的該些氧化層；d.利用深反應離子蝕刻法蝕刻該基板；以及e.對該基板進行背蝕刻，形成一懸浮式微結構。
5.根據權利要求4所述的微機電的製造方法，其特徵在於，進行步驟c的方法是超音波 震蕩法或蝕刻法。
6.根據權利要求4所述的微機電的製造方法，其特徵在於，進行步驟e前，還包含 形成一覆蓋層，於該基板上方，以保護微結構。
7.根據權利要求4所述的微機電的製造方法，其特徵在於，進行步驟d前，還包含 沉積一光阻層，於該基板下方，以定義背蝕刻區域。
8.一種微機電結構，其特徵在於，為權利要求4所述的步驟a中所形成的結構，包含 一基板；一微結構，於該基板上，該微結構外圍具有一氧化矽包覆，並於該氧化矽頂端具有一阻 擋層；以及一蝕刻道，於該微結構旁，該蝕刻道為多層金屬層與多層氧化層交互堆疊，且該些氧化 層兩旁具有一信道，其中該微結構外圍的該氧化矽頂端的該阻擋層，與該蝕刻道頂端的金 屬層非同一平面。
9.根據權利要求8所述的微機電結構，其特徵在於，該信道為導孔或觸孔。
10.根據權利要求8所述的微機電結構，其特徵在於，該微結構為多層金屬層間以多層 導電層相連。
全文摘要
本發明提供一種微機電結構，在基板上具有微結構與蝕刻道。微結構為金屬層及導電層相連形成，且以氧化矽包覆在微結構周圍，並在氧化矽頂端具有阻擋層。蝕刻道為金屬層與氧化層交互堆疊而成，且氧化層兩邊具有通道。其中，微結構的阻擋層與蝕刻道最上層的金屬層非同一平面；藉此在利用蝕刻移除蝕刻道的金屬層時，不會同時將微結構的金屬層移除。本發明還提供一種微機電製造方法，以溼式蝕刻法移除前述蝕刻道中的金屬層，再以震蕩或蝕刻將蝕刻道中殘餘的氧化層移除，並利用深反應離子蝕刻及背蝕刻懸浮微結構，以形成蝕刻道壁面平整、無殘留的懸浮微機電結構。
文檔編號B81B7/02GK101993033SQ20091016646
公開日2011年3月30日 申請日期2009年8月19日 優先權日2009年8月19日
發明者劉政諺, 葉力墾, 邱奕翔, 陳曉翔 申請人:微智半導體股份有限公司