用於製造電阻轉換器件的方法和由此獲得的器件的製作方法

2023-05-31 01:27:51 4

專利名稱：用於製造電阻轉換器件的方法和由此獲得的器件的製作方法
技術領域：
本發明涉及這樣的器件其中響應於施加給所述器件的電壓而 能夠可逆地改變所述器件的電導率。特別是本發明涉及包括有機金屬 材料來作為電阻轉換材料的存儲器件。
背景技術：
數據存儲器市場的演進指示對於從幾十億字節到幾千億字節甚 或幾萬億字節的不斷變大的容量的需要。在眾多因素中，這種演進是 由新數據消耗應用程式(例如多媒體和遊戲)驅動的。例如，使用場 效應電晶體的閾值電壓的移位來指示位狀態的快閃記憶體技術迄今已經能 夠滿足這種尺度的要求，同時保持合理的每單位比特的成本。然而， 預期的是由於基礎物理的限制，快閃記憶體技術將面對超越45nm工藝節點 的嚴重尺度問題。
電阻轉換存儲器構成了替換候選物，因為它們的物理轉換機構 可以不隨著尺度而降級。這些類型的存儲器包括能夠在較高或較低的 導電狀態下對其進行可逆編程的電阻元件。可使用例如過渡金屬氧化 物、有機半導體或有機金屬半導體之類的各種材料來製造這種電阻元 件。
電阻轉換存儲器正在使用如在動態RAM中使用的從1T/1C(一個 電晶體/一個電容器)概念獲得結構來集成。包括電阻轉換材料的電 阻元件被堆疊在例如M0S電晶體、雙極電晶體或二極體之類的半導體 器件頂部，並通過位線來訪問。電阻元件被放置在金屬線之間或晶體 管的觸點和典型地在集成電路的線後端(BE0L)部分內的第一金屬層面之間。
Baek等人在"Multilayer Cross-point Binary Oxide Resistive Memory (OxRRAM) for Post-應D Storage Application" (IEDM 2005) 中披露了一種存儲器陣列，其中金屬/轉換電阻材料/金屬(MRM)電 阻器被集成在接觸插頭和線後端部分中的第一金屬層面之間的交叉 點結構中。在該集成方案中，底部電極接觸(BEC)層是接觸插頭的 一部分，而過渡金屬氧化物(TMO)和頂部電極接觸(TEC)層的疊層 是在所述兩層沉積之後進行摹制的。因此電阻元件的面積是由頂部電 極的面積定義的。另外，根據Baek獲得的電阻元件需要插入至少用 於形成頂部電極的附加處理步驟。
Chen等人在"Non-Volatile Resistive Switching for Advanced Memory Applications" (IEDM 2005， Washington DC 2005年12月 5-7日)中也披露了一種存儲器陣列，其在電阻器元件中使用CuxO作 為電阻轉換材料。氧化銅從銅插座的頂部向前生長。與Baek等人的 情況相同，需要在形成氧化銅和頂部電極接觸(TE)層之後對它們的 疊層圖案進行摹制。因為蝕刻可能會損壞電阻器元件的有效面積，所 以M腿元件和銅插座之間的重疊部分是必需。該重疊部分將限制這一
構想的尺度潛能。
R. Muller等人在"Organic CuTCNQ non-volatile memories for integration in the CMOS backend-of-line^preparation from gas/solid reaction and downscaling to an area of 0. 25um2 ，， (ESSDERC會議的會報，法國格勒諾布爾，第216頁)中披露了一種通 過在減小壓力下藉助TCNQ蒸汽侵蝕Cu基底來製造CuTCNQ薄膜的方 法。由Muller等人建立的處理流程包括在氧化物層上首次形成銅島。 這些銅島將被用作底部電極和用作CuTCNQ生長的開始材料。然後在 這些銅島壓點的暴露表面上形成CuTCNQ薄膜。最後，通過在所述銅
圖案上沉積鋁層來形成頂部電極。該方法可適用於形成十字條存儲器 陣列，其中所述銅底部電極和鋁頂部電極被形成為在垂直方向走向的
平行線。頂部電極和底部電極之間的每次重疊都構成一個存儲元件。 因此，可將電壓施加在兩個電極之間的CuTCNQ薄膜上。雖然可使Muller等人給出的處理流程與CMOS後端生產線處理相適宜，但並沒 有披露集成的處理流程，也沒有披露任何用於選擇單獨存儲元件的裝 置。
因此，需要一種用於形成這樣的電阻元件的方法，該電阻元件 包括電阻轉換層，尤其包括有機或有機金屬半導體，該方法不會遇到 現有技術的缺點。
需要一種用於形成這樣的電阻元件的方法，該電阻元件包括作 為電阻轉換層的有機或有機金屬半導體，該方法將便於在CMOS相宜 處理流程中集成電阻轉換材料。
需要一種用於形成這樣的電阻元件的方法，該電阻元件包括電 阻轉換層，尤其包括有機或有機金屬半導體，該方法將允許進一步縮 小電阻陣列。
還需要一種用於形成這樣的電阻元件的方法，該電阻元件包括 電阻轉換層，尤其包括有機或有機金屬半導體，所述方法允許所述電 阻陣列集成有用於選擇單獨電阻元件的裝置和用於操作所述電阻陣 列的外圍電子電路。

發明內容
本發明可被形式化如下
在本發明的一個實施例中，披露了一種用於製造電阻轉換器件 的方法，所述器件包括底部電極、頂部電極和與所述底部電極和頂部 電極接觸的電阻轉換材料層，所述方法包括提供包括所述底部電極 的襯底；在所述襯底上提供包括暴露所述底部電極的開口的介電層； 和在所述開口中形成所述電阻層。
包括開口的介電層可通過如下步驟來提供沉積所述介電層； 在所述介電層中形成一個溝槽；和在所述溝槽中形成一個暴露所述底
部電極的開口。
可通過用所述電阻轉換材料至少部分地填充所述開口，然後在 所述被至少部分地填充的開孔中形成所述頂部電極來形成所述電阻 層和頂部電極。在本發明的另一個實施例中，披露了一種用於製造電阻轉換器 件的方法，所述器件包括底部電極、頂部電極和與所述底部電極和頂 部電極接觸的電阻轉換材料層，所述方法包括提供包括所述底部電 極的襯底；在所述襯底上提供包括暴露了所述底部電極的開口的介電 層；在所述開口中形成所述電阻層；形成包括暴露了所述電阻層的溝 槽的介電層；以及在所述溝槽中形成所述頂部電極。所述電阻轉換材 料被沉積以便至少部分地填充暴露了所述底部電極的開口。
在本發明的另一個實施例中，披露了一種用於在襯底上製造電 阻轉換器件的方法，所述器件包括底部電極、頂部電極和與所述底部 電極和頂部電極接觸的電阻轉換材料層，所述襯底包括提供所述底部 電極圖案的第一金屬圖案，所述方法還包括在所述襯底上形成一個介 電層，在所述介電層中形成一個開口使得所述開口暴露所述底部電 極，並在所述暴露的底部電極上形成所述電阻層。然後在所述電阻層 上形成頂部電極，由此形成第二金屬圖案。
在本發明的另一個實施例中，披露了一種用於在襯底上製造電 阻轉換器件的方法，所述器件包括底部電極、頂部電極和與所述底部 電極和頂部電極接觸的電阻轉換材料層，所述襯底包括第一金屬圖 案，並且所述底部電極被提供在接觸所述第一金屬圖案的導孔中，所 述方法還包括在所述襯底上形成一個介電層；在所述介電層中形成 一個用於接收第二金屬圖案的溝槽，所述溝槽暴露所述底部電極；在 所述暴露的底部電極上形成所述電阻層；和形成所述第二金屬圖案， 由此提供頂部電極。
在任何一個所述實施例中，形成頂部電極的步驟包括在所述襯 底上形成金屬層，和除去開口中多餘的金屬。分別用於形成頂部和底 部電極的材料可以相同也可以不同。
在另一個實施例中，披露了一種電阻轉換器件，其包括底部 電極、頂部電極和與所述底部電極和頂部電極接觸的電阻轉換材料 層，所述頂部電極和電阻層被包含在一個在介電層中形成的開口中。
在另一個實施例中，披露了一種電阻轉換器件，其包括底部 電極、頂部電極和與所述底部電極和頂部電極接觸的電阻轉換材料層，所述底部電極形成在第一金屬圖案中，所述頂部電極形成在第二 金屬圖案中；所述介電層將所述第一金屬圖案和第二金屬圖案分離 開，並且所述介電層包括用於在所述第一金屬圖案和第二金屬圖案之 間提供連接的開口；並且所述電阻層被包含在所述開口中。
根據任何一個實施例所述的電阻轉換材料可以是包含電子施主 和電子受主的電荷轉移複合物。優選的是，所述電阻轉換材料是具有 Pi電子系統的有機化合物。優選的是，所述有機化合物是由TCNQ或 由TCNQ的衍生物提供的。所述電子施主可由底部電極的金屬提供。 優選的是，所述底部電極的金屬是從在半導體工藝中使用的金屬中選 出的。在一個實施例中，所述底部電極的金屬是從包括Cu、 Ag或K 的組中選擇的。
根據任何一個實施例所述的電阻轉換材料是二元金屬氧化物 (binary metal oxide)。優選地，所述底部電極包括銅，而二元金 屬氧化物是亞銅金屬氧化物。
根據任何一個實施例所述的電阻轉換器件可以是非易失存儲器
件。


圖1表示根據一個實施例的電阻元件的剖面圖和電子符號。 圖2a-圖2e表示用於製造根據圖1所示實施例的器件的示意處 理流程。
圖3a-圖3e表示用於製造根據一個實施例的電阻轉換存儲器件 的示意處理流程。
圖4a-圖4e表示用於製造根據一個實施例的電阻轉換存儲器件 的示意處理流程。
圖5a-圖5e為示意地表示用於製造根據各種實施例的電阻元件 的處理流程的流程圖。
圖6a-圖6e表示用於製造根據一個優選實施例的器件的示意處 理流程；
圖7表示根據本發明各個實施例的器件的可量測性圖；圖8表示根據本發明實施例的包括用作選擇元件的M0S電晶體 的電阻轉換存儲器件。
圖9表示根據圖8所示本發明實施例的器件的陣列。
具體實施例方式
將關於典型實施例並參照某些附圖來說明本發明，但本發明並 不限於這些示例。所述附圖僅僅是示意的並且是非限制的。在附圖中， 為了示意的目的， 一些元件的尺寸可能被誇大並且不是按比例繪製 的。因此，所述尺寸和相對尺寸不一定與本發明實踐的實際減小相對 應。此處所披露的實施例和附圖趨於被看作是示意的而非限制的。
另外，說明書和權利要求書中的第一、第二、第三等用語用於 區別相似的元件，並且不一定用於說明連續的或按時間順序排列的順 序。所述術語在適當的環境下可互換，本發明的實施例可按照此處所 述或示出之外的其他順序進行操作。
此外，說明書和權利要求書中的術語頂部、底部、上面、下面 等是用於說明的目的，並且不一定用於說明相對位置。所述術語在適 當的環境下可互換，本發明的實施例可按照此處所述或示出之外的其 他順序進行操作。例如在一個元件"下面"和"上面"表示位於該元 件的相對側。
權利要求中使用的術語"包括"不應被解釋為局限於此後所列
舉的裝置；它並不排除其它元件或步驟。需要將其解釋為指定了所涉
及的特徵、整體、步驟或部件的存在情況，但並不排除存在或添加一 個或多個其它特徵、整體、步驟或部件，或它們的組合。因此，"一
個設備包括裝置A和B"表達的範圍不應限制於只由部件A和B構成 的設備。這意味著關於本發明，所述設備最適合相關的部件是A和B。 相同的元件使用相同的數字表示。
圖1表示包括根據一個實施例的包括電阻元件的器件1的示意 剖面圖。在襯底2上提供包括多個介電層3、 4、 5的疊層，其中金屬 圖案6、 8被嵌入在不同的層面上。這些金屬圖案6、 8被中間介電層 4彼此隔離開。在該中間介電層4中形成一個開口或導孔，以便在金屬圖案6、 8或其位於所述介電層疊層不同層面處的部分之間建立電 連接7。這種結構已知為金屬鑲嵌(damascene)互連結構，因為如 通過圖2的處理流程所示出的，在這些介電層3、 4、 5中，形成有溝 槽，這些溝槽然後將被填充導電材料。然後使用這些溝槽來形成金屬 圖案或通電能力(electrical throughput)，也將這些溝槽稱為導 孔。
根據層間連接7和金屬圖案6、 8是否被單獨地或組合地形成， 各自的互連結構被表示為單個金屬鑲嵌或雙重金屬鑲嵌。
襯底2可以是能夠在其上形成金屬鑲嵌疊層的任何襯底。這種 襯底的例子包括玻璃或石英襯底、陶瓷襯底、半導體襯底(例如矽襯 底)、矽絕緣襯底(SOI)、鍺襯底或鍺絕緣襯底(GOI)。優選地， 該襯底2為包括有源元件12 (例如二極體和/或如場效應電晶體或雙 極電晶體之類的電晶體)的半導體襯底。圖1中所示的互連結構隨後 被用於建立單獨有源元件之間和有源元件與集成器件的焊盤之間的 電連接。
為了製造電阻元件，需要底部電極、與底部電極接觸的電阻轉 換材料層和與電阻轉換材料接觸的頂部電極。操作中，通過分別對底 部電極IO和頂部電極ll施加電壓而將壓降施加在電阻轉換材料層9 上。電流通過所述電阻層而從一個電極10、 ll流至另一個電極ll、 10。根據該實施例，電阻轉換材料層9在兩個金屬圖案6、 8或其部 分之間建立電連接7。在介電層4中形成的溝槽被在一端接觸金屬圖 案6而在相對端接觸金屬圖案8的電阻轉換材料9填充。電阻轉換材 料9被限制於在中間介電層4中形成的溝槽中，並被夾在包含金屬圖 案6、 8的介電層3、 5之間。兩個金屬圖案6、 8的部分被分別用作 電阻元件的底部電極IO和頂部電極11。兩個電極都至少與包括電阻 轉換材料9的電連接7對齊。根據在介電層3和5中形成的溝槽的尺 寸，底部電極10禾B/或頂部電極11本質上與電連接7重疊。這種情 形在圖1中示出。
圖2a-圖2e藉助於示意剖面示出了製造圖1所示器件1的處理流程。提供襯底2。襯底2可以是能夠在其上形成這種疊層的任何襯 底。這種襯底的例子包括玻璃或石英襯底、陶瓷襯底、半導體襯底(例
如，矽襯底)、矽絕緣襯底(SOI)、鍺襯底或鍺絕緣襯底(GOI)。 優選地，該襯底2是包括有源元件(例如二極體和/或如場效應晶體 管或雙極電晶體之類的電晶體)的半導體襯底。如果襯底2包含有源 元件，則這些有源元件可用於以電阻元件陣列的形式來選擇單獨的電 阻元件。典型的是，有源元件(例如，二極體或電晶體)可被操作地 連接至電阻元件，以使得在操作中時只有所選擇的電阻元件被尋址。 然後所述選擇的電阻元件就被操作，例如被編程、擦除或讀取。如果 襯底2包含有源元件，那麼就在襯底上面形成一個介電層以將有源元 件與將在所述襯底上形成的互連結構隔離開。該介電層已知為金屬前 介電層(PMD)。
在該襯底2上，如圖2a所示呈現一個第一介電層3。典型地， 該介電層3包含互連結構的第一層面6，在所述情況中該介電層3已 知為金屬間介電層(IMD)。介電層3的材料可以是在半導體處理中 使用的任何電介質，例如二氧化矽、碳氧化矽、低k材料(例如多孔 氧化物、氮化矽)。它們可通過沉積(例如，化學汽相沉積(CVD)) 或通過塗敷(例如旋塗)來形成。
在該介電層3中，如圖2b所示形成第一金屬圖案6。於此根據 將要形成的金屬圖案6的圖案和尺寸來在介電層3中蝕刻溝槽。在摹 制的介電層3上面沉積第一金屬層。典型的是沉積金屬層的疊層以至 少填充在介電層3中形成的溝槽。金屬圖案6的材料可以是Cu、 Al、 W、 WN、 Ti、 TiN、 Ta和/或TaN，所述金屬在半導體技術的現有狀態 下就是可獲得的。
被填充的溝槽中的過多金屬例如通過拋光或回蝕來除去。典型 地，對襯底2進行拋光以便除去在溝槽外面的任何金屬。可以使用化 學拋光(CP)或化學機械拋光(CMP)。由此形成的金屬圖案6提供 了電阻元件的底部或第一電極10。
在第一金屬圖案6的上面是如圖2c所示形成的第二介電層。該 第二介電層使在隨後層面處出現的金屬圖案6、 8隔開，在所述情況下該介電層已知為金屬間介電層(IMD)。在該介電層中，根據將要
形成的第二金屬圖案8的圖案和尺寸形成空腔13。在隨後層面處出 現的金屬圖案6、 8之間將要形成電連接7時，相應的空腔13被延伸 至12以暴露將要接觸的金屬圖案的部分10。可使延伸部分12與溝 槽13對齊，在所述情況下溝槽12的直徑的量值與溝槽13的寬度w 的量值基本相同。可將溝槽12形成在溝槽13內或溝槽13的周界內， 在所述情況下，溝槽12的直徑d小於溝槽13的寬度w。典型的是沉 積介電層4、 5的疊層。溝槽13將至少與開口 12對齊，在該情況中 w》d，或者溝槽13將與開口 12重疊，在該情況下w〉d。在每個介電 層4、 5中，形成各個溝槽12、 13。與底部電極10相鄰的介電層4 中的溝槽12將構成一個用於限制後面形成的電阻轉換材料的容器。 在層4上面的層5中的溝槽13將用金屬.填充以形成第二金屬圖案8。
為了教示本發明的目的，在圖2d所示的實施例中使溝槽13的 寬度w大於溝槽12的直徑d。典型的是，使溝槽12與溝槽13對齊， 並且溝槽13的寬度w基本上等於溝槽12的直徑d，使得溝槽13不 會或者只會略微地重疊溝槽12。介電層4、 5的材料可以是在半導體 處理中使用的任何電介質，例如二氧化矽、碳氧化矽、低k材料(例 如多孔氧化物)、氮化矽。它們可通過沉積(例如化學汽相沉積(CVD)) 或通過塗敷(例如旋塗)來形成。
在與底部電極IO相鄰的溝槽12中，如圖2d所示選擇性地形成 電阻轉換材料9。電阻轉換材料9將至少部分地填充該溝槽12。電阻 轉換材料9被限制於溝槽12以使得電阻轉換材料層9不會超越溝槽 12。電阻轉換材料層9的厚度因此將等於或小於溝槽12的高度，其 中所述高度對應於第二介電層4的厚度t。可使用各種類型的電阻轉 換材料來形成電阻轉換層9。
電阻轉換層9可包括電荷轉移複合物，其包含電子施主和電子 受主。電子受主是由具有pi電子系統的有機化合物形成的。優選的 是，所述有機化合物是通過TCNQ或通過TCNQ的衍生物提供的。電子 施主是由金屬提供的。優選的是，該金屬是Cu、 Ag或K。電子轉換 層9的材料可以從有機材料和有機金屬半導體的組中選擇輪垸(rotaxanes)禾口索烴、聚亞苯基乙烯(polyphenyleneethylenes)、 CuDDQ和AgDDQ (其中DDQ代表2, 3-二氯-5, 6-氰基-p-苯醌
(2， 3-dichloro-5,6-dicyano-p-benzoquinone))、CuTCNE禾口 AgTCNE
(其中TCNE代表四氰基乙烯(tetracyanoethylene) ) 、 CuTNAP和 AgTNAP(其中TNAP 代表四氰基萘醌二甲垸
(tetracyanonaphtoquinodimethane))、以及AgTCNQ禾口 CuTCNQ(其 中 TCNQ代表 7，7，8，8- 四氰基對醌 二 甲烷
(7，7，8，8-tetracyano-p-quinodimethane))。
用於生長有機半導體的方法在現有技術中是已知的。例如在 TCNQ的情況下，生長方法例如披露於
-R. S. Potember等人在Applied Physics Letter 34 (6) (1979 年3月)'中發表的"Electrical switching and memory phenolraena in CuTCNQ thin films"，具體的為通過金屬銅和溶解在氰化甲垸中 的TCNQ之間的反應來形成CuTCNQ;
-US6815733,具體的說通過在八1203層上熱共澱積Cu和TCNQ來 生長CuTCNQ;
-R. Muller等人在ESSDERC會議的會報(法國格勒諾布爾，第 216 頁)中發表的"Organic CuTCNQ non-volatile memories for integration in the CMOS backend-of-line: preparation from gas/solid reaction and downscaling to an area of 0. 25ura2，'， 具體的說通過在減小壓力下藉助TCNQ蒸汽侵蝕Cu基底來生長 CuTCNQ;
-Z Fian等人在IEEE Transaction on Nanotechnology (巻4， 第 2 期238-2005 年 3 月 14 日)發表的 "Silver-tetracyanoquinodimethane(Ag-TCNQ) Nanostructures and Nanodevice"，具體的說通過Ag和溶解在氰化甲烷中的TCNQ 之間的反應或通過在蒸氣環境中進行Ag和TCNQ的合成來生長 AgTCNQ。
可選擇地，可在底部電極10的暴露金屬上熱生長雙穩態電阻轉 換二元金屬氧化物9。如果使用銅來形成底部電極10，則所述二元氧化物可以是一價銅氧化物Cux0y。該二元金屬氧化物可以是過渡金屬
氧化物，例如氧化鈦。根據暴露的金屬，可以生長氧化物，例如氧化 鋁、氧化鉭、氧化鈦、或氧化鎳。
可選擇的，可使用其它電阻轉換材料來形成電阻轉換層9。這種
其它電阻轉換材料的例子是硫屬化物金屬。硫屬化物是通過元素周期
表的VI組元素(例如，硫化物、硒和碲)製得的半導體玻璃。 S. R. Ovshinsky禾口 H. Fritzsche在IEEE Trans. On Elec. Dev. ， (ED-20 巻，第2期，1973年2月，第91-105頁)中發表的"Amorphous Semiconductors for Switching ， Memory ， and Imaging Applications"中，其在這裡通過整體參考而被併入本文。尤其是， 該參考文獻的段III. A和III. B披露了根據兩個硫屬化物材料體系的轉 換屬性在它們之間的鑑別
(i) 在所謂的"穩定"玻璃中的閾值切換，其顯示出負微分電 阻和雙穩態性能，從而需要最小的"保持電壓"來維持高導電性狀態。 典型的材料是三維交聯的硫屬化物合金玻璃。
(ii) 在"結構可逆薄膜"中的存儲器轉換，其可形成晶態導 電路徑。 一種典型的組合物是與Ge-Te 二元共晶體接近的Te8lGe15X4， 其中X是族V或VI中的元素，例如Sb。後者的材料在玻璃狀態下也 顯示出指示高導電性的閾值轉換，而其後是使高導電性狀態穩定的非 結晶相到結晶相的過渡。
如果使用底部電極10的金屬作為開始材料來形成電阻轉換層， 那麼必須要考慮將要形成的電阻轉換材料來選擇底部電極10的材 料。如果由例如金屬(例如銅)和有機化合物(例如TCNQ)的共澱 積來形成電阻轉換層，則底部電極10的金屬和有機金屬化合物9中 的金屬可以不同。
第二金屬層被沉積在摹制的介電層4、 5上面以至少填充在介電 層5中形成的溝槽13。如果溝槽12沒有完全填充電阻轉換材料9， 那麼該金屬層還將填充溝槽12的剩餘部分。典型地，沉積金屬層的 疊層。沉積的材料可以是Cu、 Al、 W、 WN、 Ti、 TiN、 Ta和/或TaN。
被填充的溝槽13中的過多金屬例如通過拋光或回蝕來除去。典型地對襯底2進行拋光以便除去在溝槽外面的任何金屬。可以使用例
如化學拋光(CP)或化學機械拋光(CMP)。由此形成的金屬圖案8 提供了電阻元件的頂部或第二電極11，如圖2e所示。
圖2a-圖2e表示用於製造根據本發明實施例的電阻元件的處理 模塊，所述電阻元件包括底部電極10、電阻轉換層9和頂部電極11。 該處理模塊適於用來製造互聯結構的金屬鑲嵌處理；尤其是在半導體 處理的後端生產線(back-en-of-line)部分中製造的互連結構的金 屬鑲嵌處理。電阻轉換層9和頂部電極11是在雙金屬鑲嵌互連模塊 的導孔12和溝槽13中形成的，由此電阻轉換層9至少部分地填充導 孔12。通過形成用於接收電阻轉換層和頂部電極的開口，圖2a-圖 2e所示實施例尤其提供有這樣的優點並不需要摹制電阻轉換層9。 隨著電阻轉換層在接收導孔12中的生長，可選擇地也可以在溝槽13 中部分地生長，該層9的幾何形狀將由導孔12和溝槽13的幾何形狀 定義。後者可使用公知且驗證的處理步驟(例如電介質沉積和摹制) 來進行。頂部電極11通過完成溝槽13的填充而被向後形成。在不影 響受頂部電極11保護的電阻轉換層9的情況下使用拋光而能夠除去 多餘的金屬。該處理模塊的優點是它獨立於處理流程中的其它處理模 塊，並且因此能夠在各種時刻將其插入到所述處理流程中。可使用相 同的材料來形成底部電極(10)和頂部電極(11)。通過使用來自 CMOS後端生產線的可用處理模塊來製造底部電極IO和頂部電極11， 在製造根據本發明任一實施例的電阻轉換器件時，本發明可極大地降 低工藝複雜度。可通過底部電極的金屬來提供電子施主。
圖3a-圖3e藉助於示意剖面圖示出了用於製造圖1所示器件1 的處理流程。
提供襯底2。襯底2可以是能夠在其上形成這種金屬鑲嵌疊層的 任何襯底。這種襯底的例子包括玻璃或石英襯底、陶瓷襯底、半導體 襯底(例如，矽襯底)、矽絕緣襯底(SOI)、鍺襯底或鍺絕緣襯底 (GOI)。優選的是，該襯底2是包括有源元件(例如二極體和/或如 場效應電晶體或雙極電晶體之類的電晶體)的半導體襯底。如果襯底 2包含有源元件12，則這些有源元件可用於以電阻元件陣列的形式來選擇單獨的電阻元件。典型的是，有源元件(例如，二極體或電晶體) 可被操作地連接至電阻元件，使得在操作中時只有所選擇的電阻元件 被尋址。然後所選擇的電阻元件就被操作，例如被編程、擦除或讀取。 如果襯底2包含有源元件，那麼就在襯底上面形成一個介電層，並將 有源元件與將在所述襯底上形成的互連結構隔離開。該介電層已知為
金屬前介電層(PMD)。在該襯底2上，如圖3a所示呈現第一介電層 3。典型的是，該介電層3包含互連結構的第一層面6，在所述情況 中該介電層3已知為金屬間電介質(IMD)。介電層3的材料可以是 在半導體處理中使用的任何電介質，例如二氧化矽、碳氧化矽、低k 材料(例如多孔氧化物、氮化矽)。它們可通過沉積(例如，化學汽 相沉積(CVD))或通過塗敷(例如旋塗)來形成。
在該介電層3中，如圖3b所示形成第一金屬圖案6。於此根據 將要形成的金屬圖案6的圖案和尺寸來在介電層3中蝕刻溝槽。在摹 制的介電層3上面沉積第一金屬層。典型的沉積金屬層的疊層以至少 填充在介電層3中形成的溝槽。金屬圖案6的材料可以是Cu、 Al、 W、 WN、 Ti、 TiN、 Ta和/或TaN。
被填充的溝槽中的過多金屬例如通過拋光或回蝕來除去。典型 地對襯底2進行拋光以便除去在溝槽外面的任何金屬。可以使用例如 化學拋光(CP)或化學機械拋光(CMP)。由此形成的金屬圖案6提 供了電阻元件的底部或第一電極10。
在提供包括底部電極10的襯底之後，使用單一的金屬鑲嵌互連 處理模塊來形成電阻轉換層9。在第一金屬圖案6的上面，如圖3c 所示形成第二介電層4。該第二介電層4典型地包括多個介電層。該 第二介電層4使在隨後層面處出現的金屬圖案6、 8隔開，在所述情 況下該介電層已知為金屬間介電層(IMD)。介電層4的材料可以是 在半導體處理中使用的任何電介質，例如二氧化矽、碳氧化矽、低k 材料(例如多孔氧化物、氮化矽)。它們可通過沉積(例如，化學汽 相沉積(CVD))或通過塗敷(例如旋塗)來形成。在該第二介電層 4中，形成導孔來暴露底部電極10。與底部電極10相鄰的介電層4 中的溝槽12將構成用於限制後面形成的電阻轉換材料的容器。在與底部電極IO相鄰的溝槽12中，如圖3c所示選擇性地形成 電阻轉換材料9。電阻轉換材料9將至少部分地填充該溝槽12。電阻 轉換材料9被限制於溝槽12使得電阻轉換材料9不會超越溝槽12。 電阻轉換材料9的厚度因此將等於或小於溝槽12的高度，其中所述 高度對應於第二介電層4的厚度t。
可使用各種類型的電阻轉換材料來形成電阻轉換層9。 電阻轉換層9包括電荷轉移複合物，其包含電子施主和電子受 主。電子受主是由具有P電子系統的有機化合物形成的。優選的是， 所述有機化合物是通過TCNQ或通過TCNQ的衍生物提供的。電子施主 是由金屬提供的。優選的是，該金屬是Cu、 Ag或K。電阻轉換層9 的材料可以從有機材料和有機金屬半導體的組中選擇輪垸 (rotaxanes)禾口索烴、聚亞苯基乙烯(polyphenyleneethylenes)、 CuDDQ和AgDDQ (其中DDQ代表2， 3-二氯-5， 6-氰基-p-苯醌 (2， 3-dichloro-5， 6-dicyano-p-benzoquinone))、CuTCNE禾口 AgTCNE (其中TCNE代表四氰基乙烯(tetracya匿thylene) ) 、 CuTNAP和 AgTNAP(其中TNAP 代表四氰基萘醌二甲烷 (tetracyanonaphtoquinodimethane))、以及AgTCNQ禾口 CuTCNQ(其 中 TCNQ代表 7，7，8，8- 四氰基對醌 二 甲垸 (7，7，8，8-tetracyano-p-quinodimethane))。
用於生長有機半導體的方法在現有技術中是已知的。例如在 TCNQ的情況下，生長方法例如披露於
-R. S. Potember等人在Applied Physics Letter 34 (6) (1979 年3月)中發表的"Electrical switching and memory phenolmena in CuTCNQ thin films"，具體的為通過金屬銅和溶解在氰化甲烷中 的TCNQ之間的反應來形成CuTCNQ 。
-US6815733,具體的說通過在A1203層上熱共澱積Cu和TCNQ 來生長CuTCNQ。
-R. Muller等人在ESSDERC會議的會報(法國格勒諾布爾，第 216頁)中披露的"Organic CuTCNQ醒-volatile memories for integration in the CMOS backend-of-line:preparation fromgas/solid reaction and downscaling to an area of 0. 25um2"， 具體的說通過在減小壓力下藉助TCNQ蒸汽侵蝕Cu基底來生長 CuTCNQ。
-Z Fian等人在IEEE Transaction on Nanotechnology(巻4， 第 2 期238-2005 年 3 月 14 日)發表的 "Silver-tetracyanoquinodimethane(Ag-TCNQ) Nanostructures and Nanodevice"，具體的說通過Ag和溶解在氰化甲垸中的TCNQ 之間的反應或通過在蒸汽環境中進行Ag和TCNQ的合成來生長 AgTCNQ。
可選擇的是，可在底部電極10的暴露金屬上熱生長雙穩態電阻 轉換二元金屬氧化物9，優選的為過渡金屬二元氧化物。如果使用銅 來形成底部電極10，則所述二元氧化物可以是一價銅氧化物CuxOy。 根據暴露的金屬，可以生長氧化物，例如氧化鋁、氧化鉭、氧化鈦、 或氧化鎳。
可選擇地，可使用其它電阻轉換材料來形成電阻轉換層9。這種 其它電阻轉換材料的例子是硫屬化物金屬。
如果使用底部電極10的金屬作為開始材料來形成電阻轉換層， 那麼必須要考慮將要形成的電阻轉換材料來選擇底部電極10的材 料。如果由例如金屬(例如銅)和有機化合物(例如TCNQ)的共澱 積來形成電阻轉換層，則底部電極10的金屬和有機金屬化合物9中 的金屬可以是不同的。
在第二介電層4上面，如圖3d所示，形成第三介電層5。第三 介電層5將出現在相同層面處的金屬圖案8的元件隔離開。典型地， 沉積介電層5的疊層。介電層5的材料可以是在半導體處理中使用的 任何電介質，例如二氧化矽、碳氧化矽、低k材料(例如多孔氧化物、 氮化矽)。它們可通過沉積(例如，化學汽相沉積(CVD))或通過 塗敷(例如旋塗)來形成。在該介電層5中，根據將要形成的第二金 屬圖案8的圖案和尺寸來形成空腔13。可使溝槽13與溝槽12對齊， 在這種情況下，溝槽12的直徑d的量值與溝槽13的寬度w的量值基 本相同。為了教示本發明的目的，在圖3d所示的實施例中使溝槽13的寬度W大於溝槽12的直徑d。典型的是，使溝槽12與溝槽13對
齊，並且溝槽13的寬度w基本上等於溝槽12的直徑d使得溝槽13 不會或者只會略微的重疊溝槽12。
將用金屬來填充與層4重疊的層5中的溝槽13以形成第二金屬 圖案8。金屬圖案8的材料可以是Cu、 Al、 W、 WN、 Ti、 TiN、 Ta禾口/ 或TaN。被填充的溝槽13中的過多金屬例如通過拋光或回蝕來除去。 典型地對襯底2進行拋光以便除去在溝槽外面的任何金屬。可以使用 例如化學拋光(CP)或化學機械拋光(CMP)。由此形成的金屬圖案 8提供了電阻元件的頂部或第二電極11，如圖3e所示。
圖3a-圖3e表示用於製造根據本發明實施例的電阻元件的處理 模塊，所述電阻元件包括底部電極10、電阻轉換層9和頂部電極11。 該處理模塊適於用來製造互聯結構的金屬鑲嵌處理；尤其是在半導體 處理的後端生產線部分中製造的互連結構的金屬鑲嵌處理。電阻轉換 層9是在一單個金屬鑲嵌互連模塊的導孔12中形成的，由此電阻轉 換層9至少部分地填充導孔12。該處理模塊的優點是它獨立於處理 流程中的其它處理模塊，並且因此能夠在各種時刻將其插入到所述處 理流程中。
圖4a-圖4e藉助於示意剖面圖示出了用於製造圖1所示器件1 的處理流程。
提供襯底2。襯底2可以是能夠在其上形成這種金屬鑲嵌疊層的 任何襯底。這種襯底的例子包括玻璃或石英襯底、陶瓷襯底、半導體 襯底(例如，矽襯底)、矽絕緣襯底(SOI)、鍺襯底或鍺絕緣襯底 (GOI)。優選地，該襯底2是包括有源元件(例如二極體和/或如場 效應電晶體或雙極電晶體之類的電晶體)的半導體襯底。如果襯底2 包含有源元件12，則這些有源元件可用於以電阻元件陣列的形式來 選擇單獨的電阻元件。典型的是，有源元件(例如，二極體或電晶體) 可被操作地連接至電阻元件使得在操作中時只有所選擇的電阻元件 被尋址。然後所選擇的電阻元件就被操作，例如被編程、擦除或讀取。 如果襯底2包含有源元件，那麼就在襯底上面形成一個介電層，並將 有源元件與將在所述襯底上形成的互連結構隔離開。該介電層已知為金屬前介電層(PMD)。
在該襯底2上，如圖4a所示存在一第一介電層3。典型的是， 該介電層3包含互連結構的第一層面6，在所述情況中該介電層3已 知為金屬間電介質(IMD)。介電層3的材料可以是在半導體處理中 使用的任何電介質，例如二氧化矽、碳氧化矽、低k材料(例如多孔 氧化物、氮化矽)。它們可通過沉積(例如，化學汽相沉積(CVD)) 或通過塗敷(例如旋塗)來形成。
在該介電層3中，如圖4b所示形成第一金屬圖案6。於此根據 將要形成的金屬圖案6的圖案和尺寸來在介電層3中蝕刻溝槽。在摹 制的介電層3上面沉積第一金屬層。典型的沉積金屬層的疊層以至少 填充在介電層3中形成的溝槽。金屬圖案6的材料可以是Cu、 Al、 W、 WN、 Ti、 TiN、 Ta和/或TaN。
被填充的溝槽中的過多金屬例如通過拋光或回蝕來除去。典型 地對襯底2進行拋光以便除去在溝槽外面的任何金屬。可以使用例如 化學拋光(CP)或化學機械拋光(CMP)。金屬圖案6提供了與底部 電極9的連接。
在提供包括金屬圖案6的襯底之後，使用單一的金屬鑲嵌互連 處理模塊來形成導孔12。在第一金屬圖案6的上面，如圖4c所示形 成第二介電層4。典型地，該第二介電層4包括多個介電層。該第二 介電層4使在隨後層面處出現的金屬圖案6、 8隔開，在所述情況下 該介電層已知為金屬間介電層(IMD)。介電層4的材料可以是在半 導體處理中使用的任何電介質，例如二氧化矽、碳氧化矽、低k材料 (例如多孔氧化物、氮化矽)。它們可通過沉積(例如，化學汽相沉 積(CVD))或通過塗敷(例如旋塗)來形成。在該第二介電層4中， 形成導孔12以暴露底部電極10。
層4中的導孔12將用金屬填充以形成朝向金屬圖案6的電連接。 用於填充導孔12的金屬可以是Cu、 Al、 W、 WN、 Ti、 TiN、 Ta禾口/或 TaN。填充溝槽12中的過多金屬例如通過拋光或回蝕來除去。典型地 對襯底2進行拋光以便除去在溝槽外面的任何金屬。可以使用例如化 學拋光(CP)或化學機械拋光(CMP)。由此形成的導孔圖案12就提供了電阻元件的底部或第一電極10，如圖4c所示。
在第二金屬圖案4的上面，如圖4d所示形成第三介電層5。該 第三介電層5使在相同層面上出現的金屬圖案8的元件分離開。典型 的是，沉積介電層5的疊層。介電層5的材料可以是在半導體處理中 使用的任何電介質，例如二氧化矽、碳氧化矽、低k材料(例如多孔 氧化物、氮化矽)。它們可通過沉積(例如，化學汽相沉積(CVD)) 或通過塗敷(例如旋塗)來形成。在該介電層5中，根據將要形成的 第二金屬圖案8的圖案和尺寸來形成溝槽13。可使溝槽13與溝槽12 對齊，在所述情況下，溝槽12的直徑d的量值與溝槽13的寬度w 的量值基本相同。為了教示本發明的目的，在圖4d所示的實施例中， 使溝槽13的寬度w大於溝槽12的直徑d。典型的是，使溝槽12與 .溝槽13對齊，並且溝槽13的寬度w基本上等於溝槽12的直徑d使 得溝槽13不會或者只會略微重疊溝槽.12。
在溝槽13中，如圖4d所示選擇性地在填充導孔12的材料上形 成電阻轉換材料9。電阻轉換材料9將僅僅部分地填充該溝槽13。電 阻轉換材料9的厚度因此小於溝槽13的高度，其中所述高度對應於 第三介電層5的厚度h。可在底部電極10的暴露金屬上熱生長雙穩 態電阻轉換二元金屬氧化物9，優選的為過渡金屬二元氧化物。如果 使用銅來填充導孔12，則所述二元氧化物可以是一價銅氧化物CUx0y。 根據暴露的金屬，可以生長氧化物，例如氧化鋁、氧化鉭、氧化鈦、 或氧化鎳。
電阻轉換層9包括含有電子施主和電子受主的電荷轉移複合物。 用於生長有機半導體的方法在現有技術中是已知的。
在層4上面的層5中的溝槽13將進一步用金屬填充以形成第二 金屬圖案8。金屬圖案8的材料可以是Cu、 Al、 W、 WN、 Ti、 TiN、 Ta 禾口/或TaN。被填充的溝槽13中的過多金屬例如通過拋光或回蝕來除 去。典型地對襯底2進行拋光以便除去在溝槽外面的任何金屬。可以 使用例如化學拋光(CP)或化學機械拋光(CMP)。由此形成的金屬 圖案8提供了電阻元件的頂部或第二電極11，如圖4e所示。
圖4a-圖4e表示用於製造根據本發明實施例的電阻元件的處理模塊，所述電阻元件包括底部電極10、電阻轉換層9和頂部電極11。 該處理模塊適於用來製造互聯結構的金屬鑲嵌處理；尤其是在半導體 處理的後端生產線部分中製造的互連結構的金屬鑲嵌處理。電阻轉換 層9是在單個金屬鑲嵌互連模塊的溝槽13中形成的，由此電阻轉換
層9隻會部分地填充溝槽13。該處理模塊的優點是它獨立於處理流
程中的其它處理模塊，並且因此能夠在各種時刻將其插入到所述處理
流程中。
圖5a-圖5e表示用於製造根據本發明選擇實施例的電阻元件的 流程圖。
圖5a的流程圖表示用於製造電阻元件的處理模塊。該流程圖包 括如下步驟S1-在襯底2上形成第一電極10; S2-在第一電極10上 面形成介電層4，所述介電層4包括用於接收電阻轉換材料9的溝槽 12，所述溝槽12暴露第一電極10; S3-用電阻轉換材料9至少部分 地填充溝槽12，由此接觸第一電極10;和S4形成用於接觸電阻轉換 材料9的第二電極11。
圖5b所示的流程圖包括如下步驟SO-提供包括有源元件的襯
底2，所述有源元件將與用於對其尋址的電阻元件可操作地連接；Sl-形成第一龜極IO，所述第一電極與一個有源元件電接觸；S2-在第一
電極10上面形成介電層4，所述介電層4包括用於接收電阻轉換材 料9的溝槽12，所述溝槽12暴露第一電極10; S3-用電阻轉換材料 9至少部分地填充溝槽12，由此接觸第一電極10;和S4形成用於接 觸電阻轉換材料9的第二電極11。
圖5c所示的流程圖包括如下步驟SO-提供包括有源元件的襯 底2，所述有源元件將與用於對其尋址的電阻元件可操作地連接；SI-形成第一電極IO，所述第一電極與一個有源元件電接觸；S2-在第一 電極10上面形成介電層4，所述介電層4包括用於接收電阻轉換材 料9的溝槽12，所述溝槽12暴露第一電極10; S3-用電阻轉換材料 9至少部分地填充溝槽12，由此接觸第一電極10;和S4形成用於接 觸電阻轉換材料9的第二電極11並形成用於尋址電阻元件的互連結 構。圖5d所示的流程圖包括如下步驟Sl-在襯底上形成第一電極 10; S2-在第一電極10上面形成介電層4，所述介電層4包括用於接 收電阻轉換材料9的溝槽12，所述溝槽12暴露第一電極10; S3-用 電阻轉換材料9至少部分地填充溝槽12，由此接觸第一電極10; S4-形成用於接觸電阻轉換材料9的第二電極11;和S5形成有源元件，其將與用於尋址電阻元件的第二電極可操作地連接。圖5e所示的流程圖包括如下步驟S1-在襯底上形成第一電極 10; S2-在第一電極10上面形成介電層4，所述介電層4包括用於接 收電阻轉換材料9的溝槽12，所述溝槽12暴露第一電極10; S3-用 電阻轉換材料9至少部分地填充溝槽12，由此接觸第一電極10; S4-形成用於接觸電阻轉換材料9的第二電極11;和S5形成有源元件，其將與用於尋址電阻元件的第二電極可操作地連接；以及S6形成與這些有源元件建立電連接的互連結構。L圖6a-圖6e表示本發明的一個優選實施例。如圖6a所示，提供襯底2。對該襯底2進行處理以形成CM0S(互 補金屬氧化物矽)器件和觸點。在該襯底上，在第一介電層3中形成 第一金屬圖案6。第一介電層3是二氧化矽層和碳化矽層的疊層。用 照相平版印刷術對該介電層3進行摹制以形成暴露所述觸點(圖6a 中未示)的溝槽。所述溝槽的圖案與將要形成的第一金屬圖案6的圖 案對應。然後在摹制的介電層3上沉積銅，這典型的是通過如下步驟 完成的首先濺射一個銅的薄層，然後進行電化學鍍覆(ECP)銅直 到所述溝槽和摹制的介電層都由銅覆蓋。該銅層被平坦化 (planarized)，從而暴露被填充的溝槽之間的摹制介電層3的表面， 由此產生第一金屬圖案6。銅層的平坦化典型的是使用化學機械拋光 (CMP)來實現的。然後，如圖6b所示，在包含第一金屬圖案6的摹制介電層3上 沉積第二介電層4、 5。典型的是，第二介電層4、 5是碳化矽層4a、 5a和二氧化矽層4b、 5b的疊層。如圖6c所示，使用碳化矽層4a、 5a作為蝕刻阻止層來分兩步 摹制所述第二介電層。現有技術中已知有各種方案可適用於形成用於在相繼層面上的金屬圖案6、8之間建立電連接的溝槽12和用於形成 另一層面的金屬圖案8的溝槽13。在Stanley Wolf發表的"Silicon Processing for the VLSI ERA"(巻4， 2004年，第674-679頁) 中，所述文獻通過參考而被併入本文，其解釋了雙金屬鑲嵌互連技術。 一種方案是在第一摹制步驟中，在層5b中形成一個溝槽，由此停止 在層5a上。該溝槽的直徑d等於溝槽12的直徑。在第二摹制步驟中， 在層5b中形成具有寬度w的另一個溝槽13。溝槽13的圖案與將要 形成的第二金屬圖案8的圖案相應。當蝕刻這些溝槽13時，暴露層 4b被進一步蝕刻，由此在該層4b中形成溝槽12。例如由於在厚度或 組成成分方面4b和5b的差別導致的蝕刻時間的不同將通過使用層 5a作為保護層4b的未暴露部分的蝕刻阻止層來處理。在溝槽12內，形成電阻轉換層9，如圖6d所示。例如，從暴露 第一電極10的溝槽12的底部生長CuTCNQ。可通過第一電極10的暴 露金屬銅表面與TCNQ在氣相中的侵蝕反應來誘發該生長處理，於是 在溝槽12中以受控的方式產生CuTCNQ線，由此至少部分地填充溝槽 12。所述CuTCNQ線被限制於溝槽12中，使得電阻轉換層9不會超越 溝槽12。因此，電阻轉換層9的厚度對應於或小於溝槽12的高度， 所述高度等於第二介電層4的厚度t。如圖6e所示，頂部電極觸點11被形成為第二金屬圖案8的一 部分。典型地通過首先濺射銅的薄層，然後電化學鍍覆(ECP)銅直 到所述溝槽和摹制的介電層被銅覆蓋，由此在摹制的介電層5上沉積 銅。該銅層被平坦化，以此暴露填充溝槽13之間的摹制介電層5的 表面，從而產生第二金屬圖案8。銅層的平坦化典型的是使用化學機 械拋光(CMP)來實現的。也可使用其它金屬(例如鋁)來形成電極11，因為所述結構典 型的是Al/CuTCNQ/Cu。根據本發明實施例製造的電阻元件的優點是其可量測性。圖7 表示出了該優點。左側的電阻元件是通過電阻轉換層9的多條線形成 的，線的數量取決於溝槽12的直徑d。在圖7左側所示的實施例中， 生長4條納米線。通過減小溝槽12的直徑d，在溝槽12中生長的納米線的數量將降低，直到只會生長出一個納米線，如圖7右側上的電 阻元件所示。那麼溝槽12的最小直徑d將對應於納米線的最小直徑。 可用於量測根據本發明實施例的電阻元件的另一個幾何參數是電阻 轉換層9的厚度。該厚度由在其中形成溝槽12的介電層4的厚度確定。通過減小該介電層的厚度，對於溝槽12的給定直徑能夠減小電 阻元件的整體阻抗。因此介電層4的厚度可用來確定電阻元件的電阻範圍，所述電阻範圍例如對於操作電壓、信號讀出等具有影響。 根據本發明實施例的單個電阻元件或電阻元件陣列就能夠被形成。圖8表示使用根據電阻轉換材料被限制於溝槽中的實施例的金屬鑲嵌處理形成的電阻轉換存儲器件1。存儲器件1可通過與存儲器件1串聯的電晶體12選擇。所述電晶體被形成在襯底2中。.圖9表示以圖8所示結構形式示出的根據本發明任何一個實施 例的這種存儲器件1的陣列的示例。所述存儲器陣列被構造為交叉點 結構。第一金屬圖案6的金屬線與第二金屬圖案8的金屬線垂直。因 為這些金屬圖案6、 8是在不同層面上形成的，所以相應的金屬線將 彼此交叉。對於每個交叉點， 一個電阻元件10-9-11與所述兩個金屬 圖案之間的選擇元件12連接。圖9中所示的陣列結構允許選擇單個 的電阻元件。上面實施例的教導可用於形成這種交叉點陣列。
權利要求
1.一種用於製造電阻轉換器件的方法，所述器件包括底部電極、頂部電極和與所述底部電極和頂部電極接觸的電阻轉換材料層，其中所述方法包括提供包括所述底部電極的襯底；在所述襯底上提供包括一個暴露了所述底部電極的開口的介電層；和在所述開口中形成電阻轉換材料層。
2. 根據權利要求l所述的方法，其中提供介電層的步驟包括 沉積所述介電層；在所述介電層中形成一個溝槽；和 在所述溝槽中形成一個暴露所述底部電極的開口。
3. 根據權利要求l所述的方法，其中形成電阻轉換材料層的步 驟包括用所述電阻轉換材料層至少部分地填充所述開口，還包括在被至少部分地填充的開口中形成所述頂部電極。
4. 根據權利要求1所述的方法，其中提供介電層和形成電阻轉換材料層的步驟包括形成具有一個暴露了所述底部電極的開口的第一介電層；和在所述開口中形成所述電阻層； 還包括形成包括一個暴露了所述電阻層的溝槽的第二介電層；和 在所述溝槽中形成所述頂部電極。
5. 根據權利要求4所述的方法，其中形成電阻轉換材料層的步 驟包括用電阻轉換材料部分地填充所述開口。
6. 根據權利要求1所述的方法，其中所述襯底包括第一金屬圖 案，並且所述底部電極被提供在所述第一金屬圖案中。
7. 根據權利要求l所述的方法，其中所述襯底包括第一金屬圖案，並且所述底部電極被提供在一個與所述第一金屬圖案接觸的導孔 中，所述步驟還包括在第二金屬圖案中形成所述頂部電極。
8. 根據權利要求l所述的方法，其中所述電阻轉換材料是包含 電子施主和電子受主的電荷轉移複合物。
9. 根據權利要求8所述的方法，其中所述電阻轉換材料是具有pi電子系統的有機化合物。
10. 根據權利要求9所述的方法，其中所述有機化合物是由TCNQ 提供的或由TCNQ的衍生物提供的。
11. 根據權利要求IO所述的方法，其中所述電子施主是由底部 電極的金屬提供的，所述金屬是從包括Cu、 Ag或K的組中選擇的。
12. 根據權利要求1所述的方法，其中所述電阻轉換材料是二 元金屬氧化物。
13. 根據權利要求12所述的方法，其中所述底部電極包括銅， 而二元金屬氧化物是亞銅金屬氧化物。
14. 根據權利要求1所述的方法，還包括形成所述頂部電極的 步驟，其中形成所述頂部電極的步驟包括在所述襯底上形成一個金屬 層，並除去所述開口中的多餘金屬。
15. 根據權利要求1所述的方法，其中所述電阻轉換器件是非 易失存儲器件。
16. —種電阻轉換器件，包括 底部電極；頂部電極；和與所述底部電極和頂部電極接觸的電阻轉換材料層； 其中所述頂部電極和電阻轉換材料層被包含在一個形成於介電 層中的開口中。
17. 根據權利要求16所述的器件，其中 所述底部電極以第一金屬圖案形成； 所述頂部電極以第二金屬圖案形成；所述介電層至少包括第一層和第二層，所述第一層將所述第一 金屬圖案和第二金屬圖案分離開，並且所述第一層具有用於在所述第 一金屬圖案和第二金屬圖案之間提供連接的開口；並且所述電阻轉換材料層被包含在第一開口中。
18. 根據權利要求16所述的器件，其中所述電阻轉換材料是包 含電子施主和電子受主的電荷轉移複合物。
19. 根據權利要求18所述的器件，其中所述電阻轉換材料是具 有pi電子系統的有機化合物。
20. 根據權利要求19所述的器件，其中所述有機化合物是由 TCNQ提供的或由TCNQ的衍生物提供的。
21. 根據權利要求20所述的器件，其中所述電子施主是由底部 電極的金屬提供的，所述金屬是從包括Cu、 Ag或K的組中選擇的。
22. 根據權利要求16所述的器件，其中所述電阻轉換材料是二 元金屬氧化物。
23. 根據權利要求22所述的方法，其中所述底部電極包括銅， 而二元金屬氧化物是亞銅金屬氧化物。
24. 根據權利要求16所述的器件，其中所述底部電極和頂部電 極是由相同的材料形成的。
全文摘要
為了改進電阻轉換存儲器的可量測性，披露了一種交叉點電阻轉換結構，其中插塞本身用於存儲電阻轉換材料，並且頂部電極層例如使用機械化學拋光(CMP)或僅通過機械拋光而與所述插塞自動對齊。
文檔編號H01L45/00GK101622729SQ200780031861
公開日2010年1月6日 申請日期2007年8月31日 優先權日2006年8月31日
發明者盧多維克·古克斯, 德克·武泰斯 申請人:校際微電子中心