Vvmos管的製作方法及vvmos管的製作方法

2023-06-02 20:33:51

Vvmos管的製作方法及vvmos管的製作方法
【專利摘要】本發明提供一種垂直V型槽金屬氧化物半導體VVMOS管的製作方法和VVMOS管，該方法包括在襯底的外延層上形成V型槽，且在V型槽中形成柵極氧化層和柵極的流程，所述在V型槽中形成柵極氧化層的流程包括：在形成有V型槽的外延層表面生長第一柵極氧化層；在所述第一柵極氧化層的表面進行保護層的澱積，並對所述保護層採用刻蝕工藝，去除所述V型槽底部的保護層；在所述V型槽底部形成第二柵極氧化層；去除剩餘的保護層。本發明提供的VVMOS管的製作方法，可使得製作得到的VVMOS管的柵極不易發生擊穿，開關不易損耗，從而提高開關的使用壽命。
【專利說明】VVMOS管的製作方法及VVMOS管

【技術領域】
[0001] 本發明涉及半導體製造【技術領域】，尤其涉及一種WMOS管的製作方法及VVMOS管。

【背景技術】
[0002] 自美國Siliconix公司於1975年6月研製成功世界上第一支垂直V型槽金屬氧化 物半導體（VerticalV-typeMetalOxideSemiconductor，簡稱VVM0S)功率電晶體以來， 功率金屬氧化物半導體（MetalOxideSemiconductor)電晶體，簡稱MOS管，技術得到迅 猛的發展，越來越多的MOS管投入市場，並廣泛應用於大功率開關、線性方法、直流轉換、射 頻功放等方面。特別是大功率開關的MOS管，開關的損耗問題格外重要。
[0003] 圖1為現有技術中VVMOS管的結構示意圖。現有技術中，在外延層101的表面形 成V型槽之後，生長柵極氧化層103,並進行多晶矽104的沉積。採用現有製作方法所製作 的VVMOS管，如圖1所示，其V型槽底部102的曲率較大，在給電晶體施加電壓時，在V型槽 底部102電力線集中，電場較大，易發生擊穿，開關易損耗。


【發明內容】

[0004] 本發明提供一種VVMOS管的製作方法及VVMOS管，以解決現有的VVMOS管易擊穿 損耗的問題。
[0005] 第一方面，本發明提供一種垂直V型槽金屬氧化物半導體VVMOS管的製作方法，包 括在襯底的外延層上形成V型槽，且在V型槽中形成柵極氧化層和柵極的流程，所述在V型 槽中形成柵極氧化層的流程包括：
[0006] 在形成有V型槽的外延層表面生長第一柵極氧化層；
[0007] 在所述第一柵極氧化層的表面進行保護層的澱積，並對所述保護層採用刻蝕工 藝，去除所述V型槽底部的保護層；
[0008] 在所述V型槽底部形成第二柵極氧化層；
[0009] 去除剩餘的保護層。
[0010] 第二方面，本發明還提供一種垂直V型槽金屬氧化物半導體WMOS管，包括襯底、 外延層、形成在V型槽中的柵氧化層和柵極，形成在所述V型槽中的柵氧化層覆蓋在V型槽 的表面，且在所述V型槽底部形成覆蓋V型尖角的三角形柵氧化層。
[0011] 本實施例提供的VVMOS管的製作方法，通過將形成柵極氧化層的流程分為多步執 行，使得最終形成的柵極氧化層在V型槽底部的厚度為第一柵極氧化層的厚度與第二氧化 層的厚度之和，即，在該柵極氧化層的表面形成柵極的溝槽的底部上移，從而減少V型槽底 部的曲率，減少了柵極施加電壓時V型槽底部的電場。採用該方法製作的VVMOS管的柵極 不易發生擊穿，開關不易損耗，從而提商開關的使用壽命。

【專利附圖】

【附圖說明】
[0012] 圖1為現有技術中VVMOS管的結構示意圖；
[0013] 圖2為本發明實施例一所提供的VVMOS管的製作方法的流程圖；
[0014] 圖3為本發明實施例三所提供的VVMOS管的製作方法的流程圖；
[0015] 圖4為本發明實施例三中生長外延層的結構示意圖 [0016]圖5為本發明實施例三中生長墊氧化層的結構示意圖；
[0017]圖6為本發明實施例三中形成帶有V型槽的外延層的結構示意圖；
[0018]圖7為本發明實施例三中形成第一柵極氧化層的結構示意圖；
[0019]圖8為本發明實施例三中去除V型槽底部的氮化矽層的結構示意圖；
[0020] 圖9為本發明實施例三中去除剩餘的氮化矽層的結構示意圖；
[0021] 圖10為本發明實施例三中形成柵極多晶矽的結構示意圖；
[0022] 圖11為本發明實施例三中形成源極基區的結構示意圖；
[0023] 圖12為本發明實施例三中形成源極的結構示意圖；
[0024] 圖13為本發明實施例三中形成引線圖形的結構示意圖；
[0025] 圖14為本發明實施例三中形成金屬引線層的結構示意圖；
[0026] 圖15為本發明實施例三中製作的VVMOS管的結構示意圖；
[0027] 圖16為本發明實施例四所提供的VVMOS管的結構示意圖；
[0028] 附圖標記說明：
[0029] 101、402、602、1101、1602:外延片；
[0030] 102 :V型槽底部；
[0031] 103:柵極氧化層；
[0032] 104:多晶矽；
[0033] 401:矽襯底；
[0034] 501、601:墊氧化層；
[0035] 701、1303、1605:第一柵極氧化層；
[0036]801:氮化矽層；
[0037] 901、1604:第二柵極氧化層；
[0038] 1001 :柵極多晶矽；
[0039] 1102:源極基區；
[0040]1201:源極；
[0041] 1301:第一介質層；
[0042] 1302:第二介質層；
[0043] 1401 :第一金屬引線層；
[0044] 1402 :第二金屬引線層；
[0045] 1502:第三金屬引線；
[0046] 1601 :襯底；
[0047] 1603 :柵極。

【具體實施方式】
[0048] 實施例一
[0049] 本發明實施例一提供一種VVMOS管的製作方法。圖2為本發明實施例一所提供的 WMOS管的製作方法的流程圖。該方法，包括在襯底的外延層上形成V型槽，且在V型槽中 形成柵極氧化層和柵極的流程。如圖2所示，在V型槽中形成柵極氧化層的流程包括：
[0050] 步驟201、在形成有V型槽的外延層表面生長第一柵極氧化層。
[0051] 在外延層表面生長第一柵極氧化層可以採用熱氧化的方法。採用熱氧化的方法生 長氧化層可以是將該有V型槽的外延層置入氧化爐中加熱一定時間，形成特定固定的氧化 層。熱氧化方法分為幹法氧化和溼法氧化。若氧化爐中充滿氧氣，則為幹法熱氧化，若氧化 爐中充滿水汽和氧氣，則為溼法氧化。由於幹法氧化容易控制，可通過幹法氧化生長柵極氧 化層。
[0052] 步驟202、在所述第一柵極氧化層的表面進行保護層的澱積，並對所述保護層採用 刻蝕工藝，去除所述V型槽底部的保護層。
[0053] 在第一柵極氧化層表面澱積的保護層的材料應與第一柵極氧化層的材料不同，刻 蝕去除V型槽底部的保護層時，由於採用的刻蝕氣體或是溶劑對位於V型槽底部保護層下 方的柵極氧化層造成損傷較小或沒有。
[0054] 步驟203、在所述V型槽底部形成第二柵極氧化層。
[0055] 生長第二柵極氧化層的方法可以是類似上述步驟201中生長第一柵極氧化層的 方法。
[0056] 步驟204、去除剩餘的保護層。
[0057] 去除剩餘的保護層可以是採用幹法刻蝕，也可以是採用溼法刻蝕，只要刻蝕掉所 有剩餘的保護層即可。在上述技術方案中，所述保護層的材質優選為氮化矽。
[0058] 綜合考慮襯底的成本和襯底上後續製作工藝的難易程度等因素，在製作VVMOS管 常用襯底的材料為矽。
[0059] 綜合考慮到澱積保護層的工藝是否成熟完善、該保護層是否穩定和後續的刻蝕工 藝是否程度等因素，本實施例中澱積的保護層的材質為氮化矽。氮化矽層澱積工藝成熟簡 單，且後期氮化矽層的刻蝕工藝也較成熟，無論是氮化矽層的幹法刻蝕採用的刻蝕氣體還 是溼法刻蝕採用的刻蝕溶劑都比較常見，且成本較低。選用氮化矽作保護層可降低VVMOS 管的製作成本。
[0060] 至此，VVMOS管的柵極氧化層已形成，該柵極氧化層包括第一柵極氧化層和第二柵 極氧化層。柵極氧化層形成之後，還包括形成柵極，源極注入、金屬層澱積，刻蝕形成金屬引 線等工藝流程，在此不再贅述。
[0061] 本實施例提供的VVMOS管的製作方法，通過將形成柵極氧化層的流程分為多步執 行，使得最終形成的柵極氧化層在V型槽底部的厚度為第一柵極氧化層的厚度與第二氧化 層的厚度之和，即，在該柵極氧化層的表面形成柵極的溝槽的底部上移，從而減少V型槽底 部的曲率，減少了柵極施加電壓時V型槽底部的電場。採用該方法製作的VVMOS管的柵極 不易發生擊穿，開關不易損耗，從而提商開關的使用壽命。
[0062] 實施例二
[0063] 在上述實施例的基礎上，本發明實施例二還提供一種VVMOS管的製作方法。
[0064] 在上述技術方案中，所述襯底為N型重摻雜襯底；所述外延層為N型輕摻雜外延 層，所述外延層的晶向為100,電阻率為〇. 9Ω.cm，厚度為8um。
[0065] 具體來說，N型重摻雜襯底，指的是在矽襯底的表面注入高濃度的N型離子。N型 離子為III族元素離子，如硼、鋁、鎵等。重摻雜的矽襯底片單晶本體區晶格結構完整、缺點密 度低，能同時滿足半導體器件的電阻率和電阻層厚度的要求，性價比高。
[0066] 重摻雜與輕摻雜區別在與摻雜離子的濃度不同。由於外延層的摻雜濃度較重摻雜 低，使得輕摻雜的外延層電場強度低，電阻率高，可提高WMOS管的可承受的電壓。同時外 延層的厚度影響VVMOS管的溝道長度，外延層越厚，溝道越長，溝道打通的速度越慢，反之， 外延層越薄，溝道打通打速率越快，但是後續工序中源極離子的注入產生的擴散作用，使得 外延層的厚度不可以太小。
[0067] 在襯底上生長的外延層，需要更好地重現襯底的表面特徵，考慮襯底上生長外延 層的過程中，襯底低陷區的底和邊的約束容易造成外延層圖形漂移、畸變。為減少外延層圖 形的畸變與漂移，本實施例特定的選擇晶向100的襯底。
[0068] 綜上，本實施例特定的選擇晶向為100,電阻率為0. 9Ω.cm，厚度為8um的N型輕 摻雜外延層。
[0069] 在上述方案中，所述第一柵極氧化層及所述第二柵極氧化層的材料都為二氧化 矽；
[0070] 所述第一柵極氧化層的厚度優選為600A;
[0071] 所述第二柵極氧化層的厚度優選為3000A。
[0072] 基於與上述保護層類似的選擇理由，第一柵極氧化層和第二柵極氧化層均為二氧 化矽。柵極第二柵極氧化層太薄的話，雖然比起現有的WMOS管，抗擊穿力稍有增強，但是 由於總得柵極氧化層的厚度變化不大，V型槽底部的曲率還是很大，發生擊穿的概率也較 大，同時為保證V型槽的垂直導電性，因此本實施例選擇厚度為600A的第一柵極氧化層和 厚度為3000A的第二柵極氧化層。
[0073] 進一步地，上述方案步驟202中的在第一柵極氧化層的表面進行保護層的澱積， 具體包括：
[0074] 在所述第一柵極氧化層的表面採用化學氣相澱積方法，進行氮化矽層的澱積。
[0075] 化學氣相澱積方法、物理氣相澱積方法均屬於半導體製作工藝中的薄膜生長常 用的方法，由於採用化學氣相澱積得到的薄膜的覆蓋性更好，在本實施例中採用化學氣相 澱積方法，澱積得到氮化矽層，作為保護層，可更好的保護其下面的第一柵極氧化層不受汙 染。
[0076] 進一步地，上述方案步驟202中對所述保護層採用刻蝕工藝，去除所述V型槽底部 的保護層，具體包括：
[0077] 對所述保護層進行光刻膠掩膜曝光，採用幹法刻蝕方法，去除所述V型槽底部的 氮化娃層。
[0078] 具體而言，在整個保護層的表面都均勻塗抹光刻膠，通過掩膜曝光定位V型槽底 部的位置區域，繼而刻蝕去除所定位區域內氮化矽。幹法刻蝕可完整的把掩膜曝光定位的 V型槽底部的氮化矽去除，而溼法刻蝕由於刻蝕溶劑的流動性，可能會刻蝕掉定位區域之外 的氮化矽，從而影響後續生長的第二柵極氧化層，進而影響VVMOS管的器件參數的穩定性。
[0079] 對氮化矽層的幹法刻蝕，可以是採用三氟甲烷、四氟化碳、六氟化硫、三氟化氮等 氣體進行刻蝕，然而本發明在此並不做限制。
[0080] 進一步地，上述技術方案的步驟204中去除剩餘的保護層包括：
[0081] 採用溼刻刻蝕去除剩餘的氮化矽層。
[0082] 具體來說，與上述刻蝕V型槽底部的氮化矽層的不同，在此將剩餘的氮化矽層都 去除掉，因而選擇操作簡便，成本更低的溼法刻蝕。對氮化矽層的溼法刻蝕，可以是採用熱 磷酸作為刻蝕溶劑。
[0083] 本實施例提供的製作方法，在保證製作得到的VVMOS管不易發生擊穿，的基礎上， 通過選用特定的材料的保護層、外延層、刻蝕方法等保證器件參數的穩定性的同時，還可降 低製作成本。
[0084] 實施例三
[0085] 在上述實施例的基礎上，本發明實施例三還提供一種VVMOS管的製作方法。本實 施例通過實例進行具體說明。圖3為本發明實施例三所提供的VVMOS管的製作方法的流程 圖。該方法，具體步驟如下：
[0086] 步驟301、在N型重摻雜的矽襯底表面生長晶向為100、電阻率為0. 9Ω.cm、厚度為 8um的外延層。
[0087] 圖4為本發明實施例三中生長外延層的結構示意圖。如圖4所示，矽襯底401為 N型重摻雜矽襯底，外延層402為晶向100、電阻率0. 9Ω.cm、厚度8um的外延層。
[0088] 步驟302、在上述外延層的表面生長500A的二氧化矽作為墊氧化層。
[0089] 圖5為本發明實施例三中生長墊氧化層的結構示意圖。如圖5所示，在外延層402 上生長墊氧化層二氧化矽的方法可以是採用幹法熱氧化生長二氧化矽。
[0090] 步驟303、對墊氧化層和外延層採用光刻膠掩膜曝光工藝，採用溼法刻蝕形成有V 型槽的外延層，並去除光刻膠及墊氧化層。
[0091] 圖6為本發明實施例三中形成帶有V型槽的外延層的結構示意圖。對上述圖5中 的墊氧化層501和外延層402採用光刻膠曝光刻蝕，並進行刻蝕，形成如圖6所示的墊氧 化層601和外延層602。本步驟303,先對墊氧化層進行光刻膠掩膜曝光，並用刻蝕出兩個 缺口，使得墊氧化層501變為墊氧化層601，然後基於溼法刻蝕在橫向與垂直的異向刻蝕特 定，對外延層402採用溼法刻蝕，形成如外延層602所示的V型槽。最後，依次去除光刻膠 和墊氧化層。
[0092] 步驟304、在形成有V型槽的外延層表面生長600人的二氧化矽，作為第一柵極氧 化層。
[0093] 圖7為本發明實施例三中形成第一柵極氧化層的結構示意圖。在外延層表面生長 第一柵極氧化層的方法可以是類似上述生長墊氧化層的方法，區別僅在於厚度不同。本步 驟是在外延層602的表面均勻生長600A的二氧化矽以作為第一柵極氧化層701。
[0094] 步驟305、在第一柵極氧化層的表面進行氮化矽層的澱積，並採用光刻掩膜刻蝕去 除V型槽底部的氮化矽層。
[0095]圖8為本發明實施例三中去除V型槽底部的氮化矽層的結構示意圖。在第一柵極 氧化層701的表面，澱積500A的氮化矽，作為保護層，並對其進行光刻掩膜刻蝕去除V型 槽底部的氮化矽層，形成如圖8所示的氮化矽層801。
[0096]步驟306、在V型槽底部生長3000人的二氧化矽作為第二柵極氧化層，並去除剩 餘的氮化娃層。
[0097] 圖9為本發明實施例三中去除剩餘的氮化矽層的結構示意圖。在如圖8所示的V 型槽的底部生長3000.4的二氧化矽作為第二柵極氧化層901，並採用溼法刻蝕去除氮化矽 層 801。
[0098] 步驟307、在第一柵極氧化層和第二柵極氧化層的表面澱積多晶矽，並進行多晶矽 回刻，形成柵極多晶矽。
[0099] 圖10為本發明實施例三中形成柵極多晶矽的結構示意圖。具體地，在第一柵極氧 化層和第二柵極氧化層的表面澱積12500人的多晶矽，並回刻形成如圖10所示的柵極多 晶娃1001。
[0100] 步驟308、採用光刻掩膜工藝確定源極基區的位置，注入P型離子，並進行推結深， 形成源極基區。
[0101] 圖11為本發明實施例三中形成源極基區的結構示意圖。P型離子為V族元素離 子，如磷、銻、砷等。在本實施例中，以能量為180千電子伏特，3. 2E13每立方釐米注入硼離 子。其中能量大小決定直接注入離子的深度，由於直接注入的硼離子較集中，因此採用先期 注入，再推結深，將注入的離子均勻擴散至預定的深度，而不是直接採用大的能量將其直接 注入預定的深度。本步驟在上述製作的半導體的表面，通過光刻掩膜工藝確定源極基區的 位置，然後注入P型離子，通過推結深，形成如圖11所示的源極基區1102,同時使得外延層 602變為外延層1101。
[0102] 步驟309、採用光刻掩膜工藝確定源極的位置，注入N型離子，並進行推結深，形成 源極。
[0103] 圖12為本發明實施例三中形成源極的結構示意圖。在本實施例中，以能量為80 千電子伏特，4E15每立方釐米注入硼離子。與上述步驟308中形成源極基區1102類似的理 由，本步驟也採用先注入，再推結深，將N型離子均勻擴散。本步驟在上述製作的半導體的 表面，通過光刻掩膜工藝確定源極的位置，然後注入N型離子，通過推結深，形成如圖12所 示的源極1201。
[0104] 步驟310、在上述器件的表面濺射未摻雜的二氧化矽之後，濺射摻雜的二氧化矽， 並通過光刻掩膜刻蝕工藝，形成引線孔圖形。
[0105] 圖13為本發明實施例三中形成引線圖形的結構示意圖。在上述步驟製作的器件 的表面濺射未摻雜的2000人的二氧化矽，在此基礎上，濺射摻雜硼磷的二氧化矽4500A。 採用光刻掩膜刻蝕工藝，刻蝕去除柵極位置之外的器件表面的二氧化矽層。柵極的介質層 包括未摻雜的二氧化矽層，即第一介質層，摻雜的二氧化矽為柵極的第二介質層，如圖13 所示的第一介質層1301，第二介質層1302。同時對介質層的刻蝕也刻蝕掉一部分的第一柵 極氧化層，使得第一柵極氧化層701變為第一柵極氧化層1303。第一介質層1301和第二介 質層1302同表面之前的凹陷區即為引線空圖形。
[0106]需要說明的是，在光刻刻蝕之前，還包括介質層的回流，也就是對介質層施加一定 的溫度，以使摻雜在第二介質層的離子更均勻。在光刻刻蝕，形成引線孔圖形之後，還包括 引線孔注入硼離子，以降低引線孔與後續製作的金屬層的接觸電阻，注入離子的能量為60 千電子伏特，濃度為2E15每立方釐米。最後，還需要進行快速的熱處理，其中熱處理的溫度 為1050C，時間為30秒，以激活注入的離子。
[0107] 步驟311、金屬層的澱積，並進行合金工藝，形成金屬引線層。
[0108] 圖14為本發明實施例三中形成金屬引線層的結構示意圖。在上述步驟製作的器 件的表面進行鈦和氮化鈦的濺射，其中鈦為300A，氮化鈦為300A。濺射得的鈦和氮化鈦 金屬層即為圖14所示的第一金屬引線層1401，還需要對第一金屬層進行溫度為800C、時間 為20秒的快速熱處理，以使鈦和氮化鈦的接觸更好。
[0109] 金屬引線層還包括第二金屬引線層1402,第二金屬引線層為濺射30000人的鋁 層得到。
[0110] 在金屬引線層濺射完成之後，還需要進行合金工藝，也就是對濺射完成的金屬引 線層進行加熱，以使第一金屬引線層和第二金屬引線層的接觸更好，該合金工藝加熱的溫 度為450C，時間為30分鐘。
[0111] 需要說明的是，該金屬引線層為源極引線層。
[0112] 步驟312、在背面進行減薄，並在背面澱積金屬層，完成WMOS管的製作。
[0113] 圖15為本發明實施例三中製作的VVMOS管的結構示意圖。本步驟，在上述方案 製作的器件的背面進行減薄，也就是在矽襯底401從背面進行刻蝕，厚度變為250um，即使 矽襯底401變為矽襯底1501，以柵極的生長方向為正面。在背面分別澱積ioooA的鈦、 1000A的鎳、10000人的銀，澱積生成的包括鈦鎳銀合金的金屬層為柵極的引線，即圖15 中的第三金屬引線1502。最後，還需要對製作的VVMOS管的各項參數進行測試，當各項參數 均符合要求時，已完成WMOS管的整個製作流程。
[0114] 本實施例在上述實施例的基礎上，具體以具體製作實例過程進行解釋即=及說 明，其有益效果與上述實施例類似，在此不再贅述。
[0115] 實施例四
[0116] 本發明實施例四還提供一種垂直V型槽金屬氧化物半導體VVMOS管，包括襯底、夕卜 延層、形成在V型槽中的柵氧化層和柵極，其中形成在所述V型槽中的柵氧化層覆蓋在V型 槽的表面，且在所述V型槽底部形成覆蓋V型尖角的三角形柵氧化層。
[0117] 圖16為本發明實施例四所提供的VVMOS管的結構示意圖。如圖16所示，採用本 發明提供的製作方法的WMOS管，包括襯底1601、外延層1602,形成在V型槽中的第一柵極 氧化層1605和V型槽底部的三角形柵氧化層，即第二柵極氧化層1604,及柵極1603。該第 一柵極氧化層覆蓋在V型槽的表面。
[0118] 本發明實施例的VVMOS管可採用本發明實施例提供的VVMOS管的製造方法來形 成。採用本發明實施例提供的WMOS管制作的開關，由於V型槽底部的曲率減小，大大提高 其抗擊穿能力，從而提1?開關的使用壽命。
[0119] 最後應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制； 儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其 依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵 進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技 術方案的範圍。
【權利要求】
1. 一種垂直V型槽金屬氧化物半導體VVMOS管的製作方法，包括在襯底的外延層上形 成V型槽，且在V型槽中形成柵極氧化層和柵極的流程，其特徵在於，所述在V型槽中形成 柵極氧化層的流程包括： 在形成有V型槽的外延層表面生長第一柵極氧化層； 在所述第一柵極氧化層的表面進行保護層的澱積，並對所述保護層採用刻蝕工藝，去 除所述V型槽底部的保護層； 在所述V型槽底部形成第二柵極氧化層； 去除剩餘的保護層。
2. 根據權利要求1所述的方法，其特徵在於：所述保護層的材質為氮化矽。
3. 根據權利要求1所述的方法，其特徵在於，所述襯底為N型重摻雜襯底；所述外延層 為N型輕摻雜外延層，所述外延層的晶向為100,電阻率為0. 9 Q . cm，厚度為8um。
4. 根據權利要求1所述的方法，其特徵在於，所述第一柵極氧化層及所述第二柵極氧 化層的材料都為二氧化矽； 所述第一柵極氧化層的厚度為600A; 所述第二柵極氧化層的厚度為300人。
5. 根據權利要求2所述的方法，其特徵在於，所述在所述第一柵極氧化層的表面進行 保護層的澱積，包括： 在所述第一柵極氧化層的表面採用化學氣相澱積方法，進行氮化矽層的澱積。
6. 根據權利要求2所述的方法，其特徵在於，所述對所述保護層採用刻蝕工藝，去除所 述V型槽底部的保護層，包括： 對所述保護層進行光刻膠掩膜曝光，採用幹法刻蝕方法，去除所述V型槽底部的氮化 娃層。
7. 根據權利要求2所述的方法，其特徵在於，所述去除剩餘的保護層包括： 採用溼刻刻蝕去除剩餘的氮化矽層。
8. -種垂直V型槽金屬氧化物半導體VVM0S管，包括襯底、外延層、形成在V型槽中的 柵氧化層和柵極，其特徵在於： 形成在所述V型槽中的柵氧化層覆蓋在V型槽的表面，且在所述V型槽底部形成覆蓋 V型尖角的三角形柵氧化層。
【文檔編號】H01L29/78GK104347412SQ201310331656
【公開日】2015年2月11日 申請日期:2013年8月1日 優先權日:2013年8月1日
【發明者】崔金洪 申請人:北大方正集團有限公司, 深圳方正微電子有限公司