一種延遲鎖相方法和電路的製作方法
2023-07-02 02:24:11 2
一種延遲鎖相方法和電路的製作方法
【專利摘要】本發明提供了一種延遲鎖相方法和電路，其中，所述方法包括：將參考時鐘信號送到主延遲線進行延遲；對延遲後的所述參考時鐘信號進行相位檢測；根據相位檢測結果，控制所述參考時鐘信號經過主延遲線或從延遲線進行延遲鎖相。本發明能夠在寬動態信號頻率範圍內實現信號的自動鎖定。
【專利說明】一種延遲鎖相方法和電路
【技術領域】
[0001]本發明涉及集成電路領域，尤其涉及一種延遲鎖相方法和電路。
【背景技術】
[0002]目前，延遲鎖相電路在集成電路領域被廣泛使用，主要用於對一些電路中的關鍵信號，例如時鐘信號，產生精確的相移，最終使得信號間的相位關係得到調整，例如待採樣的數據和採樣信號，從而獲得最佳的採樣點。已有的發明專利，通過數字或者模擬電路的方式，雖然都實現了延遲鎖相的功能，但是均未涉及到如何在寬動態信號頻率範圍內實現信號自動鎖定。
【發明內容】
[0003]本發明的目的是提供一種延遲鎖相方法和電路，在寬動態?目號頻率範圍內實現{目號的自動鎖定。
[0004]為了實現上述目的，本發明實施例提供了一種延遲鎖相電路，所述電路包括:
[0005]主延遲線；
[0006]從延遲線；
[0007]相位檢測電路，用於對經過主延遲線延遲後的參考時鐘信號進行相位檢測；
[0008]控制電路，用於根據所述相位檢測結果，控制所述參考時鐘信號經過主延遲線或從延遲線進行延遲鎖相。
[0009]上述的延遲鎖相電路，其中，所述主延遲線和從延遲線由多個延遲單元組成。
[0010]上述的延遲鎖相電路，其中，所述相位檢測電路具體為:
[0011]確定經過主延遲線進行延遲的所述參考時鐘信號延遲的周期數，所述周期數為整周期或半周期。
[0012]上述的延遲鎖相電路，其中，所述周期數為整周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的正沿相位確定所述相位檢測結果；
[0013]所述周期數為半周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的負沿相位確定所述相位檢測結果。
[0014]上述的延遲鎖相電路，其中，所述控制電路具體包括:
[0015]計算電路，用於根據所述相位檢測結果，計算滿足延遲條件時的延遲單元的目標個數；
[0016]判斷電路，用於判斷所述主延遲線中的延遲單元個數能否低於所述目標個數；
[0017]主控制電路，用於當所述判斷結果指示所述主延遲線中的延遲單元個數不低於所述目標個數時，控制所述參考時鐘信號經過主延遲線進行延遲鎖相，並控制所述主延遲線中處於工作狀態的延遲單元個數為所述目標個數；
[0018]從控制電路，用於當所述判斷結果指示所述主延遲線中的延遲單元個數低於所述目標個數時，控制所述參考時鐘信號經過從延遲線進行延遲鎖相，所述從延遲線中的處於工作狀態的延遲單元個數為預設值。
[0019]上述的延遲鎖相電路，其中，所述延遲條件具體為延遲單個周期的第一延遲條件。
[0020]上述的延遲鎖相電路，其中，當所述主延遲線的延遲單元個數不滿足延遲所述第一延遲條件時，所述延遲條件具體為延遲半個周期的第二延遲條件。
[0021 ] 為了實現上述目的，本發明實施例還提供了一種延遲鎖相方法，所述方法包括:
[0022]將參考時鐘信號送到主延遲線進行延遲；
[0023]對延遲後的所述參考時鐘信號進行相位檢測；
[0024]根據相位檢測結果，控制所述參考時鐘信號經過主延遲線或從延遲線進行延遲鎖相。
[0025]上述的延遲鎖相方法，其中，所述主延遲線和從延遲線由多個延遲單元組成。
[0026]上述的延遲鎖相方法，其中，所述對延遲後的所述參考時鐘信號進行相位檢測具體為:
[0027]確定經過主延遲線的所述參考時鐘信號延遲的周期數，所述周期數為整周期或半周期。
[0028]上述的延遲鎖相方法，其中，所述周期數為整周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的正沿相位確定所述相位檢測結果；
[0029]所述周期數為半周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的負沿相位確定所述相位檢測結果。
[0030]上述的延遲鎖相方法，其中，所述根據所述相位檢測結果，控制所述參考時鐘信號進行主延遲線或從延遲線進行延遲鎖相具體為:
[0031]根據所述相位檢測結果，計算滿足延遲條件時的延遲單元的目標個數；
[0032]判斷所述主延遲線中的延遲單元個數能否低於所述目標個數；
[0033]當所述判斷結果指示所述主延遲線中的延遲單元個數不低於所述目標個數時，控制所述參考時鐘信號經過主延遲線進行延遲鎖相，並控制所述主延遲線中處於工作狀態的延遲單元個數為所述目標個數；
[0034]否則，控制所述參考時鐘信號經過從延遲線進行延遲鎖相，所述從延遲線中的處於工作狀態的延遲單元個數為預設值。
[0035]上述的延遲鎖相方法，其中，所述延遲條件具體為延遲單個周期的第一延遲條件。
[0036]上述的延遲鎖相方法，其中，當所述主延遲線的延遲單元個數不滿足延遲所述第一延遲條件時，所述延遲條件具體為延遲半個周期的第二延遲條件。
[0037]本發明實施例具有相位檢測電路，用於對延遲後的參考時鐘信號進行相位檢測，進一步地，由控制電路根據相位檢測結果，在寬動態信號頻率範圍內，自動控制所述參考時鐘信號經過主延遲線或從延遲線進行延遲鎖相。
【專利附圖】
【附圖說明】
[0038]圖1為本發明實施例提供的延遲鎖相電路的結構示意圖；
[0039]圖2為本發明實施例提供的延遲線示意圖；
[0040]圖3為本發明實施例提供的相位檢測電路的示意圖；
[0041]圖4為本發明實施例提供的延遲鎖相電路優選的結構示意圖；
[0042]圖5為本發明實施例提供的延遲鎖相方法的流程示意圖。
【具體實施方式】
[0043]為使本發明實施例要解決的技術問題、技術方案和優點更加清楚，下面將結合附圖及具體實施例進行詳細描述。
[0044]本發明實施例提供了一種延遲鎖相電路，所述電路如圖1所示，包括:
[0045]主延遲線；
[0046]從延遲線；
[0047]相位檢測電路，用於對經過主延遲線延遲後的參考時鐘信號進行相位檢測；
[0048]控制電路，用於根據所述相位檢測結果，控制所述參考時鐘信號經過主延遲線或從延遲線進行延遲鎖相。
[0049]本發明實施例提供的延遲鎖相電路，具有一相位檢測電路，用於對延遲後的參考時鐘信號進行相位檢測，進一步地，由延遲鎖相電路中的控制電路根據相位檢測結果，在寬動態信號頻率範圍內，自動控制所述參考時鐘信號經過主延遲線或從延遲線進行延遲鎖相，達到本發明的目的。
[0050]上述的延遲鎖相電路中，所述主延遲線和從延遲線如圖2所示，由多個延遲單元組成。
[0051]主延遲線和從延遲線均由若干個延遲單元組成，一般來說，延遲單元的個數是固定的，輸入延遲線的信號經過延遲線後，會獲取到若干的延遲。延遲單元的電路可以用基本的門電路進行構造，用於產生對參考時鐘信號延遲的效果。
[0052]上述的延遲鎖相電路中，所述相位檢測電路具體為:
[0053]確定經過主延遲線進行延遲的所述參考時鐘信號延遲的周期數，所述周期數為整周期或半周期。
[0054]如圖3所示，所述周期數為整周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的正沿相位確定所述相位檢測結果；
[0055]所述周期數為半周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的負沿相位確定所述相位檢測結果。
[0056]上述的延遲鎖相電路中，所述控制電路具體包括:
[0057]計算電路，用於根據所述相位檢測結果，計算滿足延遲條件時的延遲單元的目標個數；
[0058]判斷電路，用於判斷所述主延遲線中的延遲單元個數能否低於所述目標個數；
[0059]主控制電路，用於當所述判斷結果指示所述主延遲線中的延遲單元個數不低於所述目標個數時，控制所述；
[0060]從控制電路，用於當所述判斷結果指示所述主延遲線中的延遲單元個數低於所述目標個數時，控制所述參考時鐘信號經過從延遲線進行延遲鎖相，所述從延遲線中的處於工作狀態的延遲單元個數為預設值。
[0061]根據相位檢測電路獲得的相位檢測結果，計算足延遲條件時的延遲單元的目標個數，當延遲鎖相電路中的主延遲線的延遲能力能夠滿足延遲條件時，即所述主延遲線中的延遲單元個數不低於所述目標個數時，通過主控制電路，控制參考時鐘信號經過主延遲線進行延遲鎖相，並且保證所述主延遲線中處於工作狀態的延遲單元個數達到目標個數；當延遲鎖相電路中的主延遲線的延遲能力不能夠滿足延遲條件時，就自動控制參考時鐘信號經過從延遲線進行延遲鎖相，這裡可以直接通過預設延遲值(可以通過寄存器提前配置好)給從延遲線。
[0062]上述延遲條件具體為延遲單個周期的第一延遲條件。
[0063]一般情況下，檢測電路會先檢測到半個周期對應的延遲單元個數，再檢測到一個周期的延遲單元個數。在本發明實施例中，如果參考時鐘信號的頻率較高，需要的延遲單元較少，優選地，可以獲取到滿足延遲單個周期的第一延遲條件，但是，如果單個周期的延遲時間超出主延遲線最大的延遲能力時，主延遲線就不再具備單個周期的鎖定能力，這個時候可以使用半個周期鎖定值。
[0064]S卩，當所述主延遲線的延遲單元個數不滿足延遲所述第一延遲條件時，所述延遲條件具體為延遲半個周期的第二延遲條件。
[0065]此時，對應的情況時，參考時鐘信號頻率很低，數據的採樣窗口非常大，採樣信號可以在很寬的範圍對數據進行採樣，並不需要在數據的中間位置去採樣，因此，我們可以直接通過指定固定的延遲值(可以通過寄存器提前配置好)給從延遲線。即，在延遲半個周期的第二延遲條件不滿足時，直接旁路主延遲線，而用預先設定的值去控制從延遲線的延遲。
[0066]綜合上述過程，本發明實施例還提供了一種優選地延遲鎖存電路，如圖4所示:
[0067]一般參考時鐘信號經主延遲線進行延遲，延遲後的參考時鐘信號經相位檢測電路進行相位檢測，檢測的結果送主控制電路。主控制電路對主延遲線的延遲進行控制，並判決相位檢測的結果，最終計算出單個時鐘周期的延遲單元個數，並反饋延遲鎖相電路鎖定的狀態；從控制電路獲取到主延遲線提供的信息，如單個周期的延遲單元數、是否需要使用旁路模式延遲碼等，從而計算出從延遲線的延遲。在延遲半個周期的第二延遲條件不滿足時，直接旁路主延遲線。
[0068]為了實現上述目的，本發明實施例還提供了一種延遲鎖相方法，所述方法如圖5所示，包括:
[0069]步驟51，將參考時鐘信號送到主延遲線進行延遲；
[0070]步驟52，對延遲後的所述參考時鐘信號進行相位檢測；
[0071]步驟53，根據相位檢測結果，控制所述參考時鐘信號經過主延遲線或從延遲線進行延遲鎖相。
[0072]上述的延遲鎖相方法，其中，所述主延遲線和從延遲線由多個延遲單元組成。
[0073]上述的延遲鎖相方法，其中，所述對延遲後的所述參考時鐘信號進行相位檢測具體為:
[0074]確定經過主延遲線的所述參考時鐘信號延遲的周期數，所述周期數為整周期或半周期。
[0075]上述的延遲鎖相方法，其中，所述周期數為整周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的正沿相位確定所述相位檢測結果；
[0076]所述周期數為半周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的負沿相位確定所述相位檢測結果。
[0077]上述的延遲鎖相方法，其中，所述根據所述相位檢測結果，控制所述參考時鐘信號進行主延遲線或從延遲線進行延遲鎖相具體為:
[0078]根據所述相位檢測結果，計算滿足延遲條件時的延遲單元的目標個數；
[0079]判斷所述主延遲線中的延遲單元個數能否低於所述目標個數；
[0080]當所述判斷結果指示所述主延遲線中的延遲單元個數不低於所述目標個數時，控制所述參考時鐘信號經過主延遲線進行延遲鎖相，並控制所述主延遲線中處於工作狀態的延遲單元個數為所述目標個數；
[0081]否則，控制所述參考時鐘信號經過從延遲線進行延遲鎖相，所述從延遲線中的處於工作狀態的延遲單元個數為預設值。
[0082]上述的延遲鎖相方法，其中，所述延遲條件具體為延遲單個周期的第一延遲條件。
[0083]上述的延遲鎖相方法，其中，當所述主延遲線的延遲單元個數不滿足延遲所述第一延遲條件時，所述延遲條件具體為延遲半個周期的第二延遲條件。
[0084]以上所述僅是本發明的優選實施方式，應當指出，對於本【技術領域】的普通技術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。
【權利要求】
1.一種延遲鎖相電路，其特徵在於，所述電路包括: 主延遲線； 從延遲線； 相位檢測電路，用於對經過主延遲線延遲後的參考時鐘信號進行相位檢測； 控制電路，用於根據所述相位檢測結果，控制所述參考時鐘信號經過主延遲線或從延遲線進行延遲鎖相。
2.如權利要求1所述的延遲鎖相電路，其特徵在於，所述主延遲線和從延遲線由多個延遲單元組成。
3.如權利要求2所述的延遲鎖相電路，其特徵在於，所述相位檢測電路具體為: 確定經過主延遲線進行延遲的所述參考時鐘信號延遲的周期數，所述周期數為整周期或半周期。
4.如權利要求3所述的延遲鎖相電路，其特徵在於，所述周期數為整周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的正沿相位確定所述相位檢測結果； 所述周期數為半周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的負沿相位確定所述相位檢測結果。
5.如權利要求3所述的延遲鎖相電路，其特徵在於，所述控制電路具體包括: 計算電路，用於根據所述相位檢測結果，計算滿足延遲條件時的延遲單元的目標個數； 判斷電路，用於判斷所述主延遲線中的延遲單元個數能否低於所述目標個數； 主控制電路，用於當所述判斷結果指示所述主延遲線中的延遲單元個數不低於所述目標個數時，控制所述參考時鐘信號經過主延遲線進行延遲鎖相，並控制所述主延遲線中處於工作狀態的延遲單元個數為所述目標個數； 從控制電路，用於當所述判斷結果指示所述主延遲線中的延遲單元個數低於所述目標個數時，控制所述參考時鐘信號經過從延遲線進行延遲鎖相，所述從延遲線中的處於工作狀態的延遲單元個數為預設值。
6.如權利要求5所述的延遲鎖相電路，其特徵在於，所述延遲條件具體為延遲單個周期的第一延遲條件。
7.如權利要求6所述的延遲鎖相電路，其特徵在於，當所述主延遲線的延遲單元個數不滿足延遲所述第一延遲條件時，所述延遲條件具體為延遲半個周期的第二延遲條件。
8.—種延遲鎖相方法，其特徵在於，所述方法包括: 將參考時鐘信號送到主延遲線進行延遲； 對延遲後的所述參考時鐘信號進行相位檢測； 根據相位檢測結果，控制所述參考時鐘信號經過主延遲線或從延遲線進行延遲鎖相。
9.如權利要求8所述的延遲鎖相方法，其特徵在於，所述主延遲線和從延遲線由多個延遲單元組成。
10.如權利要求9所述的延遲鎖相方法，其特徵在於，所述對延遲後的所述參考時鐘信號進行相位檢測具體為: 確定經過主延遲線的所述參考時鐘信號延遲的周期數，所述周期數為整周期或半周期。
11.如權利要求10所述的延遲鎖相方法，其特徵在於，所述周期數為整周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的正沿相位確定所述相位檢測結果； 所述周期數為半周期時，根據經過主延遲線進行延遲的所述參考時鐘信號中相鄰的負沿相位確定所述相位檢測結果。
12.如權利要求10所述的延遲鎖相方法，其特徵在於，所述根據所述相位檢測結果，控制所述參考時鐘信號進行主延遲線或從延遲線進行延遲鎖相具體為: 根據所述相位檢測結果，計算滿足延遲條件時的延遲單元的目標個數； 判斷所述主延遲線中的延遲單元個數能否低於所述目標個數； 當所述判斷結果指示所述主延遲線中的延遲單元個數不低於所述目標個數時，控制所述參考時鐘信號經過主延遲線進行延遲鎖相，並控制所述主延遲線中處於工作狀態的延遲單元個數為所述目標個數； 否則，控制所述參考時鐘信號經過從延遲線進行延遲鎖相，所述從延遲線中的處於工作狀態的延遲單元個數為預設值。
13.如權利要求12所述的延遲鎖相方法，其特徵在於，所述延遲條件具體為延遲單個周期的第一延遲條件。
14.如權利要求13所述的延遲鎖相方法，其特徵在於，當所述主延遲線的延遲單元個數不滿足延遲所述第一延遲條件時，所述延遲條件具體為延遲半個周期的第二延遲條件。
【文檔編號】H03L7/08GK104168016SQ201310181862
【公開日】2014年11月26日 申請日期:2013年5月16日 優先權日:2013年5月16日
【發明者】嚴龍軍 申請人:中興通訊股份有限公司