無金屬汙染的貫穿襯底過孔結構的製作方法

2023-06-10 20:22:11

專利名稱：無金屬汙染的貫穿襯底過孔結構的製作方法
無金屬汙染的貫穿襯底過孔結構技術領域
本公開內容涉及半導體結構領域，並且具體地涉及無金屬汙染的貫穿襯底過孔結構及其製造方法。
背景技術：
近年來已經提出「三維矽(3DSi) 」結構以實現在封裝體或者系統板上裝配的多個矽晶片和/或晶片的接合。3DSi結構運用稱為「貫穿襯底的過孔」結構或者「TSV」結構的傳導過孔結構，這些傳導過孔結構提供貫穿半導體晶片襯底的電連接。TSV結構增加給定空間中集成的有源電路的密度。這樣的3DSi結構運用貫穿襯底過孔(TSV)以在多個矽晶片和/或晶片之間提供電連接。
常規TSV結構通常運用經過半導體晶片的襯底延伸的銅過孔結構。銅過孔結構被氧化矽電介質襯墊從襯底橫向電隔離。氧化矽電介質襯墊不防止金屬材料擴散通過。因此， 在銅過孔結構的嵌入末端的化學機械拋光期間生成的殘留銅材料可能塗汙到氧化矽電介質襯墊的端表面上，並且隨後經過氧化矽電介質襯墊並且向襯底內的半導體材料中擴散。 這樣的殘留銅材料向半導體材料中擴散可能在襯底中的半導體器件內產生有害影響，諸如電短接。發明內容
提供一種不受由於後側平坦化工藝所致的金屬汙染影響的貫穿襯底過孔(TSV) 結構。在形成貫穿襯底過孔(TSV)溝槽之後，擴散阻擋襯墊保形地沉積於TSV溝槽的側壁上。通過在擴散阻擋襯墊的豎直部分上沉積電介質材料來形成電介質襯墊。通過隨後填充 TSV溝槽來形成金屬傳導過孔結構。在沉積用於金屬傳導過孔結構的傳導材料之前通過各向異性蝕刻來去除擴散阻擋襯墊的水平部分，或者可以在去除電介質襯墊的水平部分之後通過平坦化來去除擴散阻擋襯墊的水平部分。擴散阻擋襯墊在後側平坦化期間通過阻止源於金屬傳導過孔結構的殘留金屬材料進入襯底的半導體材料來保護襯底的半導體材料，由此保護襯底內的半導體器件免受金屬汙染。
根據本公開內容的一個方面，提供一種半導體結構，該半導體結構包括半導體襯底和嵌入於其中的貫穿襯底過孔(TSV)結構。TSV結構包括擴散阻擋襯墊，接觸半導體襯底內的孔周圍的鄰接側壁的全部；電介質襯墊，接觸擴散阻擋襯墊的內側壁；以及金屬傳導過孔結構，橫向接觸電介質襯墊。
根據本公開內容的另一方面，提供一種形成半導體結構的方法。該方法包括在半導體襯底的第一表面上形成至少一個半導體器件；在半導體襯底中形成溝槽，其中半導體襯底的半導體材料暴露於溝槽的側壁；在側壁上直接形成擴散阻擋襯墊；通過用傳導填充材料填充溝槽來形成金屬傳導過孔結構；並且減薄半導體襯底，其中金屬傳導過孔結構在減薄之後至少從第一表面向半導體襯底的第二表面延伸，其中第二表面位於第一表面的相對側上。


圖1是根據本公開內容第一實施例的第一示例半導體結構在襯底中形成至少一個溝槽之前的豎直截面圖。
圖2A是根據本公開內容第一實施例的第一示例半導體結構在襯底中形成至少一個溝槽之後的豎直截面圖。
圖2B是根據本公開內容第一實施例的圖2A的第一示例半導體結構的俯視圖。
圖3是根據本公開內容第一實施例的第一示例半導體結構在沉積鄰接擴散阻擋層之後的豎直截面圖。
圖4是根據本公開內容第一實施例的第一示例半導體結構在去除鄰接擴散阻擋層的水平部分並且沉積電介質襯墊之後的豎直截面圖。
圖5是根據本公開內容第一實施例的第一示例半導體結構在沉積金屬傳導過孔結構之後的豎直截面圖。
圖6是根據本公開內容第一實施例的第一示例半導體結構在沉積上互連級結構之後的豎直截面圖。
圖7是根據本公開內容第一實施例的第一示例半導體結構在附著操縱(handle) 襯底之後的豎直截面圖。
圖8是根據本公開內容第一實施例的第一示例半導體結構在去除襯底的後側部分之後的豎直截面圖。
圖9是根據本公開內容第一實施例的第一示例半導體結構在凹陷後側半導體表面之後的豎直截面圖。
圖10是根據本公開內容第一實施例的第一示例半導體結構在沉積後側電介質層之後的豎直截面圖。
圖11是根據本公開內容第一實施例的第一示例半導體結構在平坦化後側電介質層之後的豎直截面圖。
圖12是根據本公開內容第一實施例的第一示例半導體結構在形成後側金屬焊盤、在後側上附著C4球並且從前側分離操縱襯底之後的豎直截面圖。
圖13是根據本公開內容第二實施例的第二示例半導體結構在沉積電介質襯墊之後的豎直截面圖。
圖14是根據本公開內容第二實施例的第二示例半導體結構在沉積金屬傳導過孔結構並且去除電介質襯墊和擴散阻擋襯墊的水平部分之後的豎直截面圖。
圖15是根據本公開內容第二實施例的第二示例半導體結構在沉積第一上後段工藝(back-end-of-line) (BEOL)電介質層並且在其中形成過孔結構之後的豎直截面圖。
圖16是根據本公開內容第二實施例的第二示例半導體結構在形成後側金屬焊盤、在後側上附著C4球並且從前側分離操縱襯底之後的豎直截面圖。
具體實施方式
如上文所言，本公開內容涉及現在參照附圖詳細描述的無金屬汙染貫穿襯底過孔結構及其製造方法。在附圖全篇中，相同標號或者字母用來標示相似或者等同單元。附圖未必按比例繪製。
如這裡所用，「傳導貫穿襯底過孔(TSV)結構」是貫穿襯底(即至少從襯底的頂表面向襯底的底表面)延伸的傳導結構。
如這裡所用，如果表面旨在於平坦，則表面為「基本上平坦」，並且表面的非平坦度受用來形成表面的加工步驟中固有的缺陷限制。
如這裡所用，「裝配表面」是任何如下結構，可以通過產生與該結構的電連接來向該結構裝配半導體晶片。裝配結構可以是封裝襯底、插入體結構或者另一半導體晶片。
如這裡所用，如果在第一單元與第二單元之間存在電傳導路徑，則所述第一單元 「傳導地連接」到所述第二單元。
參照圖1，根據本公開內容第一實施例的第一示例半導體結構包括半導體襯底 10。半導體襯底10包括可以從矽、鍺、矽鍺合金、矽碳合金、矽鍺碳合金、砷化鎵、砷化銦、磷化銦、II1-V族化合物半導體材料、I1-VI化合物半導體材料、有機半導體材料和其它化合物半導體材料中選擇但不限於此的半導體材料。半導體襯底10可以是體襯底、絕緣體上矽 (SOI)襯底或者混合襯底，該混合襯底具有體部分和SOI部分。半導體襯底10的至少上部分包括半導體材料區域，在該半導體材料區域中，運用本領域已知方法來形成至少一個半導體器件12，諸如電晶體、二極體、電容器、電感器和/或電阻器。
下互連級結構形成於半導體襯底10的前表面11上。前表面11是半導體襯底的如下表面，至少一個半導體器件位於該表面上。前表面11的至少一部分包括半導體材料。下互連級結構包括下互連級電介質層和嵌入於其中的下互連級傳導結構。作為示例例子，下互連級電介質層可以包括第一下互連級電介質層20、第二下互連級電介質層30和第三下互連級電介質層40。下互連級傳導結構可以包括嵌入於第一下互連級電介質層20中的第一下互連級過孔結構22和第一下互連級線結構24、嵌入於第二下互連級電介質層30中的第二下互連級過孔結構32和第二下互連級線結構34、以及嵌入於第三下互連級電介質層 40中的第三下互連級過孔結構42和第三下互連級線結構44。下互連級電介質層(20，30， 40)可以包括電介質材料，諸如有機矽酸鹽玻璃(OSG)、未摻雜的矽酸鹽玻璃(USG)、摻雜的矽酸鹽玻璃、氮化矽或者用作後段工藝電介質材料的任何其它已知電介質材料。下互連級傳導結構(22，24，32，34，42，44)可以例如是 Cu、Al、Ag、T1、Ta、W、TiN, TaN, WN、CoffP 和 / 或其組合或者合金。平坦化下互連級結構(20，30，40，22，24，32，34，42，44)的最上表面。
參照圖2A和圖2B，掩模層47形成於下互連級結構(20，30，40，22，24，32，34，42， 44)的頂表面上並且隨後被光刻地圖案化。掩模層47可以是軟掩模層(即光阻劑層)或者硬掩模層，該硬掩模層包括與下互連級結構(20，30，40，22，24，32，34，42，44)的最上層(例如第三下互連級電介質層40)的電介質材料不同的抗蝕刻電介質材料。如果掩模層47是硬掩模層，則可以向掩模層47的頂表面塗敷光阻劑層並且光刻地圖案化該光阻劑層(未示出)，並且可以向硬掩模層中轉移光阻劑層中的圖案以提供經圖案化的掩模層47。如果掩模層47是光阻劑層，則可 以通過光刻曝光和顯影來圖案化光阻劑層。
隨後通過各向異性蝕刻向下互連級結構(20，30，40，22，24，32，34，42，44)和半導體襯底10的上部分中轉移硬掩模層47中的圖案以形成至少一個溝槽49。每個溝槽49的截面形狀可以具有、但是無需具有如圖2B中所示環形形狀。半導體襯底10的半導體材料暴露於至少一個溝槽49的側壁。至少一個溝槽49的、如從半導體襯底10的前表面11測量的深度d可以是20微米至200微米，並且通常從40微米至100微米，但是也可以運用更少和更大深度。至少一個溝槽49的橫向尺度(即在至少一個溝槽49之一的兩個不同側壁之間的最小橫向距離)可以從2微米至20微米，並且通常從4微米至10微米，但是也可以運用更少和更大橫向尺度。例如在溝槽49的水平截面區域是環帶的情況下，該溝槽49的橫向尺度可以是在外側壁的半徑與內側壁的半徑之差，並且可以從2微米至20微米，而且通常從4微米至10微米。用於溝槽49的環形形狀僅為示例例子，並且溝槽49可以具有任何水平截面形狀，只要在沉積本公開內容的襯墊之後有可能在後續加工步驟中用傳導材料填充溝槽49。隨後相對於下互連級結構(20,30,40,22,24,32,34,42,44)的暴露電介質材料選擇性去除掩模層47。
參照圖3，鄰接擴散阻擋層48L沉積於至少一個溝槽49的底表面和側壁以及下互連級結構(20，30，40，22，24，32，34，42，44)的最上表面上。鄰接擴散阻擋層48L鄰接地覆蓋第一示例半導體結構的所有表面和至少一個溝槽49的側壁表面。
在一個實施例中，鄰接擴散阻擋層48L包括傳導材料。鄰接擴散阻擋層48L可以由單個同質傳導材料構成，或者可以包括具有不同組成的多個傳導材料層。具體而言，鄰接擴散阻擋層48L的傳導材料可以包括至少一個傳導金屬氮化物。用於傳導金屬氮化物的非限制示例材料包括TiN、TaN, WN、TiAlN和TaCN。取而代之或者除此之外，鄰接擴散阻擋層 48L的傳導材料可以包括未向半導體材料中擴散的兀素金屬。這樣的兀素金屬包括Ta、T1、 W和Mo。又取而代之或者除此之外，鄰接擴散阻擋層48L的傳導材料可以包括可以從CoW 合金和CoWP合金選擇的可電鍍材料。鄰接擴散阻擋層48L的傳導材料作為用於金屬材料的擴散阻擋來工作，即阻止金屬材料向半導體襯底10的半導體材料中擴散。
可以通過化學氣相沉積(CVD)、原子層沉積(ALD)、蒸發、物理氣相沉積(PVD，即濺射)、電鍍、無電鍍覆或者其組合來沉積可以作為唯一成分或者作為多成分傳導層之一而用於鄰接擴散阻擋層48L的各種傳導材料為鄰接層。鄰接擴散阻擋層48 L的每個傳導成分層的厚度可以從Inm至lOOnm。鄰接擴散阻擋層48L的總厚度可以從5nm至IOOnm,但是也可以運用更少和更大厚度。
在另一實施例中，鄰接擴散阻擋層48L包括電介質材料。鄰接擴散阻擋層48L可以由單個同質電介質材料構成或者可以包括具有不同組成的多個電介質材料層。具體而言， 鄰接擴散阻擋層48L的電介質材料可以包括包含金屬氧化物的電介質材料。用於包含金屬氧化物的電介質材料的非限制示例材料包括Hf02、ZrO2, La203、A1203、TiO2, SrTiO3> LaA103、 Y203、HfOxNy、ZrOxNy、La2OxNy、Al2OxNy、TiOxNy> SrTiOxNy、LaA10xNy、Y2OxNy、其矽酸鹽及其合金及其非化學當量變體中的至少一種，其中X的每個值獨立地從約O. 5至約3，並且y的每個值獨立地從O至約2。取而代之或者除此之外，鄰接擴散阻擋層48L的電介質材料可以包括從碳化矽和SiNxCyHz中選擇的至少一種材料，其中x、y和z的每個值獨立地從O至約I。另外取而代之或者除此之外，鄰接擴散阻擋層48L的電介質材料可以包括氮化矽。鄰接擴散阻擋層48L的電介質材料作為用於金屬材料的擴散阻擋來工作，即阻止金屬材料向半導體襯底10的半導體材料中擴散。
可以通過化學氣相沉積(CVD)、原子層沉積(ALD)、噴塗或者其組合來沉積可以作為唯一成分或者作為多成分傳導層之一而用於鄰接擴散阻擋層48L的各種傳導材料為鄰接層。可以例如在Angyal等人的第7，009, 280號美國專利中發現如本領域已知的沉積SiNxCyHz的方法，其中x、y和z的每個值獨立地從O至約I。通過引用將』 280專利的、與沉積SiNxCyHz有關的內容結合於此。鄰接擴散阻擋層48L的每個電介質成分層的厚度可以從 5nm至200nm。鄰接擴散阻擋層48L的總厚度可以從5nm至IOOnm,但是也可以運用更少和更大厚度。
在又一實施例中，鄰接擴散阻擋層48L包括至少一個電介質材料層與至少一個傳導材料層的組合。也可以組合運用可以獨立用於鄰接擴散阻擋層48L的電介質材料和傳導材料。鄰接擴散阻擋層48L的總厚度可以從5nm至lOOnm，但是也可以運用更少和更大厚度。
參照圖4，通過各向異性蝕刻來去除鄰接擴散阻擋層48L的水平部分，該各向異性蝕刻可以是相對於下互連級結構(20，30，40，22，24，32，34，42，44)的頂表面上的材料有選擇地去除鄰接擴散阻擋層48L的材料的反應離子蝕刻。鄰接擴散阻擋層48L的剩餘豎直部分構成僅存在於至少一個溝槽49的側壁上的擴散阻擋襯墊48。在各向異性蝕刻之後暴露至少一個溝槽49的底表面。在示例例子中，溝槽49具有環形形狀，成對擴散阻擋襯墊 48 (即內擴散阻擋層和外擴散阻擋層)形成於溝槽49的側壁上。
電介質襯墊50V鄰接地直接沉積於下互連級結構(20，30，40，22，24，32，34，42， 44)的最上表面、擴散阻擋襯底48的內側壁和至少一個溝槽49的底表面上。電介質襯墊 50V包括電介質材料，諸如未摻雜的矽酸鹽玻璃(USG)、摻雜的矽酸鹽玻璃、有機矽酸鹽玻璃或者其組合。電介質襯墊50V提升將隨後形成於至少一個溝槽49內的金屬傳導過孔結構的粘合性。電介質襯墊50V的、如從擴散阻擋襯墊48的內側壁水平測量的厚度可以從 50nm至I微米並且通常從150nm至500nm,但是也可以運用更少和更大厚度。可以例如通過化學氣相沉積(CVD)來沉積電介質襯墊50V。
參照圖5，通過用傳導材料填充至少一個溝槽49中的每個溝槽來在至少一個溝槽 49的每個溝槽中形成金屬傳導過孔結構51。可以例如通過電鍍、無電鍍覆、物理氣相沉積、 化學氣相沉積或者其組合來沉積傳導材料。通過平坦化工藝去除在電介質襯墊50V的最上表面(這裡稱為遠水平表面5·0D)之上沉積的過量傳導材料。平坦化工藝可以運用化學機械平坦化、凹陷蝕刻或者其組合。可以用於至少一個金屬傳導過孔結構51的材料包括Cu、 W、CoW、CoWP、Au、Al和Ag。此外,至少一個金屬襯墊(未不出)可以可選地沉積於電介質襯墊50V與至少一個金屬傳導過孔結構51之間。可以用於金屬襯墊的材料包括TiN、TaN、 WN、TiAlN 和 TaCN0
可以在形成至少一個金屬傳導過孔結構51之前、並行或者之後經過電介質襯墊 50V形成至少一個電介質襯墊級金屬互連結構52以提供通向下互連級結構(22，24，32，34， 42，44)的電傳導路徑。電介質襯墊50V包括具有遠水平表面50D和近水平表面50P的水平部分。遠水平表面50D是電介質襯墊50V的最上表面並且與至少一個金屬傳導過孔結構51 的端表面共面。擴散阻擋襯墊48的最上表面與水平近表面50P共面。遠水平表面50D比近水平表面50P更遠離至少一個半導體器件12。擴散阻擋襯墊48未接觸電介質襯墊50V 的最上表面。
參照圖6，上互連級結構形成於電介質層50V和至少一個金屬傳導過孔結構51的平坦表面之上。上互連級結構包括上互連級電介質層和嵌入於其中的上互連級傳導結構。 作為示例例子，上互連級電介質層可以包括第一上互連級電介質層50L、第二上互連級電介質層60和第三上互連級電介質層70。上互連級傳導結構可以包括嵌入於第一上互連級電介質層50L中的第一上互連級結構54、嵌入於第二上互連級電介質層60中的第二上互連級過孔結構62和第二上互連級線結構64、以及嵌入於第三上互連級電介質層70中的第三上互連級過孔結構72和第三上互連級線結構74。上互連級電介質層(50L，60，70)可以包括電介質材料，諸如矽酸鹽玻璃(OSG)、未摻雜的矽酸鹽玻璃(USG)、摻雜的矽酸鹽玻璃、氮化矽或者用作後段工藝電介質材料的任何其它已知電介質材料。上互連級傳導結構(52，62， 64，72，74)可以例如是&131、48、11、了&、胃、11隊了&隊顆、(0蝦和/或其組合或者合金。平坦化上互連級結構(50L，60，70，54，62，64，72，74)的最上表面。
上互連級結構還可以包括阻止雜質材料和潮溼進入下層結構的鈍化層80。因此， 鈍化層80包括阻止雜質材料和潮溼擴散的電介質材料。例如鈍化層80可以包括氮化矽層。 鈍化層80的厚度可以從IOOnm至2微米並且通常從200微米至500微米，但是也可以運用更少和更大厚度。至少一個開口可以形成於鈍化層80中，並且前側金屬焊盤82可以形成於至少一個開口的每個開口中以經過鈍化層80提供電傳導路徑。至少一個前側金屬焊盤 82的每個前側金屬焊盤傳導地連接到至少一個半導體器件12之一。至少一個前側金屬焊盤82包括金屬，諸如銅、鎳、鋁或者其合金或者組合。至少一個前側金屬焊盤82的每個金屬焊盤可以是C4焊盤，C4球可以隨後鍵合於該C4焊盤上。
參照圖7，操縱襯底90可以附著到襯底10和嵌入於中的部件、下互連級結構(20， 30，40，22，24，32，34，42，44)、電介質襯墊50V和嵌入於其中的部件、以及上互連級結構 (50L，60，70，54，62，64，72，74)的組件。例如可以向鈍化層88的暴露表面塗敷粘合層88， 並且可以向粘合層88附著操縱襯底90。
粘合層88可以基於聚合物、基於溶劑、基於樹脂、基於彈性體或者基於任何其它類型的鍵合機制，只要操縱襯底90或者鈍化層88和至少一個前側金屬焊盤82的組件可以在適當條件之下從粘合層88解離。操縱襯底90厚到足以在隨後減薄半導體襯底10之後提供用於操縱的機械支撐。例如，操縱襯底90可以是具有從500微米至2mm並且通常從750 微米至1250微米的厚度的玻璃襯底。在一個實施例中，操縱襯底90的橫向尺度與半導體襯底 10的橫向尺度匹配。例如，如果半導體襯底10具有300mm的直徑，則操縱襯底90可以具有約300mm的直徑。
參照圖8，可以通過去除半導體襯底10的後側部分來倒置翻轉並且減薄半導體襯底10。具體而言，例如通過研磨、分裂、拋光、凹陷蝕刻或者其組合來去除半導體襯底10的後側部分。在這一減薄步驟之後未暴露電介質襯墊50V和擴散阻擋襯墊48。半導體襯底 10的厚度(即在半導體襯底10的前表面11與後表面19之間的距離)在圖2A和圖2B的加工步驟結束時超過至少一個溝槽49的深度d。例如，半導體襯底10的厚度可以從約25 微米至300微米並且通常從45微米至約150微米，但是也可以運用更少和更大厚度。
參照圖9，運用蝕刻來繼續減薄半導體襯底10。該蝕刻相對於電介質襯墊50V的材料和擴散阻擋襯墊48的材料選擇性去除半導體襯底10的材料。蝕刻可以是各向異性蝕刻或者各向同性蝕刻。另外，這一蝕刻可以是幹蝕刻或者溼蝕刻。該蝕刻在暴露電介質襯墊50V和擴散阻擋襯墊48的材料的水平表面之後繼續直至半導體襯底10的後表面19相對於電介質襯墊50V的水平表面凹陷至凹陷深度rd。凹陷深度rd大於電介質襯墊50V的厚度，並且可以從I微米至10微米並且通常從2微米至5微米，但是也可以運用更少和更大凹陷深度。在這一步驟，至少一個金屬傳導過孔結構51至少從半導體襯底的第一表面 (即前表面11)向半導體襯底10的第二表面(即位於前表面11的相對側上的後表面19) 延伸。
參照圖10，後側電介質層沉積於半導體襯底10的後側上。例如，第一後側電介質層112、第二後側電介質層114和第三後側電介質層116可以隨後沉積於半導體襯底10的後表面19、擴散阻擋襯墊48的暴露側壁和電介質襯墊50V的暴露水平表面上。
在一個實施例中，後側電介質層(112，114，116)的至少一個後側電介質層可以包括阻止金屬材料擴散的電介質材料。阻止金屬材料擴散的電介質材料可以是任何如下材料，該材料可以用作鄰接擴散阻擋層48L的電介質材料。例如後側電介質層(112，114，116) 的至少一個後側電介質層可以包含金屬氧化物的電介質材料。用於包含金屬氧化物的電介質材料的非限制示例材料包括 Hf02、ZrO2, La203、A1203、TiO2, SrTiO3> LaA103、Y2O3, HfOxNy, ZrOxNy> La2OxNy, Al2OxNy> TiOxNy> SrTiOxNy> LaAlO具、Y2OxNy、其矽酸鹽及其合金及其非化學當量變體中的至少一種，其中X的每個值獨立地從約O. 5至約3，並且γ的每個值獨立地從O 至約2。取而代之或者除此之外，後側電介質層(112，114，116)中的至少一個後側電介質層的電介質材料可以包括從碳化矽和SiNxCyHz中選擇的至少一個材料，其中X、y和z的每個值獨立地從O至約I。另外取而代之或者除此之外，後側電介質層(112，114，116)的至少一個後側電介質層的電介質材料可以包括氮化矽。後側 電介質層(112，114，116)的至少一個後側電介質層的電介質材料作為用於金屬材料的擴散阻擋來工作，即阻止金屬材料經過背表面19向半導體襯底10的半導體材料中擴散。
在一個實施例中，第一後側電介質層112可以包括作為用於金屬材料的擴散阻擋來工作的至少一個電介質材料。在另一實施例中，後側電介質層(112，114，116)之一可以包括粘合性提升材料，諸如未摻雜的娃酸鹽玻璃。在又一實施例中，後側電介質層(112, 114，116)可以是包括氧化矽的第一後側電介質層112、包括氮化矽或者作為用於金屬材料的阻擋層來工作的任何其它電介質材料的第二後側電介質層114、以及包括氧化矽的第三後側電介質層116的堆疊物。可以根據需要優化後側電介質層(112，114，116)的每個後側電介質層的厚度。一般而言，後側電介質層(112,114,116)的每個後側電介質層可以具有從50nm至2微米的厚度。通常，後側電介質層(112，114，116)的組合厚度可以從I微米至 3微米，但是也可以運用更少和更大組合厚度。
參照圖11，通過可以由化學機械拋光(CMP)實現的平坦化來去除後側電介質層 (112，114，116)的在至少一個金屬傳導過孔結構51的部分和至少一個金屬傳導過孔結構 51的上部分(即從半導體襯底10的前表面11豎直地最遠離的部分)。在平坦化工藝期間，源於至少一個金屬傳導過孔結構51的去除部分的金屬粒子可能塗汙到後側電介質層 (112，114，116)的位於與半導體襯底10的界面以上(如圖11中所示)、以下(在實際CMP 加工步驟期間)的暴露後側表面。擴散阻擋襯墊48的存在保證向電介質襯墊50V的暴露表面上塗汙的金屬粒子停止於在擴散阻擋襯墊48與電介質襯墊50V的剩餘部分之間的界面。另外，在後側電介質層(112，114，116)的至少一個後側電介質層之中存在作為用於金屬材料的擴散阻擋來工作的電介質材料層防止向後側電介質層(112，114，116)的暴露表面上塗汙的金屬粒子經過後側表面19進入半導體襯底10。具體而言，如果第一後側電介質材料層112作為用於金屬材料的擴散阻擋來工作，則後表面19和半導體襯底10的側壁表面由阻止金屬材料向半導體襯底10中擴散的材料鄰接地密封。因此，第一示例半導體結構不受後側金屬汙染影響或者顯著減少後側金屬汙染風險。在平坦化之後，後側電介質層 (112,114,116)、至少一個金屬傳導過孔結構51和擴散阻擋襯墊48的暴露表面在相互之間基本上平坦。
參照圖12，後側鈍化層120可以沉積於後側電介質層(112，114，116)和至少一個金屬傳導過孔結構51的表面上。後側鈍化層120可以包括阻止雜質材料和潮溼進入下層結構的電介質材料。例如，後側鈍化層120可以包括氮化矽層。後側鈍化層120的厚度可以從IOOnm至2微米並且通常從200微米至500微米，但是也可以運用更少和更大厚度。至少一個開口可以形成於後側鈍化層120中，並且後側金屬焊盤122可以形成於至少一個開口的每個開口中以經過後側鈍化層120提供電傳導路徑。至少一個後側金屬焊盤122的每個後側金屬焊盤可以接觸金屬接觸過孔結構51。至少一個後側金屬焊盤122包括金屬，諸如銅、鎳、鋁或者其合金或者組合。至少一個後側金屬焊盤122中的每個後側金屬焊盤可以是C4焊盤，C4球可以隨後鍵合於該C4焊盤上。
至少一個金屬接觸過孔結構51的每個金屬接觸過孔結構是至少從半導體襯底10 的前表面11向後表面19豎直延伸的傳導貫穿襯底過孔(TSV)結構。可以隨後例如通過向至少一個後側金屬焊盤122和位於裝配襯底上的金屬焊盤鍵合C4球124來向半導體襯底 10的後側鍵合裝配結構(未示出)。可以執行與裝配結構的鍵合而未在晶片級切分操縱襯底10和半導體襯底10的組件，或者可以在沿著與個別半導體晶片的邊界對應的切分通道切分操縱襯底10和半導體襯底10的組件之後執行與裝配結構的鍵合。一旦經過C4球124 向半導體襯底10鍵合裝配結構，則可以例如通過分裂或者通過溶解粘合層88來從半導體襯底10、C4球124的陣列和裝配襯底的組件分離操縱襯底90。如果分裂掉操縱襯底90，則可以運用本領域已知方法來去除粘合層88的殘留材料。
參照圖13，可以通過沉積電介質襯墊50V而未去除鄰接擴散阻擋層48L的水平部分來從圖3的第一示例半導體結構派生根據本公開內容第二實施例的第二示例半導體結構。換而言之，在本公開內容的第二實施例中省略將去除鄰接擴散阻擋層48L的水平部分的各向異性蝕刻。第二實施例的電介質襯墊50V具有與在第一實施例中相同的厚度和組成，並且可以運用與在第一實施例中相同的方法來形成。因此，電介 質襯墊50V直接形成於鄰接擴散阻擋層48L的內側壁上。
參照圖14，通過用傳導材料填充至少一個溝槽49的每個溝槽來在至少一個溝槽 49中形成金屬傳導過孔結構51。傳導材料可以具有與在第一實施例中相同的組成並且可以運用與在第一實施例中相同的方法來沉積。通過平坦化工藝去除在下互連級結構(20， 30，40，22，24，32，34，42，44)的最上表面上沉積的過量傳導材料。平坦化工藝可以運用化學機械平坦化、凹陷蝕刻或者其組合。可以用於至少一個金屬傳導過孔結構51的材料包括 Cu、W、Coff> CoffP> Au、Al和Ag。此外,至少一個金屬襯墊(未示出)可以可選地沉積於電介質襯墊50V與至少一個金屬傳導過孔結構51之間。可以用於金屬襯墊的材料包括TiN、 TaN、WN、TiAlN 和 TaCN。
在平坦化工藝期間，從下互連級結構(20，30，40，22，24，32，34，42，44)的位於前表面11以上的最上表面去除電介質襯墊50V的水平部分。另外，從下互連級結構(20，30， 40，22，24，32，34，42，44)的最上表面以上去除鄰接擴散阻擋層48L的水平部分。由於鄰接擴散阻擋層48L的水平部分僅存在於下互連級結構(20，30，40，22，24，32，34，42，44)以上和填充的溝槽的底部，所以在平坦化步驟期間去除鄰接擴散阻擋層48L的位於前表面11以上的所有水平部分。由於在平坦化步驟期間也去除至少一個傳導過孔結構51的部分，所以在初始形成金屬傳導過孔結構51之後並且與去除至少一個金屬傳導過孔結構51的上端部分並行去除鄰接擴散阻擋層48L的水平部分。
鄰接擴散阻擋層48L在平坦化步驟之後的剩餘部分在這裡稱為擴散阻擋襯墊48。 電介質襯墊50V的嵌入於半導體襯底10和下互連級結構(20，30，40，22，24，32，34，42，44) 中的剩餘部分在這裡稱為嵌入式電介質襯墊50W，即嵌入的電介質襯墊。下互連級結構 (20，30，40，22，24，32，34，42，44)、擴散阻擋襯墊48、嵌入式電介質襯墊50W和至少一個金屬傳導過孔結構51的最上表面在相互之間基本上平坦。
參照圖15，平坦互連級電介質層50X可以沉積於下互連級結構(20，30，40，22，24， 32，34，42，44)、擴散阻擋襯墊48、嵌入式電介質襯墊50W和至少一個金屬傳導過孔結構51 的平坦最上表面上。平坦互連級電介質層50X可以包括用於第一實施例的任何上互連級電介質層(50L，60，70)的任何電介質材料。可以運用本領域已知方法在平坦互連級電介質層 50X中形成至少一個電介質襯墊級金屬互連結構52。平坦互連級電介質層50X是具有與至少一個金屬傳導過孔結構51和擴散阻擋襯墊48接觸的共面水平表面的互連級電介質層。
參照圖16，可以對第二示例半導體結構執行圖6-圖12的加工步驟。擴散阻擋襯墊48的存在保證在圖11的工藝步驟期間(即在在平坦化步驟中去除後側電介質層(112， 114，116)的在至少一個金屬傳導過孔結構51以上的部分和至少一個金屬傳導過孔結構51 的上部分期間)在向電介質襯墊50W的暴露表面上塗抹的金屬粒子停止於在擴散阻擋襯墊 48與電介質襯墊50W的剩餘部分之間的界面。另外，在後側電 介質層(112，114，116)中的至少一個後側電介質層之中存在作為用於金屬材料的擴散阻擋來工作的電介質材料層防止向後側電介質層(112，114，116)的暴露表面上塗汙的金屬粒子在這一平坦化步驟期間經過後側表面19進入半導體襯底10。因此，第二示例實施例半導體結構不受後側金屬汙染影響或者顯著減少後側金屬汙染風險。
儘管已經關於本公開內容的優選實施例具體示出並且描述本公開內容，但是本領域技術人員將理解可以進行在形式和細節上的前述和其它改變而未脫離本公開內容的精神實質和範圍。因此旨在於本公開內容不限於描述和圖示的確切形式和細節而是落入所附權利要求的範圍內。
權利要求
1.一種半導體結構，包括半導體襯底和嵌入於其中的貫穿襯底過孔(TSV)結構，其中所述TSV結構包括 擴散阻擋襯墊(48)，接觸所述半導體襯底內的孔周圍的鄰接側壁的全部； 電介質襯墊(50V)，接觸所述擴散阻擋襯墊的內側壁；以及 金屬傳導過孔結構(51)，橫向接觸所述電介質襯墊。
2.根據權利要求1所述的半導體結構，其中所述擴散阻擋襯墊包括傳導材料。
3.根據權利要求2所述的半導體結構，其中所述擴散阻擋襯墊包括傳導金屬氮化物。
4.根據權利要求3所述的半導體結構，其中所述傳導金屬氮化物選自於TiN、TaN、WN、TiAlN 和 TaCN0
5.根據權利要求2所述的半導體結構，其中所述擴散阻擋襯墊包括元素金屬。
6.根據權利要求2所述的半導體結構，其中所述擴散阻擋襯墊是從CoW合金和CoWP合金中選擇的可電鍍材料。
7.根據權利要求1所述的半導體結構，其中所述擴散阻擋襯墊包括阻止金屬材料擴散的電介質材料。
8.根據權利要求7所述的半導體結構，其中所述擴散阻擋襯墊包括包含金屬氧化物的電介質材料。
9.根據權利要求8所述的半導體結構，其中所述包含金屬氧化物的電介質材料包括HfO2λ ZrO2λ La2O3λ A1203、Ti02、SrTi03、LaAIO3Λ Y2O3Λ HfOxNyΛ ZrOxNyΛ La2OxNyΛ Al2OxNyΛ TiOxNyΛSrTiOxNy、LaAlOxNyJ2OxNy、其矽酸鹽及其合金及其非化學當量變體中的至少一種，其中x的每個值獨立地從約O. 5至約3，並且y的每個值獨立地從O至約2。
10.根據權利要求7所述的半導體結構，其中所述擴散阻擋襯墊包括從碳化矽和SiNxCyHz中選擇的材料，其中X、y和z的每個值獨立地從O至約i。
11.根據權利要求7所述的半導體結構，其中所述擴散阻擋襯墊包括氮化矽。
12.根據權利要求1所述的半導體結構，還包括 至少一個半導體器件(12)，位於所述半導體襯底的第一表面(11)上；以及 擴散阻擋層，位於所述半導體襯底的第二表面(19)上，其中所述第二表面位於所述第一表面的相對側上。
13.根據權利要求12所述的半導體結構，其中所述擴散阻擋層包括阻止金屬材料擴散的電介質材料。
14.根據權利要求13所述的半導體結構，其中所述擴散阻擋層包括從包含金屬氧化物的電介質材料、碳化矽、SiNxCyHz和氮化矽中選擇的材料，其中x、y和z的每個值獨立地從O至約I。
15.根據權利要求1所述的半導體結構，其中所述電介質襯墊包括具有遠水平表面(50D)和近水平表面(50P)的水平部分，其中所述遠水平表面比所述近水平表面更遠離所述至少一個半導體器件，並且所述遠水平表面與所述金屬傳導過孔結構的端表面共面。
16.根據權利要求1所述的半導體結構，還包括具有與所述金屬傳導過孔結構和所述擴散阻擋襯墊接觸的共面水平表面的互連級電介質層(50X)。
17.根據權利要求1所述的半導體結構，還包括 至少一個半導體器件(12)，位於所述半導體襯底的第一表面(11)上；以及金屬焊盤(122)，傳導地連接到所述金屬傳導過孔結構並且與所述半導體襯底的第二表面比與所述第一表面更鄰近，其中所述第二表面位於所述第一表面的相對側上。
18.根據權利要求17所述的半導體結構，還包括向所述金屬焊盤鍵合的C4球(124)。
19.一種形成半導體結構的方法，包括 在半導體襯底的第一表面(11)上形成至少一個半導體器件(12)； 在所述半導體襯底中形成溝槽(49)，其中所述半導體襯底的半導體材料暴露於所述溝槽的側壁； 在所述側壁上直接形成擴散阻擋襯墊(48)； 通過用傳導填充材料填充所述溝槽來形成金屬傳導過孔結構(49);以及 減薄所述半導體襯底，其中所述金屬傳導過孔結構在所述減薄之後至少從所述第一表面向所述半導體襯底的第二表面(19)延伸，其中所述第二表面位於所述第一表面的相對側上。
20.根據權利要求19所述的方法，其中通過沉積鄰接擴散阻擋層(48L)並且隨後從所述第一表面以上去除所述鄰接擴散阻擋層的水平部分來形成所述擴散阻擋襯墊，其中所述擴散阻擋襯墊包括所述鄰接擴散阻擋層的剩餘豎直部分。
21.根據權利要求20所述的方法，其中通過各向異性蝕刻來去除所述鄰接擴散阻擋層的所述水平部分，並且在所述各向異性蝕刻之後暴露所述溝槽的底表面。
22.根據權利要求20所述的方法，其中在形成所述金屬傳導過孔結構之後與去除所述金屬傳導過孔結構的端部分並行地去除所述鄰接擴散阻擋層的所述水平部分。
23.根據權利要求20所述的方法，還包括形成電介質襯墊(50V)，其中所述電介質襯墊直接形成於所述鄰接擴散阻擋層的內側壁或者所述擴散阻擋襯墊的內側壁上，並且所述金屬傳導過孔結構直接形成於所述電介質襯墊上。
24.根據權利要求19所述的方法，還包括 在所述第二表面上形成金屬焊盤(122)，其中所述金屬焊盤傳導地連接到所述金屬傳導過孔結構；並且 向所述金屬焊盤鍵合C4球(124)。
25.根據權利要求19所述的方法，還包括在所述半導體襯底的所述第二表面上直接形成擴散阻擋層(112)，其中所述擴散阻擋層包括阻擋金屬材料擴散的材料。
全文摘要
本發明提供一種不受由於後側平坦化工藝所致的金屬汙染影響的貫穿襯底過孔(TSV)結構。在形成貫穿襯底過孔(TSV)溝槽之後，擴散阻擋襯墊保形地沉積於TSV溝槽的側壁上。通過在擴散阻擋襯墊的豎直部分上沉積電介質材料來形成電介質襯墊。通過隨後填充TSV溝槽來形成金屬傳導過孔結構。去除擴散阻擋襯墊的水平部分。擴散阻擋襯墊在後側平坦化期間通過阻止源於金屬傳導過孔結構的殘留金屬材料進入襯底的半導體材料來保護襯底的半導體材料，由此保護襯底內的半導體器件免受金屬汙染。
文檔編號H01L21/768GK103026483SQ201180036336
公開日2013年4月3日 申請日期2011年7月12日 優先權日2010年7月21日
發明者M·G·法魯奇, R·漢昂, R·P·沃蘭特 申請人:國際商業機器公司