基於非線性能量運算的腦電峰電位檢測電路及其構造方法
2023-06-10 11:01:21 4
專利名稱：基於非線性能量運算的腦電峰電位檢測電路及其構造方法
技術領域：
本發明涉及可植入式腦神經信號峰電位檢測集成化技術領域，具體涉及基於亞閾值區域非線性能量運算的腦電峰電位檢測電路及其構造方法。
背景技術：
植入式無線腦電獲取通常採用多電極信號採集方法，由於同時得到多通道峰電位信號，所以可以完成交互性的檢測和處理。然而，不同電極採集的信號往往包含周圍電極的信息以及大量的背景噪音，每個通道的信號都需要經過後期處理以及A/D轉化，因此大量的冗餘信息使得系統的後期處理以及無線發射數據量增加。同時由於無線通信對傳輸的信號帶寬有限制，所以需要對腦電信號進行峰值檢測，以準確檢測到電極採集的神經元的動作電位，排除其他神經元和噪音的幹擾。為了更好地檢測出腦電信號峰電位，目前已有多種檢測電路被提出，如區域窗口檢測、小波變換應用、閾值比較檢測、非線性能量檢測等。區域窗口檢測、小波變換應用其算法複雜度過高，不易於硬體集成化實現，無法完成微小體積下高速、低功耗的植入式腦機接口的需求。閾值比較檢測雖然易於集成化實現，但精度低、誤差大的缺點限制了其的使用。非線性能量算法(nonlinear energy operator, ΝΕΟ)主要包括微分器、模擬乘法器兩個模塊，其在檢測效率上有較大的優勢，尤其是在對低信噪比信號的處理中，但是仍需在低功耗、低面積性能上做更大的改進。對現有技術的研究過程中，本發明的發明人利用基於亞閾值區和電流模式電路設計了一種低功耗、低面積的非線性能量峰值檢測電路，實現了對腦電信號峰電位的有效提取，同時更加符合了植入式腦機接口系統對功耗、面積的要求。
發明內容
本發明針對現有技術採用非線性能量算法(Nonlinear Energy Operator，簡稱 ΝΕΟ)檢測腦電峰電位，如何進一步實現低功耗、低面積性能的問題，提供一種基於非線性能量運算的腦電峰電位檢測電路及其設計方法，可以在極低的功耗和面積條件下，實現對腦電信號峰電位的有效檢測。一種基於非線性能量運算的腦電峰電位檢測電路，包括兩個全差分微分放大器、 兩個四象限電流模式模擬乘法器和一個電流信號減法器。通過第一全差分微分放大器得到原輸入腦電信號的一階時域微分信號，一階時域微分信號再通過第二全差分微分放大器得到原輸入腦電信號的二階時域微分信號，兩路一階時域微分信號通過第一四象限電流模式模擬乘法器得到其平方信號，一路原輸入腦電信號和一路二階時域微分信號通過第二四象限電流模式模擬乘法器得到其乘積信號，兩個四象限電流模式乘法器的輸出信號輸入給電流信號減法器計算差值，輸出腦電信號的峰電位。所述的全差分微分放大器主要包括雙端輸出的對稱差分放大電路、電容C和源極跟隨器，用於對差分輸入信號進行微分運算，並進一步差分輸出送入乘法器的正負輸入端。
所述的四象限電流模式模擬乘法器包含兩個全差分跨導放大電路、兩個跨導線性環和偏置電路部分，輸入四象限電流模式模擬乘法器的兩對差分輸入信號由全差分跨導放大電路轉化成電流信號，轉換的電流信號經過採用工作在亞閾值區的MOS管組成的跨導線性環輸出兩對差分輸入信號的乘積信號。所述的電流信號減法電路包含五對鏡像管，對兩個四象限電流模式乘法器的輸出信號求差，通過雙端轉單端輸出電路輸出腦電信號的峰電位。本發明提供的一種基於非線性能量運算的腦電峰電位檢測電路的構造方法，具體如下第一步，設置兩個全差分微分放大器，原輸入腦電信號通過第一個全差分微分放大器得到其一階時域微分信號，一階時域微分信號再通過第二個全差分微分放大器得到原輸入腦電信號的二階時域微分信號。第二步，設置兩個四象限電流模式模擬乘法器，將兩路原輸入腦電信號的一階時域微分信號輸入一個四象限電流模式模擬乘法器得到其平方信號，將一路原輸入腦電信號與一路二階時域微分信號輸入一個四象限電流模式模擬乘法器得到其乘積信號；所述的四象限電流模式模擬乘法器中採用CMOS管構造跨導線性環，MOS管工作在亞值域區。第三步，設置一個電流信號減法器，將通過兩個四象限電流模式模擬乘法器得到的一階時域微分信號的平方信號與原輸入腦電信號與其二階時域微分信號的乘積信號輸入給所述的電流信號減法器，電流信號減法器通過對兩路輸入信號計算差值得到腦電信號的峰電位並輸出。本發明通過對非線性能量檢測中各模塊的低功耗設計，取得了良好的性能。在全差分微分放大器的電路設計中，採用基於亞閾值區工作的設計思路，降低了功耗，同時簡單的結構和較小的電容值，節省了晶片面積；在模擬乘法器的設計中，首次採用了新型的 CMOS跨導線性環結構，利用MOS管工作在亞閾值區時漏源電流與柵源電壓的指數關係，以極小的靜態功耗實現了四象限模擬乘法器，從而更加較低了系統功耗。
圖1為本發明的腦電峰電位檢測電路的總體框圖；圖2為本發明的全差分微分放大器的電路示意圖；圖3為全差分微分放大器的幅頻相頻特性曲線示意圖；圖4為本發明的四象限電流模式乘法器結構示意圖；圖fe與圖恥為乘法器的直流傳輸特性曲線示意圖；圖6為電流信號減法電路示意圖；圖7為非線性能量峰值檢測仿真結果；圖8為本發明的腦電峰電位檢測電路的構造方法的步驟流程圖。
具體實施例方式下面將結合附圖和實施例對本發明做進一步的詳細說明。本發明是一種基於非線性能量運算的腦電峰電位檢測電路，它包括兩個全差分微分放大器1、2、兩個四象限電流模式模擬乘法器3、4和一個電流信號減法器5。如圖1所示，原輸入腦電信號經過第一全差分微分放大器1得到其時域的一階微分信號，一階微分信號經過第二全差分微分放大器2得到其時域的二階微分信號。兩路一階時域微分信號作為輸入經過第一四象限電流模式模擬乘法器3得到一階時域微分信號的平方信號；一路原輸入腦電信號和一路二階時域微分信號作為輸入經過第二四象限電流模式模擬乘法器4得到兩者的乘積信號。最後對兩個乘法器3、4的輸出信號通過電流信號減法器5求出差值，得到系統的輸出信號，即腦電信號的峰電位。此時腦電信號中的冗餘信息，經過本檢測裝置後得到了濾除，得到所需要的峰電位信號。所述的全差分微分放大器1、2，如圖2所示，主要包括雙端輸出的對稱 (Symmetrical)差分放大電路、電容C和源極跟隨器。全差分微分放大器中的MOS管工作在亞閾值區。雙端輸出的對稱差分放大電路主要包括兩個輸入PMOS管禮、M2、共源共柵電流源Mbl-Mb6、共模反饋部分Mcl-Mcfi以及鏡像電路M3、M4，M6、M7。如圖2所示，對稱差分放大電路的輸入PMOS管禮、M2的柵極用於接收原輸入腦電信號的輸入，其源極分別連接共源共柵電流源Mb2、Mb4的漏極，差分輸入PMOS管禮、M2的源極之間串聯一個電容C，差分輸入PMOS管 M1J2具有較好的Ι/f噪聲特性。共源共柵電流源Mbl-Mb6，為電路提供偏置電流，同時其具有較大的交流等效電阻，降低了微分電路的零點；共源共柵電流源Mbl的源極接共模反饋部分中M。5與M。6的漏極、共源共柵電流源Mb3的源極接共模反饋部分中M。3與M。4的漏極、共源共柵電流源Mb5的源極接共模反饋部分中Mcl與軋2的漏極。共模反饋部分Mcl-Me6，其源極均接直流電源VDD，起到穩定微分電路輸出共模電平的作用，共模反饋部分Mc3和M。4的柵極，與 Mc5和M。6的柵極都連接輸出V。ut+、V。ut_。差分輸入PMOS管禮、M2的漏極分別接NMOS管M3、 M6的漏極，NMOS管M3、M4, M6、M7為鏡像電路，NMOS管M4、M7的漏極接PMOS管M5、M8 ；PMOS管 M5、M8作為等效電阻，其漏極分別接在PMOS管M9、M12的柵極；PMOS管M9、M12的源極分別接一個由NMOS管M1Q、Mn和NMOS管M13、M14組成的電流源，即為源極跟隨器，起到緩衝級的作用， 最後信號在PMOS管M9、M12的源極輸出V。ut+、V。ut_。信號的走向為差分輸入PMOS管M1. M2 的源極分別跟隨柵極輸入電壓即輸入腦電信號，然後差分輸入PMOS管M」 M2的源極對電容進行充放電，轉化成差分輸入信號的一階微分電流，微分電流經過鏡像電路，在PMOS管M5、 NMOS管M6的漏端轉化成電壓信號，然後電壓信號分別輸入到源極跟隨器，最後經過緩衝級在V。ut+，V。ut-分別輸出腦電信號的一階微分信號。共模反饋部分Mca-Me6作為共模反饋電路都工作在深線性區，共模反饋部分Μ" Mc2提供參考電壓，共模反饋部分M。3-M。6檢測輸出共模電平相對於參考電壓的變化，通過負反饋控制共源共柵電流源的偏置電流使得輸出共模電平向參考電平靠攏，從而達到抑制輸出共模電平的作用。在如圖2所示的全差分微分放大器1、2的電路中，設置共模反饋部分的MOS管M。3、M。4、M。5和M。6，共源共柵電流源中的MOS 管Mbl-Mb6,以及PMOS管禮、M2工作亞閾值區。所述全差分微分放大器1、2的頻率響應特性曲線如圖3所示，其中橫軸為頻率(frequency)，單位Hz，左縱軸為增益(gain)，單位:dB，右縱軸為相位(phase)單位 deg(度)。圖中的陰影部分為腦電峰電位的頻率範圍(spike bandwidth) 50Hz-10kHz，在此頻率範圍內全差分微分放大器1、2的增益與頻率成正比，相位為90度，很好地實現了微分功能。所述的四象限電流模式乘法器3、4，如圖4所示，包括兩個全差分跨導放大電路、 兩個跨導線性環和偏置電路部分。其中偏置電路部分Mdl-Md5，為四象限電流模式乘法器3、
64中各部分提供電流；NMOS管M27和M28與NMOS管M29和M3tl分別組成兩個全差分跨導放大電路；NMOS管M21、M22、M23、M24、M25、M26皆工作在亞閾值區，漏源電流與柵源電壓呈指數關係， 匪OS管M21、M22、M23和M24與匪OS管M21、M22、M25和M26分別組成兩個跨導線性環，匪OS管M21 的源極接NMOS管M24和M25的柵極，NMOS管M22的源極接NMOS管M23和M26的柵極。NMOS管 M21、M22的源極分別接NMOS管M27、M28的漏極，NMOS管M23、M24的源極相連並接M29管的漏極， NMOS管M25、M26的源極相連並接NMOS管M3tl的漏極。最後NMOS管M23、M25的漏極相連作為正端輸出I。ut+，MOS管M24、M26的漏極相連作為負端輸出I。ut_。NMOS管M21、M22的柵極、漏極相連並接偏置電路部分中的PMOS管Md2，NMOS管M27、M28源極相連並接偏置電路部分中的NMOS 管Md4，NMOS管M29、M30源極相連並接偏置電路部分中的NMOS管Md5 ；偏置電路部分中，PMOS1管Mdl與Md2連接電源，NMOS管Md3、Md4與Md5接地。PMOS管Mdl與Md2提供乘法因子7。信號
走向為四象限電流模式乘法器3、4兩對差分輸入信號Vinl+、Vinl_與Vin2+、Vin2_經過全差分跨導放大電路，分別轉換成電流信號Iinl+、Iinl-與Iin2+、Iin2_。電流信號經過跨導線性環後，
輸出i。ut+與i。ut_的差值即為兩對差分輸入信號的乘積信號(w = IinX]^in2。所述四象限電流模式模擬乘法器3、4的直流傳輸特性曲線如圖fe與圖恥所示， V。ut = k * Vinl * Vin2，k為乘法因子。其中圖fe為輸出V。ut(單位為ν)與輸入信號Vinl (單位為ν)的特性關係，每條直線的斜率為k * Vin2 ；圖5b為輸出V。ut(單位為ν)與輸入信號 Vin2 (單位為ν)的特性關係，每條直線的斜率為k ± Vinl。所述的電流信號減法器5，如圖6所示，包括五對鏡像管PM0S管禮1與禮2、匪05管 M33與M34、PM0S管M35與M36、匪OS管M37與M38、PM0S管M39與M4(1。其中鏡像管MmJ4q的漏極接輸入信號Iinl、Iin2 ；鏡像管M32、M39的漏極分別接鏡像管M33、M38的漏極；鏡像管M34、M37的漏極分別接鏡像管M35、M36的漏極，在鏡像管M37的漏極連接鏡像管M36的漏極的線路上下拉一負載電阻&接地。信號走向為輸入信號Iinl經過三對鏡像管M31與M32、M33與M34、M35與 M36鏡像，輸入信號Iin2經過鏡像管M39與M4(1、M37與M38鏡像，則Iinl等於M36的漏極電流Id6， Iin2等於M37的漏極電流Id7。所以在禮6漏極的輸出信號V。ut = (Iinl-Iin2) ，其中&為負載電阻，從而實現了減法功能，Iinl、Iin2分別為兩個四象限電流模式乘法器3、4的輸出信號。如圖7所示為一個應用本發明腦電峰電位檢測電路的實施例的仿真結果，其中上圖為帶有較多冗餘信息的原輸入腦電信號(neural signal)，有四處峰值電位(spike)；下圖為經過峰電位檢測裝置後的最終輸出信號(ΝΕΟ output)，很好地實現了對原信號中的峰值電位(spike)的檢測，去除了其他的冗餘信息。本發明提供的一種基於非線性能量運算的腦電峰電位檢測電路的構造方法，如圖 8所示，具體如下第一步，設置兩個全差分微分放大器1、2，原輸入腦電信號通過第一個全差分微分放大器1得到其一階時域微分信號，一階時域微分信號再通過第二個全差分微分放大器2 得到原輸入腦電信號的二階時域微分信號。如圖2所示，全差分微分放大器1、2電路中的共模反饋部分的MOS管M。3、M。4、M。5和M。6，共源共柵電流源中的MOS管Mbl-Mb6,以及兩個輸入 PMO S管M工、M2工作亞閾值區，可以降低系統的功耗。
第二步，設置兩個四象限電流模式模擬乘法器3、4，將兩路原輸入腦電信號的一階時域微分信號輸入第一個四象限電流模式模擬乘法器3得到其平方信號，將一路原輸入腦電信號與一路二階時域微分信號輸入第二個四象限電流模式模擬乘法器4得到其乘積信號；所述的四象限電流模式模擬乘法器3、4中採用CMOS管構造跨導線性環，MOS管工作在亞值域區。當MOS管工作在亞閾值區時，漏源電流與柵源電壓呈指數關係，由此可以設計 CMOS跨導線性環代替傳統的雙極結型電晶體BJT跨導線性環。同時亞閾值區的工作電路， 具有較低的靜態工作電流可以降至nA數量級，飽和導通電壓為2-5UT，因此很好地降低了系統的功耗。四象限電流模式模擬乘法器3、4包含兩個全差分跨導放大電路、兩個跨導線性環和偏置電路部分，輸入四象限電流模式模擬乘法器的兩對差分輸入信號由全差分跨導放大電路轉化成電流信號，轉換的電流信號經過採用工作在亞閾值區的MOS管組成的跨導線性環輸出兩對差分輸入信號的乘積信號。第三步，設置一個電流信號減法器5，將通過兩個四象限電流模式模擬乘法器3、 4得到的一階時域微分信號的平方信號與原輸入腦電信號與其二階時域微分信號的乘積信號輸入給所述的電流信號減法器5，電流信號減法器5通過對兩路輸入信號計算差值得到腦電信號的峰電位並輸出。
權利要求
1.一種基於非線性能量運算的腦電峰電位檢測電路，其特徵在於，所述的腦電峰電位檢測電路包括兩個全差分微分放大器(1、2)、兩個四象限電流模式乘法器(3、4)和一個電流信號減法器(5)，通過第一全差分微分放大器(1)得到原輸入腦電信號的一階時域微分信號，一階時域微分信號再通過第二全差分微分放大器( 得到原輸入腦電信號的二階時域微分信號，兩路一階時域微分信號通過第一四象限電流模式模擬乘法器C3)得到其平方信號，一路原輸入腦電信號和一路二階時域微分信號通過第二四象限電流模式模擬乘法器 (4)得到其乘積信號，兩個四象限電流模式乘法器(3、4)的輸出信號輸入給電流信號減法器( 計算差值，輸出腦電信號的峰電位。
2.根據權利要求1所述的一種基於非線性能量運算的腦電峰電位檢測電路，其特徵在於，所述的四象限電流模式乘法器(3、4)，包括兩個全差分跨導放大電路、兩個跨導線性環和偏置電路部分，NMOS管M27、M28與NMOS管M29、M30分別組成兩個全差分跨導放大電路，工作在亞閾值區的匪OS管M21、M22、M23和M24與工作在亞閾值區的匪OS管M21、M22、M25和M26分別組成兩個跨導線性環；偏置電路部分由PMOS管Mdl、Md2與NMOS管Md3、Md4, Md5組成；所述的NMOS管M27、M28與NMOS管M29、M3(1的柵極分別為差分輸入信號Vinl+、Vinl_與Vin2+、Vin2_ ；所述的NMOS管M21、M22的源極分別接NMOS管M27、M28的漏極，NMOS管M23、M24的源極相連並接 NMOS管M9的漏極，NMOS管M25、M26的源極相連並接NMOS管M3tl的漏極；NMOS管M23、M25的漏極相連作為正端輸出I。ut+，NM0S管M24、M26的漏極相連作為負端輸出I。ut_ ；NMOS管M21、M22的柵極、漏極相連並接偏置電路部分中的PMOS管Md2，NMOS管M27、M28源極相連並接偏置電路部分中的NMOS管Md4，NMOS管M29、M3(1源極相連並接偏置電路部分中的NMOS管Md5 ；偏置電路 部分中，PMOS管Mdl與PMOS管Md2連接電源，提供乘法因子J，NMOS管Md3、Md4與Md5接地；輸入四象限電流模式乘法器(3、4)的兩對差分輸入信號Vinl+、Vinl_與Vin2+、Vin2_經過全差分跨導放大電路，分別轉換成電流信號Iinl+、Iinl-與Iin2+、Iin2-,電流信號Iinl+、Iinl-與 Iin2+、Iin2-經過跨導線性環後，輸出I。ut+與I。ut_的差值就是兩對差分輸入信號的乘積信號
3.根據權利要求1所述的一種基於非線性能量運算的腦電峰電位檢測電路，其特徵在於，所述的全差分微分放大器(1、2)，其包括雙端輸出的對稱差分放大電路、電容C和源極跟隨器；雙端輸出的對稱差分放大電路主要包括兩個輸入PMOS管Μ」 M2、由PMOS管Mbl-Mb6 組成的共源共柵電流源、由PMOS管Mca-Mcfi組成的共模反饋部分以及由NMOS管M3、M4，M6、M7 組成的鏡像電路；所述的源極跟隨器由NMOS管M1Q、Mn和M13、M14組成；輸入PMOS管禮、M2的柵極用於輸入原輸入腦電信號，其源極分別連接共源共柵電流源 Mb2、Mb4的漏極，輸入PMOS管M1J2的源極之間還串聯有電容C ；共源共柵電流源Mbl-Mb6為電路提供偏置電流，共源共柵電流源Mbl的源極接共模反饋部分中M。5與M。6的漏極，共源共柵電流源Mb3的源極接共模反饋部分中M。3與M。4的漏極，共源共柵電流源Mb5的源極接共模反饋部分中Mca與M。2的漏極；共模反饋部分Mca-Me6的柵極均接直流電源，都工作在深線性區， Mcl 1。2提供參考電壓，M。3-M。6檢測輸出共模電平相對於參考電壓的變化，通過負反饋控制共源共柵電流源的偏置電流使得共源共柵電流源輸出共模電平向參考電平靠攏；輸入PMOS 管禮、M2的漏極分別接鏡像電路中M3、M6的漏極，鏡像電路中M4、M7的漏極分別接作為等效電阻的PMOS管M5、M8的漏極，PMOS管M5、M8的漏極還分別接在NMOS管M9、M12的柵極；NMOS 管M9、M12的柵極分別接由NMOS管Mltl和M11組成的源極跟隨器以及NMOS管M13和M14組成的源極跟隨器，NMOS管M9、M12的源極輸出信號；所述的共模反饋部分的MOS管M。3、M。4、M。6和M。6，共源共柵電流源中的MOS管Mbl-Mb6,以及PMOS管MpM2工作亞閾值區。
4.根據權利要求1所述的一種基於非線性能量運算的腦電峰電位檢測電路，其特徵在於，所述的電流信號減法器(5)包括五對鏡像管PM0S管M31與M32、匪OS管M33與M34、PMOS 管M35與M36、NMOSM37與M38、PMOS管M39與M4(1，其中，PMOS管M31、M40的漏極分別接輸入信號 Iinl、Iin2 ；PMOS管M32、M39的漏極分別接NMOS管M33、M38的漏極；NMOS管M34、M37的漏極分別接PMOS管M35、M36的漏極，在NMOS管M37的漏極連接PMOS管M36的漏極的線路上下拉一負載電阻&接地，PMOS管M36的漏極輸出信號V。ut，Vout = (Iinl-Iin2) * Rl, Iinl, Iin2分別為兩個四象限電流模式乘法器(3、4)的輸出信號。
5.一種基於非線性能量運算的腦電峰電位檢測電路的構造方法，其特徵在於，該方法具體包括第一步，設置兩個全差分微分放大器(1、2)，原輸入腦電信號通過第一個全差分微分放大器(1)得到其一階時域微分信號，一階時域微分信號再通過第二個全差分微分放大器 (2)得到原輸入腦電信號的二階時域微分信號；第二步，設置兩個四象限電流模式模擬乘法器(3、4)，將兩路原輸入腦電信號的一階時域微分信號輸入一個四象限電流模式模擬乘法器C3)得到其平方信號，將一路原輸入腦電信號與一路二階時域微分信號輸入一個四象限電流模式模擬乘法器(4)得到其乘積信號； 所述的四象限電流模式模擬乘法器(3、4)中採用CMOS管構造跨導線性環；第三步，設置一個電流信號減法器(5)，將通過兩個四象限電流模式模擬乘法器(3、4) 得到的一階時域微分信號的平方信號與原輸入腦電信號與其二階時域微分信號的乘積信號輸入給所述的電流信號減法器(5)，電流信號減法器( 通過對兩路輸入信號計算差值得到腦電信號的峰電位並輸出。
6.根據權利要求5所述的一種基於非線性能量運算的腦電峰電位檢測電路的構造方法，其特徵在於，第一步中所述的全差分微分放大器(1、2)，其電路中的兩個輸入PMOS管、 共源共柵電流源部分的MOS管以及共模反饋部分中連接輸出的MOS管均工作在亞閾值區。
7.根據權利要求5所述的一種基於非線性能量運算的腦電峰電位檢測電路的構造方法，其特徵在於，第二步中所述的四象限電流模式模擬乘法器(3、4)，輸入其內的兩對差分輸入信號經由全差分跨導放大器轉化成電流信號，轉換的電流信號經過跨導線性環輸出兩對差分輸入信號的乘積信號，跨導線性環中的MOS管均工作在亞閾值區。
全文摘要
本發明為基於非線性能量運算的腦電峰電位檢測電路及其構造方法，其中，檢測電路包括兩個全差分微分放大器、兩個四象限電流模式模擬乘法器和一個電流信號減法器；通過全差分微分放大器獲取原輸入信號的一階和二階時域微分信號，通過兩個模擬乘法器得到兩路一階時域微分信號的平方信號以及原輸入信號和二階時域微分信號的乘積信號；兩個模擬乘法器的輸出信號通過電流信號減法器求差值得到腦電信號的峰電位。該檢測電路的構造方法，主要通過在四象限電流模式乘法器中採用CMOS跨導線性環，並設置全差分微分放大器的工作電路處於亞閾值區來實現。本發明以極小的靜態功耗實現了四象限模擬乘法器，節省了晶片面積，降低了系統功耗。
文檔編號A61B5/0476GK102172326SQ20111002576
公開日2011年9月7日 申請日期2011年1月24日 優先權日2011年1月24日
發明者夏同生, 徐啟成, 李洪革 申請人:北京航空航天大學