電晶體構造體及發光裝置的製作方法

2023-06-06 00:46:01 2

專利名稱：電晶體構造體及發光裝置的製作方法
技術領域：
本發明涉及電晶體構造體及發光裝置。
背景技術：
以前，已知使用了 EL(Electro Luminescent)元件的EL發光顯示裝置。在EL發光顯示裝置中，各像素具備EL元件，為了通過有源矩陣電路來驅動該EL發光顯示裝置，每個象素設置了薄膜電晶體，該薄膜電晶體控制對各EL元件供給的電流。有源矩陣方式的EL發光顯示裝置具備開關電晶體，對與例如信號線(數據線) 連結的數據信號進行控制；以及驅動電晶體，使與從開關電晶體傳達的數據信號相對應的電流流到EL元件。為了使該EL發光顯示裝置更好地發揮發光顯示特性，要求開關電晶體和驅動電晶體各具有不同的特性。例如，在日本國特開2007-256926號公報中，公開了如下發光顯示裝置的技術使具備含有結晶性矽的半導體膜的薄膜電晶體起到驅動電晶體的作用，使具備由非晶質矽構成的半導體膜的薄膜電晶體起到開關電晶體的作用。但是，上述現有技術的情況下，在形成一方的薄膜電晶體之後，形成另一方的薄膜電晶體，所以對每個薄膜電晶體反覆進行絕緣膜、半導體膜、金屬膜等的成膜以及這些成膜的膜的構圖。另外，由於對每個薄膜電晶體反覆進行各工序，需要通常的成倍程度的工序， 所以存在工序數的增加招致製造成本的增大的問題。

發明內容
本發明提供一種電晶體構造體及發光裝置，可以高效地製作形態互不相同的薄膜電晶體。本發明的電晶體構造體，其特徵在於，具備第1薄膜電晶體，具備第1柵電極、覆蓋所述第1柵電極的第1絕緣膜、及在與所述第1柵電極對應的位置的所述第1絕緣膜上形成的第1半導體膜；及第2薄膜電晶體，具備在所述第1絕緣膜上形成的第2半導體膜、覆蓋所述第2半導體膜的第2絕緣膜、及在所述第2絕緣膜上與所述第2半導體膜的溝道區域對應的位置形成的第2柵電極；所述第1半導體膜及所述第2半導體膜各具有成為所述第1絕緣膜側的第1區域和成為其反對面側的第2區域，所述第1區域和所述第2區域的任一方的矽的結晶化度比
另一方高。本發明的電晶體構造體的製造方法，是具備第1薄膜電晶體和第2薄膜電晶體的電晶體構造體的製造方法，其包括如下工序第1柵電極形成工序，形成所述第1薄膜電晶體的第1柵電極；第1絕緣膜形成工序，在所述第1柵電極上形成第1絕緣膜；
半導體膜形成工序，在與所述第1柵電極對應的位置的所述第1絕緣膜上，形成含有結晶性矽的第1半導體膜，而且在成為所述第2薄膜電晶體的位置的所述第1絕緣膜上， 形成含有結晶性矽的第2半導體膜；第2絕緣膜形成工序，在所述第2半導體膜的上方形成第2絕緣膜；及第2柵電極形成工序，在所述第2絕緣膜上形成所述第2薄膜電晶體的第2柵電極；所述第1半導體膜及所述第2半導體膜各具有成為所述第1絕緣膜側的第1區域、 及成為其反對面側的第2區域，所述第1區域和所述第2區域的任一方的矽的結晶化度比
另一方高。本發明的發光裝置，其特徵在於，具備第1薄膜電晶體，具備第1柵電極、覆蓋所述第1柵電極的第1絕緣膜、及在與所述第1柵電極對應的位置的所述第1絕緣膜上形成的第1半導體膜；第2薄膜電晶體，具備在所述第1絕緣膜上形成的第2半導體膜、覆蓋所述第2半導體膜的第2絕緣膜、及在所述第2絕緣膜上與所述第2半導體膜的溝道區域對應的位置形成的第2柵電極；及發光元件，通過所述第1薄膜電晶體和所述第2薄膜電晶體的控制進行發光；所述第1半導體膜及所述第2半導體膜各具有成為所述第1絕緣膜側的第1區域和成為其反對面側的第2區域，所述第1區域和所述第2區域的任一方的矽的結晶化度比
另一方高。本發明的電晶體構造體，其特徵在於，具備第1薄膜電晶體，具備第1柵電極、覆蓋所述第1柵電極設置的第1絕緣膜、及第 1半導體膜，所述第1半導體膜在所述第1絕緣膜上設置在所述第1柵電極的上部，在所述第1半導體膜的上表面的一部分且與所述第1柵電極對應的區域的至少一部分具有凹部； 及第2薄膜電晶體，具備設置在所述第1絕緣膜上的第2半導體膜、覆蓋所述第2半導體膜而設置在所述第1絕緣膜上的所述第2絕緣膜、及間隔著所述第2絕緣膜而設置在所述第2半導體膜的上部的第2柵電極，在所述第2半導體膜的上表面的一部分且與所述第2柵電極對應的區域的至少一部分具有凹部；所述第1半導體膜及所述第2半導體膜各自具有成為所述第1絕緣膜側的第1區域、成為其反對面側且形成了所述凹部的第2區域，所述第1本發明的電晶體構造體的製造方法，是具備第1薄膜電晶體和第2薄膜電晶體的電晶體構造體的製造方法，其包括如下工序第1柵電極形成工序，形成所述第1薄膜電晶體的第1柵電極；第1絕緣膜形成工序，形成覆蓋所述第1柵電極的第1絕緣膜；半導體膜形成工序，在所述第1絕緣膜上於所述第1柵電極的上部形成第1半導體膜，而且在所述第1絕緣膜上的形成所述第2薄膜電晶體的位置上形成第2半導體膜；凹部形成工序，在所述第1半導體膜的上表面的一部分且與所述第1柵電極對應的區域的至少一部分形成凹部，而且在所述第2半導體膜的上表面的一部分形成凹部；第2絕緣膜形成工序，在所述第2半導體膜的上方形成第2絕緣膜；及
第2柵電極形成工序，在所述第2絕緣膜上於包含所述第2半導體膜的所述凹部的上部在內的區域形成所述第2薄膜電晶體的第2柵電極；所述半導體膜形成工序將所述第1半導體膜及所述第2半導體膜形成為各具有成為所述第1絕緣膜側的第1區域、及成為其反對面側的第2區域，將所述第1區域和所述第 2區域的任一方的矽的結晶化度形成為比另一方高。本發明的發光裝置，其特徵在於，具備第1薄膜電晶體，具備第1柵電極、覆蓋所述第1柵電極而設置的第1絕緣膜、及第 1半導體膜，所述第1半導體膜在所述第1絕緣膜上設置在所述第1柵電極的上部，在所述第1半導體膜的上表面的一部分且與所述第1柵電極對應的區域的至少一部分具有凹部；第2薄膜電晶體，具備設置在所述第1絕緣膜上的第2半導體膜、覆蓋所述第2半導體膜而設置在所述第1絕緣膜上的所述第2絕緣膜、及間隔著所述第2絕緣膜而設置在所述第2半導體膜的上部的第2柵電極，在所述第2半導體膜的上表面的一部分且與所述第2柵電極對應的區域的至少一部分具有凹部；及發光元件，通過所述第1薄膜電晶體和所述第2薄膜電晶體的控制進行發光；所述第1半導體膜及所述第2半導體膜各自具有成為所述第1絕緣膜側的第1區域、及成為其反對面側且形成了所述凹部的第2區域，所述第1區域和所述第2區域的任一方的矽的結晶化度比另一方高。優選所述第1半導體膜及所述第2半導體膜各自的所述第1區域和所述第2區域的所述另一方中的非晶質矽區域的比例，比所述一方中的所述非晶質矽區域的比例高。發明的效果如下根據本發明，可以高效地製作形態互不相同的薄膜電晶體。


本發明通過以下的詳細說明及附圖而被更充分理解，這些僅用於說明，而非限定本發明的範圍。圖1是示出EL面板的像素的配置構成的平面圖。圖2是示出EL面板的概略構成的平面圖。圖3是示出EL面板的1個像素所相當的電路的電路圖。圖4是示出實施方式1的EL面板的1個像素的平面圖。圖5是示出沿著圖4的V-V線的面的箭頭視剖面圖。圖6是示出沿著圖4的VI-VI線的面的箭頭視剖面圖。圖7A是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖7B是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖8A是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖8B是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖9A是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖9B是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖IOA是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖IOB是示出實施方式1的薄膜電晶體的製造工序的說明圖。
圖IlA是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖IlB是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖12A是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖12B是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖13A是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖13B是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖14A是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖14B是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖15A是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖15B是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖16A是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖16B是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖17A是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖17B是示出實施方式1的薄膜電晶體的製造工序的說明圖。圖18是示出實施方式2的EL面板的1個像素的平面圖。圖19是示出沿著圖18的XIX-XIX線的面的箭頭視剖面圖。圖20是示出沿著圖18的XX-XX線的面的箭頭視剖面圖。圖21A是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖21B是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖22A是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖22B是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖23A是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖2 是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖24A是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖24B是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖25A是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖25B是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖2隊是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖^B是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖27A是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖27B是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖28k是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖28B是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖^A是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖^B是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖30A是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖30B是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖31A是示出實施方式2的薄膜電晶體的製造工序的說明圖。圖31B是示出實施方式2的薄膜電晶體的製造工序的說明圖。
圖32是示出實施方式3的EL面板的1個像素的平面圖。圖33是示出沿著圖32的XXXIII-XXXIII線的面的箭頭視剖面圖。圖34是示出沿著圖32的XXXIV-XXXIV線的面的箭頭視剖面圖。圖35A是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖35B是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖36A是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖36B是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖37A是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖37B是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖38A是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖38B是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖39A是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖39B是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖40A是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖40B是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖41A是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖41B是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖42A是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖42B是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖43A是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖4 是示出實施方式3的薄膜電晶體的製造エ序的說明圖。圖44是示出實施方式4的EL面板的1個像素的平面圖。圖45是示出沿著圖44的XLV-XLV線的面的箭頭視剖面圖。圖46是示出沿著圖44的XLVI-XLVI線的面的箭頭視剖面圖。圖47A是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖47B是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖48A是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖48B是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖49A是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖49B是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖50A是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖50B是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖51A是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖51B是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖52A是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖52B是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖53A是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖53B是示出實施方式4的薄膜電晶體的製造エ序的說明圖。圖54A是示出實施方式4的薄膜電晶體的製造ェ序的說明圖。
圖54B是示出實施方式4的薄膜電晶體的製造工序的說明圖。圖55A是示出實施方式4的薄膜電晶體的製造工序的說明圖。圖55B是示出實施方式4的薄膜電晶體的製造工序的說明圖。圖56是示出顯示面板中使用了 EL面板的便攜電話機的一個例子的正面圖。圖57A是示出顯示面板中使用了 EL面板的數字相機的一個例子的正面側立體圖。圖57B是示出顯示面板中使用了 EL面板的數字相機的一個例子的後面側立體圖。圖58是示出顯示面板中使用了 EL面板的個人計算機的一個例子的立體圖。圖59是示出用於說明基於拉曼(RAMAN)分光法的半導體的結晶化度的測定方法的圖。圖60是示出EL面板的1個像素所相當的其它電路的電路圖。
具體實施例方式以下，使用附圖來說明實施本發明用的優選方式。但是，在以下所述的實施方式中，為了實施本發明而附加了技術上優選的各種限定，但並非將本發明的範圍限定為以下的實施方式及圖示例。(實施方式1)圖1是示出作為發光裝置的EL面板1中的多個像素P的配置構成的平面圖，圖2 是示出EL面板1的概略構成的平面圖。如圖1、圖2所示，在EL面板1上，多個像素P按照規定的圖形配置成矩陣狀。多個像素P具有發出R(紅)光的紅像素P、發出G(綠)光的紅像素P和發出B (藍)光的紅像素P。在該EL面板1中，多條掃描線2沿著行方向相互大致平行地排列，多條信號線3 以從平面視看與掃描線2大致正交的方式沿著列方向相互大致平行地排列。而且，在相鄰的掃描線2之間，沿著掃描線2設置著電壓供給線4。另外，被相互鄰接的二條掃描線2和相互鄰接的二條信號線3圍住的範圍相當於像素P。而且，在EL面板1中，以覆蓋掃描線2、信號線3、電壓供給線4的上方的方式，設置著作為隔壁的提(bank) 13。該提13例如設置成格子狀，對每個像素P形成由提13圍成的大致長方形狀的多個開口部13a。在該提13的開口部13a內，設有規定的載流子輸送層 (後述的空穴注入層8b、發光層8c)，成為像素P的發光區域。所謂載流子輸送層，是通過施加電壓而輸送空穴或電子的層。並且，提13如上所述，不僅對每個像素P設置開口部13a， 而且還可以具有對信號線3上進行覆蓋且沿著列方向延伸、並將在列方向上排列的後述的多個像素P的各像素電極8a的中央部集中起來露出的條紋狀的開口部。圖3是示出以有源矩陣驅動方式動作的EL面板1的1個像素所相當的電路的一個例子的電路圖。如圖3所示，在EL面板1上，設有掃描線2、與掃描線2交叉的信號線3、沿著掃描線2的電壓供給線4，該EL面板1的各像素P具備作為第2薄膜電晶體的開關電晶體5、作為第1薄膜電晶體的驅動電晶體6、電容器7、及作為發光元件的EL元件8。開關電晶體5 和驅動電晶體6起到使EL元件8發光的驅動元件的作用。在各像素P中，開關電晶體5的柵極連接至掃描線2，開關電晶體5的漏極和源極之中的一方連接至信號線3，開關電晶體5的漏極和源極之中的另一方連接至電容器7的一方的電極及驅動電晶體6的柵極。驅動電晶體6的源極和漏極之中的一方連接至電壓供給線4，驅動電晶體6的源極和漏極之中的另一方連接至電容器7的另一方的電極及EL元件 8的正極。並且，全部像素P的EL元件8的負極保持恆定電壓Vcom(例如被接地)。而且，在該EL面板1的周圍，各掃描線2連接至掃描驅動器，各電壓供給線4連接至輸出恆定電壓的電壓源或輸出適宜電壓信號的電壓驅動器，各信號線3連接至數據驅動器，通過這些驅動器，EL面板1以有源矩陣驅動方式被驅動。在電壓供給線4上，提供基於電壓源的恆定電壓或基於電壓驅動器的電壓信號。接著，使用圖4 圖6來說明EL面板1、該像素P的電路構造。其中，圖4是與EL 面板1的1個像素P相當的平面圖，圖5是沿著圖4的V-V線的面的箭頭視剖面圖，圖6是沿著圖4的VI-VI線的面的箭頭視剖面圖。並且，在圖4中，主要示出電極及布線。如圖4所示，各像素P的電晶體構造體56具備該開關電晶體5和驅動電晶體6。 開關電晶體5及驅動電晶體6沿著信號線3排列，在開關電晶體5的附近配置電容器7，在驅動電晶體6的附近配置EL元件8。而且，在各像素P中，在掃描線2和電壓供給線4之間，配置著開關電晶體5、驅動電晶體6、電容器7及EL元件8。如圖4 圖6所示，在基板10上設有第1柵電極6a，以覆蓋該第1柵電極6a的方式在基板10的上表面形成(成膜)第1絕緣膜11。在該第1絕緣膜11之上，在規定的位置各形成第2半導體膜恥、第1半導體膜6b及一對雜質半導體膜5f、5g、6f、6g及漏電極5hjh和源電極5i、6i，以覆蓋漏電極5hjh及源電極5i、6i的方式形成第2絕緣膜12。 在該第2絕緣膜12上設有第2柵電極5a，以覆蓋該第2柵電極fe的方式在第2絕緣膜12 的上表面形成鈍化膜14。而且，信號線3形成在基板10和第1絕緣膜11之間。掃描線2形成在第2絕緣膜12和鈍化膜14之間。電壓供給線4形成在第1絕緣膜11上。並且，在電壓供給線4上的第2絕緣膜 12，形成沿著電壓供給線4的溝(省略圖示)，在該溝內設有覆蓋電壓供給線4的導電層如。 通過使導電層如接觸電壓供給線4地層疊導電層如，謀求電壓供給線4的低電阻化，謀求經由驅動電晶體6向EL元件8供給的電流量的穩定化。而且，如圖4、圖6所示，開關電晶體5是頂部柵極構造的第2薄膜電晶體。該開關電晶體5是具有第2柵電極5a、第2半導體膜恥、保護絕緣膜5d、雜質半導體膜5f、5g、漏電極證、源電極5i等的開關電晶體。在基板10的上表面形成的絕緣性的第1絕緣膜11，例如，具有光透射性，具有矽氮化物或矽氧化物。在該第1絕緣膜11上且與第2柵電極fe對應的位置，形成本徵的第 2半導體膜恥。第2半導體膜5b例如含有結晶性矽，特別含有微結晶矽(microcrystal 1 ine silicon)，具有位於第1絕緣膜11側的第1區域51、及位於其反對面側(第2柵電極fe 側)的第2區域52。在此，第1區域51的矽的結晶化度形成得比第2區域52高。換而言之，第2半導體膜恥的第1區域51與第2區域52相比較，矽的結晶化度相對高，結晶性矽區域的比例比第2區域52高。另外，第2半導體膜恥的第2區域52與第1區域51相比較，非晶質矽(amorphous silicon)區域的比例高，優選為實質上僅有非晶質矽的區域。該第2半導體膜恥成為溝道被形成的溝道區域。而且，在第2半導體膜恥的中央部上，形成了絕緣性的保護絕緣膜5d。保護絕緣膜5d優選例如包含矽氮化物或矽氧化物。而且，在第2半導體膜恥的一端部之上，雜質半導體膜5f與部分保護絕緣膜5d重疊地形成，在第2半導體膜恥的另一端部之上，雜質半導體膜5g與部分保護絕緣膜5d重疊地形成。這樣，雜質半導體膜5f、5g各在第2半導體膜恥的兩端側相互分離地形成。並且，雖然雜質半導體膜5f、5g是含有η型雜質的η型半導體，但不限於此，開關電晶體5若為P型電晶體，則也可以是P型半導體。在雜質半導體膜5f之上，形成了漏電極證。在雜質半導體膜5g之上，形成了源電極5i。漏電極證、源電極5i優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜及 AlTiNd合金膜之中選擇的材料形成。在保護絕緣膜5d、漏電極證及源電極5i之上，形成絕緣性的第2絕緣膜12，保護絕緣膜5d、漏電極證及源電極5i等被第2絕緣膜12覆蓋。第2絕緣膜12例如包含氮化
矽或氧化矽。第2柵電極fe形成在第2絕緣膜12上且與保護絕緣膜5d對應的位置。該第2 柵電極fe優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜或AlTiNd合金膜之中選擇的材料形成。第2絕緣膜12上的第2柵電極fe被鈍化膜14覆蓋。鈍化膜14例如包含
氮化矽或氧化矽。另外，開關電晶體5被鈍化膜14覆蓋。在該開關電晶體5中，第2絕緣膜12及保護絕緣膜5d起到柵極絕緣膜的作用，在第2柵電極fe的電場作用的第2半導體膜恥中的被保護絕緣膜5d覆蓋的區域，形成溝道 (溝道區域)。特別是，在第2半導體膜恥，在成為第2柵電極fe側的、第2半導體膜恥的第2區域52形成溝道，該第2區域52成為源電極5i和漏電極證之間的電流經路。另外，第2半導體膜釙的第2區域52是包含更多非晶質矽(amorphous silicon) 的半導體層，所以將該第2區域52作為溝道的電流經路的開關電晶體5，相當於具備由非晶質矽構成的半導體膜(或將非晶質矽作為主成分的半導體膜)的薄膜電晶體。即，開關電晶體5的第2區域52的非晶質娃，與微結晶矽這樣的結晶性矽相比較，漏電流少，(導通時在半導體層流動的電流)/ (截止時在半導體層流動的電流)高，所以良好地起到了對驅動電晶體6的導通/截止進行控制的開關電晶體的作用。而且，如圖4、圖5所示，驅動電晶體6是底部柵極構造的第1薄膜電晶體。該驅動電晶體6具有第1柵電極6a、第1半導體膜6b、保護絕緣膜6d、雜質半導體膜6f、6g、漏電極乩、源電極6i等。第1柵電極6a形成在基板10和第1絕緣膜11之間。該第1柵電極6a優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜、及AlTiNd合金膜之中選擇材料形成。而且， 在第1柵電極6a之上形成絕緣性的第1絕緣膜11，通過該第1絕緣膜11覆蓋第1柵電極 6a。在該第1絕緣膜11上且與第1柵電極6a對應的位置形成本徵的第1半導體膜6b，第 1半導體膜6b夾著第1絕緣膜11與第1柵電極6a相對。第1半導體膜6b例如含有結晶性矽，特別含有微結晶矽(microcrystalline silicon)，具有位於第1絕緣膜11側(第1柵電極6a側)的第1區域61、及位於其反對面側的第2區域62。在此，第1區域61的矽的結晶化度形成得比第2區域62高。換而言之，第1半導體膜6b的第1區域61與第2區域62相比較，矽的結晶化度相對高，結晶性矽區域的比例比第2區域62高。另外，第1半導體膜6b的第2區域62與第1區域61相比較，非晶質矽(amorphous silicon)區域的比例高，優選實質上僅為非晶質矽的區域。第1半導體膜6b的第1區域61為與第2半導體膜恥的第1區域51相同的組成且為相同的厚度，第1半導體膜6b的第2區域62為與第2半導體膜恥的第2區域52相同的組成且為相同的厚度。因此，第1半導體膜6b及第2半導體膜恥如後所述，可以使用作為同一材料層的半導體層％通過同一工藝一起製造。該第1半導體膜6b成為溝道被形成的溝道區域。而且，在第1半導體膜6b的中央部上，形成絕緣性的保護絕緣膜6d。保護絕緣膜6d由與保護絕緣膜5d相同的材料構成且為相同的厚度，優選例如包含矽氮化物或矽氧化物。因此，保護絕緣膜6d及保護絕緣膜5d如後所述，可以使用作為同一材料層的保護絕緣層9d通過同一工藝一起製造。而且，在第1半導體膜6b的一端部之上，雜質半導體膜6f與部分保護絕緣膜6d重疊地形成，在第1半導體膜6b的另一端部之上，雜質半導體膜6g與部分保護絕緣膜6d重疊地形成。這樣，雜質半導體膜6f、6g各在第1半導體膜6b的兩端側相互分離地形成。並且，雖然雜質半導體膜6f、6g是包含η型雜質的η型半導體，但不限於此，開關電晶體5及驅動電晶體6若為ρ型電晶體，則也可以是ρ型半導體。雜質半導體膜6f、6g由與雜質半導體膜5f、5g相同的材料構成且為相同的厚度。雜質半導體膜6f、6g及雜質半導體膜5f、 5g如後所述，可以使用作為同一材料層的雜質半導體層9f通過同一工藝一起製造。在雜質半導體膜6f之上，形成著漏電極他。在雜質半導體膜6g之上，形成著源電極6i。漏電極他、源電極6i優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜、及 AlTiNd合金膜之中選擇的材料形成。漏電極他、源電極6i由與漏電極證、源電極5i相同的材料構成且為相同的厚度。漏電極他、源電極6i及漏電極證、源電極5i如後所述，可以使用作為同一材料層的導電膜9h通過同一工藝一起製造。在保護絕緣膜6d、漏電極他及源電極6i之上，形成絕緣性的第2絕緣膜12，保護絕緣膜6d、漏電極他及源電極6i等被第2絕緣膜12覆蓋。因此，第2絕緣膜12分別覆蓋開關電晶體5及驅動電晶體6這兩方。而且，在與驅動電晶體6對應的第2絕緣膜12上， 形成鈍化膜14，該鈍化膜14分別覆蓋開關電晶體5及驅動電晶體6這兩方。因此，驅動電晶體6被第2絕緣膜12、鈍化膜14覆蓋。在該驅動電晶體6中，第1絕緣膜11起到柵極絕緣膜的作用，在第1柵電極6a的電場作用的第1半導體膜6b中的被保護絕緣膜6d覆蓋的區域，形成溝道(溝道區域)。特別是，在第1半導體膜6b中，在成為第1柵電極6a側的、第1半導體膜6b的第1區域61 形成溝道，該第1區域61成為源電極6i和漏電極他之間的電流經路。另外，第1半導體膜6b的第1區域61是比第2區域62含有更多結晶性矽的半導體層，所以將該第1區域61作為溝道的電流經路的驅動電晶體6，相當於具備由結晶性矽構成的半導體膜(或以結晶性矽為主成分的半導體膜)的薄膜電晶體。即，驅動電晶體6 的第1區域61內的微結晶矽，是結晶粒徑大概為50 IOOnm的結晶性矽，與非晶質矽相比較，電晶體的驅動引起的閾值電壓的偏移少，所以抑制了電晶體的劣化，而且由於載流子遷移率高，所以良好地起到通過開關電晶體5的控制而向EL元件8流動電流的驅動電晶體的作用。電容器7連接在驅動電晶體6的第1柵電極6a和源電極6i之間。具體而言，電容器7的電極7a連接至驅動電晶體6的第1柵電極6a，電容器7的電極7b連接至驅動電晶體6的源電極6i。另外，如圖4、圖6所示，在基板10和第1絕緣膜11之間形成電容器 7的一方的電極7a，在第1絕緣膜11和第2絕緣膜12之間形成電容器7的另一方的電極 7b，電極7a和電極7b夾著作為電介質的第1絕緣膜11而相對。並且，信號線3、電容器7的電極7a、驅動電晶體6的第1柵電極6a，是通過對在基板10的一面形成的導電性膜，利用光刻法及蝕刻法等進行形狀加工而一起形成的。而且，電壓供給線4、電容器7的電極7b、開關電晶體5的漏電極證、源電極5i及驅動電晶體6的漏電極他、源電極6i，是通過對在第1絕緣膜11的一面形成的導電性膜， 利用光刻法及蝕刻法等進行形狀加工而一起形成的。而且，掃描線2、開關電晶體5的第2柵電極如及導電層4a，是通過對在第2絕緣膜12的一面形成的導電性膜，利用光刻法及蝕刻法等進行形狀加工而一起形成的。而且，在第1絕緣膜11中，在漏電極證和信號線3重疊的區域形成接觸孔1 lb，在第1柵電極6a和源電極5i重疊的區域形成接觸孔11c，在接觸孔IlbUlc內分別埋入接觸插塞20b、20c。開關電晶體5的漏電極證和信號線3通過接觸插塞20b而電導通，開關電晶體5的源電極5i和電容器7的電極7a通過接觸插塞20c而電導通，而且開關電晶體5 的源電極5i和驅動電晶體6的第1柵電極6a通過接觸插塞20c而電導通。並且，也可以不通過接觸插塞20b、20c，而使漏電極證直接與信號線3接觸來導通，也可以使源電極5i 直接與第1柵電極6a接觸來導通。而且，驅動電晶體6的第1柵電極6a與電容器7的電極7a成一體地相連，驅動電晶體6的漏電極他與電壓供給線4成一體地相連，驅動電晶體6的源電極6i與電容器7 的電極7b成一體地相連。像素電極8a間隔著第1絕緣膜11設置在基板10上，對每個像素P都獨立形成。 若是從像素電極8a側射出EL元件8的光的底部發射構造，則該像素電極8a是透明電極，優選由從例如摻錫氧化銦(ITO)、摻鋅氧化銦、氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、 及鎘-錫氧化物(CTO)之中選擇的材料形成。而且，在從對置電極8d側射出EL元件8的光的頂部發射構造的情況下，像素電極8a優選將光反射性高的鋁等單體或合金層作為下層作為光反射性層，作為上層優選為上述透明電極的層疊構造。並且，像素電極8a的一部分與驅動電晶體6的源電極6i重疊，像素電極8a和源電極6i相互連接。另外，如圖4、圖5所示，第2絕緣膜12及鈍化膜14形成為覆蓋掃描線2、信號線 3、電壓供給線4、開關電晶體5、驅動電晶體6、像素電極8a的周緣部、電容器7的電極7b及第1絕緣膜11。即，在第2絕緣膜12及鈍化膜14中，以各像素電極8a的中央部露出的方式形成開口部12a。因此，第2絕緣膜12及鈍化膜14從平面視看形成為格子狀。EL元件8如圖4、圖5所示，具備作為正極即第1電極的像素電極8a ；形成在像素電極8a之上的化合物膜即空穴注入層8b ；形成在空穴注入層8b之上的化合物膜即發光層8c ；以及形成在發光層8c之上的作為第2電極的對置電極8d。對置電極8d是全部像素 P所共用的單一電極，跨全部像素P連續形成。空穴注入層8b是由例如作為導電性高分子的PEDOT (poly (ethylenedioxy)thiophene ；聚乙撐二氧噻吩)及作為摻雜劑的PSS (polystyrene sulfonate ；聚苯乙烯磺酸)構成的層，是從像素電極8a向發光層8c注入空穴的載流子注入層。發光層8c是按每個像素P由含有發出R (紅)、G (綠)、B (藍)之中的任一光的材料、例如聚芴系發光材料、聚亞苯基亞乙烯基系發光材料構成的層，伴隨從對置電極8d供給的電子與從空穴注入層8b注入的空穴的複合而發光。因此，發出R(紅)光的像素P、發出G(綠)光的像素P、發出B(藍)光的像素P，其發光層8c的發光材料互不相同。並且， 像素P的R (紅)、G (綠)、B (藍)例如以在縱方向排列同色像素的條紋圖形而排列。並且， 該排列圖形不限於條紋圖形，也可以為三角形排列。條紋圖形的情況下，提13的開口部13a 被設置為沿著各像素P的排列圖形的格子狀或沿著列方向將多個像素P的像素電極8a的中央部集中起來露出的條紋狀。對置電極8d由工作函數低於像素電極8a的材料形成，被用作負極的情況下，例如，由包含銦、鎂、鈣、鋰、鋇、稀土類金屬中的至少一種的單體或合金的下層及用於使表面電阻(sheet resistance)降低的上層的層疊體形成。在從對置電極8d側射出EL元件8 的光的頂部發射構造的情況下，上層是透明電極，優選由從例如摻錫氧化銦(ITO)、摻鋅氧化銦、氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(SiO)及鎘-錫氧化物(CTO)之中選擇的材料形成，若是從像素電極8a側射出EL元件8的光的底部發射，則優選光反射性高的鋁等單體或合金層。該對置電極8d是全部像素P所共用的電極，覆蓋發光層8c等化合物膜與後述的提13。這樣，通過第2絕緣膜12及提13，將成為發光部位的發光層8c按照每個像素P隔開。另外，在開口部13a內，作為載流子輸送層的空穴注入層8b及發光層8c被層疊在像素電極8a上。並且，空穴注入層8b也可以跨多個像素P連續形成。這種情況下，優選具有空穴注入性的氧化鍺。具體而言，提13如下起到阻擋隔壁的作用在通過溼式法在像素P的被提13包圍的規定的區域形成空穴注入層8b、發光層8c時，使成為空穴注入層Sb、發光層8c的材料被溶解或分散於溶劑中而成的液狀體藉助提13而不流出到鄰接的像素P。例如，如圖5所示，在第2絕緣膜12及鈍化膜14之上設置的提13的開口部13a的開口端，比第2絕緣膜12的開口部1 的開口端還位於內側，所以提13覆蓋第2絕緣膜12 的整個面。並且，也可以通過將第2絕緣膜12形成為寬度比提13寬的構造，開口部13a的寬度比開口部12a寬，第2絕緣膜12的開口部12的開口端中的側面從提13的開口部13a 露出。另外，在被各開口部13a圍住的各像素電極8a上，塗敷含有作為空穴注入層8b的材料的液狀體，對每個基板10進行加熱而使該液狀體乾燥並成膜的化合物膜，作為第1載流子輸送層即空穴注入層8b。再者，在被各開口部13a圍住的各空穴注入層8b上，塗敷含有作為發光層8c的材料的液狀體，對每個基板10進行加熱而使該液狀體乾燥並成膜的化合物膜，作為第2載流子輸送層即發光層8c。並且，覆蓋該發光層8c和提13地設置對置電極8d。
16
另外，在該EL面板1中，底部發射構造的情況下，像素電極8a、基板10及第1絕緣膜11是透明的，從發光層8c發出的光透射像素電極8a、第1絕緣膜11及基板10而射出。 因此，基板10的背面成為顯示面。並且，不僅基板10側，而且反對側是顯示面的頂部發射構造也可以。這種情況下， 如上所述，使對置電極8d為透明電極，像素電極8a為反射電極，從發光層8c發出的光透射對置電極8d而射出。該EL面板1被如下驅動而發光。在全部電壓供給線4上施加了規定電平的電壓狀態下，通過掃描驅動器向掃描線 2依次施加電壓，從而這些掃描線2被依次選擇。與所選擇的掃描線2對應的各像素P的開關電晶體5成為導通。在各掃描線2被選擇時，若通過數據驅動器將與灰度等級相對應的電平的電壓施加到全部信號線3，則與被該選擇的掃描線2對應的各像素P的開關電晶體5成為導通，所以該信號線3上的電壓被施加到驅動電晶體6的柵電極6a。對應於與在該驅動電晶體6的柵電極6a上施加的規定的灰度等級對應的電平的電壓，驅動電晶體6的柵電極6a和源電極6i之間的電位差確定，驅動電晶體6的漏極-源極電流的大小確定，EL元件8以與該漏極-源極電流相對應的明亮度發光。之後，若該掃描線2的選擇被解除，則開關電晶體5成為截止，所以按照在驅動電晶體6的柵電極6a上施加的電壓，電荷被積蓄於電容器7中，驅動電晶體6的柵電極6a和源電極6i間的電位差被保持。因此，驅動電晶體6繼續流動與選擇時相同的電流值的漏極-源極電流，維持EL元件8的亮度。S卩，通過開關電晶體5，施加在驅動電晶體6的柵電極6a上的電壓，切換為施加在信號線3上的規定灰度等級電平的電壓，驅動電晶體6使與在該柵電極6a上施加的電壓的電平相對應的電流值的漏極-源極電流(驅動電流)從電壓供給線4流向EL元件8，使EL 元件8以與電流值(電流密度)對應的規定的灰度等級進行發光。這樣，通過具備開關電晶體5和驅動電晶體6的電晶體構造體56的驅動、控制，EL 元件8發光，EL面板1發光。接著，使用從圖7A、圖7B到圖17A、圖17B的工序圖，對本發明涉及的構成EL面板 1的電晶體構造體56的開關電晶體5和驅動電晶體6的製造方法進行說明。並且，在該工序說明圖中示出的開關電晶體5和驅動電晶體6，實際上，一部份形狀等不同，但在此為了方便，將各薄膜電晶體示為同等的大小，概念性地圖示各薄膜電晶體的主要部分進行說明。圖A側是驅動電晶體6，圖B側是開關電晶體5。首先，如圖7A、圖7B所示，在基板10上，通過濺射而澱積例如Cr膜、Al膜、Cr/Al 層疊膜、AlTi合金膜或AlTiNd合金膜等柵極金屬層，通過光刻法及蝕刻法等進行構圖，形成驅動電晶體6的第1柵電極6a。而且，與第1柵電極6a —起，在基板10上形成信號線 3、電容器7的電極7a (參照圖5、圖6)。接著，如圖8A、圖8B所示，通過等離子體CVD (PE-CVD)，形成氮化矽等第1絕緣膜 11。進而，如圖8A、圖8B所示，在第1絕緣膜11上，通過等離子體CVD形成含有結晶性矽的半導體層％。在形成成為半導體膜6b、6b)的半導體層9b之際，先形成矽的結晶化度比較高的第1矽層91，接著形成矽的結晶化度比較低的第2矽層92。第2矽層92優選實質上僅為非晶質矽。具體而言，雖然使SiH4氣體和吐氣體被等離子體分解後而形成第1矽層91，但通過將H2氣體相對於SiH4氣體的比例設定為壓倒性地多，而且，為了使結晶化度更高而將等離子體功率和壓力設定為較大，可以形成作為微結晶矽薄膜的第1矽層91。在本實施例中， 作為載流子氣體使用氬，在氣體流量為SiH4/H2 = 50/10500 (SCCM)，功率密度為0. 134 (W/ cm2)，壓力300 (Pa)的條件下形成第1矽層91。之後，通過使H2氣體相對於SiH4氣體的比例下降，使等離子體功率和壓力下降，形成作為非晶質矽薄膜的第2矽層92。在此，雖然有在作為微結晶矽薄膜的第1矽層91的該表面生成凹凸的傾向，但由於在第1矽層91上層疊著作為非晶質矽薄膜的第2矽層92，所以第1矽層91的表面凹凸被第2矽層92覆蓋而被緩和。而且，也可以不通過等離子體CVD來形成第1矽層91，而是通過向非晶質矽薄膜照射雷射而使微結晶矽薄膜改質的手法來形成。這種情況下，在第1絕緣膜11上形成非晶質矽薄膜之後，從CVD裝置的腔室取出基板進行雷射照射處理而形成第1矽層91，之後再將基板放入CVD裝置的腔室內，在第1矽層91上層疊第2矽層92。並且，有關半導體層％的第1矽層91和第2矽層92(半導體膜的第1區域和第2區域)的矽的結晶化度，可以根據通過例如拉曼分光測定而計算出的結晶化度進行判別。這種情況下，例如，非晶質矽給與在480CHT1附近具有寬的峰的光譜。晶界(grain boundary)或結晶徑為5nm以下的非常微小的結晶矽，給與在500CHT1附近具有寬的峰的光譜。結晶化矽給與在520CHT1附近具有比較尖銳的峰的光譜。作為測定對象的第1矽層91、 第2矽層92的矽薄膜的光譜，例如，如圖59所示，可以將各成分光譜，即非晶質矽、晶界或結晶徑為5nm以下的非常微小的結晶矽、結晶化矽的各光譜，以某一特定的比率重合來表示。可以通過公知的分析手法求出該比率，從而計算出結晶化度d(%)。在某一矽薄膜的光譜中所含的非晶質矽的成分光譜的強度為Ia-Si，晶界或結晶徑為5nm以下的非常微小的結晶矽的成分光譜的強度為Iu。-Si，結晶化矽的成分光譜的強度為I。_Si的情況下，結晶化度 d(%)通過下述的式1計算出。d(%) = (Ic-Si+Iuc-Si)/(Ic-Si+Iuc-Si+Ia_Si) X 100... (1)該結晶化度)越高，則矽薄膜中越含有結晶化的矽。定義為若結晶化度為 20%以上則是微結晶矽薄膜，定義為若結晶化度小於20%則是非晶質矽薄膜。而且，作為在第1絕緣膜11上形成半導體層9b的前處理，優選對第1絕緣膜11 的表面實施等離子體處理。若對第1絕緣膜11實施等離子體處理，則使第1絕緣膜11的表面改質，可以提高在該第1絕緣膜11上成膜的結晶性矽的結晶化度。作為本實施方式的等離子體處理，例如可以使用N2O氣體，在氣體流量為 2000 (SCCM)，功率密度為0. 356 (ff/cm2)，壓力為80 (Pa)的條件下進行。雖然在該等離子體處理中使用隊0氣體，但也能夠代替隊0氣體而在適當的條件下使用氧氣、氮氣。再者，如圖8A、圖8B所示，在半導體層9b(第2矽層9 上，通過CVD法等形成矽氮化物等保護絕緣層9d。接著，如圖9A、圖9B所示，通過光刻法 蝕刻法等對保護絕緣層9d進行構圖，形成對半導體層9b的成為溝道的區域進行覆蓋的驅動電晶體6的保護絕緣膜6d、及開關電晶體 5的保護絕緣膜5d。在此，由於第1矽層91被第2矽層92覆蓋，所以在通過蝕刻對保護絕緣層9d進行構圖之際，第1矽層91不暴露在蝕刻環境下，因此半導體層9b的第1矽層91不受到膜損耗等損傷。例如，以前，在將半導體層作為結晶性矽(特別是微結晶矽)的單層的構造中，由於在半導體層的表面，凹凸多，所以在該半導體層的溝道形成區域上形成溝道保護膜之際的幹法蝕刻時，有時蝕刻氣體通過結晶性矽的凹部而達到半導體層下的第1絕緣膜，第1絕緣膜的一部分被削減。另外，在第1絕緣膜的一部分被削減，進而在結晶性矽的凹凸多的半導體層上層疊雜質半導體膜及源極·漏電極的情況下，有時不能形成為正常構造的薄膜電晶體，在源電極和漏電極之間的電流經路產生異常，發生導通不良等異常。與之相對，在本實施方式的半導體層9b中，在微結晶矽薄膜的第1矽層91層疊非晶質矽薄膜的第2矽層92，覆蓋第1矽層91的凹凸，所以不會因蝕刻而損傷半導體層％、 第1絕緣膜11，可以良好地形成驅動電晶體6的保護絕緣膜6d和開關電晶體5的保護絕緣膜5d。接著，如圖10A、圖IOB所示，在形成了保護絕緣膜6d、5d的半導體層9b上，通過濺射、CVD法等成膜成為雜質半導體膜的雜質半導體層9f。並且，雜質半導體層9f使用何種材料，因開關電晶體5、驅動電晶體6是ρ型還是 η型而異。ρ型電晶體的情況下，(p+Si)，通過在SiH4氣體中混入乙硼烷等受主型雜質進行等離子體成膜而形成。η型電晶體的情況下，(n+Si)，通過在SiH4氣體中混入砷化三氫、磷化氫等施主型雜質進行等離子體成膜而形成。接著，如圖11A、圖IlB所示，在雜質半導體層9f上，通過例如濺射等，形成成為源電極及漏電極的導電膜9h。接著，如圖12A、圖12B所示，對導電膜9h通過光刻法 蝕刻法等進行構圖，形成驅動電晶體6的源電極6i及漏電極6h、開關電晶體5的源電極5i及漏電極5h，而且形成電壓供給線4、電容器7的電極7b (參照圖4、圖5、圖6)。接著，如圖13A、圖1 所示，將源電極6i及漏電極6h，以及源電極5i及漏電極釙作為掩膜，對雜質半導體層9f和半導體層9b通過幹法蝕刻進行構圖，形成雜質半導體膜 6f、6g和第1半導體膜6b，以及雜質半導體膜5f、5g和第2半導體膜恥。第1半導體膜6b 具有第1區域61和第2區域62，第2半導體膜恥具有第1區域51和第2區域52。接著，如圖14A、圖14B所示，形成對驅動電晶體6的源電極6i及漏電極6h、開關電晶體5的源電極5i及漏電極證等進行覆蓋的第2絕緣膜12。並且，在形成第2絕緣膜12之前，形成與驅動電晶體6的源電極6i導通的像素電極8a(參照圖5)。並且，也可以取而代之，在形成第2絕緣膜12後，在第2絕緣膜12中形成接觸孔，以經由該接觸孔使像素電極8a與驅動電晶體6的源電極6i導通的方式，在第2 絕緣膜12上及接觸孔內形成像素電極8a。接著，如圖15A、圖15B所示，在第2絕緣膜12上，通過濺射等形成由例如Cr膜、 Al膜、Cr/Al層疊膜、AlTi合金膜或AlTiNd合金膜等柵極金屬層9a。接著，如圖16A、圖16B所示，對柵極金屬層9a通過光刻法及蝕刻法等進行構圖，形成開關電晶體5的第2柵電極fe。而且，與第2柵電極fe —起，形成掃描線2、導電層 4a(參照圖4)。接著，如圖17A、圖17B所示，將覆蓋第2柵電極fe的氮化矽等鈍化膜14形成在第 2絕緣膜12上。這樣，製造了驅動電晶體6和開關電晶體5。進而，對鈍化膜14和第2絕緣膜12通過光刻進行構圖，從而形成像素電極8a的中央部露出的開口部12a(參照圖5)。接著，在澱積聚醯亞胺等感光性樹脂之後，進行曝光而形成具有像素電極8a露出的開口部13a的、例如格子狀的提13 (參照圖5)。接著，在提13的開口部13a，塗敷成為空穴注入層8b的材料被溶解或分散於溶劑中而成的液狀體，使該液狀體乾燥，從而成膜作為載流子輸送層的空穴注入層8b，在提13 的開口部13a內的空穴注入層8b上，塗敷成為發光層8c的材料被溶解或分散於溶劑中而成的液狀體，使該液狀體乾燥，從而成膜發光層8c (參照圖5)。接著，在提13之上及發光層8c之上，在一個面成膜對置電極8d，從而製造EL元件 8 (參照圖5)，製造EL面板1。如上所述，可以在形成底部柵極構造的第1薄膜電晶體即驅動電晶體6、及頂部柵極構造的第2薄膜電晶體即開關電晶體5之際，使在基板10和第1絕緣膜11之間形成驅動電晶體6的第1柵電極6a的工序，與在第2絕緣膜12和鈍化膜14之間形成開關電晶體 5的第2柵電極fe的工序為不同的工序，通過共用的工序來形成這以外的薄膜電晶體的構成。S卩，通過使形成驅動電晶體6的第1柵電極6a的工序，與形成開關電晶體5的第 2柵電極fe的工序以外的工序為共用的製造工序的製造方法，可以分別製作驅動電晶體6 和開關電晶體5。這樣，若是通過共用的製造工序來形成驅動電晶體6的第1柵電極6a和開關電晶體5的第2柵電極fe以外的電晶體構造體56的製造方法，則可以抑制製造工序數，通過比以前少的工序數來分別製作驅動電晶體6和開關電晶體5。另外，由於開關電晶體5的第2半導體膜恥在第2柵電極fe側配置第2區域52， 所以將第2半導體膜恥的含有更多非晶質矽的第2區域52作為溝道的電流經路，因此該開關電晶體5具有相當於具備由非晶質矽構成的半導體膜的薄膜電晶體的功能。另外，開關電晶體5良好地起到了對驅動電晶體6的導通/截止進行控制的薄膜電晶體的作用。而且，由於驅動電晶體6的第1半導體膜6b在第1柵電極6a側配置第1區域61， 所以將第1半導體膜6b的含有更多結晶性矽的第1區域61作為溝道的電流經路，因此該驅動電晶體6具有相當於具備由結晶性矽構成的半導體膜的薄膜電晶體的功能。另外，驅動電晶體6良好地起到了通過開關電晶體5的控制而向EL元件8流動電流的薄膜電晶體的作用。這樣，驅動電晶體6和開關電晶體5分別具有不同的電晶體特性，通過發揮各自的功能，可以使EL面板1良好地發光。而且，在形成驅動電晶體6的保護絕緣膜6d和開關電晶體5的保護絕緣膜5d的過程中，含有更多非晶質矽的第2矽層92(第2區域6 覆蓋著含有更多結晶性矽的第1矽層91 (第1區域61)，所以半導體層9b不損傷。另外，可以無損傷地適當形成驅動電晶體 6的第1半導體膜6b和開關電晶體5的第2半導體膜恥，可以使驅動電晶體6和開關電晶體5良好地起作用。(實施方式2)接著，對本發明涉及的EL面板、電晶體構造體的實施方式2進行說明。並且，對與實施方式1相同的構成，賦予相同符號並省略說明。使用圖18 圖20說明實施方式2涉及的EL面板1的電晶體構造體560。其中， 圖18是與EL面板1的1個像素P相當的平面圖，圖19是沿著圖18的XIX-XIX線的面的箭頭視剖面圖，圖20是沿著圖18的XX-XX線的面的箭頭視剖面圖。並且，在圖18中，主要示出電極及布線。如圖18所示，各像素P的電晶體構造體560具備開關電晶體50和驅動電晶體60。 作為第1薄膜電晶體的開關電晶體50及作為第2薄膜電晶體的驅動電晶體60，沿著信號線 3排列，在開關電晶體50的附近配置電容器7，在驅動電晶體60的附近配置EL元件8。而且，在各像素P中，在掃描線2和電壓供給線4之間，配置著開關電晶體50、驅動電晶體60、 電容器7及EL元件8。如圖18 圖20所示，在基板10上設置第1柵電極fe，覆蓋該第1柵電極fe地在基板10的上表面形成第1絕緣膜11。在該第1絕緣膜11之上，分別在規定的位置形成第 1半導體膜恥和第2半導體膜6b及一對雜質半導體膜5f、5g、6f、6g及漏電極證、他和源電極5i、6i，覆蓋漏電極證、^!及源電極5i、6i地形成第2絕緣膜12。在該第2絕緣膜12 上設置第2柵電極6a，覆蓋該第2柵電極6a地在第2絕緣膜12的上表面形成鈍化膜14。而且，信號線3形成在基板10和第1絕緣膜11之間。掃描線2形成在第1絕緣膜11上。並且，在掃描線2上的第2絕緣膜12，形成沿著掃描線2的溝(省略圖示)，在該溝內設置覆蓋掃描線2的導電層2a，從而掃描線2及導電層加導通。電壓供給線4形成在第1絕緣膜11上。並且，在電壓供給線4上的第2絕緣膜12 上形成沿著電壓供給線4的溝(省略圖示)，在該溝內設置覆蓋電壓供給線4的導電層4a。 以導電層如接觸電壓供給線4的方式層疊導電層4a，從而謀求電壓供給線4的低電阻化， 謀求經由驅動電晶體60向EL元件8供給的電流量的穩定化。而且，如圖18、圖20所示，開關電晶體50是具有逆交錯構造的底部柵極構造的第 1薄膜電晶體。該開關電晶體50具有第1柵電極fe、第1半導體膜恥、保護絕緣膜5d、雜質半導體膜5f、5g、漏電極證、源電極5i等。第1柵電極fe形成在基板10和第1絕緣膜11之間。該第1柵電極fe優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜、及AlTiNd合金膜之中選擇的材料形成。而且，在第1柵電極fe之上形成絕緣性的第1絕緣膜11，通過該第1絕緣膜11覆蓋第1柵電極如。第1絕緣膜11例如具有光透射性，具有矽氮化物或矽氧化物。在該第1絕緣膜11 上且與第1柵電極fe對應的位置形成本徵的第1半導體膜恥，第1半導體膜恥夾著第1 絕緣膜11與第1柵電極fe相對。第1半導體膜恥例如含有結晶性矽、特別是微結晶矽(microcrystalline silicon)，具有位於第1絕緣膜11側(第1柵電極fe側)的第1區域51和位於其反對面側的第2區域52。在此，第2區域52的矽的結晶化度形成為比第1區域51高。換而言之， 第2半導體膜恥的第2區域52與第1區域51相比較，矽的結晶化度相對高，結晶性矽區域的比例比第1區域51高。另外，第2半導體膜恥的第1區域51與第2區域52相比較， 非晶質矽(amorphous silicon)區域的比例高，優選實質上僅為非晶質矽的區域。在該第 1半導體膜恥形成溝道。而且，在第1半導體膜恥的中央部上，形成絕緣性的保護絕緣膜 5d。保護絕緣膜5d優選例如包含矽氮化物或矽氧化物。而且，在第1半導體膜恥的一端部之上，雜質半導體膜5f與部分保護絕緣膜5d重疊地形成，在第1半導體膜恥的另一端部之上，雜質半導體膜5g與部分保護絕緣膜5d重疊地形成。這樣，雜質半導體膜5f、5g分別在第1半導體膜恥的兩端側相互分離地形成。 並且，雜質半導體膜5f、5g雖然是含有η型雜質的η型半導體，但不限於此，開關電晶體50 若為P型電晶體，則也可以是P型半導體。在雜質半導體膜5f之上，形成著漏電極證。在雜質半導體膜5g之上，形成著源電極5i。漏電極證、源電極5i優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜、及 AlTiNd合金膜之中選擇的材料形成。在保護絕緣膜5d、漏電極證及源電極5i之上，形成絕緣性的第2絕緣膜12，保護絕緣膜5d、漏電極證及源電極5i等被第2絕緣膜12覆蓋。第2絕緣膜12例如包含氮化
矽或氧化矽。在第2絕緣膜12上，形成著鈍化膜14。鈍化膜14例如包含氮化矽或氧化矽。另外，開關電晶體50被第2絕緣膜12、鈍化膜14覆蓋。在該開關電晶體50中，第1絕緣膜11起到柵極絕緣膜的作用，在第1柵電極fe的電場作用的第1半導體膜恥中的被保護絕緣膜5d覆蓋的區域形成溝道(溝道區域)。特別是，在第1半導體膜恥中，在成為第1柵電極fe側的、第1半導體膜恥的第1區域51 形成溝道，該第1區域51成為源電極5i和漏電極證之間的電流經路。另外，第1半導體膜釙的第1區域51是含有更多非晶質矽(amorphous silicon) 的半導體層，所以將該第1區域51作為溝道的電流經路的開關電晶體50，相當於具有由非晶質矽構成的半導體膜(或以非晶質矽為主成分的半導體膜)的薄膜電晶體。即，開關電晶體50的第1區域51的非晶質矽，與微結晶矽這樣的結晶性矽相比較，漏電流少，(導通時在半導體層流動的電流)/(截止時在半導體層流動的電流)高，因此良好地起到對驅動電晶體60的導通/截止進行控制的開關電晶體的作用。而且，如圖18、圖19所示，驅動電晶體60是具有逆交錯構造的頂部柵極構造的第 2薄膜電晶體。該驅動電晶體60具有第2柵電極6a、第2半導體膜6b、保護絕緣膜6d、雜質半導體膜6f、6g、漏電極他、源電極6i等。在基板10的上表面形成的絕緣性的第1絕緣膜11，例如，具有光透射性，由矽氮化物或矽氧化物構成。在該第1絕緣膜11上且與第2柵電極6a對應的位置，形成著本徵的第2半導體膜6b。第2半導體膜6b例如含有結晶性矽，特別是微結晶矽(microcrystalline silicon)，具有位於第1絕緣膜11側的第1區域61和位於其反對面側(第2柵電極6a側) 的第2區域62。在此，第2區域62的矽的結晶化度形成為比第1區域61高。換而言之，第2半導體膜6b的第2區域62，與第1區域61相比較，矽的結晶化度相對高，結晶性矽區域的比例比第2區域62高。另外，第2半導體膜6b的第1區域61，與第2區域62相比較，非晶質矽(amorphous silicon)區域的比例高，優選實質上僅為非晶質矽的區域。第2半導體膜6b的第1區域61是與第1半導體膜恥的第1區域51相同的組成且為相同的厚度， 第2半導體膜6b的第2區域62是與第1半導體膜恥的第2區域52相同的組成且為相同的厚度。因此，第2半導體膜6b及第1半導體膜恥如後所述，能使用同一材料層即半導體層9b通過同一工藝一起製造。該第2半導體膜6b成為溝道被形成的溝道區域。而且，在第2半導體膜6b的中央部上，形成絕緣性的保護絕緣膜6d。保護絕緣膜6d由與保護絕緣膜5d相同的材料構成且為相同的厚度，例如，優選含有矽氮化物或矽氧化物。因此，保護絕緣膜6d及保護絕緣膜5d如後所述，能使用同一材料層即保護絕緣層9d通過同一工藝一起製造。而且，在第2半導體膜6b的一端部之上，雜質半導體膜6f與部分保護絕緣膜6d重疊地形成，在第2半導體膜6b的另一端部之上，雜質半導體膜6g與部分保護絕緣膜6d重疊地形成。這樣，雜質半導體膜6f、6g分別在第2半導體膜6b的兩端側相互分離地形成。並且，雜質半導體膜6f、6g雖然是含有η型雜質的η型半導體，但不限於此，開關電晶體50及驅動電晶體60若為ρ型電晶體，則也可以是ρ型半導體。雜質半導體膜6f、6g由與雜質半導體膜5f、5g相同的材料構成且為相同的厚度。雜質半導體膜6f、6g及雜質半導體膜5f、 5g如後所述，能使用同一材料層即雜質半導體層9f通過同一工藝一起製造。在雜質半導體膜6f之上，形成著漏電極他。在雜質半導體膜6g之上，形成著源電極6i。漏電極他、源電極6i優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜、及 AlTiNd合金膜之中選擇的材料形成。漏電極他、源電極6i由與漏電極證、源電極5i相同的材料構成且為相同的厚度。漏電極他、源電極6i及漏電極證、源電極5i如後所述，能使用同一材料層即導電膜9h通過同一工藝一起製造。在保護絕緣膜6d、漏電極他及源電極6i之上，形成絕緣性的第2絕緣膜12，保護絕緣膜6d、漏電極他及源電極6i等被第2絕緣膜12覆蓋。第2柵電極6a形成在第2絕緣膜12上且與保護絕緣膜6d對應的位置。該第2 柵電極6a優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜、及AlTiNd合金膜之中選擇的材料形成。第2絕緣膜12上的第2柵電極6a被鈍化膜14覆蓋。在該驅動電晶體60中，第2絕緣膜12及保護絕緣膜6d起到柵極絕緣膜的作用， 在第2柵電極6a的電場作用的第2半導體膜6b的被保護絕緣膜6d覆蓋的區域形成溝道 (溝道區域)。特別是，在第2半導體膜6b中，在成為第2柵電極6a側的、第2半導體膜6b 的第2區域62形成溝道，該第2區域62成為源電極6i和漏電極他之間的電流經路。另外，第2半導體膜6b的第2區域62是比第1區域61含有更多結晶性矽的半導體層，所以將該第2區域62作為溝道的電流經路的驅動電晶體60，相當於具有將由結晶性矽構成的半導體膜(或將結晶性矽作為主成分的半導體膜)的薄膜電晶體。即，驅動電晶體60的第2區域62內的微結晶矽，是結晶粒徑大概為50 IOOnm的結晶性矽，與非晶質矽相比較，電晶體的驅動引起的閾值電壓的偏移少，所以抑制電晶體的劣化，而且載流子遷移率高，因此起到通過開關電晶體50的控制而向EL元件8流動電流的驅動電晶體的作用。並且，在該頂部柵極構造的驅動電晶體60中，第2半導體膜6b的第2區域62中
23的溝道的電流經路，不是與第1區域61的界面側，而是與更接近第2柵電極6a的保護絕緣膜6d的界面側。與第2半導體膜6b的第2區域62的與第1區域61的界面側相比較，與保護絕緣膜6d的界面側的矽的結晶化度更高，適於驅動電晶體60的電流經路。這是因為，在由結晶性矽構成的第2區域62成長的當初，矽的結晶化不穩定，在第 2區域62的與第1區域61的界面側容易生成矽的結晶化度比較差的起始(incubation) 層，在與保護絕緣膜6d的界面側的第2區域62，矽的結晶化穩定的半導體膜的成膜是可能的。另外，與矽的結晶化穩定而成膜的保護絕緣膜6d的界面側的第2區域62更適於電流經路，所以驅動電晶體60成為頂部柵極構造，以便將該第2區域62作為電流經路，從而驅動電晶體60良好地起到驅動電晶體的作用。電容器7連接在驅動電晶體60的第2柵電極6a和源電極6i之間。具體而言，電容器7的電極7a連接至驅動電晶體60的第2柵電極6a，電容器7的電極7b連接至驅動電晶體60的源電極6i。另外，如圖18、圖20所示，在基板10和第1絕緣膜11之間形成電容器7的一方的電極7a，在第1絕緣膜11和第2絕緣膜12之間形成電容器7的另一方的電極7b，電極7a和電極7b夾著作為電介質的第1絕緣膜11而相對。並且，信號線3、電容器7的電極7a、開關電晶體50的第1柵電極5a，是通過對在基板10的一面形成的導電性膜，利用光刻法及蝕刻法等進行形狀加工而一起形成的。而且，掃描線2、電壓供給線4、電容器7的電極7b、開關電晶體50的漏電極5h、源電極5i及驅動電晶體60的漏電極他、源電極6i，是通過對在第1絕緣膜11的一面形成的導電性膜，利用光刻法及蝕刻法等進行形狀加工而一起形成的。而且，驅動電晶體60的第2柵電極6a、層疊在電壓供給線4上的導電層4a、以及層疊在掃描線2上的導電層2a，是通過對在第2絕緣膜12的一面形成的導電性膜，利用光刻法及蝕刻法等進行形狀加工而一起形成的。而且，在第1絕緣膜11中，在第1柵電極如和掃描線2重疊的區域形成接觸孔 11a，在漏電極證和信號線3重疊的區域形成接觸孔11b，在第2柵電極6a和源電極5i重疊的區域形成接觸孔11c。並且，接觸孔lie與第2絕緣膜12連通地形成。在該接觸孔 Ila Ilc內分別埋入接觸插塞20a 20c。通過接觸插塞20a而將開關電晶體50的第1 柵電極fe和掃描線2電導通，通過接觸插塞20b而將開關電晶體50的漏電極證和信號線 3電導通，通過接觸插塞20c而將開關電晶體50的源電極5i和電容器7的電極7a電導通、 而且將開關電晶體50的源電極5i和驅動電晶體60的第2柵電極6a電導通。並且，也可以不經由接觸插塞20a 20c，而是掃描線2直接與第1柵電極fe接觸，漏電極證與信號線3接觸，源電極5i與第2柵電極6a接觸而導通。而且，驅動電晶體60的漏電極Mi與電壓供給線4成一體地相連，驅動電晶體60 的源電極6i與電容器7的電極7b成一體地相連。由該開關電晶體50和驅動電晶體60構成的電晶體構造體560的驅動，通過控制而使EL元件8同樣發光，具備電晶體構造體560的EL面板1也同樣發光。接著，使用如從圖21A、21B到圖31A、圖31B的工序圖來說明本發明涉及的構成EL 面板1的電晶體構造體560的開關電晶體50和驅動電晶體60的製造方法。並且，在該工序說明圖示出的開關電晶體50和驅動電晶體60，實際上一部分形狀等不同，但在此為了方便，將各薄膜電晶體作為同等的大小而示出，概念性地圖示各薄膜電晶體的主要部分進行說明。圖A側是驅動電晶體60，圖B側是開關電晶體50。首先，如圖21A、圖2IB所示，在基板10上通過濺射而澱積例如Cr膜、Al膜、Cr/ Al層疊膜、AlTi合金膜或AlTiNd合金膜等柵極金屬層，通過光刻法及蝕刻法等進行構圖， 形成開關電晶體50的第1柵電極fe。而且，與第1柵電極fe —起，在基板10上形成信號線3、電容器7的電極7a(參照圖18 圖20)。接著，如圖22A、圖22B所示，通過等離子體CVD (PE-CVD)，形成氮化矽等第1絕緣膜11。進而，如圖22A、圖22B所示，在第1絕緣膜11上，通過等離子體CVD來成膜含有結晶性矽的半導體層％。在成膜作為半導體膜6b、6b)的半導體層9b之際，先成膜矽的結晶化度比較低的第1矽層91，接著成膜矽的結晶化度比較高的第2矽層92。具體而言，在H2氣體相對於SiH4氣體的比例比較低，等離子體功率和壓力低的條件下，形成作為非晶質矽薄膜的第1矽層91。之後，使壓氣體相對於SiH4氣體的比例壓倒性地多，而且，為了更加提高結晶化度而使等離子體功率和壓力大，從而形成作為微結晶矽薄膜的第2矽層92。在本實施例中，作為載流子氣體使用氬，氣體流量為SiH4/H2 = 50/10500 (SCCM)，功率密度為0. 134 (W/cm2)，壓力300 (Pa)的條件下成膜第2矽層92。並且，有關半導體層％的第1矽層91和第2矽層92 (半導體膜的第1區域和第2 區域)的矽的結晶化度，根據通過拉曼分光測定而計算出的結晶化度來判別，如上所述，定義為若結晶化度為20%以上則是微結晶矽薄膜，定義為若結晶化度小於20%則是非晶質矽薄膜(參照圖59)。而且，作為在第1絕緣膜11上成膜半導體層9b的前處理，優選對第1絕緣膜11 的表面實施等離子體處理。若對第1絕緣膜11實施等離子體處理，則可以將第1絕緣膜11 的表面改質，提高在該第1絕緣膜11上成膜的結晶性矽的結晶化度。 作為本實施方式的等離子體處理，例如在使用H2氣體，氣體流量為1000 (SCCM)，功率密度為0. 178 (W/cm2)，壓力為SO(Pa)的條件下進行。進而，如圖22A、圖22B所示，在半導體層9b(第2矽層9 上，通過CVD法等形成矽氮化物等保護絕緣層9d。接著，如圖23A、圖2 所示，對保護絕緣層9d通過光刻法 蝕刻法等進行構圖，形成對半導體層％的成為溝道的區域進行覆蓋的驅動電晶體60的保護絕緣膜6d、及開關電晶體50的保護絕緣膜5d。接著，如圖24A、圖24B所示，在形成了保護絕緣膜6d、5d的半導體層9b上，通過濺射、CVD法等，形成成為雜質半導體膜的雜質半導體層9f。並且，作為雜質半導體層9f使用何種材料，因開關電晶體50、驅動電晶體60是ρ 型還是η型而異。P型電晶體的情況下，(P+Si)是通過在SiH4氣體中混入乙硼烷等受主型雜質進行等離子體成膜而形成的。η型電晶體的情況下，(n+Si)是通過在SiH4氣體中混入砷化三氫、磷化氫等施主型雜質進行等離子體成膜而形成的。接著，如圖25A、圖25B所示，在雜質半導體層9f上，例如通過濺射等，形成成為源電極及漏電極的導電膜9h。
接著，如圖^A、圖26B所示，對導電膜9h通過光刻法 蝕刻法等進行構圖，形成驅動電晶體60的源電極6i及漏電極6h、開關電晶體50的源電極5i及漏電極5h，同時形成掃描線2、電壓供給線4、電容器7的電極7b (參照圖18、圖19、圖20)。接著，如圖27A、圖27B所示，將源電極6i及漏電極6h、以及源電極5i及漏電極釙作為掩膜，對雜質半導體層9f和半導體層9b通過幹法蝕刻進行構圖，形成雜質半導體膜 6f、6g和第2半導體膜6b、以及雜質半導體膜5f、5g和第1半導體膜恥。第2半導體膜6b 具有第1區域61和第2區域62，第1半導體膜恥具有第1區域51和第2區域52。接著，如圖^A、圖28B所示，形成對驅動電晶體60的源電極6i及漏電極他、開關電晶體50的源電極5i及漏電極證等進行覆蓋的第2絕緣膜12。並且，在形成第2絕緣膜12之前，形成了與驅動電晶體60的源電極6i導通的像素電極8a (參照圖19)。並且，也可以取而代之，在形成第2絕緣膜12之後，在第2絕緣膜 12中形成接觸孔，以經由該接觸孔將像素電極8a導通到驅動電晶體6的源電極6i的方式， 在第2絕緣膜12上及接觸孔內形成像素電極8a。接著，如圖^A、圖29B所示，在第2絕緣膜12上，通過濺射等形成例如Cr膜、Al 膜、Cr/Al層疊膜、AlTi合金膜或AlTiNd合金膜等柵極金屬層9a。接著，如圖30A、圖30B所示，對柵極金屬層9a通過光刻法及蝕刻法等進行構圖，形成驅動電晶體60的第2柵電極6a，同時形成導電層h、4a(參照圖18)。接著，如圖31A、圖31B所示，將覆蓋第2柵電極6a的氮化矽等鈍化膜14形成在第 2絕緣膜12上。這樣，製造了驅動電晶體60和開關電晶體50。繼而，對鈍化膜14和第2絕緣膜12通過光刻進行構圖，從而形成像素電極8a的中央部露出的開口部12a(參照圖19)。接著，在澱積聚醯亞胺等感光性樹脂之後，進行曝光而形成具有像素電極8a露出的開口部13a的、例如格子狀的提13 (參照圖19)。接著，在提13的開口部13a，塗敷成為空穴注入層8b的材料被溶解或分散於溶劑中而成的液狀體，使該液狀體乾燥，從而成膜作為載流子輸送層的空穴注入層8b，在提13 的開口部13a內的空穴注入層8b上，塗敷成為發光層8c的材料被溶解或分散於溶劑中而成的液狀體，使該液狀體乾燥，從而成膜發光層8c (參照圖19)。接著，通過在提13之上及發光層8c之上將對置電極8d成膜於一面，製造EL元件 8(參照圖19)，製造EL面板1。如上所述，在形成底部柵極構造的第1薄膜電晶體即開關電晶體50和頂部柵極構造的第2薄膜電晶體即驅動電晶體60之際，使在基板10和第1絕緣膜11之間形成開關電晶體50的第1柵電極fe的工序、與在第2絕緣膜12和鈍化膜14之間形成驅動電晶體60 的第2柵電極6a的工序為不同工序，可以通過共用的工序形成這以外的薄膜電晶體的構成。即，通過使形成開關電晶體50的第1柵電極fe的工序和形成驅動電晶體60的第 2柵電極6a的工序以外的工序為共用的製造工序的製造方法，可以分開製作驅動電晶體60 和開關電晶體50。這樣，若是使開關電晶體50的第1柵電極fe和驅動電晶體60的第2柵電極6a以外為共用的製造工序的電晶體構造體560的製造方法，則可以抑制製造工序數，用比以前少的工序數來分開製作驅動電晶體60和開關電晶體50。另外，由於開關電晶體50的第1半導體膜恥在第1柵電極fe側配置第1區域 51，所以將第1半導體膜恥的含有更多非晶質矽的第1區域51作為溝道的電流經路，所以該開關電晶體50具有相當於具備由非晶質矽構成的半導體膜的薄膜電晶體的功能。另外， 開關電晶體50良好地起到對驅動電晶體60的導通/截止進行控制的薄膜電晶體的作用。而且，由於驅動電晶體60的第2半導體膜乩在第2柵電極6a側配置第2區域 62，所以將第2半導體膜6b的含有更多結晶性矽的第2區域62作為溝道的電流經路，因此該驅動電晶體60具有相當於具備由結晶性矽構成的半導體膜的薄膜電晶體的功能。另外， 驅動電晶體60良好地起到通過開關電晶體50的控制而向EL元件8流動電流的薄膜電晶體的作用。這樣，驅動電晶體60和開關電晶體50各具有不同的電晶體特性，發揮各自的作用，從而可以使EL面板1良好地發光。而且，在第2半導體膜6b中將與矽的結晶化穩定的保護絕緣膜6d的界面側的第2 區域62作為電流經路，從而驅動電晶體60成為頂部柵極構造，所以該驅動電晶體60更好地起到驅動電晶體的作用。而且，由於驅動電晶體60成為頂部柵極構造，所以第2柵電極6a將驅動電晶體60 上的對置電極8d引起的電場遮斷，故而不作用於驅動電晶體60的第2半導體膜6b。第2 柵電極6a通過將對置電極8d引起的電場遮斷，可以防止該電場引起的源極 漏極間的電壓變化，可以抑制驅動電晶體60的驅動電流的降低，維持作為驅動電晶體60的驅動電晶體的作用。(實施方式3)圖1是示出作為發光裝置的EL面板1中的多個像素P的配置構成的平面圖，圖2 是示出EL面板1的概略構成的平面圖。如圖1、圖2所示，在EL面板1上，多個像素P按照規定的圖形配置成矩陣狀。多個像素P具有發出R(紅)光的紅像素P、發出G(綠)光的紅像素P和發出B (藍)光的紅像素P。在該EL面板1中，多條掃描線2沿著行方向相互大致平行地排列，多條信號線3 以從平面視看與掃描線2大致正交的方式沿著列方向相互大致平行地排列。而且，在相鄰的掃描線2之間，沿著掃描線2設置著電壓供給線4。另外，被相互鄰接的二條掃描線2和相互鄰接的二條信號線3圍住的範圍相當於像素P。而且，在EL面板1中，以覆蓋掃描線2、信號線3、電壓供給線4的上方的方式，設置著作為隔壁的提(bank) 13。該提13例如設置成格子狀，對每個像素P形成由提13圍成的大致長方形狀的多個開口部13a。在該提13的開口部13a內，設有規定的載流子輸送層 (後述的空穴注入層8b、發光層8c)，成為像素P的發光區域。所謂載流子輸送層，是通過施加電壓而輸送空穴或電子的層。並且，提13如上所述，不僅對每個像素P設置開口部13a， 而且還可以具有對信號線3上進行覆蓋且沿著列方向延伸、並將在列方向上排列的後述的多個像素P的各像素電極8a的中央部集中起來露出的條紋狀的開口部。圖3是示出以有源矩陣驅動方式動作的EL面板1的1個像素所相當的電路的一個例子的電路圖。如圖3所示，在EL面板1上，設有掃描線2、與掃描線2交叉的信號線3、沿著掃描線2的電壓供給線4，該EL面板1的各像素P具備作為第2薄膜電晶體的開關電晶體5、作為第1薄膜電晶體的驅動電晶體6、電容器7、及作為發光元件的EL元件8。開關電晶體5 和驅動電晶體6起到使EL元件8發光的驅動元件的作用。在各像素P中，開關電晶體5的柵極連接至掃描線2，開關電晶體5的漏極和源極之中的一方連接至信號線3，開關電晶體5的漏極和源極之中的另一方連接至電容器7的一方的電極及驅動電晶體6的柵極。驅動電晶體6的源極和漏極之中的一方連接至電壓供給線4，驅動電晶體6的源極和漏極之中的另一方連接至電容器7的另一方的電極及EL元件 8的正極。並且，全部像素P的EL元件8的負極保持恆定電壓Vcom(例如被接地)。而且，在該EL面板1的周圍，各掃描線2連接至掃描驅動器，各電壓供給線4連接至輸出恆定電壓的電壓源或輸出適宜電壓信號的電壓驅動器，各信號線3連接至數據驅動器，通過這些驅動器，EL面板1以有源矩陣驅動方式被驅動。在電壓供給線4上，提供基於電壓源的恆定電壓或基於電壓驅動器的電壓信號。接著，使用圖32 圖34說明EL面板1和該像素P的電路構造。其中，圖32是相當於EL面板1的1個像素P的平面圖，圖33是沿著圖32的XXXIII-XXXIII線的面的箭頭視剖面圖，圖；34是沿著圖32的XXXIV-XXXIV線的面的箭頭視剖面圖。並且，在圖32中，主要示出電極及布線。如圖32所示，各像素P的電晶體構造體56具備該開關電晶體5和驅動電晶體6。 開關電晶體5及驅動電晶體6沿著信號線3排列，在開關電晶體5的附近配置電容器7，在驅動電晶體6的附近配置EL元件8。而且，在各像素P中，在掃描線2和電壓供給線4之間，配置著開關電晶體5、驅動電晶體6、電容器7及EL元件8。如圖32 圖34所示，在基板10上設置第1柵電極6a，覆蓋該第1柵電極6a地在基板10的上表面形成第1絕緣膜11。在該第1絕緣膜11之上，形成第2半導體膜恥和第 1半導體膜乩及一對雜質半導體膜5f、5g、6f、6g及漏電極釙、乩和源電極5i、6i，覆蓋漏電極證、他及源電極5i、6i地形成第2絕緣膜12。在該第2絕緣膜12上設置第2柵電極 fe。覆蓋該第2柵電極fe地在第2絕緣膜12的上表面形成鈍化膜14。並且，驅動電晶體6的漏電極他和源電極6i經由夾著第1半導體膜6b的凹部6c 的一對端部分別設置的一對雜質半導體膜6f、6g而連接至第1半導體膜6b的端部。而且， 開關電晶體5的漏電極證和源電極5i經由夾著第2半導體膜恥的凹部5c的一對端部分別設置的一對雜質半導體膜5f、5g而連接至第2半導體膜恥的端部。而且，信號線3形成在基板10和第1絕緣膜11之間。掃描線2形成在第2絕緣膜12和鈍化膜14之間。電壓供給線4形成在第1絕緣膜11上。並且，在電壓供給線4上的第2絕緣膜 12，形成沿著電壓供給線4的溝(省略圖示)，在該溝內設有覆蓋電壓供給線4的導電層如。 通過使導電層如接觸電壓供給線4地層疊導電層如，謀求電壓供給線4的低電阻化，謀求經由驅動電晶體6向EL元件8供給的電流量的穩定化。而且，如圖32、圖34所示，開關電晶體5是頂部柵極構造的第2薄膜電晶體。該開關電晶體5是具有第2柵電極fe、第2半導體膜恥、保護絕緣膜5d、雜質半導體膜5f、5g、漏電極證、源電極5i等的開關電晶體。在基板10的上表面形成的絕緣性的第1絕緣膜11，例如，具有光透射性，具有矽氮化物或矽氧化物。在該第1絕緣膜11上且與第2柵電極fe對應的位置，形成本徵的第 2半導體膜恥。第2半導體膜恥例如含有結晶性矽，特別是微結晶矽(microcrystalline silicon)，具有位於第1絕緣膜11側的第1區域51和其反對面側的位於第2絕緣膜12側的第2區域52。在此，第1區域51的矽的結晶化度形成為比第2區域52高。換而言之， 第2半導體膜恥的第1區域51與第2區域52相比較，矽的結晶化度相對高，結晶性矽區域的比例比第2區域52高。另外，第2半導體膜恥的第2區域52與第1區域51相比較， 非晶質矽(amorphous silicon)區域的比例高，優選實質上僅為非晶質矽的區域。而且，在第2半導體膜恥的上表面的、包含與第2柵電極fe對應的區域的至少一部分的大致中央側，形成著凹部5c。該凹部5c形成在第2半導體膜恥的第2區域52，不到達第1區域51。並且，第2半導體膜恥的與凹部5c對應的部分成為溝道被形成的溝道區域。在該第2半導體膜恥中夾著凹部5c的兩端部，比凹部5c更高一段。在第2半導體膜恥的一端部之上，形成雜質半導體膜5f，在第2半導體膜恥的另一端部之上，形成雜質半導體膜5g。另外，雜質半導體膜5f、5g分別在第2半導體膜恥的兩端側相互分離地形成。並且，雜質半導體膜5f、5g雖然是η型半導體，但不限於此，開關電晶體5若為ρ型電晶體，則也可以是P型半導體。在雜質半導體膜5f之上，形成漏電極證。在雜質半導體膜5g之上，形成源電極 5i。漏電極證、源電極5i優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜、及AlTiNd 合金膜之中選擇的材料形成。在漏電極證及源電極5i之上，形成絕緣性的第2絕緣膜12，漏電極證及源電極 5i等被第2絕緣膜12覆蓋。第2絕緣膜12例如具有氮化矽或氧化矽。第2柵電極fe形成在第2絕緣膜12上且位於與第2半導體膜恥的凹部5c對應的位置。該第2柵電極fe由例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜或AlTiNd合金膜構成。第2絕緣膜12上的第2柵電極fe被鈍化膜14覆蓋。鈍化膜14例如具有氮化矽或氧化矽。另外，開關電晶體5被第1絕緣膜11、第2絕緣膜12、鈍化膜14覆蓋。在該開關電晶體5中，第2絕緣膜12起到柵極絕緣膜的作用，第2柵電極fe的電場作用的第2半導體膜恥的低一段的區域的凹部5c部分，成為溝道被形成的溝道區域。特別是，在第2半導體膜恥中成為第2柵電極fe側的、第2半導體膜恥的第2區域52形成溝道，該第2區域52成為源電極5i和漏電極證之間的電流經路。另外，由於第2半導體膜恥的第2區域52是含有更多非晶質矽(amorphous silicon)的半導體層，所以將該第2區域52作為溝道的電流經路的開關電晶體5，相當於具備由非晶質矽構成的半導體膜(或將非晶質矽作為主成分的半導體膜)的薄膜電晶體。 即，開關電晶體5的第2區域52的非晶質娃，與微結晶矽這樣的結晶性矽相比較，漏電流少，在半導體層流動的電流的導通/截止比，即，(導通時在半導體層流動的電流)/(截止時在半導體層流動的電流)的值大，所以良好地起到對驅動電晶體6的導通/截止進行控制的開關電晶體的作用。而且，如圖32、圖33所示，驅動電晶體6是逆交錯構造溝道蝕刻型的底部柵極構造的第1薄膜電晶體。該驅動電晶體6具有第1柵電極6a、第1半導體膜6b、雜質半導體膜 6f、6g、第1漏電極6h、第1源電極6i等。第1柵電極6a形成在基板10和第1絕緣膜11之間。該第1柵電極6a優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜、及AlTiNd合金膜之中選擇的材料形成。而且，在第1柵電極6a之上形成絕緣性的第1絕緣膜11，通過該第1絕緣膜11覆蓋第1柵電極6a。在該第1絕緣膜11上且與第1柵電極6a對應的位置，形成本徵的第1半導體膜 6b，第1半導體膜6b夾著第1絕緣膜11與第1柵電極6a相對。第1半導體膜6b例如含有結晶性矽，特別是微結晶矽(microcrystalline silicon)，具有位於第1絕緣膜11側的第1區域61和其反對面側的位於第2絕緣膜12側的第2區域62。在此，第1區域61的矽的結晶化度形成得比第2區域62高。換而言之，第 1半導體膜6b的第1區域61，與第2區域62相比較，矽的結晶化度相對高，結晶性矽區域的比例比第2區域62高。另外，第1半導體膜6b的第2區域62與第1區域61相比較，非晶質矽(amorphous silicon)區域的比例高，優選實質上僅為非晶質矽的區域。第1半導體膜6b的第1區域61為與第2半導體膜恥的第1區域51相同的組成且為相同的厚度， 第1半導體膜6b的第2區域62為與第2半導體膜恥的第2區域52相同的組成且為相同的厚度。因此，第1半導體膜6b及第2半導體膜恥如後所述，可以使用作為同一材料層的半導體層9b通過同一工藝一起製造。而且，在第1半導體膜6b的上表面的包含與第1柵電極6a對應的區域的至少一部分的大致中央側，形成著凹部6c。該凹部6c形成在第1半導體膜6b的第2區域62，不到達第1區域61。並且，第1半導體膜6b的凹部6c所對應的部分成為溝道被形成的溝道區域。在該第1半導體膜6b中夾著凹部5c的兩端部，比凹部5c還高一段。在第1半導體膜6b的一端部之上，形成雜質半導體膜6f，在第1半導體膜6b的另一端部之上，形成雜質半導體膜6g。另外，雜質半導體膜6f、6g分別在第1半導體膜6b的兩端側相互分離地形成。並且，雜質半導體膜6f、6g雖然是η型半導體，但不限於此，驅動電晶體6若為ρ型電晶體，則也可以是P型半導體。雜質半導體膜6f、6g由與雜質半導體膜5f、5g相同的材料構成且為相同的厚度。因此，雜質半導體膜6f、6g及雜質半導體膜5f、5g如後所述，可以使用作為同一材料層的雜質半導體層9f通過同一工藝一起製造。在雜質半導體膜6f之上，形成漏電極他。在雜質半導體膜6g之上，形成源電極 6i。漏電極他、源電極6i優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜、及AlTiNd 合金膜之中選擇的材料形成。漏電極他、源電極6i由與漏電極證、源電極5i相同的材料構成且為相同的厚度。因此，漏電極他、源電極6i及漏電極證、源電極5i如後所述，可以使用作為同一材料層的導電膜9h通過同一工藝一起製造。在漏電極他及源電極6i之上，形成絕緣性的第2絕緣膜12，漏電極他及源電極 6i等被第2絕緣膜12覆蓋。在第2絕緣膜12上，形成鈍化膜14。另外，驅動電晶體6被第1絕緣膜11、第2絕緣膜12、鈍化膜14覆蓋。
在該驅動電晶體6中，第1絕緣膜11起到柵極絕緣膜的作用，在第1柵電極6a的電場作用的第1半導體膜6b的低一段的區域即凹部6c部分，形成溝道(溝道區域)。特別是，在第1半導體膜6b中，在成為第1柵電極6a側的、第1半導體膜6b的第1區域61形成溝道，該第1區域61成為源電極6i和漏電極他之間的電流經路。另外，第1半導體膜6b的第1區域61是比第2區域62含有更多結晶性矽的半導體層，所以將該第1區域61作為溝道的電流經路的驅動電晶體6，相當於具備由結晶性矽構成的半導體膜(或以結晶性矽為主成分的半導體膜)的薄膜電晶體。即，驅動電晶體6 的第1區域61內的微結晶矽，是結晶粒徑大概為50 IOOnm的結晶性矽，與非晶質矽相比較，電晶體的驅動引起的閾值電壓的偏移少，所以抑制了電晶體的劣化，而且由於載流子遷移率高，所以良好地起到通過開關電晶體5的控制而向EL元件8流動電流的驅動電晶體的作用。電容器7連接在驅動電晶體6的第1柵電極6a和源電極6i之間。具體而言，電容器7的電極7a連接至驅動電晶體6的第1柵電極6a，電容器7的電極7b連接至驅動電晶體6的源電極6i。另外，如圖32、圖34所示，在基板10和第1絕緣膜11之間形成電容器7的一方的電極7a，在第1絕緣膜11和第2絕緣膜12之間形成電容器7的另一方的電極7b，電極7a和電極7b夾著作為電介質的第1絕緣膜11而相對。並且，信號線3、電容器7的電極7a、驅動電晶體6的第1柵電極6a，是通過對在基板10的一面形成的導電膜，利用光刻法及蝕刻法等進行形狀加工而一起形成的。而且，電壓供給線4、電容器7的電極7b、開關電晶體5的漏電極證、源電極5i及驅動電晶體6的漏電極他、源電極6i，是通過對在第1絕緣膜11的一面形成的導電膜，利用光刻法及蝕刻法等進行形狀加工而一起形成的。而且，掃描線2、開關電晶體5的第2柵電極fe是通過對在第2絕緣膜12的一面形成的導電膜，利用光刻法及蝕刻法等進行形狀加工而一起形成的。並且，層疊在電壓供給線4上的導電層4a，與掃描線2和第2柵電極fe —起形成。而且，在第1絕緣膜11中，在漏電極證和信號線3重疊的區域形成接觸孔11b，在第1柵電極6a和源電極5i重疊的區域形成接觸孔11c，在接觸孔IlbUlc內分別埋入接觸插塞20b、20c。開關電晶體5的漏電極證和信號線3通過接觸插塞20b而電導通，開關電晶體5的源電極5i和電容器7的電極7a通過接觸插塞20c而電導通，而且開關電晶體5 的源電極5i和驅動電晶體6的第1柵電極6a通過接觸插塞20c而電導通。並且，也可以不經由接觸插塞20b、20c，而是漏電極證與信號線3接觸，源電極5i與第1柵電極6a。而且，驅動電晶體6的第1柵電極6a與電容器7的電極7a成一體地相連，驅動電晶體6的漏電極他與電壓供給線4成一體地相連，驅動電晶體6的源電極6i與電容器7 的電極7b成一體地相連。像素電極8a間隔著第1絕緣膜11設置在基板10上，對每個像素P都獨立形成。 若是從像素電極8a側射出EL元件8的光的底部發射構造，則該像素電極8a是透明電極，優選由從例如摻錫氧化銦(ITO)、摻鋅氧化銦、氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、 及鎘-錫氧化物(CTO)之中選擇的材料形成。而且，在從對置電極8d側射出EL元件8的光的頂部發射構造的情況下，像素電極8a優選將光反射性高的鋁等單體或合金層作為下層作為光反射性層，作為上層優選為上述透明電極的層疊構造。並且，像素電極8a的一部分與驅動電晶體6的源電極6i重疊，像素電極8a和源電極6i連接。另外，如圖32、圖33所示，第2絕緣膜12及鈍化膜14形成為覆蓋掃描線2、信號線3、電壓供給線4、開關電晶體5、驅動電晶體6、像素電極8a的周緣部、電容器7的電極7b 及第1絕緣膜11。即，在第2絕緣膜12及鈍化膜14中，以各像素電極8a的中央部露出的方式形成開口部12a。因此，第2絕緣膜12及鈍化膜14從平面視看形成為格子狀。EL元件8如圖32、圖33所示，具備作為正極即第1電極的像素電極8a ；形成在像素電極8a之上的化合物膜即空穴注入層8b ；形成在空穴注入層8b之上的化合物膜即發光層8c ；以及形成在發光層8c之上的作為第2電極的對置電極8d。對置電極8d是全部像素P所共用的單一電極，跨全部像素P連續形成。空穴注入層8b是由例如作為導電性高分子的PEDOT (poly (ethylenedioxy) thiophene ；聚乙撐二氧噻吩)及作為摻雜劑的PSS (polystyrene sulfonate ；聚苯乙烯磺酸)構成的層，是從像素電極8a向發光層8c注入空穴的載流子注入層。發光層8c是按每個像素P由具有發出R (紅)、G (綠)、B (藍)之中的任一光的材料，例如，聚芴系發光材料、聚亞苯基亞乙烯基系發光材料構成的層，伴隨從對置電極8d供給的電子與從空穴注入層8b注入的空穴的複合而發光。因此，發出R(紅)光的像素P、發出G(綠)光的像素P、發出B(藍)光的像素P，其發光層8c的發光材料互不相同。並且， 像素P的R (紅)、G (綠)、B (藍)例如以在縱方向排列同色像素的條紋圖形而排列。並且， 該圖形不限於條紋圖形，也可以是三角形排列。在排列圖形是條紋圖形的情況下，提13的開口部13a被設置成沿著各像素P的排列圖形的格子狀或沿著列方向將多個像素P的像素電極8a的中央部集中露出的條紋狀。對置電極8d由工作函數低於像素電極8a的材料形成，被用作負極的情況下，例如，由包含銦、鎂、鈣、鋰、鋇、稀土類金屬中的至少一種的單體或合金的下層及用於使表面電阻(sheet resistance)降低的上層的層疊體形成。在從對置電極8d側射出EL元件8 的光的頂部發射構造的情況下，上層是透明電極，優選由從例如摻錫氧化銦(ITO)、摻鋅氧化銦、氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(SiO)及鎘-錫氧化物(CTO)之中選擇的材料形成，若是從像素電極8a側射出EL元件8的光的底部發射，則優選光反射性高的鋁等單體或合金層。該對置電極8d是全部像素P所共用的電極，覆蓋發光層8c等化合物膜與後述的提13。這樣，通過第2絕緣膜12及提13，將成為發光部位的發光層8c按照每個像素P隔開。另外，在開口部13a內，作為載流子輸送層的空穴注入層8b及發光層8c被層疊在像素電極8a上。並且，空穴注入層8b也可以跨多個像素P連續形成。這種情況下，優選具有空穴注入性的氧化鍺。具體而言，提13如下起到阻擋隔壁的作用在通過溼式法在像素P的被提13包圍的規定的區域形成空穴注入層8b、發光層8c時，使成為空穴注入層Sb、發光層8c的材料被溶解或分散於溶劑中而成的液狀體藉助提13而不流出到鄰接的像素P。例如，如圖33所示，在第2絕緣膜12及鈍化膜14之上設置的提13的開口部13a 的開口端，比第2絕緣膜12的開口部12a的開口端還位於內側，提13覆蓋第2絕緣膜12
32及鈍化膜14的整個面。並且，通過將第2絕緣膜12形成為寬度比提13還寬的構造，開口部13a的寬度比開口部12a寬，鈍化膜14及第2絕緣膜12的開口部12a的開口端的側面從提13的開口部13a露出也可以。另外，在被各開口部13a圍住的各像素電極8a上，塗敷含有作為空穴注入層8b的材料的液狀體，對每個基板10進行加熱而使該液狀體乾燥並成膜的化合物膜，作為第1載流子輸送層即空穴注入層8b。再者，在被各開口部13a圍住的各空穴注入層8b上，塗敷含有作為發光層8c的材料的液狀體，對每個基板10進行加熱而使該液狀體乾燥並成膜的化合物膜，作為第2載流子輸送層即發光層8c。並且，覆蓋該發光層8c和提13地設置對置電極8d。另外，在該EL面板1中，底部發射構造的情況下，像素電極8a、基板10及第1絕緣膜11是透明的，從發光層8c發出的光透射像素電極8a、第1絕緣膜11及基板10而射出。 因此，基板10的背面成為顯示面。並且，不僅基板10側，而且反對側是顯示面的頂部發射構造也可以。這種情況下， 如上所述，使對置電極8d為透明電極，像素電極8a為反射電極，從發光層8c發出的光透射對置電極8d而射出。該EL面板1被如下驅動而發光。在全部電壓供給線4上施加了規定電平的電壓狀態下，通過掃描驅動器向掃描線 2依次施加電壓，從而這些掃描線2被依次選擇。與所選擇的掃描線2對應的各像素P的開關電晶體5成為導通。在各掃描線2被選擇時，若通過數據驅動器將與灰度等級相對應的電平的電壓施加到全部信號線3，則與被該選擇的掃描線2對應的各像素P的開關電晶體5成為導通，所以該信號線3上的電壓被施加到驅動電晶體6的柵電極6a。對應於與在該驅動電晶體6的柵電極6a上施加的規定的灰度等級對應的電平的電壓，驅動電晶體6的柵電極6a和源電極6i之間的電位差確定，驅動電晶體6的漏極-源極電流的大小確定，EL元件8以與該漏極-源極電流相對應的明亮度發光。之後，若該掃描線2的選擇被解除，則開關電晶體5成為截止，所以按照在驅動電晶體6的柵電極6a上施加的電壓，電荷被積蓄於電容器7中，驅動電晶體6的柵電極6a和源電極6i間的電位差被保持。因此，驅動電晶體6繼續流動與選擇時相同的電流值的漏極-源極電流，維持EL元件8的亮度。S卩，通過開關電晶體5，施加在驅動電晶體6的柵電極6a上的電壓，切換為施加在信號線3上的規定灰度等級電平的電壓，驅動電晶體6使與在該柵電極6a上施加的電壓的電平相對應的電流值的漏極-源極電流(驅動電流)從電壓供給線4流向EL元件8，使EL 元件8以與電流值(電流密度)對應的規定的灰度等級進行發光。這樣，通過具備開關電晶體5和驅動電晶體6的電晶體構造體56的驅動、控制，EL 元件8發光，EL面板1發光。接著，使用從圖7A、圖7B、圖35A、圖35B到圖43A、圖43B的工序圖，對本發明涉及的構成EL面板1的電晶體構造體56的開關電晶體5和驅動電晶體6的製造方法進行說明。並且，在該工序說明圖中示出的開關電晶體5和驅動電晶體6，實際上，一部份形狀等不同，但在此為了方便，將各薄膜電晶體示為同等的大小，概念性地圖示各薄膜電晶體的主要部分進行說明。圖A側是驅動電晶體6，圖B側是開關電晶體5。首先，如圖7A、圖7B所示，在基板10上，通過濺射而澱積例如Cr膜、Al膜、Cr/Al 層疊膜、AlTi合金膜或AlTiNd合金膜等柵極金屬層，通過光刻法及蝕刻法等進行構圖，形成驅動電晶體6的第1柵電極6a。而且，與第1柵電極6a —起，在基板10上形成信號線 3、電容器7的電極7a (參照圖33、圖34)。接著，如圖35A、圖35B所示，通過等離子體CVD (PE-CVD)，形成氮化矽等第1絕緣膜11。進而，如圖35A、圖35B所示，在第1絕緣膜11上，通過等離子體CVD形成含有結晶性矽的半導體層％。在形成成為半導體膜6b、6b)的半導體層9b之際，先形成矽的結晶化度比較高的第1矽層91，接著形成矽的結晶化度比較低的第2矽層92。第2矽層92優選實質上僅為非晶質矽。具體而言，雖然使SiH4氣體和吐氣體被等離子體分解後而形成第1矽層91，但通過將H2氣體相對於SiH4氣體的比例設定為壓倒性地多，而且，為了使結晶化度更高而將等離子體功率和壓力設定為較大，可以形成作為微結晶矽薄膜的第1矽層91。在本實施例中， 作為載流子氣體使用氬，在氣體流量為SiH4/H2 = 50/10500 (SCCM)，功率密度為0. 134 (W/ cm2)，壓力300 (Pa)的條件下形成第1矽層91。之後，通過使H2氣體相對於SiH4氣體的比例下降，使等離子體功率和壓力下降，形成作為非晶質矽薄膜的第2矽層92。在此，雖然有在作為微結晶矽薄膜的第1矽層91的該表面生成凹凸的傾向，但由於在第1矽層91上層疊著作為非晶質矽薄膜的第2矽層92，所以第1矽層91的表面凹凸被第2矽層92覆蓋而被緩和。而且，也可以不通過等離子體CVD來形成第1矽層91，而是通過向非晶質矽薄膜照射雷射而使微結晶矽薄膜改質的手法來形成。這種情況下，在第1絕緣膜11上形成非晶質矽薄膜之後，從CVD裝置的腔室取出基板進行雷射照射處理而形成第1矽層91，之後再將基板放入CVD裝置的腔室內，在第1矽層91上層疊第2矽層92。並且，有關半導體層％的第1矽層91和第2矽層92(半導體膜的第1區域和第2區域)的矽的結晶化度，可以根據通過例如拉曼分光測定而計算出的結晶化度進行判別。這種情況下，例如，非晶質矽給與在480CHT1附近具有寬的峰的光譜。晶界(grain boundary)或結晶徑為5nm以下的非常微小的結晶矽，給與在500CHT1附近具有寬的峰的光譜。結晶化矽給與在520CHT1附近具有比較尖銳的峰的光譜。作為測定對象的第1矽層91、 第2矽層92的矽薄膜的光譜，例如，如圖59所示，可以將各成分光譜，即非晶質矽、晶界或結晶徑為5nm以下的非常微小的結晶矽、結晶化矽的各光譜，以某一特定的比率重合來表示。可以通過公知的分析手法求出該比率，從而計算出結晶化度d(%)。在某一矽薄膜的光譜中所含的非晶質矽的成分光譜的強度為Ia-Si，晶界或結晶徑為5nm以下的非常微小的結晶矽的成分光譜的強度為Iu。-Si，結晶化矽的成分光譜的強度為I。_Si的情況下，結晶化度 d(%)通過下述的式1計算出。d(%) = (Ic-Si+Iuc-Si)/(Ic-Si+Iuc-Si+Ia-Si) X 100...⑴該結晶化度)越高，則矽薄膜中越含有結晶化的矽。定義為若結晶化度為20%以上則是微結晶矽薄膜，定義為若結晶化度小於20%則是非晶質矽薄膜。而且，作為在第1絕緣膜11上形成半導體層9b的前處理，優選對第1絕緣膜11 的表面實施等離子體處理。若對第1絕緣膜11實施等離子體處理，則使第1絕緣膜11的表面改質，可以提高在該第1絕緣膜11上成膜的結晶性矽的結晶化度。作為本實施方式的等離子體處理，例如可以使用N2O氣體，在氣體流量為 2000 (SCCM)，功率密度為0. 356 (ff/cm2)，壓力為80 (Pa)的條件下進行。雖然在該等離子體處理中使用隊0氣體，但也能夠代替隊0氣體而在適當的條件下使用氧氣、氮氣。進而，如圖35A、圖35B所示，在半導體層9b(第2矽層9 上，通過濺射、CVD法等形成成為雜質半導體膜的雜質半導體層9f。並且，作為雜質半導體層9f使用何種材料，因薄膜電晶體是P型還是η型而異。P 型電晶體的情況下，(p+Si)是通過在SiH4氣體中混入乙硼烷等受主型雜質進行等離子體成膜而形成的。η型電晶體的情況下，(n+Si)是通過在SiH4氣體中混入砷化三氫、磷化氫等施主型雜質進行等離子體成膜而形成的。接著，如圖36A、圖36B所示，對半導體層％及雜質半導體層9f通過光刻法 蝕刻法等進行構圖，形成具有第1區域61和第2區域62的第1半導體膜6b及配置在該第1半導體膜6b上的雜質半導體層部9ff、以及具有第1區域51和第2區域52的第2半導體膜 5b及配置在該第2半導體膜恥上的雜質半導體層部9ff。接著，如圖37A、圖37B所示，以覆蓋雜質半導體層部9ff的方式，在第1絕緣膜11 上，通過例如濺射等，形成成為源電極及漏電極的導電膜9h。接著，如圖38A、圖38B所示，對導電膜9h通過光刻法 蝕刻法等進行構圖，形成驅動電晶體6的源電極6i及漏電極6h、開關電晶體5的源電極5i及漏電極證。而且，與源電極及漏電極一起，形成電壓供給線4、電容器7的電極7b (參照圖33、圖34)。接著，如圖39A、圖39B所示，將漏電極他及源電極6i作為掩膜，對雜質半導體層部9fT通過幹法蝕刻進行構圖，從而形成一對雜質半導體膜6f、6g。此時，第1半導體膜6b 的上表面也被蝕刻，在第1半導體膜6b的上表面側的第2區域62形成凹部6c。並且，在該凹部6c不到達第1半導體膜6b的第1區域61的蝕刻條件下，形成一對雜質半導體膜6f、 6g，同時形成凹部6c。同樣，將漏電極證及源電極5i作為掩膜，對雜質半導體層部9ff通過幹法蝕刻進行構圖，從而形成一對雜質半導體膜5f、5g。此時，第2半導體膜恥的上表面也被蝕刻，在第2半導體膜恥的上表面側的第2區域52形成凹部5c。並且，在該凹部5c不到達第2半導體膜恥的第1區域51的蝕刻條件下，形成一對雜質半導體膜5f、5g，同時形成凹部5c。接著，如圖40A、圖40B所示，形成對驅動電晶體6的源電極6i及漏電極他、開關電晶體5的源電極5i及漏電極證等進行覆蓋的第2絕緣膜12。並且，在形成第2絕緣膜12之前，形成與驅動電晶體6的源電極6i導通的像素電極8a(參照圖33)。而且，在第2絕緣膜12上，形成使電壓供給線4露出的溝。接著，如圖41A、圖41B所示，在第2絕緣膜12上，通過濺射等，形成例如Cr膜、Al 膜、Cr/Al層疊膜、AlTi合金膜或AlTiNd合金膜等柵極金屬層9a。接著，如圖42A、圖42B所示，對柵極金屬層9a通過光刻法及蝕刻法等進行構圖，形成開關電晶體5的第2柵電極fe。而且，與第2柵電極fe —起，形成掃描線2、導電層 4a (參照圖32)。接著，如圖43A、圖4 所示，將覆蓋第2柵電極fe的鈍化膜14形成在第2絕緣膜 12上。這樣，製造了驅動電晶體6和開關電晶體5。進而，對鈍化膜14和第2絕緣膜12通過光刻進行構圖，從而形成像素電極8a的中央部露出的開口部12a(參照圖33)。接著，在澱積聚醯亞胺等感光性樹脂之後，進行曝光而形成具有使像素電極8a露出的開口部13a的、例如格子狀的提13(參照圖33)。接著，在提13的開口部13a，塗敷成為空穴注入層8b的材料被溶解或分散於溶劑中而成的液狀體，使該液狀體乾燥，從而成膜作為載流子輸送層的空穴注入層8b，在提13 的開口部13a內的空穴注入層8b上，塗敷成為發光層8c的材料被溶解或分散於溶劑中而成的液狀體，使該液狀體乾燥，從而成膜發光層8c (參照圖33)。接著，在提13之上及發光層8c之上將對置電極8d成膜於一面，從而製造EL元件 8(參照圖33)，製造EL面板1。如上所述，可以在形成底部柵極構造的第1薄膜電晶體即驅動電晶體6、及頂部柵極構造的第2薄膜電晶體即開關電晶體5之際，使在基板10和第1絕緣膜11之間形成驅動電晶體6的第1柵電極6a的工序，與在第2絕緣膜12和鈍化膜14之間形成開關電晶體 5的第2柵電極fe的工序為不同的工序，通過共用的工序來形成這以外的薄膜電晶體的構成。S卩，通過使形成驅動電晶體6的第1柵電極6a的工序，與形成開關電晶體5的第 2柵電極fe的工序以外的工序為共用的製造工序的製造方法，可以分別製作驅動電晶體6 和開關電晶體5。這樣，若是通過共用的製造工序來形成驅動電晶體6的第1柵電極6a和開關電晶體5的第2柵電極fe以外的電晶體構造體56的製造方法，則可以抑制製造工序數，通過比以前少的工序數來分別製作驅動電晶體6和開關電晶體5。另外，由於開關電晶體5的第2半導體膜恥在第2柵電極fe側配置第2區域52， 所以將第2半導體膜恥的含有更多非晶質矽的第2區域52作為溝道的電流經路，因此該開關電晶體5具有相當於具備由非晶質矽構成的半導體膜的薄膜電晶體的功能。另外，開關電晶體5良好地起到對驅動電晶體6的導通/截止進行控制的薄膜電晶體的作用。而且，由於驅動電晶體6的第1半導體膜乩在第1柵電極6a側配置第1區域61， 所以將第1半導體膜6b的含有更多結晶性矽的第1區域61作為溝道的電流經路，因此該驅動電晶體6具有相當於具備由結晶性矽構成的半導體膜的薄膜電晶體的功能。另外，驅動電晶體6良好地起到通過開關電晶體5的控制而向EL元件8流動電流的薄膜電晶體的作用。這樣，驅動電晶體6和開關電晶體5分別具有不同的電晶體特性，通過發揮各自的功能，可以使EL面板1良好地發光。而且，開關電晶體5及驅動電晶體6是逆交錯構造的溝道蝕刻型的薄膜電晶體，具有不具備對第2半導體膜恥和第1半導體膜6b的溝道進行保護的溝道保護膜的構造。因
36此，與具備溝道保護膜的類型的薄膜電晶體進行比較時，可以省略形成溝道保護膜的工序， 所以能夠減少與製造工序數少的部分相應的製造成本。而且，開關電晶體5是頂部柵極構造，是在第2柵電極fe的下方存在源電極5i及漏電極證的構造，所以有時從第2柵電極fe來的電場被遮斷在源電極5i及漏電極證。但是，由於本實施方式3的開關電晶體5是溝道蝕刻型的薄膜電晶體，所以在源電極5i和漏電極證之間的電流經路，是與第2半導體膜恥的凹部5c對應的第2區域52，成為第2區域52與第2絕緣膜12的界面側，源電極5i和漏電極證之下不流動。即，從第2柵電極fe 來的電場被遮斷在源電極5i及漏電極證，在源電極5i和漏電極證之下不生成溝道。即使在源電極5i和漏電極證之下不產生溝道，源電極5i和漏電極證之間的電流經路也能在第2半導體膜恥的凹部5c部分穩定。引起，開關電晶體5很好地作用，可以良好地進行驅動電晶體6的導通/截止的開關。(實施方式4)接著，對本發明涉及的EL面板、電晶體構造體的實施方式4進行說明。並且，對與實施方式3相同的構成，賦予相同符號並省略說明。使用圖44 圖46說明實施方式4的EL面板1的電晶體構造體560。其中，圖44 是與EL面板1的1個像素P相當的平面圖，圖45是沿著圖44的XLV-XLV線的面的箭頭視剖面圖，圖46是沿著圖44的XLVI-XLVI線的面的箭頭視剖面圖。並且，在圖44中，主要示出電極及布線。如圖44所示，各像素P的電晶體構造體560具備開關電晶體50和驅動電晶體60。 作為第1薄膜電晶體的開關電晶體50及作為第2薄膜電晶體的驅動電晶體60，沿著信號線 3排列，在開關電晶體50的附近配置電容器7，在驅動電晶體60的附近配置EL元件8。而且，在各像素P中，在掃描線2和電壓供給線4之間，配置著開關電晶體50、驅動電晶體60、 電容器7及EL元件8。如圖44 圖46所示，在基板10上設置第1柵電極fe，覆蓋該第1柵電極fe地在基板10的上表面形成第1絕緣膜11。在該第1絕緣膜11之上，分別在規定的位置形成第 1半導體膜恥和第2半導體膜6b及一對雜質半導體膜5f、5g、6f、6g及漏電極證、他和源電極5i、6i，覆蓋漏電極證、^!及源電極5i、6i地形成第2絕緣膜12。在該第2絕緣膜12 上設置第2柵電極6a，覆蓋該第2柵電極6a地在第2絕緣膜12的上表面形成鈍化膜14。並且，驅動電晶體60的漏電極Mi和源電極6i經由在夾著第2半導體膜6b的凹部6c的一對端部分別設置的一對雜質半導體膜6f、6g而連接至第1半導體膜6b的端部。 而且，開關電晶體50的漏電極證和源電極5經由夾著第1半導體膜恥的凹部5c的一對端部分別設置的一對雜質半導體膜5f、5g而連接至第2半導體膜恥的端部。而且，信號線3形成在基板10和第1絕緣膜11之間。掃描線2形成在第1絕緣膜11上。並且，在掃描線2上的第2絕緣膜12，形成沿著掃描線2的溝(省略圖示)，在該溝內設置覆蓋掃描線2的導電層加。電壓供給線4形成在第1絕緣膜11上。並且，在電壓供給線4上的第2絕緣膜12 上形成沿著電壓供給線4的溝(省略圖示)，在該溝內設置覆蓋電壓供給線4的導電層4a。 以導電層如接觸電壓供給線4的方式層疊導電層4a，從而謀求電壓供給線4的低電阻化，謀求經由驅動電晶體60向EL元件8供給的電流量的穩定化。而且，如圖44、圖46所示，開關電晶體50是逆交錯構造溝道蝕刻型的底部柵極構造的第1薄膜電晶體。該開關電晶體50具有第1柵電極fe、第1半導體膜恥、雜質半導體膜5f、5g、第1漏電極證、第1源電極5i等。第1柵電極fe形成在基板10和第1絕緣膜11之間。該第1柵電極fe優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜、及AlTiNd合金膜之中選擇的材料形成。而且，在第1柵電極fe之上形成絕緣性的第1絕緣膜11，通過該第1絕緣膜11覆蓋第1柵電極如。第1絕緣膜11例如具有光透射性，由矽氮化物或矽氧化物構成。在該第1絕緣膜 11上且與第1柵電極fe對應的位置形成本徵的第1半導體膜恥，第1半導體膜恥夾著第 1絕緣膜11與第1柵電極fe相對。第1半導體膜恥例如含有結晶性矽，特別是微結晶矽(microcrystalline silicon)，具有位於第1絕緣膜11側的第1區域51和其反對面側的位於第2絕緣膜12側的第2區域52。在此，第2區域52的矽的結晶化度形成為比第1區域51高。換而言之， 第1半導體膜恥的第2區域52與第1區域51相比較，矽的結晶化度相對高，結晶性矽區域的比例比第1區域51高。另外，第1半導體膜恥的第1區域51與第2區域52相比較， 非晶質矽(amorphous silicon)區域的比例高，優選實質上僅為非晶質矽的區域。而且，在第1半導體膜恥的上表面的含有與第1柵電極fe對應的區域的一部分的大致中央側，形成凹部5c。該凹部5c形成在第1半導體膜恥的第2區域52，不到達第 1區域51。並且，第1半導體膜恥的凹部5c所對應的部分成為溝道被形成的溝道區域。在該第1半導體膜恥中夾著凹部5c的兩端部，比凹部5c還高一段。在第1半導體膜恥的一端部之上，形成雜質半導體膜5f，在第1半導體膜恥的另一端部之上，形成雜質半導體膜5g。另外，雜質半導體膜5f、5g分別在第1半導體膜恥的兩端側相互分離地形成。並且，雜質半導體膜5f、5g雖然是η型半導體，但不限於此，開關電晶體50若為ρ型電晶體，則也可以是P型半導體。在雜質半導體膜5f之上，形成漏電極證。在雜質半導體膜5g之上，形成源電極 5i。漏電極證、源電極5i優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜、及AlTiNd 合金膜之中選擇的材料形成。在漏電極證及源電極5i之上，形成絕緣性的第2絕緣膜12，漏電極證及源電極 5i等被第2絕緣膜12覆蓋。第2絕緣膜12例如具有氮化矽或氧化矽。在第2絕緣膜12上，形成鈍化膜14。鈍化膜14例如具有氮化矽或氧化矽。另外，開關電晶體50被第1絕緣膜11、第2絕緣膜12、鈍化膜14覆蓋。在該開關電晶體50中，第1絕緣膜11起到柵極絕緣膜的作用，第1柵電極fe的電場作用的第1半導體膜恥的低一段的區域即凹部5c部分，成為溝道被形成的溝道區域。 特別是，在第1半導體膜恥中成為第1柵電極fe側的、第1半導體膜恥的第1區域51形成溝道，該第1區域51成為源電極5i和漏電極證之間的電流經路。另外，由於第1半導體膜恥的第1區域51是含有更多非晶質矽(amorphous silicon)的半導體層，所以將該第1區域51作為溝道的電流經路的開關電晶體50，相當於具備由非晶質矽構成的半導體膜(或將非晶質矽作為主成分的半導體膜)的薄膜電晶體。 即，開關電晶體50的第1區域51的非晶質矽與微結晶矽這樣的結晶性矽相比較，漏電流少，在半導體層流動的電流的導通/截止比，即，(導通時在半導體層流動的電流)/(截止時在半導體層流動的電流)的值大，因此很好地起到對驅動電晶體60的導通/截止進行控制的開關電晶體的作用。而且，如圖44、圖45所示，驅動電晶體60是逆交錯構造溝道蝕刻型的頂部柵極構造的第2薄膜電晶體。該驅動電晶體60具有第2柵電極6a、第2半導體膜6b、雜質半導體膜6f、6g、第2漏電極他、第2源電極6i等。在基板10的上表面形成的絕緣性的第1絕緣膜11，例如，具有光透射性，由矽氮化物或矽氧化物構成。在該第1絕緣膜11上且與第2柵電極6a對應的位置形成本徵的第2 半導體膜6b。第2半導體膜6b例如含有結晶性矽，特別是微結晶矽(microcrystalline silicon)，具有位於第1絕緣膜11側的第1區域61和位於反對面側的第2絕緣膜12側的第2區域62。在此，第2區域62的矽的結晶化度形成為比第1區域61高。換而言之，第2 半導體膜6b的第2區域62與第1區域61相比較，矽的結晶化度相對高，結晶性矽區域的比例比第1區域51高。另外，第2半導體膜6b的第1區域61與第2區域62相比較，非晶質矽(amorphous silicon)區域的比例高，優選實質上僅為非晶質矽的區域。第2半導體膜6b的第1區域61是與第1半導體膜恥的第1區域51相同的組成且為相同的厚度，第 2半導體膜6b的第2區域62是與第1半導體膜恥的第2區域52相同的組成且為相同的厚度。因此，第2半導體膜6b及第1半導體膜恥如後所述，可以使用作為同一材料層的半導體層9b通過同一工藝一起製造。而且，在第2半導體膜6b的上表面的、包含與第2柵電極6a對應的區域的一部分的大致中央側，形成凹部6c。該凹部6c形成在第2半導體膜6b的第2區域62，不到達第 1區域61。並且，第2半導體膜6b的凹部6c所對應的部分成為溝道被形成的溝道區域。在該第2半導體膜6b夾著凹部5c的兩端部，比凹部5c還高一段。在第2半導體膜6b的一端部之上，形成雜質半導體膜6f，在第2半導體膜6b的另一端部之上，形成雜質半導體膜6g。另外，雜質半導體膜6f、6g分別在第2半導體膜6b的兩端側相互分離地形成。並且，雜質半導體膜6f、6g雖然是η型半導體，但不限於此，驅動電晶體60若為ρ型電晶體，則也可以是P型半導體。雜質半導體膜6f、6g由與雜質半導體膜5f、5g相同的材料構成且為相同的厚度。因此，雜質半導體膜6f、6g及雜質半導體膜5f、5g如後所述，使用作為同一材料層的雜質半導體層9f通過同一工藝一起製造。在雜質半導體膜6f之上，形成漏電極他。在雜質半導體膜6g之上，形成源電極 6i。漏電極他、源電極6i優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜、及AlTiNd 合金膜之中選擇的材料形成。漏電極證、源電極5i由與漏電極他、源電極6i相同的材料構成且為相同的厚度。因此，漏電極證、源電極5i及漏電極他、源電極6i如後所述，使用作為同一材料層的導電膜9h通過同一工藝一起製造。在漏電極他及源電極6i之上，形成絕緣性的第2絕緣膜12，漏電極他及源電極 6i等被第2絕緣膜12覆蓋。第2柵電極6a形成在第2絕緣膜12上且第2半導體膜6b的凹部6c所對應的位置。該第2柵電極6a優選由從例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜、及AlTiNd合金膜之中選擇的材料形成。第2絕緣膜12上的第2柵電極6a被鈍化膜14覆蓋。
另外，驅動電晶體60被第1絕緣膜11、第2絕緣膜12、鈍化膜14覆蓋。在該驅動電晶體60中，第2絕緣膜12起到柵極絕緣膜的作用，在第2柵電極6a 的電場作用的第2半導體膜6b的低一段的區域即凹部6c部分形成溝道(溝道區域)，在第 2半導體膜6b，在成為第2柵電極6a側的、第2半導體膜6b的第2區域62形成溝道，該第 2區域62成為源電極6i和漏電極Mi之間的電流經路。另外，第2半導體膜6b的第2區域62是比第1區域61含有更多結晶性矽的半導體層，所以將該第2區域62作為溝道的電流經路的驅動電晶體60，相當於具有將由結晶性矽構成的半導體膜(或將結晶性矽作為主成分的半導體膜)的薄膜電晶體。即，驅動電晶體60的第2區域62內的微結晶矽，是結晶粒徑大概為50 IOOnm的結晶性矽，與非晶質矽相比較，電晶體的驅動引起的閾值電壓的偏移少，所以抑制電晶體的劣化，而且載流子遷移率高，因此起到通過開關電晶體50的控制而向EL元件8流動電流的驅動電晶體的作用。並且，在該頂部柵極構造的驅動電晶體60中，第2半導體膜6b的第2區域62中的溝道的電流經路，不是與第1區域61的界面側，而是與更接近第2柵電極6a的第2絕緣膜12的界面側。與第2半導體膜6b的第2區域62的與第1區域61的界面側相比較，與第2絕緣膜12的界面側的矽的結晶化度更高一層，所以適於驅動電晶體60的電流經路。這是因為，在形成由結晶性矽構成的第2區域62之初，矽的結晶化不穩定，在第2 區域62的與第1區域61的界面側容易生成矽的結晶化度比較差的起始層，在與第2絕緣膜12的界面側的第2區域62，矽的結晶化穩定的半導體膜的成膜是可能的。另外，與矽的結晶化穩定而成膜的第2絕緣膜12的界面側的第2區域62更加適用於電流經路，所以以將該第2區域62作為電流經路的方式，驅動電晶體60形成頂部柵極構造，從而驅動電晶體60更加良好地起到驅動電晶體的作用。電容器7連接在驅動電晶體60的第2柵電極6a和源電極6i之間。具體而言，電容器7的電極7a連接至驅動電晶體60的第2柵電極6a，電容器7的電極7b連接至驅動電晶體60的源電極6i。另外，如圖44、圖46所示，在基板10和第1絕緣膜11之間形成電容器7的一方的電極7a，在第1絕緣膜11和第2絕緣膜12之間形成電容器7的另一方的電極7b，電極7a和電極7b夾著作為電介質的第1絕緣膜11而相對。並且，信號線3、電容器7的電極7a、開關電晶體50的第1柵電極5a，是通過對在基板10的一面形成的導電膜，利用光刻法及蝕刻法等進行形狀加工而一起形成的。而且，掃描線2、電壓供給線4、電容器7的電極7b、開關電晶體50的漏電極5h、源電極5i及驅動電晶體60的漏電極他、源電極6i，是通過對在第1絕緣膜11的一面形成的導電膜，利用光刻法及蝕刻法等進行形狀加工而一起形成的。而且，驅動電晶體60的第2柵電極6a是通過對在第2絕緣膜12的一面形成的導電膜，利用光刻法及蝕刻法等進行形狀加工而一起形成的。並且，層疊在電壓供給線4上的導電層如和層疊在掃描線2上的導電層加與第2柵電極6a —起形成。而且，在第1絕緣膜11中，在第1柵電極如和掃描線2重疊的區域形成接觸孔 11a，在漏電極證和信號線3重疊的區域形成接觸孔11b，在第2柵電極6a和源電極5i重疊的區域形成接觸孔11c。並且，接觸孔lie與第2絕緣膜12連通地形成。在該接觸孔 Ila Ilc內分別埋入接觸插塞20a 20c。通過接觸插塞20a而將開關電晶體50的第1 柵電極fe和掃描線2電導通，通過接觸插塞20b而將開關電晶體50的漏電極證和信號線3電導通，通過接觸插塞20c而將開關電晶體50的源電極5i和電容器7的電極7a電導通、 而且將開關電晶體50的源電極5i和驅動電晶體60的第2柵電極6a電導通。並且，也可以不經由接觸插塞20a 20c，而是掃描線2直接與第1柵電極fe接觸，漏電極證與信號線3接觸，源電極5i與第2柵電極6a接觸而導通。而且，驅動電晶體60的漏電極Mi與電壓供給線4成一體地相連，驅動電晶體60 的源電極6i與電容器7的電極7b成一體地相連。由該開關電晶體50和驅動電晶體60構成的電晶體構造體560的驅動，通過控制而使EL元件8同樣發光，具備電晶體構造體560的EL面板1也同樣發光。接著，使用如從圖21A、21B、圖47A、47B到圖55A、圖55B的工序圖來說明本發明涉及的構成EL面板1的電晶體構造體560的開關電晶體50和驅動電晶體60的製造方法。並且，在該工序說明圖示出的開關電晶體50和驅動電晶體60，實際上一部分形狀等不同，但在此為了方便，將各薄膜電晶體作為具有同等的大小的電晶體示出，概念性地圖示各薄膜電晶體的主要部分進行說明。圖A側是驅動電晶體60，圖B側是開關電晶體50。首先，如圖21A、圖2IB所示，在基板10上通過濺射而澱積例如Cr膜、Al膜、Cr/ Al層疊膜、AlTi合金膜或AlTiNd合金膜等柵極金屬層，通過光刻法及蝕刻法等進行構圖， 形成開關電晶體50的第1柵電極fe。而且，與第1柵電極fe —起，在基板10上形成信號線3、電容器7的電極7a (參照圖44、圖46)。接著，如圖47A、圖47B所示，通過等離子體CVD (PE-CVD)，形成氮化矽等第1絕緣膜11。進而，如圖47A、圖47B所示，在第1絕緣膜11上，通過等離子體CVD成膜含有結晶性矽的半導體層％。在形成作為半導體膜6b、6b)的半導體層9b之際，先成膜矽的結晶化度比較低的第1矽層91，接著成膜矽的結晶化度比較高的第2矽層92。第1矽層91優選實質上僅為非晶質矽。具體而言，在H2氣體相對於SiH4氣體的比例低，等離子體功率和壓力低的條件下，形成作為非晶質矽薄膜的第1矽層91。之後，使吐氣體相對於5讓4氣體的比例壓倒性地多，而且，為了更加提高結晶化度而使等離子體功率和壓力大，從而形成作為微結晶矽薄膜的第2矽層92。在本實施例中，作為載流子氣體使用氬，氣體流量為SiH4/H2 = 50/10500 (SCCM)，功率密度為0. 134 (W/cm2)，壓力300 (Pa)的條件下成膜第2矽層92。並且，有關半導體層％的第1矽層91和第2矽層92 (半導體膜的第1區域和第2 區域)的矽的結晶化度，根據通過拉曼分光測定而計算出的結晶化度來判別，如實施方式3 中所述，定義為若結晶化度為20%以上則是微結晶矽薄膜，定義為若結晶化度小於20%則是非晶質矽薄膜(參照圖59)。而且，作為在第1絕緣膜11上成膜半導體層9b的前處理，優選對第1絕緣膜11 的表面實施等離子體處理。若對第1絕緣膜11實施等離子體處理，則可以將第1絕緣膜11 的表面改質，提高在該第1絕緣膜11上成膜的結晶性矽的結晶化度。作為本實施方式的等離子體處理，例如在使用H2氣體，氣體流量為lOOO(SCCM)，功率密度為0. 178 (W/cm2)，壓力為SO(Pa)的條件下進行。進而，如圖47A、圖47B所示，在半導體層9b(第2矽層9 上，通過濺射、CVD法等成膜作為雜質半導體膜的雜質半導體層9f。並且，作為雜質半導體層9f使用何種材料，因薄膜電晶體是P型還是η型而異。P 型電晶體的情況下，(p+Si)是通過在SiH4氣體中混入乙硼烷等受主型雜質進行等離子體成膜而形成的。η型電晶體的情況下，(n+Si)是通過在SiH4氣體中混入砷化三氫、磷化氫等施主型雜質進行等離子體成膜而形成的。接著，如圖48A、圖48B所示，對半導體層％及雜質半導體層9f通過光刻法 蝕刻法等進行構圖，形成具有第1區域61和第2區域62的第2半導體膜6b及配置在該第2半導體膜6b上的雜質半導體層部9ff、以及具有第1區域51和第2區域52的第1半導體膜 5b及配置在該第1半導體膜恥上的雜質半導體層部9ff。接著，如圖49A、圖49B所示，以覆蓋雜質半導體層部9ff的方式，在第1絕緣膜11 上，通過例如濺射等，形成作為源電極及漏電極的導電膜9h。接著，如圖50A、圖50B所示，對導電膜9h通過光刻法 蝕刻法等進行構圖，形成驅動電晶體6的源電極6i及漏電極6h、開關電晶體5的源電極5i及漏電極證。而且，與源電極及漏電極一起，形成掃描線2、電壓供給線4、電容器7的電極7b (參照圖44 圖46)。接著，如圖51A、圖51B所示，將漏電極他及源電極6i作為掩膜，對雜質半導體層部9fT通過幹法蝕刻進行構圖，從而形成一對雜質半導體膜6f、6g。此時，第2半導體膜6b 的上表面也被蝕刻，在第2半導體膜6b的上表面側的第2區域62形成凹部6c。並且，在該凹部6c不到達第2半導體膜6b的第1區域61的蝕刻條件下，形成一對雜質半導體膜6f、 6g，同時形成凹部6c。 同樣，將漏電極證及源電極5i作為掩膜，對雜質半導體層部9ff通過幹法蝕刻進行構圖，從而形成一對雜質半導體膜5f、5g。此時，第1半導體膜恥的上表面也被蝕刻，在第1半導體膜恥的上表面側的第2區域52形成凹部5c。並且，在該凹部5c不到達第1半導體膜恥的第1區域51的蝕刻條件下，形成一對雜質半導體膜5f、5g，同時形成凹部5c。特別是，伴隨著對雜質半導體層部9fT實施幹法蝕刻，在頂部柵極構造的驅動電晶體60的第2半導體膜6b形成凹部6c之際，優選從第2半導體膜6b的第2區域62的上表面不超過該第2區域62的厚度的一半地實施蝕刻。優選以形成到第2區域62的厚度三分之一為止的深度的凹部6c的方式實施蝕刻。這是因為，若從第2半導體膜6b的第2區域62的上表面實施超過該第2區域62 的厚度一半的蝕刻，則有時凹部6c到達第2區域62的起始層，在該第2區域62的電流經路中含有起始層，存在妨礙電晶體的導通電流的提高的異常。於是，將第2區域62中的矽的結晶化穩定的部分(第2區域62的上表面側)作為電流經路，所以不會過深地蝕刻第2半導體膜6b的第2區域62，優選使凹部6c的深度止於第2區域62的厚度一半的程度。接著，如圖52A、圖52B所示，形成對驅動電晶體60的源電極6i及漏電極6h、開關電晶體50的源電極5i及漏電極證等進行覆蓋的第2絕緣膜12。並且，在形成第2絕緣膜12之前，形成與驅動電晶體60的源電極6i導通的像素電極8a (參照圖45)。而且，在第2絕緣膜12上，形成使掃描線2、電壓供給線4露出的溝。接著，如圖53A、圖5 所示，在第2絕緣膜12上，通過濺射等形成例如Cr膜、Al膜、Cr/Al層疊膜、AlTi合金膜或AlTiNd合金膜等柵極金屬層9a。接著，如圖54A、圖54B所示，對柵極金屬層9a通過光刻法及蝕刻法等進行構圖，形成驅動電晶體60的第2柵電極6a。而且，與第2柵電極6a —起形成導電層h、4a(參照圖 44)。接著，如圖55A、圖55B所示，將覆蓋第2柵電極6a的鈍化膜14形成在第2絕緣膜 12上。這樣，製造了驅動電晶體60和開關電晶體50。進而，對鈍化膜14和第2絕緣膜12通過光刻進行構圖，從而形成像素電極8a的中央部露出的開口部12a(參照圖45)。接著，在澱積聚醯亞胺等感光性樹脂之後，進行曝光而形成具有像素電極8a露出的開口部13a的、例如格子狀的提13 (參照圖45)。接著，在提13的開口部13a，塗敷成為空穴注入層Sb、發光層8c的材料被溶解或分散於溶劑中而成的液狀體，使該液狀體乾燥，從而依次成膜作為載流子輸送層的空穴注入層8b、發光層8c (參照圖45)。接著，在提13之上及發光層8c之上將對置電極8d成膜於一面，從而製造EL元件 8 (參照圖45)，製造EL面板1。如上所述，在形成底部柵極構造的第1薄膜電晶體即開關電晶體50和頂部柵極構造的第2薄膜電晶體即驅動電晶體60之際，使在基板10和第1絕緣膜11之間形成開關電晶體50的第1柵電極fe的工序、與在第2絕緣膜12和鈍化膜14之間形成驅動電晶體60 的第2柵電極6a的工序為不同工序，可以通過共用的工序形成這以外的薄膜電晶體的構成。S卩，通過使形成開關電晶體50的第1柵電極fe的工序和形成驅動電晶體60的第 2柵電極6a的工序以外的工序為共用的製造工序的製造方法，可以分開製作驅動電晶體60 和開關電晶體50。這樣，若是使開關電晶體50的第1柵電極fe和驅動電晶體60的第2柵電極6a 以外為共用的製造工序的電晶體構造體560的製造方法，則可以抑制製造工序數，用比以前少的工序數來分開製作驅動電晶體60和開關電晶體50。另外，由於開關電晶體50的第1半導體膜恥在第1柵電極fe側配置第1區域 51，所以將第1半導體膜恥的含有更多非晶質矽的第1區域51作為溝道的電流經路，所以該開關電晶體50具有相當於具備由非晶質矽構成的半導體膜的薄膜電晶體的功能。另外， 開關電晶體50良好地起到對驅動電晶體60的導通/截止進行控制的薄膜電晶體的作用。而且，由於驅動電晶體60的第2半導體膜乩在第2柵電極6a側配置第2區域 62，所以將第2半導體膜6b的含有更多結晶性矽的第2區域62作為溝道的電流經路，因此該驅動電晶體60具有相當於具備由結晶性矽構成的半導體膜的薄膜電晶體的功能。另外， 驅動電晶體60良好地起到通過開關電晶體50的控制而向EL元件8流動電流的薄膜電晶體的作用。這樣，驅動電晶體60和開關電晶體50各具有不同的電晶體特性，發揮各自的作用，從而可以使EL面板1良好地發光。而且，開關電晶體50及驅動電晶體60是逆交錯構造的溝道蝕刻型的薄膜電晶體，具有具備對第1半導體膜恥和第2半導體膜6b的溝道進行保護的溝道保護膜的構造。因此，與具備溝道保護膜的類型的薄膜電晶體相比較的情況下，可以省略形成溝道保護膜的工序，所以能夠減少與製造工序數少的部分相對應的製造成本。而且，驅動電晶體60是頂部柵極構造，是在第2柵電極6a的下方存在源電極6i 及漏電極他的構造，所以有時從第2柵電極6a來的電場被遮斷於源電極6i及漏電極6h。 但是，由於本實施方式4的驅動電晶體60是溝道蝕刻型的薄膜電晶體，所以源電極6i和漏電極他之間的電流經路，是第2半導體膜6b的凹部6c所對應的第2區域62，成為第2區域62的與第2絕緣膜12的界面側，在源電極6i和漏電極他之下不流動。即，從第2柵電極6a來的電場被遮斷於源電極6i及漏電極他，源電極6i和漏電極他之下不產生溝道。 即使源電極6i和漏電極Mi之下不產生溝道，源電極6i和漏電極Mi之間的電流經路也在第2半導體膜6b的凹部6c部分穩定，構成為導通電流不降低。因此，驅動電晶體60的驅動電流穩定，驅動電晶體60良好地起作用，所以可以使 EL元件8良好地發光碟機動。而且，在對EL元件8進行發光碟機動之際，雖然有時全部像素所共用的電極即對置電極8d引起的電場作用於驅動電晶體60，但由於驅動電晶體60形成為頂部柵極構造，所以第2柵電極6a可以遮斷該電場。第2柵電極6a遮斷對置電極8d引起的電場，從而可以防止該電場引起的源極·漏極間的電壓變化，可以抑制驅動電晶體60的驅動電流的降低，維持起到驅動電晶體60的驅動電晶體的作用。另外，如上所述形成製造的EL面板1，用作各種電子機器的顯示面板。例如，如圖56所示的便攜電話機200的顯示面板la、如圖57A、圖57B所示的數字相機300的顯示面板lb、如圖58所示的個人計算機400的顯示面板lc，可以適用EL面板 1。並且，本發明的應用不限於上述實施方式，在不脫離本發明的宗旨的範圍內能適
當變更。在上述各實施方式中，各像素雖然具備開關電晶體及驅動電晶體這2個電晶體， 但不限於此，例如，也可以是如圖60所示的電晶體構成。這種情況下，開關電晶體501及開關電晶體502是與上述開關電晶體5或開關電晶體50相同的構造，驅動電晶體601也可以是與上述驅動電晶體6或驅動電晶體60相同的構造。本申請包含申請於2010年7月9日的日本國專利申請第2010-156331號及日本國專利申請第2010-156338號的說明書、權利要求書、附圖、摘要的全部內容，並通過在此引用而記入。雖然示出並說明了各種典型的實施方式，但本發明不限於上述實施方式。因此，本發明的範圍僅由權利要求書限定。
權利要求
1.一種電晶體構造體，其特徵在於，具備第1薄膜電晶體，具備第1柵電極、覆蓋所述第1柵電極的第1絕緣膜、及在與所述第 1柵電極對應的位置的所述第1絕緣膜上形成的第1半導體膜；及第2薄膜電晶體，具備在所述第1絕緣膜上形成的第2半導體膜、覆蓋所述第2半導體膜的第2絕緣膜、及在所述第2絕緣膜上與所述第2半導體膜的溝道區域對應的位置形成的第2柵電極；所述第1半導體膜及所述第2半導體膜各具有成為所述第1絕緣膜側的第1區域和成為其反對面側的第2區域，所述第1區域和所述第2區域的任一方的矽的結晶化度比另一方高。
2.如權利要求1所記載的電晶體構造體，其中，所述第1半導體膜及所述第2半導體膜各自的所述第1區域和所述第2區域的所述另一方與各自的所述一方相比較，非晶質矽區域的比例高。
3.如權利要求1所記載的電晶體構造體，其中，所述第1薄膜電晶體的所述第1半導體膜中的所述溝道區域的第1區域成為所述第1 半導體膜的電流經路，所述第2薄膜電晶體的所述第2半導體膜中的所述溝道區域的第2區域成為所述第2 半導體膜的電流經路。
4.如權利要求1所記載的電晶體構造體，其中，具有電壓供給線，與所述第1薄膜電晶體和所述第2薄膜電晶體的至少一個連接；及導電層，在所述電壓供給線上，由與所述第2柵電極相同的材料構成。
5.如權利要求1所記載的電晶體構造體，其中，所述第1薄膜電晶體具有分別設置在所述第1半導體膜和所述第2絕緣膜之間的源電極、漏電極，所述第2薄膜電晶體具有分別設置在所述第2半導體膜和所述第2絕緣膜之間的源電極、漏電極。
6.一種發光裝置，其特徵在於，具備第1薄膜電晶體，具備第1柵電極、覆蓋所述第1柵電極的第1絕緣膜、及在與所述第 1柵電極對應的位置的所述第1絕緣膜上形成的第1半導體膜；第2薄膜電晶體，具備在所述第1絕緣膜上形成的第2半導體膜、覆蓋所述第2半導體膜的第2絕緣膜、及在所述第2絕緣膜上與所述第2半導體膜的溝道區域對應的位置形成的第2柵電極；及發光元件，通過所述第1薄膜電晶體和所述第2薄膜電晶體的控制進行發光； 所述第1半導體膜及所述第2半導體膜各具有成為所述第1絕緣膜側的第1區域和成為其反對面側的第2區域，所述第1區域和所述第2區域的任一方的矽的結晶化度比另一方高。
7.如權利要求6所記載的發光裝置，其中，所述第1半導體膜及所述第2半導體膜各自的所述第1區域和所述第2區域的所述另一方與各自的所述一方相比較，非晶質矽區域的比例高。
8.如權利要求6所記載的發光裝置，其中，所述第1薄膜電晶體的所述第1半導體膜中的所述溝道區域的第1區域成為所述第1 半導體膜的電流經路，所述第2薄膜電晶體的所述第2半導體膜中的所述溝道區域的第2區域成為所述第2 半導體膜的電流經路。
9.如權利要求6所記載的發光裝置，其中，所述第1薄膜電晶體和所述第2薄膜電晶體之中的、所述第1區域及所述第2區域的結晶化度相對高的所述一方位於柵電極側、且所述第1區域及所述第2區域的結晶化度相對低的所述另一方位於與柵電極相反一側的薄膜電晶體，是向所述發光元件流動電流的驅動電晶體。
10.如權利要求6所記載的發光裝置，其中，所述第1薄膜電晶體和所述第2薄膜電晶體之中的、所述第1區域及所述第2區域的結晶化度相對高的所述一方位於與柵電極側相反一側、且所述第1區域及所述第2區域的結晶化度相對低的所述另一方位於柵電極的薄膜電晶體，是開關電晶體。
11.如權利要求6所記載的發光裝置，其中，具有電壓供給線，與所述第1薄膜電晶體和所述第2薄膜電晶體的至少一個連接；及導電層，在所述電壓供給線上，由與所述第2柵電極相同的材料構成。
12.如權利要求6所記載的發光裝置，其中，所述第1薄膜電晶體具有分別設置在所述第1半導體膜和所述第2絕緣膜之間的源電極、漏電極，所述第2薄膜電晶體具有分別設置在所述第2半導體膜和所述第2絕緣膜之間的源電極、漏電極。
13.一種電晶體構造體，其特徵在於，具備第1薄膜電晶體，具備第1柵電極、覆蓋所述第1柵電極設置的第1絕緣膜、及第1半導體膜，所述第1半導體膜在所述第1絕緣膜上設置在所述第1柵電極的上部，在所述第1 半導體膜的上表面的一部分且與所述第1柵電極對應的區域的至少一部分具有凹部；及第2薄膜電晶體，具備設置在所述第1絕緣膜上的第2半導體膜、覆蓋所述第2半導體膜而設置在所述第1絕緣膜上的所述第2絕緣膜、及間隔著所述第2絕緣膜而設置在所述第2半導體膜的上部的第2柵電極，在所述第2半導體膜的上表面的一部分且與所述第2 柵電極對應的區域的至少一部分具有凹部；所述第1半導體膜及所述第2半導體膜各自具有成為所述第1絕緣膜側的第1區域、 成為其反對面側且形成了所述凹部的第2區域，所述第1區域和所述第2區域的任一方的矽的結晶化度比另一方高。
14.如權利要求13所記載的電晶體構造體，其中，所述第1半導體膜及所述第2半導體膜各自的所述第1區域和所述第2區域的所述另一方中的非晶質矽區域的比例，比所述一方中的所述非晶質矽區域的比例高。
15.如權利要求13所記載的電晶體構造體，其中，所述第1薄膜電晶體具備經由雜質半導體膜而與所述第1半導體膜的所述凹部以外的區域的至少一部分電連接的第1源電極及第1漏電極，所述第2薄膜電晶體具備經由雜質半導體膜而與所述第2半導體膜的所述凹部以外的區域的至少一部分電連接的第2源電極及第2漏電極。
16.如權利要求13所記載的電晶體構造體，其中，在所述第1薄膜電晶體中，所述第1半導體膜中的所述第1區域成為所述第1源電極和所述第1漏電極之間的電流經路，在所述第2薄膜電晶體中，所述第2半導體膜中的所述第2區域成為所述第2源電極和所述第2漏電極之間的電流經路。
17.一種發光裝置，其特徵在於，具備第1薄膜電晶體，具備第1柵電極、覆蓋所述第1柵電極而設置的第1絕緣膜、及第1 半導體膜，所述第1半導體膜在所述第1絕緣膜上設置在所述第1柵電極的上部，在所述第 1半導體膜的上表面的一部分且與所述第1柵電極對應的區域的至少一部分具有凹部；第2薄膜電晶體，具備設置在所述第1絕緣膜上的第2半導體膜、覆蓋所述第2半導體膜而設置在所述第1絕緣膜上的所述第2絕緣膜、及間隔著所述第2絕緣膜而設置在所述第2半導體膜的上部的第2柵電極，在所述第2半導體膜的上表面的一部分且與所述第2 柵電極對應的區域的至少一部分具有凹部；及發光元件，通過所述第1薄膜電晶體和所述第2薄膜電晶體的控制進行發光； 所述第1半導體膜及所述第2半導體膜各自具有成為所述第1絕緣膜側的第1區域、 及成為其反對面側且形成了所述凹部的第2區域，所述第1區域和所述第2區域的任一方的矽的結晶化度比另一方高。
18.如權利要求17所記載的發光裝置，其中，所述第1半導體膜及所述第2半導體膜各自的所述第1區域和所述第2區域的所述另一方中的非晶質矽區域的比例，比所述一方中的所述非晶質矽區域的比例高。
19.如權利要求17所記載的發光裝置，其中，所述第1薄膜電晶體具備經由雜質半導體膜而與所述第1半導體膜的所述凹部以外的區域的至少一部分電連接的第1源電極及第1漏電極，所述第2薄膜電晶體具備經由雜質半導體膜而與所述第2半導體膜的所述凹部以外的區域的至少一部分電連接的第2源電極及第2漏電極。
20.如權利要求17所記載的發光裝置，其中，在所述第1薄膜電晶體中，所述第1半導體膜中的所述第1區域成為所述第1源電極和所述第1漏電極之間的電流經路，在所述第2薄膜電晶體中，所述第2半導體膜中的所述第2區域成為所述第2源電極和所述第2漏電極之間的電流經路。
21.如權利要求17所記載的發光裝置，其中，所述第1區域的矽的結晶化度形成得比所述第2區域的矽的結晶化度高，所述第2薄膜電晶體是對至所述第1薄膜電晶體的信號的傳達進行控制的開關電晶體，所述第1薄膜電晶體是使與所述第2薄膜電晶體的控制相對應的電流向所述發光元件流動的驅動電晶體。
22.如權利要求17所記載的發光裝置，其中，所述第2區域的矽的結晶化度形成得比所述第1區域的矽的結晶化度高，所述第1薄膜電晶體是對至所述第2薄膜電晶體的信號的傳達進行控制的開關電晶體，所述第2薄膜電晶體是使與所述第1薄膜電晶體的控制相對應的電流向所述發光元件流動的驅動電晶體。
全文摘要
本發明提供電晶體構造體及發光裝置。電晶體構造體具備第1薄膜電晶體，具備第1柵電極、覆蓋所述第1柵電極的第1絕緣膜、及在與所述第1柵電極對應的位置的所述第1絕緣膜上形成的第1半導體膜；及第2薄膜電晶體，具備在所述第1絕緣膜上形成的第2半導體膜、覆蓋所述第2半導體膜的第2絕緣膜、及在所述第2絕緣膜上與所述第2半導體膜的溝道區域對應的位置形成的第2柵電極；所述第1半導體膜及所述第2半導體膜各具有成為所述第1絕緣膜側的第1區域和成為其反對面側的第2區域，所述第1區域和所述第2區域的任一方的矽的結晶化度比另一方高。
文檔編號H01L29/04GK102315245SQ20111019118
公開日2012年1月11日 申請日期2011年7月8日 優先權日2010年7月9日
發明者山本和人 申請人:卡西歐計算機株式會社