圖象拾取設備的製作方法
2023-06-20 19:36:06 4
專利名稱：圖象拾取設備的製作方法
技術領域：
本發明涉及一種用於選擇所希望的圖象區的選擇器電路和採用該選擇器電路的一種圖象拾取設備。
藉助具有設置在兩維X-Y坐標平面上的多個固態圖象拾取元件的傳統圖象檢測器，各個象素可得到直接的存取且一個預定的象素區可利用水平和縱向移位寄存器和解碼器電路而得到設計，這些寄存器用於設計X和Y地址，且該解碼器電路用於控制水平和縱向移位寄存器。
採用固態圖象拾取元件的近來的圖象拾取設備的象素數目一年一年地增大，且解碼器的位數因而也增大，且電路結構變得複雜。例如，水平線有2000象素的固態圖象拾取元件要求11位或211=2024的解碼器電路，以選擇2000個象素中的每一個象素。
如果所有象素都要不用解碼器電路而隨機存取，則根據傳統的技術，以高速跳過不要存取的象素區。但這種方法有一個問題，即高速操作需要大的功率消耗。為了解決這種問題，已經提出了一種存儲器型的移位寄存器。
這種移位寄存器在例如日本專利申請公開第6-350933號中得到了公布，其中各個移位寄存器單元帶有一種電位存儲單元，從而使所希望的象素區中的象素能夠得到讀取。
圖1顯示了這種移位寄存器的輪廓。在圖1中，一個移位寄存器單元塊104由一個移位寄存器單元110、一個存儲單元103和一個開關102構成。移位寄存器單元101由兩個串聯的倒相器105和106構成。存儲單元103存儲移位寄存器單元101的信息。開關102把存儲在存儲單元103中的信息傳送到移位寄存器單元101。多個單元塊104級聯連接，從而構成移位寄存器。存儲在存儲單元103中的各個單元塊的圖象數據按照單元塊而依次讀出，並讀取所需的圖象數據。然而，這要求一種兩步驟的處理，包括用於設定一個讀出開始位置的處理和一個讀出所希望的區的處理。
本發明的目的，是提供一種能夠基本上只掃描預定的區域的一種設備。
為了實現上述目的，根據本發明的一個方面，提供了一種選擇器電路，包括一個掃描電路，用於依次輸出一個脈衝以進行選擇；以及，一個解碼器電路，用於指定被分成多個塊的掃描電路的所希望的塊，從而使掃描電路能夠從指定的所希望的塊中的一個預定位置開始輸出脈衝。
本發明的另一個方面提供了一種選擇器電路，包括掃描裝置，用於依次輸出用於選擇的一個脈衝；第一指定裝置，用於提供被分成多個比掃描裝置的整個面積小的多個塊的一個預定區域的所希望塊的啟動信號，從而使掃描裝置能夠從該所希望的塊中的一個預定位置開始輸出脈衝；以及，第二指定裝置，用於提供一個啟動信號以從掃描裝置的該預定區域以外的一個區域開始依次輸出脈衝。
本發明的另一個方面提供了一種圖象拾取設備，包括多個象素；一個掃描電路，用於依次輸出用於選擇的脈衝；以及，一個解碼器電路，用於指定被分成多個塊的掃描電路的一個所希望的塊，從而使該掃描電路能夠從該指定所希望的塊中的一個預定位置開始輸出脈衝。
本發明的另一個方面提供了一種圖象拾取設備，包括多個象素，用於獲得圖象信號；用於獲得一個暗電平的多個光學黑象素；掃描裝置，用於依次輸出一個選擇脈衝以選擇多個象素和多個光學黑象素的掃描裝置；一個第一指定電路，用於提供被分成多個塊的掃描裝置的所希望的塊的一個啟動信號，以選擇多個象素，從而使掃描裝置能夠從所希望的塊中的一個預定位置開始輸出選擇脈衝；以及，第二指定裝置，用於提供用於依次輸出選擇脈衝以選擇多個光學黑象素的一個啟動信號。
本發明的另一個方面提供了一種圖象拾取系統，包括多個象素；一個掃描電路，用於依次輸出用於選擇各個象素的一個選擇脈衝；一個解碼器電路，用於指定被分成多個塊的掃描電路一個掃描電路的一個所希望的塊，從而使掃描電路能夠從指定的所希望的塊中的一個預定位置開始開始輸出選擇脈衝；一個模擬/數字轉換電路，用於把來自多個象素中的每一個的信號轉換成數位訊號；以及，一個信號處理電路，用於處理來自模擬/數字轉換電路的信號輸出。
從以下結合附圖對實施例所進行的詳細描述，本發明的其他目的和特徵將變得顯而易見。
圖1是顯示傳統圖象拾取設備的掃描移位寄存器的框圖。
圖2顯示了根據本發明的一個實施例的圖象拾取設備的解碼器單元和移位寄存器單元的配置的一個例子。
圖3是該圖象拾取設備的水平解碼器單元和水平移位寄存器單元的電路圖。
圖4顯示了該圖象拾取設備的水平解碼器單元和水平移位寄存器單元的配置的一個例子。
圖5是時序圖，顯示了水平解碼器單元和水平移位寄存器單元用於讀取圖象拾取設備的所希望的圖象區的操作。
圖6顯示了用於讀取圖象拾取設備的所希望的圖象區的水平解碼器單元和移位寄存器單元的配置。
圖7是圖象拾取設備的移位寄存器單元的電路圖。
圖8是時序圖，顯示了圖象拾取設備的水平解碼器單元和水平移位寄存器單元的操作。
圖9A顯示了一種圖象拾取設備的水平解碼器單元和水平移位寄存器單元的配置的一個例子，且圖9B是該水平解碼器單元和水平移位寄存器單元的電路圖。
圖10是時序圖，顯示了圖象拾取設備的水平解碼器單元和水平移位寄存器單元以及光學黑OB單元的操作。
圖11顯示了一種圖象拾取設備的水平解碼器單元和水平移位寄存器單元的配置的一個例子，且圖11B是顯示水平解碼器單元和水平移位寄存器單元的操作的時序圖。
圖12顯示了一種圖象拾取系統的結構的一個例子。
以下結合附圖詳細描述本發明的實施例。
圖2顯示了根據本發明的第一實施例的具有解碼器單元和移位寄存器單元的固態圖象拾取設備的配置的一個例子。
參見圖2，一個檢測器單元50有9×9個象素。提供了一個水平移位寄存器單元20和一個縱向移位寄存器單元40以指定沿著X和Y方向排列的九個象素中的每一個。一個水平解碼器單元110和一個縱向解碼器單元30分別與水平移位寄存器單元20和縱向移位寄存器單元40相連，以使移位寄存器單元20和40指定一個所希望的象素區。象素51被分成塊52，每一個塊有例如3×3個象素。
HD0和HD1被輸入到水平解碼器單元110，且時鐘脈衝(CLK)和水平復置脈衝(HRES)被輸入到水平移位寄存器單元20。類似地，VD0和VD1被輸入到縱向解碼器單元30，且時鐘脈衝(CLK)和縱向復置脈衝(VRES)被輸入到縱向移位寄存器單元40。水平和縱向單元的結構幾乎是類似的，因而以下的描述只是對於水平單元的。
輸入到水平解碼器單元110的HD0和HD1的兩個位不能指定沿著水平方向的所有九個象素。然而，兩位可指定三個象素。在此情況下，沿著水平方向的九個象素被分成各有三個象素的三個段，如圖1所示。解碼器單元110可指定三個塊中的三個開頭的象素中的一個。
水平移位寄存器單元20被連接在水平解碼器單元110與檢測器單元50之間。在接收到來自水平解碼器單元110的各個段52的頭位置時，水平移位寄存器單元20，響應於時鐘脈衝CLK，從該開頭位置開始依次掃描檢測器單元50中的各個象素。如果掃描要被中止，水平復置脈衝HRES被輸入，以擦除水平移位寄存器單元20中的內容。
圖3是顯示圖2中顯示的水平解碼器單元110和水平移位寄存器單元20的結構的一個例子的電路圖。
其中輸入是作為其低位的HD0和作為其高位的HD1的水平解碼器單元110由「與」門113和114和倒相器111和112構成。水平移位寄存器單元20由四個D型觸發器21至24構成。水平解碼器單元110可以是「與」門和倒相器以外的電路元件，且水平移位寄存器單元20可以是象傳統技術中的由時鐘控制的倒相器。
如果0，0作為HD0，HD1而被輸入到水平解碼器單元110，則在觸發器(FF1)21被選擇的同時最左的象素得到選擇。隨後，觸發器(FF2)22和觸發器(FF3)23響應於時鐘脈衝CLK而依次得到選擇。從觸發器(FF3)23至觸發器(FF4)24的轉換是由一個「或」門25實現的，「與」門114的用於0，1的一個輸出被輸入到該「或」門25。該段中的所有九個象素都以此方式得到掃描，除非在第九個象素被掃描之前輸入了一個復置脈衝。
圖4顯示了圖3顯示的掃描一個所希望的象素區的水平解碼器單元110和水平移位寄存器單元20的配置的一個例子，且圖5是顯示該操作的時序圖。
如圖4所示，9×9個象素被分成了九個塊，每塊有3×3個象素。在此例中，水平解碼器單元110和水平移位寄存器單元20隻掃描塊2，5和8。如圖5中的時序圖所示，0，1作為HD0，HD1而得到輸入，以指定這些塊中的每一個的開頭象素。因此，觸發器(FF4)可通過跳過觸發器(FF1至FF3)而直接得到指定。在輸入了水平復置脈衝HRES之後，象素響應於時鐘脈衝CLK並根據水平移位寄存器單元20的輸入而依次得到指定。
在圖4所示的一個水平選擇輸出行h3剛好被選擇之後，觸發器被水平復置脈衝HRES所復置。以此方式，只有塊2可得到掃描。這種操作以類似的方式被重複三次，以掃描塊2、5和8。利用鎖存電路等，水平解碼器單元的輸入的內容只有一個脈衝得到了輸出。
縱向解碼器單元30和縱向移位寄存器單元40以與上述的、選擇沿著水平方向的塊的水平解碼器單元110和水平移位寄存器單元20類似的方式工作，以選擇沿著縱向方向的象素讀取區中的各個象素並提供上述的有利的效果。
以下描述一種圖象拾取設備的一個第二實施例，它能夠掃描從一個所希望的象素開始並在一個所希望的象素結束的一個所希望的象素區。
圖6顯示了能夠掃描從一個所希望的象素位置開始的一個塊的水平解碼器單元110和水平移位寄存器單元20的配置的一個例子。圖7是水平移位寄存器單元20的電路圖。該電路與圖3所示的電路基本上相同，只是移位寄存器單元20有MOS電晶體構成的額外的水平象素選擇開關201至204和終結這些開關的電阻211至214。一個水平選擇脈衝HSEL同時導通和關斷所有這些開關。水平解碼器單元110和水平移位寄存器單元20的操作在圖8的時序圖中得到顯示。
在此例中，掃描從水平選擇輸出行h2開始。如圖6所示，0，1首先被輸入到水平解碼器單元110。由於水平選擇脈衝HSEL被置於低電平，水平選擇輸出行h1未被選擇。
在接收到下一個時鐘CLK時，水平選擇輸出行h2得到選擇且水平選擇脈衝HSEL被置於高電平，以輸出水平輸出行。在選擇了一個水平選擇輸出行h44之後，水平選擇脈衝HSEL被置於低電平，以復置觸發器24至27。以此方式，能夠實現從一個選定塊中的所希望的象素位置開始的掃描。
以下結合圖9A和9B描述圖象拾取設備的第三實施例。該圖象拾取設備，除了如圖6所示的具有用於產生圖象信號的象素的檢測器單元之外，還具有一個光學黑OB單元-它具有用於探測暗電平的多個光學黑象素。圖9A顯示了這種實施例的配置的一個例子。為了簡單而在此假定檢測器單元50具有9×9個象素且OB單元53具有與水平移位寄存器單元20的水平選擇輸出行h1和h2相應的2×9個象素。
OB單元53每1H都要得到掃描。在此例中，只有與水平選擇輸出行h6至h8相應的塊2、5和8有選擇地得到掃描。圖9B是一個用於有選擇地掃描塊--水平移位寄存器單元20和水平解碼器單元110的電路圖。該電路的特徵在於一個OB端和D型觸發器221和222被加到水平移位寄存器單元20，以掃描OB單元53的兩個縱向象素列。在該OB單元被掃描且在過去了一個段之後，代表OB單元的掃描完成的一個時序被提供給水平解碼器單元110的一個鎖存電路115的一個輸出使能OE端，從而能夠進行對所希望的象素區的掃描。除了D型觸發器221和222之外，為OB單元53提供了水平移位寄存器單元20，以及響應於水平選擇脈衝HSELMOS電晶體操作的水平象素選擇開關201至204和終結這些開關的電阻211至214。
以下結合圖10的時序圖來描述圖9A和9B顯示的具有OB單元的圖象拾取設備的操作。
當0，1數據被輸入到水平解碼器單元110時，該數據被輸入至鎖存電路115並被保持在鎖存電路115中的一個鎖存脈衝改變成具有一個時鐘長度的數據。當下一個時鐘脈衝被輸入該OB單元時，一個水平選擇輸出行h1得到選擇以隨後掃描OB單元的象素。在該OB單元被掃描且在一個時鐘過去之後，表示OB單元的掃描完成的一個時序被提供給鎖存電路115的輸出使能OE端，以隨後從水平選擇輸出行h6開始掃描檢測器單元。在水平選擇輸出行h8得到選擇且象素被掃描之後，水平選擇脈衝HSEL被置於一個低電平且隨後觸發器得到復置。
諸如圖6所示的一個具體的象素區可利用水平選擇脈衝HSEL而得到掃描。
以下描述圖象拾取設備的第四實施例。
如圖11A所示，本實施例的圖象拾取設備包括具有分成水平15塊且縱向8塊且每塊有128×128個象素的1920×1024個象素的檢測器單元；以及，具有每1H五個象素的OB單元53。
在此例子線，採用了從一個塊中的所希望的象素開始並在一個所希望的象素結束的掃描。與掃描的開始象素和結束象素相應的所有相關的塊首先得到掃描並存儲在諸如圖12所示的DRAM存儲器13中。未採用的象素不從存儲器13讀出。該電路結構基本上與圖9所示的相同。然而，由於從塊中的一個所希望的象素開始並在一個塊中的一個所希望的象素結束的掃描象素的時序的延遲不是必然的(如圖10所示)，水平選擇脈衝HSEL不是必需的。本實施例的操作時序與圖10的流程圖類似。圖11B是顯示本實施例的操作的流程圖，其中沒有水平選擇脈衝HSEL。一個水平解碼器單元110被依次輸入數據0010至0101，以選擇水平塊並掃描它們。這些塊的象素數據被存儲在該DRAM存儲器中且所需的象素數據得到選擇並被諸如圖12所示的攝象機DSP12所處理。
圖12是顯示採用上述的第一至第四實施例中的一個的圖象拾取設備的圖象拾取系統的整體結構的框圖。圖12中顯示的光電轉換元件4、X和Y地址選擇單元5和6是利用第一至第四實施例中的一個而實現的。
參見圖12，來自一個對象的光通過隔膜1並被一個透鏡2聚焦到光電轉換元件4上，而光電轉換元件4把一個對象的圖象轉換成電信號。標號3表示了由以下部分的組合製成的一個濾波器組用於切去光的高頻分量以消除波紋等的低通濾波器、一個具有與光電轉換元件4匹配的光學特性的彩色校正濾波器、一個用於切掉可見檢測範圍以外的光的紅外線截止濾波器等。
被光電轉換元件4轉換的光電信號的兩維象素，被響應於來自時序發生器TG 8的時鐘信號而工作的X和Y地址選擇單元6和5所指定，以把該光電信號讀入一個時序調節單元7。該時序調節單元7調節來自光電轉換元件4的一個輸出(多個輸出中的一個)的時序。各個調節的光電信號的電壓受到一個AGC電路10的控制，且該AGC電路的輸出被一個A/D轉換器11轉換成數位訊號。
一個攝象機數位訊號處理器DSP 12處理運動圖象或靜止圖象。一個MPU 14設定攝象機DSP 12的圖象處理參數，並執行自動曝光AE處理和自動聚焦AF處理。一個振蕩器9向隔膜1、時序發生器TG 8、攝象機DSP 12和MPU 14提供各種時鐘信號，以同步整個系統的各個部分。
在圖象被處理時，DRAM存儲器13被用於一個臨時存儲區。一種圖象記錄介質18被用作非易失存儲區，諸如智能介質、磁帶和光碟。
提供了視頻編碼器15、CRT 16等，以顯示處理的圖象。諸如LCD的取景器17被用於在一個對象圖象被存儲在圖象記錄介質18中之前對其進行確認。除了CRT 16，也可採用液晶顯示器、等離子體顯示器、採用電子發射元件的顯示板等。輸出裝置不限於CRT16、取景器17和圖象記錄介質18，且可以是採用列印紙、光紙等的印表機。
光電轉換元件4和諸如攝象機DSP 12和MPU 14的其他部分，可以採用CMOS處理或類似工藝，被形成在不同的半導體晶片上或相同的半導體晶片上。也可採用可商業獲得的緊湊系統LSI。
如上所述，在上述第一至第四實施例中，移位寄存器單元可從一個所希望的象素開始並以一個所希望的象素結束而進行掃描。因此，一個對象圖象的一個所希望的象素區可藉助簡單的電路操作而得到指定，且指定的所希望的象素區可被擴大並被顯示在一個顯示器上。由於不一定要採用具有轉換所有象素的位數的解碼器，解碼器的位數可得到減小。在上述實施例中，所有由移位寄存器單元和解碼器單元構成的解碼器電路被應用於一種圖象拾取設備，它也可被應用於諸如存儲器的其他裝置。
在不脫離本發明的精神和範圍的前提下，可以構造本發明的很多非常不同的實施例。應該理解的是，本發明不限於本說明書中描述的具體實施例，且本發明的範圍只要所附的權利要求書限定。
權利要求
1．一種選擇器電路，包括一個掃描電路，用於依次輸出用於選擇的脈衝；以及一個解碼器電路，用於指定被分成多個塊的所述掃描電路的一個所希望的塊，從而使所述掃描電路能夠從指定的所希望的塊中的一個預定位置開始輸出脈衝。
2．根據權利要求1的選擇器電路，進一步包括用於復置所述掃描電路以停止所述掃描電路依次輸出脈衝的復置裝置。
3．一種選擇器電路，包括掃描裝置，用於依次輸出一種用於選擇的脈衝；第一指定裝置，用於提供用於被分成小於所述掃描裝置的整個面積的多個塊的一個預定區域的一個所希望的塊的啟動信號，從而使所述掃描裝置能夠從該所希望的塊中的一個預定位置開始輸出脈衝；以及第二指定裝置，用於提供一個啟動信號以從所述掃描裝置的該預定區域以外的一個區域開始依次輸出脈衝。
4．根據權利要求3的選擇器電路，進一步包括控制裝置，用於控制所述第一指定電路以在依次輸出了該預定區域以外的區域的脈衝之後指定所希望的塊。
5．一種圖象拾取設備，包括多個象素；一個掃描電路，用於依次輸出一個用於選擇的脈衝；以及一個解碼器電路，用於指定被分成多個塊的所述掃描電路的一個所希望的塊，從而使所述掃描電路能夠從該指定的所希望的塊中的一個預定位置開始輸出脈衝。
6．根據權利要求5的圖象拾取設備，進一步包括用於復置所述掃描電路以停止所述掃描電路依次輸出選擇脈衝的復置裝置。
7．一種圖象拾取設備，包括用於獲得圖象信號的多個象素；用於獲得一個暗電平的多個光學黑象素；掃描裝置，用於輸出一個選擇脈衝以選擇多個象素和多個光學黑象素；一個第一指定電路，用於為被分成多個塊的所述掃描裝置的一個所希望的塊提供一種啟動信號以選擇多個象素，從而使所述掃描裝置能夠從該所希望的塊中的一個預定位置開始輸出選擇脈衝；以及第二指定裝置，用於提供用於依次輸出該選擇脈衝以選擇多個光學黑象素的一種啟動信號。
8．根據權利要求7的圖象拾取設備，進一步包括用於控制所述第一指定電路的控制裝置，用於在該選擇脈衝被依次輸出以選擇多個光學黑象素之後指定所希望的塊。
9．一種圖象拾取系統，包括多個象素；一個掃描電路，用於依次輸出用於選擇各個象素的一種選擇脈衝；一個解碼器電路，用於指定被分成多個塊的所述掃描電路的一個所希望的塊，從而使所述掃描電路能夠從指定的所希望的塊中的一個預定位置開始輸出選擇脈衝；一個模擬/數字轉換電路，用於把來自多個象素中的每一個的信號轉換成數位訊號；以及一個信號處理電路，用於處理從所述模擬/數字轉換電路輸出的信號。
全文摘要
一種選擇器電路,具有用於依次輸出一種選擇脈衝的移位寄存器和用於指定從掃描電路分出的多個塊中的一個所希望的塊的解碼器電路,以使掃描電路能夠從指定的所希望的塊中的一個開頭位置開始輸出選擇脈衝。
文檔編號H04N5/345GK1283834SQ0012249
公開日2001年2月14日 申請日期2000年8月4日 優先權日1999年8月4日
發明者林英俊, 橋本誠二, 結城修, 遠藤敏朗 申請人:佳能株式會社