氧化物半導體tft基板的製作方法及其結構的製作方法

2023-06-09 17:06:06 1

氧化物半導體tft基板的製作方法及其結構的製作方法
【專利摘要】本發明提供一種氧化物半導體TFT基板的製作方法及其結構。該方法包括如下步驟：1、在基板(1)上形成柵極(3)及第一重度摻雜透明導電薄膜層(2)；2、沉積柵極絕緣層(4)；3、形成島狀氧化物半導體層(5)；4、形成島狀蝕刻阻擋層(6)；5、形成源/漏極(8)、第二、第三重度摻雜透明導電薄膜層(7、9)，所述源/漏極(8)藉由第二重度摻雜透明導電薄膜層(7)與氧化物半導體層(5)的兩側部(53)接觸，形成電性連接；6、沉積並圖案化保護層(10)；7、沉積並圖案化像素電極層(11)，其藉由所述第三重度摻雜透明導電薄膜層(9)與源/漏極(8)接觸，形成電性連接；8、退火處理。
【專利說明】氧化物半導體TFT基板的製作方法及其結構

【技術領域】
[0001] 本發明涉及顯示【技術領域】，尤其涉及一種氧化物半導體TFT基板的製作方法及其 結構。

【背景技術】
[0002] 平板顯示裝置具有機身薄、省電、無輻射等眾多優點，得到了廣泛的應用。現有的 平板顯示裝置主要包括液晶顯示裝置（Liquid Crystal Display, IXD)及有機電致發光顯 不裝置（Organic Light Emitting Display，OLED) 〇
[0003] 基於有機發光二極體的OLED顯示技術同成熟的IXD相比，OLED是主動發光的顯 示器，具有自發光、高對比度、寬視角（達170° )、快速響應、高發光效率、低操作電壓（3? 10V)、超輕薄（厚度小於2_)等優勢，具有更優異的彩色顯示畫質、更寬廣的觀看範圍和更 大的設計靈活性。
[0004] 薄膜電晶體（Thin Film Transistor,TFT)是平板顯示裝置的重要組成部分，可形 成在玻璃基板或塑料基板上，通常作為開光裝置和驅動裝置用在諸如LCD、0LED、電泳顯示 裝置（EPD)上。
[0005] 氧化物半導體TFT技術是當前的熱門技術。由於氧化物半導體的載流子遷移率是 非晶矽半導體的20-30倍，具有較高的電子遷移率，可以大大提高TFT對像素電極的充放電 速率，提高像素的響應速度，實現更快的刷新率，並能夠提高像素的行掃描速率，使得製作 超高解析度的平板顯示裝置成為可能。相比低溫多晶矽（LTPS)，氧化物半導體製程簡單，與 非晶矽製程相容性較高，可以應用於IXD、0LED、柔性顯示（Flexible)等領域，且與高世代 生產線兼容，可應用於大中小尺寸顯示，具有良好的應用發展前景。
[0006] 現有的氧化物半導體TFT基板結構中，氧化物半導體層直接與源/漏極接觸，二者 之間形成電性連接；像素電極層直接與源/漏極接觸，二者之間形成電性連接；但氧化物半 導體層與源/漏極之間、及像素電極層與源/漏極之間的歐姆接觸電阻較大，導致平板顯示 裝置的驅動電壓較高、功耗較高、響應速度較低。
[0007] 節能降耗是當今社會發展的需要，努力開發低功耗的顯示裝置成為了各個顯示裝 置生產廠家的重要目標。


【發明內容】

[0008] 本發明的目的在於提供一種氧化物半導體TFT基板的製作方法，能夠改善氧化物 半導體層與源/漏極、及像素電極層與源/漏極之間的歐姆接觸，減小歐姆接觸電阻，降低 平板顯示裝置的閾值電壓，從而有效降低平板顯示裝置的功耗，提高其響應速度。
[0009] 本發明的目的還在於提供一種氧化物半導體TFT基板結構，其氧化物半導體層與 源/漏極之間、及像素電極層與源/漏極之間的歐姆接觸電阻較小，使得平板顯示裝置的閾 值電壓較低、功耗較低、響應速度較快。
[0010] 為實現上述目的，本發明首先提供一種氧化物半導體TFT基板的製作方法，包括 如下步驟： toon] 步驟1、提供一基板，在該基板上依次沉積並圖案化第一重度摻雜透明導電薄膜層 與第一金屬層，形成柵極、及位於該柵極下表面並與該柵極同樣形狀的第一重度摻雜透明 導電薄膜層；
[0012] 步驟2、在所述柵極與基板上沉積柵極絕緣層；
[0013] 步驟3、在所述柵極絕緣層上沉積並圖案化氧化物半導體層，形成位於所述柵極正 上方的島狀氧化物半導體層；
[0014] 步驟4、在所述島狀氧化物半導體層與柵極絕緣層上沉積並圖案化蝕刻阻擋層，形 成位於所述島狀氧化物半導體層上的島狀蝕刻阻擋層；
[0015] 所述島狀蝕刻阻擋層的寬度小於所述島狀氧化物半導體層的寬度；所述島狀蝕刻 阻擋層覆蓋島狀氧化物半導體層的中間部而暴露出島狀氧化物半導體層的兩側部；
[0016] 步驟5、在所述島狀蝕刻阻擋層與柵極絕緣層上依次沉積並圖案化第二重度摻雜 透明導電薄膜層、第二金屬層、與第三重度摻雜透明導電薄膜層，形成源/漏極、位於該源/ 漏極下表面並與該源/漏極同樣形狀的第二重度摻雜透明導電薄膜層、及位於該源/漏極 上表面並與該源/漏極同樣形狀的第三重度摻雜透明導電薄膜層；
[0017] 所述源/漏極藉由第二重度摻雜透明導電薄膜層與所述氧化物半導體層的兩側 部接觸，形成電性連接；
[0018] 步驟6、在所述第三重度摻雜透明導電薄膜層與蝕刻阻擋層上沉積並圖案化保護 層，形成位於所述島狀氧化物半導體層一側的通孔；
[0019] 步驟7、在所述保護層上沉積並圖案化像素電極層；
[0020] 所述像素電極層填充所述通孔，並藉由所述第三重度摻雜透明導電薄膜層與源/ 漏極接觸，形成電性連接；
[0021] 步驟8、對步驟7得到的基板進行退火處理。
[0022] 所述柵極與源/漏極的材料為銅，所述像素電極層的材料為ΙΤ0或ΙΖ0。
[0023] 所述第一重度摻雜透明導電薄膜層、第二重度摻雜透明導電薄膜層、與第三重度 摻雜透明導電薄膜層的材料為重度摻雜的ΙΤ0或重度摻雜的ΙΖ0。
[0024] 所述第一重度摻雜透明導電薄膜層、第二重度摻雜透明導電薄膜層、與第三重度 摻雜透明導電薄膜層的厚度分別在5?200nm之間。
[0025] 所述第一重度摻雜透明導電薄膜層的厚度為10nm，所述第二重度摻雜透明導電薄 膜層的厚度為15nm，所述第三重度摻雜透明導電薄膜層的厚度為10nm。
[0026] 所述島狀氧化物半導體層為IGZ0半導體層。
[0027] 所述保護層的材料為Si02或SiON。
[0028] 所述圖案化通過黃光與蝕刻製程實現。
[0029] 本發明還提供一種氧化物半導體TFT基板結構，包括一基板、位於基板上的柵極、 位於柵極下表面並與柵極同樣形狀的第一重度摻雜透明導電薄膜層、位於柵極與基板上的 柵極絕緣層、於柵極正上方位於柵極絕緣層上的島狀氧化物半導體層、位於島狀氧化物半 導體層上的島狀蝕刻阻擋層、位於島狀蝕刻阻擋層與柵極絕緣層上的源/漏極、位於源/漏 極下表面並與源/漏極同樣形狀的第二重度摻雜透明導電薄膜層、位於源/漏極上表面並 與源/漏極同樣形狀的第三重度摻雜透明導電薄膜層、位於第三重度摻雜透明導電薄膜層 與蝕刻阻擋層上的保護層、及位於保護層上的像素電極層；所述島狀氧化物半導體層包括 中間部與兩側部；所述島狀蝕刻阻擋層的寬度小於所述氧化物半導體層的寬度，僅覆蓋所 述中間部；所述源/漏極藉由第二重度摻雜透明導電薄膜層與所述氧化物半導體層的兩側 部接觸，形成電性連接；所述保護層具有位於所述島狀氧化物半導體層一側的通孔，所述像 素電極層填充所述通孔，並藉由所述第三重度摻雜透明導電薄膜層與源/漏極接觸，形成 電性連接。
[0030] 所述柵極與源/漏極的材料為銅，所述第一重度摻雜透明導電薄膜層、第二重度 摻雜透明導電薄膜層、與第三重度摻雜透明導電薄膜層的材料為重度摻雜的ΙΤ0或重度摻 雜的ΙΖ0,所述島狀氧化物半導體層為IGZ0半導體層，所述保護層的材料為Si0 2或SiON， 所述像素電極層的材料為ΙΤ0或ΙΖ0 ;所述第一重度摻雜透明導電薄膜層、第二重度摻雜透 明導電薄膜層、與第三重度摻雜透明導電薄膜層的厚度分別在5?200nm之間。
[0031] 本發明的有益效果：本發明的氧化物半導體TFT基板的製作方法，通過在源/漏極 上、下表面分別設置第二重度摻雜透明導電薄膜層、第三重度摻雜透明導電薄膜層，能夠改 善氧化物半導體層與源/漏極、及像素電極層與源/漏極之間的歐姆接觸，減小歐姆接觸電 阻，降低平板顯示裝置的閾值電壓，從而有效降低平板顯示裝置的功耗，提高其響應速度； 本發明的氧化物半導體TFT基板結構，具有分別位於源/漏極上、下表面的第二重度摻雜透 明導電薄膜層、第三重度摻雜透明導電薄膜層，使得氧化物半導體層與源/漏極之間、
[0032] 及像素電極層與源/漏極之間的歐姆接觸電阻較小，從而使得平板顯示裝置的閾 值電壓較低、功耗較低、響應速度較快。

【專利附圖】

【附圖說明】
[0033] 下面結合附圖，通過對本發明的【具體實施方式】詳細描述，將使本發明的技術方案 及其它有益效果顯而易見。
[0034] 附圖中，
[0035] 圖1為本發明氧化物半導體TFT基板的製作方法的流程圖；
[0036] 圖2為本發明氧化物半導體TFT基板的製作方法的步驟1的示意圖；
[0037] 圖3為本發明氧化物半導體TFT基板的製作方法的步驟2的示意圖；
[0038] 圖4為本發明氧化物半導體TFT基板的製作方法的步驟3的示意圖；
[0039] 圖5為本發明氧化物半導體TFT基板的製作方法的步驟4的示意圖；
[0040] 圖6為本發明氧化物半導體TFT基板的製作方法的步驟5的示意圖；
[0041] 圖7為本發明氧化物半導體TFT基板的製作方法的步驟6的示意圖；
[0042] 圖8為本發明氧化物半導體TFT基板的製作方法的步驟7暨本發明氧化物半導體 TFT基板結構的示意圖。

【具體實施方式】
[0043] 為更進一步闡述本發明所採取的技術手段及其技術效果，以下結合本發明的優選 實施例及其附圖進行詳細描述。
[0044] 請參閱圖1，為本發明氧化物半導體TFT基板的製作方法的流程圖，該氧化物半導 體TFT基板的製作方法包括如下步驟：
[0045] 步驟1、請參閱圖2,提供一基板1，在該基板1上依次沉積並圖案化第一重度摻雜 透明導電薄膜層與第一金屬層，形成柵極3、及位於該柵極3下表面並與該柵極3同樣形狀 的第一重度摻雜透明導電薄膜層2。
[0046] 所述基板1為透明基板，優選的，所述基板1為玻璃基板。
[0047] 在該步驟1中，通過一道普通光罩進行黃光製程、再經蝕刻製程圖案化所述第一 重度摻雜透明導電薄膜層與第一金屬層，形成柵極3、及位於該柵極3下表面並與該柵極3 同樣形狀的第一重度摻雜透明導電薄膜層2。
[0048] 所述柵極3的材料為銅（Cu)。
[0049] 所述第一重度摻雜透明導電薄膜層2的材料為重度摻雜的氧化銦錫（ΙΤ0)或重度 摻雜的氧化銦鋅（ΙΖ0)，且該第一重度摻雜透明導電薄膜層2的厚度分別在5?200nm之 間，優選的，該第一重度摻雜透明導電薄膜層2的厚度為10nm。所述第一重度摻雜透明導電 薄膜層2能夠增加所述柵極3與基板1之間的附著力，改善二者之間的粘合強度。
[0050] 步驟2、請參閱圖3,在所述柵極3與基板1上沉積柵極絕緣層4。
[0051 ] 所述柵極絕緣4完全覆蓋所述柵極3與基板1。
[0052] 步驟3、請參閱圖4,在所述柵極絕緣層4上沉積並通過黃光與蝕刻製程圖案化氧 化物半導體層，形成位於所述柵極3正上方的島狀氧化物半導體層5。
[0053] 具體的，所述島狀氧化物半導體層5為銦鎵鋅氧化物（IGZ0)半導體層。
[0054] 步驟4、請參閱圖5,在所述島狀氧化物半導體層5與柵極絕緣層4上沉積並通過 黃光與蝕刻製程圖案化蝕刻阻擋層，形成位於所述島狀氧化物半導體層5上的島狀蝕刻阻 擋層6。
[0055] 進一步的，所述島狀蝕刻阻擋層6的寬度小於所述氧化物半導體層5的寬度；所述 島狀蝕刻阻擋層6覆蓋島狀氧化物半導體層5的中間部51而暴露出氧化物半導體層5的 兩側部53。
[0056] 步驟5、請參閱圖6,在所述島狀蝕刻阻擋層6與柵極絕緣層3上依次沉積並通過 黃光與蝕刻製程圖案化第二重度摻雜透明導電薄膜層、第二金屬層、與第三重度摻雜透明 導電薄膜層，形成源/漏極8、位於該源/漏極8下表面並與該源/漏極8同樣形狀的第二 重度摻雜透明導電薄膜層7、及位於該源/漏極8上表面並與該源/漏極8同樣形狀的第三 重度摻雜透明導電薄膜層9。
[0057] 具體的，所述第二與第三重度摻雜透明導電薄膜層7、9的材料為重度摻雜的IT0 或重度摻雜的IZ0 ;且該第二與第三重度摻雜透明導電薄膜層7、9的厚度分別在5?200nm 之間，優選的，所述第二重度摻雜透明導電薄膜層7的厚度為15nm，所述第三重度摻雜透明 導電薄膜層9的厚度為10nm。
[0058] 所述源/漏極8的材料為Cu。
[0059] 所述源/漏極8藉由第二重度摻雜透明導電薄膜層7與所述氧化物半導體層5的 兩側部53接觸，形成電性連接。所述第二重度摻雜透明導電薄膜層7具有較強的導電能 力，其作為源/漏極8與氧化物半導體層5之間的接觸過渡層，能夠有效降低源/漏極8與 氧化物半導體層5之間的歐姆接觸電阻，從而達到有效降低平板顯示裝置的閾值電壓與功 耗，提1?響應速度的目的。
[0060] 步驟6、請參閱圖7,在所述第三重度摻雜透明導電薄膜層9與蝕刻阻擋層6上沉 積並圖案化保護層10,形成位於所述島狀氧化物半導體層5 -側的通孔101。
[0061] 具體的，所述保護層10的材料為二氧化矽（Si02)或氮氧化矽（SiON)。
[0062] 步驟7、請參閱圖8,在所述保護層10上沉積並通過黃光與蝕刻製程圖案化像素電 極層11。
[0063] 具體的，所述像素電極層11的材料為ΙΤ0或ΙΖ0。
[0064] 所述像素電極層11填充所述通孔101，並藉由所述第三重度摻雜透明導電薄膜層 9與源/漏極8接觸，形成電性連接。所述第三重度摻雜透明導電薄膜層9具有較強的導電 能力，其作為源/漏極8與像素電極層11之間的接觸過渡層，能夠有效降低源/漏極8與 像素電極層11之間的歐姆接觸電阻，從而達到有效降低平板顯示裝置的驅動電壓與功耗， 提1?響應速度的目的。
[0065] 步驟8、對步驟7得到的基板1進行退火處理，完成該氧化物半導體TFT基板的制 作。
[0066] 請參閱圖8,在上述氧化物半導體TFT基板的製作方法的基礎上，本發明還提供一 種氧化物半導體TFT基板結構，包括一基板1、位於基板1上的柵極3、位於柵極3下表面並 與柵極3同樣形狀的第一重度摻雜透明導電薄膜層2、位於柵極3與基板1上的柵極絕緣 層4、於柵極3正上方位於柵極絕緣層4上的島狀氧化物半導體層5、位於島狀氧化物半導 體層5上的島狀蝕刻阻擋層6、位於島狀蝕刻阻擋層6與柵極絕緣層4上的源/漏極8、位 於源/漏極8下表面並與源/漏極8同樣形狀的第二重度摻雜透明導電薄膜層7、位於源/ 漏極8上表面並與源/漏極8同樣形狀的第三重度摻雜透明導電薄膜層9、位於第三重度摻 雜透明導電薄膜層9與蝕刻阻擋層6上的保護層10、及位於保護層10上的像素電極層11。 [0067] 所述島狀氧化物半導體層5包括中間部51與兩側部53 ;所述島狀蝕刻阻擋層6的 寬度小於所述氧化物半導體層5的寬度，僅覆蓋所述中間部51。所述源/漏極8藉由第二 重度摻雜透明導電薄膜層7與所述氧化物半導體層5的兩側部53接觸，形成電性連接，能 夠使得氧化物半導體層5與源/漏極8之間的歐姆接觸電阻較小，從而使得平板顯示裝置 的閾值電壓較低、功耗較低、響應速度較快。所述保護層10具有位於所述島狀氧化物半導 體層5 -側的通孔101，所述像素電極層11填充所述通孔101，並藉由所述第三重度摻雜透 明導電薄膜層9與源/漏極8接觸，形成電性連接，能夠使得像素電極層11與源/漏極8 之間的歐姆接觸電阻較小，從而使得平板顯示裝置的驅動電壓較低、功耗較低、響應速度較 快。
[0068] 具體的，所述柵極3與源/漏極8的材料為銅；所述第一重度摻雜透明導電薄膜層 2、第二重度摻雜透明導電薄膜層7、與第三重度摻雜透明導電薄膜層9的材料為重度摻雜 的ΙΤ0或重度摻雜的ΙΖ0 ;所述島狀氧化物半導體層5為IGZ0半導體層；所述保護層10的 材料為Si02或SiON ;所述像素電極層11的材料為ΙΤ0或ΙΖ0 ;所述第一重度摻雜透明導電 薄膜層2、第二重度摻雜透明導電薄膜層7、與第三重度摻雜透明導電薄膜層9的厚度分別 在5?200nm之間，優選的，所述第一重度摻雜透明導電薄膜層2的厚度為10nm，所述第二 重度摻雜透明導電薄膜層7的厚度為15nm，所述第三重度摻雜透明導電薄膜層9的厚度為 10nm 〇
[0069] 綜上所述，本發明的氧化物半導體TFT基板的製作方法，通過在源/漏極上、下表 面分別設置第二重度摻雜透明導電薄膜層、第三重度摻雜透明導電薄膜層，能夠改善氧化 物半導體層與源/漏極、及像素電極層與源/漏極之間的歐姆接觸，減小歐姆接觸電阻，降 低平板顯示裝置的閾值電壓，從而有效降低平板顯示裝置的功耗，提高其響應速度；本發明 的氧化物半導體TFT基板結構，具有分別位於源/漏極上、下表面的第二重度摻雜透明導電 薄膜層、第三重度摻雜透明導電薄膜層，使得氧化物半導體層與源/漏極之間、及像素電極 層與源/漏極之間的歐姆接觸電阻較小，從而使得平板顯示裝置的閾值電壓較低、功耗較 低、響應速度較快。
[0070] 以上所述，對於本領域的普通技術人員來說，可以根據本發明的技術方案和技術 構思作出其他各種相應的改變和變形，而所有這些改變和變形都應屬於本發明後附的權利 要求的保護範圍。
【權利要求】
1. 一種氧化物半導體TFT基板的製作方法，其特徵在於，包括如下步驟： 步驟1、提供一基板（1)，在該基板（1)上依次沉積並圖案化第一重度摻雜透明導電薄 膜層與第一金屬層，形成柵極（3)、及位於該柵極（3)下表面並與該柵極（3)同樣形狀的第 一重度摻雜透明導電薄膜層（2); 步驟2、在所述柵極（3)與基板（1)上沉積柵極絕緣層（4); 步驟3、在所述柵極絕緣層（4)上沉積並圖案化氧化物半導體層，形成位於所述柵極 (3)正上方的島狀氧化物半導體層（5); 步驟4、在所述島狀氧化物半導體層（5)與柵極絕緣層（4)上沉積並圖案化蝕刻阻擋 層，形成位於所述島狀氧化物半導體層（5)上的島狀蝕刻阻擋層（6); 所述島狀蝕刻阻擋層￠)的寬度小於所述島狀氧化物半導體層（5)的寬度；所述島狀 蝕刻阻擋層（6)覆蓋島狀氧化物半導體層（5)的中間部（51)而暴露出島狀氧化物半導體 層（5)的兩側部（53); 步驟5、在所述島狀蝕刻阻擋層（6)與柵極絕緣層（3)上依次沉積並圖案化第二重度摻 雜透明導電薄膜層、第二金屬層、與第三重度摻雜透明導電薄膜層，形成源/漏極（8)、位於 該源/漏極（8)下表面並與該源/漏極（8)同樣形狀的第二重度摻雜透明導電薄膜層（7)、 及位於該源/漏極（8)上表面並與該源/漏極（8)同樣形狀的第三重度摻雜透明導電薄膜 層（9); 所述源/漏極（8)藉由第二重度摻雜透明導電薄膜層（7)與所述氧化物半導體層（5) 的兩側部（53)接觸，形成電性連接； 步驟6、在所述第三重度摻雜透明導電薄膜層（9)與蝕刻阻擋層（6)上沉積並圖案化保 護層（10)，形成位於所述島狀氧化物半導體層（5) -側的通孔（101); 步驟7、在所述保護層（10)上沉積並圖案化像素電極層（11); 所述像素電極層（11)填充所述通孔（101)，並藉由所述第三重度摻雜透明導電薄膜層 (9)與源/漏極⑶接觸，形成電性連接； 步驟8、對步驟7得到的基板（1)進行退火處理。
2. 如權利要求1所述的氧化物半導體TFT基板的製作方法，其特徵在於，所述柵極（3) 與源/漏極（8)的材料為銅，所述像素電極層（11)的材料為ITO或IZO。
3. 如權利要求1所述的氧化物半導體TFT基板的製作方法，其特徵在於，所述第一重度 摻雜透明導電薄膜層（2)、第二重度摻雜透明導電薄膜層（7)、與第三重度摻雜透明導電薄 膜層（9)的材料為重度摻雜的ITO或重度摻雜的IZO。
4. 如權利要求3所述的氧化物半導體TFT基板的製作方法，其特徵在於，所述第一重度 摻雜透明導電薄膜層（2)、第二重度摻雜透明導電薄膜層（7)、與第三重度摻雜透明導電薄 膜層（9)的厚度分別在5?200nm之間。
5. 如權利要求4所述的氧化物半導體TFT基板的製作方法，其特徵在於，所述第一重度 摻雜透明導電薄膜層（2)的厚度為10nm，所述第二重度摻雜透明導電薄膜層（7)的厚度為 15nm，所述第三重度摻雜透明導電薄膜層（9)的厚度為10nm。
6. 如權利要求1所述的氧化物半導體TFT基板的製作方法，其特徵在於，所述島狀氧化 物半導體層（5)為IGZ0半導體層。
7. 如權利要求1所述的氧化物半導體TFT基板的製作方法，其特徵在於，所述保護層 (10)的材料為Si02或SiON。
8. 如權利要求1所述的氧化物半導體TFT基板的製作方法，其特徵在於，所述圖案化通 過黃光與蝕刻製程實現。
9. 一種氧化物半導體TFT基板結構，其特徵在於，包括一基板（1)、位於基板（1)上 的柵極（3)、位於柵極（3)下表面並與柵極（3)同樣形狀的第一重度摻雜透明導電薄膜層 (2)、位於柵極（3)與基板（1)上的柵極絕緣層（4)、於柵極（3)正上方位於柵極絕緣層（4) 上的島狀氧化物半導體層（5)、位於島狀氧化物半導體層（5)上的島狀蝕刻阻擋層￠)、位 於島狀蝕刻阻擋層（6)與柵極絕緣層（4)上的源/漏極（8)、位於源/漏極（8)下表面並與 源/漏極（8)同樣形狀的第二重度摻雜透明導電薄膜層（7)、位於源/漏極（8)上表面並與 源/漏極（8)同樣形狀的第三重度摻雜透明導電薄膜層（9)、位於第三重度摻雜透明導電薄 膜層（9)與蝕刻阻擋層（6)上的保護層（10)、及位於保護層（10)上的像素電極層（11);所 述島狀氧化物半導體層（5)包括中間部（51)與兩側部（53);所述島狀蝕刻阻擋層（6)的 寬度小於所述氧化物半導體層（5)的寬度，僅覆蓋所述中間部（51);所述源/漏極（8)借 由第二重度摻雜透明導電薄膜層（7)與所述氧化物半導體層（5)的兩側部（53)接觸，形成 電性連接；所述保護層（10)具有位於所述島狀氧化物半導體層（5) -側的通孔（101)，所 述像素電極層（11)填充所述通孔（101)，並藉由所述第三重度摻雜透明導電薄膜層（9)與 源/漏極⑶接觸，形成電性連接。
10. 如權利要求9所述的氧化物半導體TFT基板結構，其特徵在於，所述柵極（3)與源/ 漏極（8)的材料為銅，所述第一重度摻雜透明導電薄膜層（2)、第二重度摻雜透明導電薄膜 層（7)、與第三重度摻雜透明導電薄膜層（9)的材料為重度摻雜的IT0或重度摻雜的IZ0， 所述島狀氧化物半導體層（5)為IGZ0半導體層，所述保護層（10)的材料為Si0 2*Si0N， 所述像素電極層（11)的材料為IT0或IZ0 ;所述第一重度摻雜透明導電薄膜層（2)、第二重 度摻雜透明導電薄膜層（7)、與第三重度摻雜透明導電薄膜層（9)的厚度分別在5?200nm 之間。
【文檔編號】H01L27/12GK104157611SQ201410415944
【公開日】2014年11月19日 申請日期:2014年8月21日 優先權日:2014年8月21日
【發明者】王俊 申請人:深圳市華星光電技術有限公司