存儲器的存取方法、存儲控制電路和存儲系統的製作方法

2023-06-05 13:56:56 5

專利名稱：存儲器的存取方法、存儲控制電路和存儲系統的製作方法
技術領域：
本發明涉及動態隨機存取存儲器的存取方法，以及使用該存取方 法來控制隨機存取存儲器的存儲控制電路。本發明還涉及包括存儲器 和存儲控制電路的存儲系統。
背景技術：
在常規圖像處理電路中，構成幀的輸入圖像數據被臨時存儲在緩 衝存儲器中，然後從該緩衝存儲器讀取、處理和輸出。
為此，動態隨機存取存儲器(DRAM)由於其低成本通常被用作 緩衝存儲器。
DRAM需要被周期j地刷新以便維持存儲在DRAM的存儲單元中
的數據。然而，對存儲單元的其中之一進行存取具有等同於對所訪問 的單元和具有同一行地址的單元進行刷新的效果。
日本專利特開2003-68072 (專利文獻1)描述了一種用於存取 DRAM的技術。就是說，通過增加行地址來執行讀/寫。當行地址超過 最大行地址時，增加列地址並且將行地址初始化至零，以便地址在幀 周期期間被循環多次。因此DRAM的刷新循環變得不必要。

發明內容
要解決的問題
然而，當操作溫度較高時，維持數據所需的刷新周期可能變得短 於幀周期。在專利文獻1描述的技術中，當圖像數據的尺寸很大並且 行地址在每一個幀周期內兩次或更多次達到最大行地址時，該行地址中的每一個在每一個幀周期內被存取兩次或更多次。然而，當圖像數 據的尺寸很小並且行地址在每一個幀周期期間僅達到最大行地址一次 時，行地址中的一些在每一個幀周期期間僅被存取一次。具有在每一 個幀周期期間僅被存取一次的行地址的單元不能通過僅對於寫入/讀取 數據的存取來維持數據。所述單元需要在幀周期期間的刷新操作。
此外，在專利文獻1描述的技術中，由於利用同步動態隨機存取
存儲器(SDRAM)的突發(burst)存取能力不適合於增加操作頻率。 就是說，通過利用突發存取能力，其中通過僅提供連續地址中的第一 個來對位於連續列地址的多個存儲單元進行連續存取，SDRAM能夠在 高頻下操作。然而，在專利文獻1中描述的存儲器存取技術中，通過 增加行地址來位於同一列地址的多個存儲單元進行連續存取。僅在行 地址達到最大行地址之後增加列地址。結果是，不能利用SDRAM的 突發存取能力。
為了解決上述問題，本發明的示例性目的是提供存儲器存取方法， 該存儲器存取方法使動態隨機存取存儲器的刷新操作不必要，同時能 夠增加操作頻率。本發明的另一示例性目的是提供應用使刷新操作不 必要的存儲器存取方法的存儲控制電路和存儲系統。
解決所述問題的方式
為了解決上述問題，根據本發明的各種示例性實施例提供一種對 在地址空間中布置有存儲單元的動態隨機存取存儲器的存取方法。該 方法包括通過沿列地址的方向布置塊(block)的兩個或更多個完全 列和塊的可選不完全列，來在地址空間內設置用於存儲由指定數量的 字(word)組成的數據的存取區域；以及通過對布置在塊的列的每一 個中的塊進行連續存取，來對塊的兩個或更多個完全列和塊的可選不 完全列進行連續存取，以在存儲器中寫入和存儲數據或者讀取先前存 儲在存儲器中的數據。塊的每一個包括位於同一行地址和指定數量的 連續列地址處的多個存儲單元，塊的完全列的每一個包括布置在行地址的指定範圍中的全部中的第一數量的塊，塊的不完全列包括布置在 行地址的指定範圍中的一部分中的小於所述第一數量的塊，以及布置 在塊的兩個或更多個完全列中的塊和布置在塊的可選不完全列中的塊 的總數正好能夠存儲指定數量的字。此外，該存儲器是同步動態隨機 存取存儲器，存儲單元需要在刷新周期內被刷新，並且對位於行地址 的每一個處的塊的其中之一進行存取刷新位於同一行地址的塊中的其 他塊中包含的存儲單元。 .
根據各種其他實施例，地址空間可以被劃分成n組，其中n是不 小於2的整數。可以執行對存取區域的設置，以便在n組的每一個中 沿列地址的方向布置塊的兩個或更多個完全列和塊的可選不完全列， 其中塊的總數是在n組中布置的塊的數量的總和。此外，對布置在塊 的列的每一個中的塊進行的連續存取可以包括在行地址的每一個處對 布置在n組中的塊進行連續存取。
根據各種其他實施例，行地址的指定範圍可以小於地址空間的行 地址的範圍。
根據其他各種實施例，對存取區域的設置可以包括，當數據的字 的指定數量改變時，改變行地址的指定範圍，而不改變塊的每一個的 連續列地址的指定數量。
根據其他各種實施例，數據可以構成在長於刷新周期的幀周期內 提供的運動圖像的連續幀的其中之一，以及在幀周期期間可以對塊的 兩個或更多個完全列和塊的可選不完全列連續存取一次。
為了解決上述問題，根據本發明的各種示例性實施例提供一種對 在被劃分為n組的地址空間中布置有存儲單元的動態隨機存取存儲器 的存取方法，其中n是不小於2的整數。該方法包括通過在n組的 每一個中沿列地址的方向布置不小於2的所需數量的塊的完全列和塊可選不完全列，來在地址空間中設置用於存儲由指定數量的字組成的 數據的存取區域；以及通過對布置在塊的列的每一個中的塊進行連續 存取，來對塊的所需數量的完全列和塊的可選不完全列進行連續存取， 以在存儲器中寫入和存儲數據或者讀取先前存儲在存儲器中的數據。 行地址的指定範圍通過以下步驟設置，i)將存儲指定數量的字所需的 塊的總數除以n和塊的完全列的所需數量以獲得商，以及(ii)設置行 地址的指定範圍以便行地址的指定範圍包括等於所述商的整數部分的 多個行地址。對布置在塊的列的每一個中的塊進行的連續存取包括在 行地址的每一個處對布置在n組中的塊進行連續存取。該存儲器是同 步動態隨機存取存儲器，存儲單元需要在刷新周期內被刷新，並且對 位於組的每一個中的行地址的每一個處的塊的其中之一進行存取刷新 位於同一組中的同一行地址處的其他塊中包含的存儲單元。
為了解決上述問題，根據本發明的各種示例性實施例提供一種存 儲控制電路，用於控制在地址空間中布置有存儲單元的動態隨機存取 存儲器。該電路包括存取區域設置單元和存取控制單元，該存取區域 設置單元通過沿列地址的方向布置塊的兩個或更多個完全列和塊的可 選不完全列，來在地址空間內設置用於存儲由指定數量的字組成的數 據的存取區域，以及該存取控制單元向存儲器提供地址信號和存取控 制信號，以便通過對布置在塊的列的每一個中的塊進行連續存取來對 塊的兩個或更多個完全列和塊的可選不完全列進行連續存取，以在存 儲器中寫入和存儲數據或者讀取先前存儲在存儲器中的數據。
根據各種其他實施例，存儲器的地址空間可以被劃分成n組，其 中n是不小於2的整數，以及存取區域設置單元可以設置存取區域， 以便在n組的每一個中沿列地址的方向布置塊的兩個或更多個完全列 和塊的可選不完全列，其中塊的總數是布置在n組中的塊的數量的總 和。存取控制單元可以向存儲器提供地址信號和存取控制信號，以便 對布置在塊的列的每一個中的塊進行的連續存取包括在行地址的每一 個處對布置在n組中的的塊進行連續存取。根據各種其他實施例，存取區域設置單元可以包括行地址範圍設 置單元，該行地址範圍設置單元根據數據的字的指定數量來設置行地 址的指定範圍，而不改變塊的每一個的連續列地址的指定數量。此外， 行地址範圍設置單元可以接收表示字的指定數量的數據尺寸信號。
根據各種其他實施例，數據可以構成在長於刷新周期的幀周期內 提供的運動圖像的連續幀的其中之一，以及存取控制單元可以提供地 址信號和存取控制信號，以便塊的兩個或更多個完全列和塊的可選不 完全列在幀周期內被存取一次。
為了解決上述問題，根據本發明的各種示例性實施例提供一種存 儲控制電路，用於控制在被劃分成n組的地址空間中布置有存儲單元 的動態隨機存取存儲器，其中n是不小於2的整數。該電路包括存取 區域設置單元和存取控制單元，該存取區域設置單元通過在n組的每 一個中沿列地址的方向布置不小於2的所需數量的塊的完全列和塊的 可選不完全列，來在地址空間中設置用於存儲由指定數量的字組成的 數據的存取區域，以及該存取控制單元向存儲器提供地址信號和存取 控制信號，以便通過對布置在塊的列的每一個中的塊進行連續存取來 對塊的所需數量的完全列和塊的可選不完全列進行連續存取，以在存 儲器中寫入和存儲數據或者讀取先前存儲在存儲器中的數據。存取區 域設置單元通過下述步驟來設置行地址的指定範圍，i)將存儲指定數 量的字所需的塊的總數除以n和塊的完全列的所需數量以獲得商，以 及(ii)設置行地址的指定範圍，以便行地址的指定範圍包括等於所述 商的整數部分的多個行地址。存取控制單元向存儲器提供地址信號和 存取控制信號，以便對布置在塊的列的每一個中的塊進行的所述連續 存取包括在行地址的每一個處對布置在n組中的塊進行連續存取。該 存儲器是同步動態隨機存取存儲器，存儲單元需要在刷新周期內被刷 新，以及對位於組的每一個中的行地址的每一個處的塊的其中之一進 行存取刷新位於同一組中的同一行地址處的其他塊中包含的存儲單兀。
為了解決上述問題，根據本發明的各種示例性實施例提供一種存 儲系統，該存儲系統包括在地址空間中布置有存儲單元的同步動態 隨機存取存儲器；輸入端，該輸入端在幀周期內接收構成運動圖像的 連續幀的其中之一的數據；以及存儲控制電路，用於控制該同步動態
隨機存取存儲器。該存儲控制電路包括存取區域設置單元和存取控制 單元，該存取區域設置單元通過沿列地址的方向布置塊的兩個或更多 個完全列和塊的可選不完全列，來在地址空間中設置用於存儲由指定 數量的字組成的數據的存取區域，以及該存取控制單元向存儲器提供 地址信號和存取控制信號，以便通過對布置在塊的列的每一個中的塊 進行連續存取，使得塊的兩個或更多個完全列和塊的可選不完全列在 幀周期期間被連續存取一次，以在存儲器中寫入和存儲數據或者讀取 先前存儲在存儲器中的數據。
為了解決上述問題，根據本發明的各種示例性實施例提供一種存 儲系統，該存儲系統包括在被劃分成n組的地址空間中布置有存儲 單元的同步動態隨機存取存儲器，其中n是不小於2的整數；輸入端， 該輸入端在幀周期內接收構成運動圖像的連續幀的其中之一的數據； 以及存儲控制電路，用於控制同步動態隨機存取存儲器。該存儲控制 電路包括存取區域設置單元和存取控制單元，該存取區域設置單元通 過在n組的每一個中沿列地址的方向布置不小於2的所需數量的塊的
完全列和塊的可選不完全列，來在地址空間中設置用於存儲由指定數 量的字組成的數據的存取區域，以及該存取控制單元向存儲器提供地 址信號和存取控制信號，以便通過對布置在塊的列的每一個中的塊進 行連續存取，使得塊的所需數量的完全列和塊的可選不完全列在幀周 期內被連續存取一次，以在存儲器中寫入和存儲數據或者讀取先前存 儲在存儲器中的數據。
發明的效果本發明的各種示例性實施例使動態隨機存取存儲器的刷新操作不 必要，同時能夠增加操作頻率。


圖1是示出了示例性半導體電路的框圖2是示出了示例性SDRAM控制電路的結構的示意圖3是示出了在SDRAM內的存取區域的示例性設置的示意圖； 圖4是示出了示例性計數寄存器的內部結構的示意圖； 圖5是解釋第一計數寄存器的示例性升值計數(coimting-up)操 作的示意圖6是示出了在SDRAM內的存取區域的另一示例性設置的示意
圖7是示出了示例性SDRAM控制電路的功能結構的示意圖； 圖8是示出了 SDRAM內的存取區域的又一示例性設置的示意圖。
參考附圖標記 1半導體電路
2 第一圖像處理電路
3 SDRAM控制電路
31 控制器
31a第一信號線
31b第二信號線
31c第三信號線
311 最大行地址計算單元
312地址計數器單元
3121第一計數寄存器
3122第二計數寄存器
3123 參考寄存器
313命令發生器單元
32 寫FIFO33 讀FIFO
341存取區域設置單元
342存取控制單元
4 SDRAM
41 第一組
42 第二組
5 第二圖像處理電路
具體實施例方式
現在將解釋本發明的示例性實施例。
圖1是示例性半導體電路的框圖。
圖1所示的示例性半導體電路1包括第一圖像處理電路2、SDRAM (同步動態隨機存取存儲器)控制電路3、 SDRAM 4和第二圖像處理 電路5。 SDRAM 4被用作幀存儲器。半導體電路1可以被構造為在單 一半導體襯底上集成所有這些塊的單一半導體集成電路。半導體電路1 還可以採用SDRAM 4和集成了除SDRAM 4外的所有塊的獨立半導體 集成電路來構造。
第一圖像處理電路2執行諸如從外部器件輸入的圖像數據的色彩 轉換處理的處理，並將所處理的圖像數據輸出到SDRAM控制電路3。
SDRAM控制電路3執行對通過在SDRAM 4中的第一圖像處理電 路2處理的圖像數據進行存儲的控制。
SDRAM4存儲構成運動圖像的連續幀的其中之一的圖像數據。在 每一個幀周期中，在先前幀周期期間存儲的圖像數據從SDRAM 4讀 取，而當前幀的圖像數據在SDRAM控制電路3的控制下被存儲在 SDRAM中。第二圖像處理電路5將從外部器件輸入的圖像數據與從SDRAM4 讀取的圖像數據進行比較，並執行諸如輪廓增強的圖像處理。然後， 在到外部器件的處理之後第二圖像處理電路5輸出表示圖像的圖像數 據(輸出數據)。
圖2是示出了示例性SDRAM控制電路3的結構的示意圖。圖2 所示的示例性SDRAM控制電路3包括控制器31、寫FIFO (先入先出 存儲器)32、和讀FIFO 33。控制器31包括最大行地址計算單元311、 地址計數單元312和命令發生器單元313。圖2還示出了通過示例性 SDRAM控制電路3控制的SDRAM 4。因而，圖2還示出了包括SDRAM 4和SDRAM控制電路3的示例性存儲系統。
在實際操作中，如上所解釋的，在同一幀周期期間，在SDRAM 控制電路3的控制下，連續執行讀取存儲在SDRAM4中的先前幀的圖 像數據和將當前幀的圖像數據存儲在SDRAM4中。然而，在下面的段 落中，將假設僅執行圖像數據的寫入來對SDRAM控制電路3的功能 進行解釋。
圖3是示出了在SDRAM內的存取區域的示例性設置的示意圖。 圖3所示的示例性SDRAM 4具有通過在垂直方向的行地址和在水平方 向的列地址限定的地址空間。在圖3所示的示例性SDRAM4中，地址 空間被物理地劃分為第一組41和第二組42。每一個組被邏輯地劃分為 四個區域，每一個區域包括64個連續的列地址，即，第一區域包括列 地址0 — 63 ，第二區域包括列地址64—127，第三區域包括列地址128 —191，以及第四區域包括列地址192—255。
圖3示出了通過在被劃分為兩組的地址空間內布置編號從B0 — B158的159個塊，來設置用於存儲每一個幀的圖像數據的存取區域的 狀態。行地址和列地址的範圍限定每一個塊。就是說，每一個塊包括位於同一行地址和指定數量的連續列地址的多個存儲單元。具體地說， 在圖2所示的示例中，每一個塊包括位於在行地址和所劃分區域的其
中之一的64個連續列地址的存儲單元。
就是說，塊的每一個包括能存儲64個字的數據的許多個存儲單 元。換句話說，每一個塊包括"在每一個字中的位數"X64個存儲單 元。每一個幀的圖像數據包括正好能夠利用159個塊來存儲的多個字。 對塊的每一個給出的數字0—158表示用於存儲圖像數據的存取 SDRAM4的次序，所述圖像數據被劃分為各包括64個字的159個塊。
例如，幀的圖像數據的第一64個字被寫入塊B0，該塊BO位於第 一組41的第一區域內的行地址0。圖像數據的下一 64個字被寫入塊 Bl，該塊Bl位於第二組42的第一區域內的行地址0。圖像數據的再 下一 64個字被寫入塊B2，該塊B2位於第一組41的第一區域內的行 地址l。圖像數據的又一 64個字被寫入塊B3，該塊B3位於第二組42 的第一區域內的行地址1。
以這種方式，圖像數據被連續寫入被布置在第一區域中的塊中， 同時以從位於最低行地址的塊到位於較高行地址的塊的次序交替改變 組。當完成在塊B41中的寫入時，下一64個字被寫入塊B42，其中所 述塊B41位於第二組內的行地址20，並且所述塊B42位於第一組41 的第二區域內。然後，圖像數據以相同方式進一步被連續寫入被布置 在第一組和第二組的第二區域中的塊中。
如上所解釋的，多個塊被布置在兩個組中，每一個塊由行地址和 64個列地址限定，並且每一個包括64個字的圖像數據被連續寫入多個 塊中。將參照圖2和圖3對寫圖像數據的方式進行進一步解釋。注意， 在SDRAM4中需要具有預定周期的刷新操作，然而，在組中的行地址
的塊的寫入或者讀取和對在同一組中具有相同行地址的存儲單元進行 刷新具有相同效果。在圖2所示的示例性SDRAM控制電路3中的控制器31具有第一 信號線31a、第二信號線31b、和第三信號線31c。表示幀的圖像數據 的尺寸的信號"幀尺寸"被輸入到第一信號線31a，所述信號"幀尺寸" 通過未在圖中示出的電路產生。表示開始讀取圖像數據的信號"讀開 始"，被輸入到第二信號線31b。表示開始寫入圖像信號的信號"寫開 始"被輸入到第三信號線31c。
輸入到第一信號線31a的信號被輸入到最大行地址計算單元311， 其根據輸入信號計算最大行地址。最大行地址限定其中設置存取區域 的行地址的指定範圍。圖3示出了其中將行地址20設置為最大行地址 並且行將地址0 — 20的範圍設置為其中設置存取區域的行地址的指定 範圍的示例。這裡，最大行地址20小於SDRAM4的最大物理行地址。 換句話說，行地址0 — 20的指定範圍小於由圖3中的矩形41或42來 表示的地址空間的行地址的範圍。
在每一個組的第一到第三區域的每一個中提供塊的完全列，其中 將塊布置在行地址的指定範圍的全部中。另外，在每一個組的第四區 域提供塊的不完全列，其中將塊僅布置在行地址的指定範圍的一部分 中。
根據以上解釋的示例性存儲器存取方法，在組的每一個中沿列地 址的方向布置塊的兩個或更多個完全列。另外，除了塊的該兩個或更 多個完全列外，也可以在組的每一個中布置塊的不完全列。例如，在 圖3所示的示例中，在第一組41和第二組42的每一個中布置了塊的 三個完全列和塊的不完全列。
在示例性存儲器存取方法中，沿列地址的方向布置塊的兩個或更 多個完全列，以設置存取區域。因此，可以省去施加在SDRAM4上的 刷新操作。就是說，當對被劃分為各具有64個字的多個塊的圖像數據進行寫入時，布置在塊的完全列中的塊被連續存取。而且，通過對布 置在塊的完全列的每一個中的塊進行連續存取，來連續存取塊的兩個 或更多個完全列。
結果是，即使在最糟的情況中，在指定範圍內的行地址的每一個 以短於幀周期的間隔被存取。因此，即使所需的刷新周期短於幀周期， 在不執行刷新操作的條件下，也能維持存儲在存取區域的存儲單元中 的數據。
首先，通過增加行地址將圖像數據連續存儲在每一個組的第一區 域中的塊中。例如，在位於第二組42的第一區域中的最大行地址20
的塊B41中存儲數據之後，數據的下一部分被存儲在位於第一組41的 第二區域中的行地址0的塊B42中，然後，存儲在位於在第二組42的 第二區域中的行地址0處的塊B43中。
將圖像數據存儲在塊B42中具有與對包括在塊B0中的存儲單元 進行刷新相同的效果，其中在該塊BO中己存儲同一幀的圖像數據。將 圖像數據存儲在塊B42中還具有與對包括在第三區域中的塊B84和在 第四區域中的塊B126中的存儲單元進行刷新相同的效果，其中在該塊 B84和B126中存儲了先前幀的圖像數據。同樣，將圖像數據存儲在塊 B43中具有與對包括在塊Bl中的存儲單元、和包括在第三區域的塊 B85中以及在第四區域中的塊B127中的存儲單元進行刷新相同的效 果，其中在該塊B1中已存儲同一幀的圖像數據，在該塊B85和B127 中存儲了先前幀的圖像數據。
假設將圖像數據存儲在塊BO到B158中需要等於幀周期的周期。 然後，如圖3所示，當塊的四列被布置在每一個組中時，從將圖像數 據存儲在塊的第一列中的第一塊BO中到將圖像數據存儲在塊的下一列 中的第一塊B42中的間隔是約1/4幀周期。從將圖像數據存儲在塊B1 中到將圖像數據存儲在塊B43中的間隔相同。塊B0禾BB1以該間隔被有效刷新。在以下解釋中，該間隔被標示為"間隔A"。
類似地，將圖像數據存儲在塊B44到B83中與以相同間隔A對包 括在塊B2到B41中的每一個、塊B86到B125中的每一個、以及塊 B128到B158中的每一個中的存儲單元進行刷新具有相同效果。將圖 像數據存儲在被布置在第三區域的塊的完全列中的塊B84到B125中與 以相同間隔A對包括在塊B0到B83中的每一個、和塊B128到B158 中的每一個中的存儲單元進行刷新具有相同效果。
此外，將圖像數據存儲在被布置在第四區域的塊的不完全列中的 塊B126到B158中與以相同間隔A對包括在塊B0到B32中的每一個、 塊B42到B74中的每一個、以及塊B84到B116中的每一個中的存儲 單元進行刷新具有相同效果。
對於在第一組的第一區域中的塊B34到B40、第二區域中的塊B76 到B82，或者第三區域中的塊B118到B124來說，在第四區域的塊的 不完全列中不存在具有相同行地址的對應塊。因此，當將圖像數據存 儲在被布置在第四區域中的塊的不完全列中時，在第一組的第一到第 三區域中布置的這些塊中包含的存儲單元不被刷新。
當圖像數據在下一幀周期期間被寫入到布置在第一區域中的同一 行地址的塊中時，在第四區域中未布置塊的行地址被下次存取。因此， 假設在構成存取區域的全部塊中存儲圖像數據需要一幀周期，通過以 最大為約2/4=1/2幀周期的周期對相同行地址進行存取，來對在塊的不 完全列中未布置塊的行地址處的塊中包含的存儲單元進行刷新。
該周期仍短於幀周期。因此，即使用於維持數據所需的刷新周期 變得短於幀周期，如果所需的刷新周期是在與幀周期可比的範圍內， 則也不需要執行刷新操作。對於在第二組的第一區域中的塊B33到 B41、在第二區域中的塊B75到B83，和第三區域中的塊Bl 17到B125來說，這種情況是相同的。就是說，即使在最差的情況中，通過以幀 周期的約1/2的周期對同一行地址的存取，來刷新包括在這些塊中的存 儲單元。因此，不需要刷新操作。
表示在最大行地址計算單元311中計算的最大行地址的信號被發
送到地址計數單元312和命令發生器單元313。輸入到第二信號線31b 的表示開始讀取圖像數據以及向第二圖像處理單元5發送讀數據的信 號"讀開始"被發送到地址計數單元312、命令發生器單元313、和讀 FIFO 33。輸入到第三信號線31c的表示開始寫入從第一圖像處理電路 2輸入的圖像數據的信號"寫開始"被發送到地址計數單元312、命令 發生器單元313、和寫FIFO 32。
例如，如在日本專利特開11-133917中描述的，在此通過引用合 並其全部內容，通過各個FIFO寫入和讀取數據使得DRAM能夠用作 幀存儲器。
未在圖2中示出的表示幀的開始的垂直同步信號、和時鐘信號， 也被輸入到地址計數單元312。未在圖2中示出的計數寄存器被提供在 地址計數單元312中，所述計數寄存器對時鐘信號的數量計數。地址 計數單元312根據計數寄存器的計數值生成地址信號，並將所生成的 地址信號發送給SDRAM 4。
參照計數寄存器的計數值，命令發生器單元313生成諸如組激活、 寫和讀命令信號的存取命令信號，並將所生成的存取命令信號發送給 SDRAM 4。 SDRAM4參照與地址信號同時接收的存取命令信號，確定 從地址計數單元312接收的地址信號是否表示組地址、行地址或列地 址。因此，由地址信號和存取命令信號指定的地址被存取。
圖4是示出了示例性計數寄存器的內部結構的示意圖。圖4的上 部示出了提供在地址計數單元312中的第一計數寄存器3121，以及對輸入到地址計數單元312的時鐘信號計數的第二計數寄存器3122。圖 4的下部示出了這兩個計數寄存器的計數值如何組合以生成SDRAM 4 的組地址、行地址、和列地址。
當地址計數單元312接收未在圖2中示出的垂直同步信號，以及 檢測幀的開始，第一計數寄存器3121和第二計數寄存器3122被重設 為零。之後，當"寫開始"信號被接收時，第二計數寄存器3122開始 對時鐘信號計數。第二計數寄存器3122的計數值的低6位表示列地址 的低6位(0到63)。同時，第一計數寄存器3121的2位計數值表示 列地址的高2位。列地址的高2位在0到3之間變化，並且表示第一 區域到第四區域。
高於低6位的第二計數寄存器的計數值的下一位表示組。第二計 數寄存器的計數值的其餘高X位表示行地址。
圖5是解釋第一計數寄存器的示例性升值計數操作的示意圖。如 圖5所示，除了第一計數寄存器3121和第二計數寄存器3122夕卜，地 址計數器312包括存儲參考值的參考值寄存器3123。參考值寄存器的 低6位存儲值"111111"，而其下一高位存儲"1"。參考值寄存器的 更高位存儲值"xxx0010100"，其表示通過最大行地址計算單元311 計算的最大行地址20。
地址計數器312將第二計數寄存器3122的計數值和存儲在參考值 寄存器3123中的參考值連續進行比較。當這些值匹配時，地址計數器 將第一計數寄存器3121的2位計數值增加1 ，並將第二計數寄存器3122 的計數值重設為零。
再參照圖2，當外部信號"寫開始"被輸入時，圖像數據通過寫 FIFO 32被寫入SDRAM 4。為了將數據寫入SDRAM 4，地址計數單元 312生成地址信號並將所生成的地址信號發送給SDRAM 4。因此，構成幀的圖像數據在幀周期期間被寫入圖3所示的159個塊中。
實際上，在每一個塊內的列地址中僅第一個被從地址計數單元
312提供給SDRAM 4。通過利用SDRAM 4的突發存取能力，在每一 個塊內的後續列地址被連續存取。因而，存儲系統的操作頻率可以得 以增加。雖然如此，第二計數寄存器3122繼續對時鐘信號進行計數， 同時對在塊內的後續列地址進行存取，以便生成下一塊的地址。
如上所解釋的，通過最大行地址計算單元311計算的最大行地址 被存儲在參考寄存器3123的高位中。地址計數單元312和命令發生器 單元313生成地址信號和存取命令信號，並且將所生成的地址信號和 存取命令信號發送到SDRAM 4。因此，構成幀的圖像數據被存儲在 SDRAM4的地址空間內設置的存取區域中。
實際上，如上所解釋的，在同一幀周期內執行對構成先前幀的圖 像數據的讀取和對構成當前幀的圖像數據的寫入。因此，在如上所解 釋的情況，即僅執行寫的情況，以更高的頻率對在行地址的指定範圍 內的行地址執行存取。
然而，在從第一組41中的特定數量的塊以及從在第二組42中的 相應塊讀取之後的讀/寫序列內，可以應用相同塊被再次存取以在其中 寫數據，以便使寫FIF0 32和讀FIF0 33的所需存儲容量最小。例如， 在存取特定數量的塊以讀取構成在先前幀內的行的圖像數據之後，相 同塊被再次存取以寫入構成在當前幀內的相應行的圖像數據。在這種 情況中，對行地址進行連續存取之間的最大間隔與如上所解釋的情況 大致相同。
為了在每一個幀周期期間執行圖像數據的讀和寫，實際上，提供 各個第一計數寄存器3121、第二計數寄存器3122、參考寄存器3123、 以及比較器用來在地址計數單元312中生成讀地址和寫地址。如上所解釋的，示例性SDRAM控制電路3利用SDRAM 4的特 徵，所述特徵對位於組中的行地址的塊進行存取提供與對在同一塊中 和在相同組中具有相同行地址的其他塊中包含的存儲單元進行刷新相 同的效果。因此，通過對存取區域進行存取來進行寫和/或讀數據能夠 維持所存儲的數據，而不需要執行刷新操作。
就是說，根據要存儲的圖像數據的字的數量，來確定其中設置存 取區域的行地址的指定範圍。在組的每一個中沿列地址的方向布置塊 的兩個或更多個完全列，其中塊被布置在全部指定範圍的行地址中。 結果是，通過在存取區域中寫數據或從存取區域中讀數據，在指定範 圍內的行地址的每一個以短於幀周期的間隔被存取。
更具體地說，在圖3所示的示例中，通過在組的每一個中布置塊 的三個完全列和塊的不完全列來設置存取區域。在這種情況中，當需 要一幀周期來寫入或讀取構成幀的圖像數據時，包括在塊的不完全列 中的塊的每一個行地址以大約1/4幀周期的間隔被存取。因此，在這些 行地址的塊中的存儲單元以約1/4的幀周期間隔被有效地刷新。即使在 最糟的情況中，對沒有包括在塊的不完全列中的塊的每一個行地址的 存取的間隔約是1/2幀周期。因而，在這些行地址的塊中的存儲單元以 短於約1/2幀周期的間隔被有效刷新。
實際上，需要準備周期來對在不同行中的SDRAM 4的存儲單元 進行存取。因此，如果圖像數據被寫入在同一組的塊中，同時增加行 地址，則在連續存取之間需要等待，並且需要較長的總周期來存儲全 部數據。因此，示例性SDRAM控制電路3將塊布置在兩組中，並且 通過對在不同組中布置的塊進行交替存取來寫入數據。
就是說，在將一部分數據寫入在第一組41中的特定行地址的塊中 之後，將下一部分數據寫入在第二組42中的同一行地址的塊中。在將數據寫入在第二組42的特定行地址的塊中時，從該特定行地址以行地 址的順序的高一位的行地址被激活從而對在第一組中的塊進行存取不 需要等待。在從SDRAM4讀數據時也應用相同順序。
為了無等待地對在不同組中的塊進行交替存取，在對在組的其中
之一中的塊進行存取時，命令發生器單元313生成組激活命令，並將 所生成的命令發送給SDRAM4。同時，地址計數單元312生成指定下 一個將被存取的塊的地址信號，並將所生成的地址信號發送給SDRAM 4。地址計數單元312根據第二計數寄存器3122的計數值生成地址信 號。然而，由於計數寄存器的計數值對應於現在正在進行存取的塊內 的地址，因此需要調整地址。
例如，在日本專利特開2000-315386中公開了對被劃分為多組的 SDRAM的存取，其全部內容通過引用合併於此。優選使用具有被劃分 為多組的地址空間的SDRAM，從而在連續存取之間不需要等待。因此， 讀或存儲數據的總周期能夠被縮短。然而，對於本發明來說，使用具 有被劃分為多組的地址空間的SDRAM不是必需的。
圖6是示出了在SDRAM內存取區域的另一示例性設置的示意圖。 圖6示出了在兩組的每一個中布置塊的兩個完全列和塊的不完全列的 示例。在每一個塊內的列地址的數量是64，其與圖3所示的情況相同。 存儲構成幀的圖像數據所需的塊的數量是159 (塊0到158)，而行地 址的指定範圍被設置為0到38。就是說，最大行地址被設置為38。
行地址的指定範圍被設置為使得在兩組的每一個中布置塊的兩個 完全列。具體地說，存儲構成幀的圖像數據所需的塊數量(159)除以 組的數量(2)，並再除以將要布置在每一個組中的塊的完全列的數量 (2)。最大行地址可以被設置為商的整數部分(39)減去1。在0到 最大行地址之間的行地址可以被設置為行地址的指定範圍，所述行地 址包括等於商(39)的多個行地址。行地址的指定範圍可以從在地址空間內的不同行地址設置以使得 行地址的指定範圍包括等於最大行地址加1 (即，所述商的整數部分) 的多個行地址。
在圖6所示的示例性塊中，在第三區域中布置塊的不完全列。然 而，布置在塊的不完全列中的塊的數量遠小於布置在塊的完全列中的 塊的數量。因此，當需要一個幀周期來對全部存取區域進行存取時， 對在行地址的指定範圍內的每一個行地址進行存取的間隔大約是二分 之一幀周期，所述行地址的指定範圍包括未布置在塊的不完全列中的 塊的行地址。因此，不需要刷新操作。
當塊的不完全列包括布置在行地址的幾乎全部指定範圍中的塊 時，對未布置在塊的不完全列中的塊的行地址進行存取的最大間隔約
是2/3幀周期。存取間隔仍短於幀周期。因此，當刷新周期比幀周期短 且與幀周期可比時不需要刷新操作。
'在圖6所示的示例性塊結構中，行地址的指定範圍被設置為0到 最大行地址，其是在塊的完全列的每一個中的塊的數量減l。在這種情
況中，最大行地址可以通過以下步驟設置i)將存儲構成幀的數據所 需的塊的總數量除以組的數量，以及除以將要布置在所述每一個組中 的塊的完全列的數量；以及ii)將商的整數部分減去1。結果是，可以 使對在行地址的指定範圍內的行地址的每一個進行存取的最大間隔短 於幀周期。
如果刷新周期遠短於幀周期，可以設置例如如圖3所示的存取區 域。就是說，將要布置在每一個組中的塊的完全列的數量增加，並且 行地址的指定範圍相應縮小。
根據各種示例性實施例，根據在將要存儲的數據中包含的字的數量、組的數量和要布置在所述每一個組中的塊的完全列的數量，可以 計算最大行地址。在參考寄存器3123的高位中存儲所計算的最大行地 址可以設置存取區域。可以在外部計算最大行地址，並將其輸入到參
考寄存器3123。因此，在控制器31中不提供最大行地址計算單元311 的情況下，也能夠設置存取區域。
如圖2所示，根據示例性實施例的控制器31可以包括三個物理單 元，即最大行地址計算單元311、地址計數單元312和命令發生器單元 313。如上所解釋的，控制器31生成適合於諸如圖3和6所示的存取 區域的結構的地址信號和存取命令信號，並將所生成的地址信號和存 取命令信號發送給SDRAM4。換句話說，控制器31設置SDRAM4的 存取區域，並生成和發送適合於在SDRAM4中設置的存取區域的地址 信號和存取命令信號。
因此，如圖7所示，可以認為控制器31包括兩個功能單元，即存 取區域設置單元341和存取控制單元342，所述存取區域設置單元341 設置在SDRAM 4的地址空間中的存取區域，所述存取控制單元342生 成地址信號和存取命令信號。就是說，圖7是示出了示例性SDRAM控 制電路3的功能結構的示意圖。根據示例性實施例，如圖4所示的第 一和第二計數寄存器3121和3122的地址和計數值之間的對應，和在 參考寄存器3123中存儲的最大行地址設置存取區域。
具體地，用於表示列地址的低位的第二計數寄存器3122的低位的 數量確定在塊內的列地址的數量。用於表示組地址的第二計數寄存器 3122的位的數量確定塊的列被布置在其中的組的數量。通過最大行地 址計算單元311計算的並存儲在參考寄存器3123中的最大行地址確定 在塊被布置在其中的行地址的指定範圍。最後，在要存儲的數據中包 含的字的數量和在塊內的列地址的數量、組的數量、以及行地址的指 定範圍之間的關係確定布置在每一個組中的塊的完全列的數量和布置 在塊的不完全列內的塊的數量。因此，在圖2所示的三個單元311到313中，地址計數單元312 和最大行地址計算單元311可以被認為組成存取區域設置單元341。另 一方面，地址計數單元312和命令發生器單元313可以被認為組成存 取控制單元342。 —
圖8是示出了在SDRAM內的存取區域的又一示例性設置的示意圖。
在圖8所示的示例性實施例中，在構成幀的數據中的字的數量大 於圖3和圖6中所示的示例性實施例中的字的數量。當在要存儲在存 儲器中的數據中的字的數量改變時，優選通過改變塊的布置來設置存 取區域，而不需要改變能夠存儲在塊中的字的數量，或在塊內的列地 址的數量。就是說，優選根據存儲數據所需的塊的數量的改變來改變 行地址的指定範圍。
實際上，圖8示出了其中當在每一個塊中的列地址的數量是64時 需要164個塊來存儲構成幀的圖像數據的示例性實施例，所述列地址 的數目與圖3和6中所示的實施例中的相同。為了在兩個組的每一個 中布置塊的至少兩個完全列，將最大行地址設置為40,或者將行地址 的範圍設置為0到40。就是說，與圖6所示的示例性實施例相同，將 塊的所需數量(164)除以組的數量(2)和將要布置在每一個組中的 塊的完全列的數量(2)。將商的整數部分(41)減去1設置為最大行 地址。
在圖8所示的示例性實施例中，塊的兩個完全列並且沒有塊的不 完全列被布置在組的每一個中。在該示例性實施例中，存取的間隔與 在圖6中所示的示例性實施例的間隔基本相同。就是說，當需要幀周 期對全部存取區域存取時，對在行地址的指定範圍內的每一個行地址 的存取間隔約是1/2幀周期。結果是，不需要刷新操作。此外，在圖8所示的示例性實施例中，即使改變要存儲在SDRAM
中的數據的字的數量，在每一個塊中的列地址的數量也不改變。因此，
僅改變存儲在參考寄存器3123的高位中的表示最大行地址的值使得能 夠使用相同控制器31。
至此，已經參照特定示例對根.據本發明的示例性存儲器存取方法、 示例性存儲控制電路和示例性存儲系統進行了詳細解釋。然而，顯然， 本發明不限於以上所述的特定示例。本發明可以接受在本發明的精神 內的各種改進和修改。
權利要求
1. 一種對在地址空間中布置有存儲單元的動態隨機存取存儲器的存取方法，該方法包括通過沿列地址的方向布置塊的兩個或更多個完全列，以及塊的可選不完全列，來在所述地址空間內設置用於存儲由指定數量的字組成的數據的存取區域，其中所述塊的每一個包括位於同一行地址和指定數量的連續列地址處的多個所述存儲單元；塊的所述完全列的每一個包括布置在行地址的指定範圍中的全部中的第一數量的所述塊，塊的所述不完全列包括布置在行地址的所述指定範圍中的一部分中的小於所述第一數量的所述塊；以及布置在塊的所述兩個或更多個完全列中的所述塊和布置在塊的所述可選不完全列中的所述塊的總數正好能夠存儲所述指定數量的字；以及通過對布置在塊的所述列的每一個中的所述塊進行連續存取，來對塊的所述兩個或更多個完全列和塊的所述可選不完全列進行連續存取，以在所述存儲器中寫入和存儲數據或者讀取先前存儲在所述存儲器中的數據，其中所述存儲器是同步動態隨機存取存儲器，所述存儲單元需要在刷新周期內被刷新，以及對位於所述行地址的每一個處的所述塊的其中之一進行存取刷新位於同一行地址的所述塊中的其他塊中所包含的所述存儲單元。
2.根據權利要求l所述的方法，其中 所述地址空間被劃分成n組，其中n是不小於2的整數； 執行對所述存取區域的所述設置，以使得在所述n組的每一個中 沿列地址的方向布置塊的所述兩個或更多個完全列和塊的所述可選不 完全列，其中所述塊的總數是布置在所述n組中的所述塊的數量的總 和；以及對布置在塊的所述列的每一個中的所述塊進行的連續存取包括在 所述行地址的每一個處對布置在所述n組中的所述塊進行連續存取。
3. 根據權利要求1或2所述的方法，其中行地址的所述指定範圍 小於所述地址空間的行地址的範圍。
4. 根據權利要求1或2所述的方法，其中對所述存取區域的所述設置包括當所述數據的字的所述指定數量改變時，改變行地址的所述指定範圍，而不改變所述塊的每一個的連續列地址的所述指定數量。
5. 根據權利要求1或2所述的方法，其中所述數據構成在長於所述刷新周期的幀周期內提供的運動圖像的連續幀的其中之一；以及在所述幀周期內，對塊的所述兩個或更多個完全列和塊的所述可 選不完全列連續存取一次。
6. —種對在被劃分為n組的地址空間中布置有存儲單元的動態隨 機存取存儲器的存取方法，其中n是不小於2的整數，所述方法包括通過在所述n組的每一個中沿列地址的方向布置不小於2的所需 數量的塊的完全列以及塊的可選不完全列，來在所述地址空間內設置 用於存儲由指定數量的字組成的數據的存取區域，其中所述塊的每一個包括位於同一行地址和指定數量的連續列地址處 的多個所述存儲單元；塊的所述完全列的每一個包括布置在行地址的指定範圍中的全部 中的第一數量的所述塊，塊的所述不完全列包括布置在行地址的所述 指定範圍中的一部分中的小於所述第一數量的所述塊；以及行地址的所述指定範圍通過以下步驟設置，i)將存儲所述指定數 量的字所需的所述塊的總數除以n和塊的所述完全列的所需數量以獲 得商，以及(ii)設置行地址的所述指定範圍以便行地址的所述指定範 圍包括等於所述商的整數部分的多個行地址；以及通過對布置在塊的所述列的每一個中的所述塊進行連續存取，來 對塊的所述所需數量的完全列和塊的所述可選不完全列進行連續存 取，以在所述存儲器中寫入和存儲數據或者讀取先前存儲在所述存儲 器中的數據，其中對布置在塊的所述列的每一個中的所述塊進行的所述連續存取包 括在所述行地址的每一個處對布置在n組中的所述塊進行連續存取； 以及所述存儲器是同步動態隨機存取存儲器，所述存儲單元需要在刷 新周期內被刷新，以及對位於所述組的每一個中的所述行地址的每一 個處的所述塊的其中之一進行存取刷新位於同一組中的同一行地址處 的所述塊中的其他塊中所包含的所述存儲單元。
7. 根據權利要求6所述的方法，其中所述數據構成在長於所述刷新周期的幀周期內提供的運動圖像的 連續幀的其中之一；以及在所述幀周期內對塊的所述所需數量的完全列和塊的所述可選不 完全列連續存取一次。
8. —種存儲控制電路，用於控制在地址空間中布置有存儲單元的動態隨機存取存儲器，所述電路包括存取區域設置單元，所述存取區域設置單元通過沿列地址的方向 布置塊的兩個或更多個完全列以及塊的可選不完全列，來在所述地址 空間內設置用於存儲由指定數量的字組成的數據的存取區域，其中所述塊的每一個包括位於同一行地址和指定數量的連續列地址處 的多個所述存儲單元；塊的所述完全列的每一個包括布置在行地址的指定範圍中的全部 中的第一數量的所述塊，塊的所述不完全列包括布置在行地址的所述 指定範圍中的一部分中的小於所述第一數量的塊；以及布置在塊的所述兩個或更多個完全列中的所述塊和布置在塊的所述可選不完全列中的所述塊的總數正好能夠存儲所述指定數量的字；以及存取控制單元，所述存取控制單元向所述存儲器提供地址信號和 存取控制信號，以便通過對布置在塊的所述列的每一個中的所述塊進 行連續存取來對塊的所述兩個或更多個完全列和塊的所述可選不完全 列進行連續存取，以在所述存儲器中寫入和存儲數據或者讀取先前存 儲在所述存儲器中的數據，其中所述存儲器是同步動態隨機存取存儲器，所述存儲單元需要在刷 新周期內被刷新，以及對位於所述行地址的每一個處的所述塊的其中 之一進行存取刷新位於同一行地址處的所述塊中的其他塊中所包含的 所述存儲單元。 —
9. 根據權利要求8所述的電路，其中所述存儲器的所述地址空間被劃分成n組，其中n是不小於2的整數；所述存取區域設置單元設置所述存取區域，以使得在所述n組的 每一個中沿列地址的方向布置塊的所述兩個或更多個完全列和塊的所 述可選不完全列，其中所述塊的總數是布置在所述n組中的所述塊的 數量的總和；以及所述存取控制單元向所述存儲器提供所述地址信號和所述存取控 制信號，以便對布置在塊的所述列的每一個中的所述塊進行的連續存 取包括在所述行地址的每一個處對布置在所述n組中的所述塊進行連 續存取。
10. 根據權利要求8或9所述的電路，其中行地址的所述指定範 圍小於所述地址空間的行地址的範圍。
11. 根據權利要求8或9所述的電路，其中所述存取區域設置單元包括行地址範圍設置單元，所述行地址範 圍設置單元根據所述數據的字的所述指定數量來設置行地址的所述指 定範圍，而不改變所述塊的每一個的連續列地址的所述指定數量。
12. 根據權利要求11所述的電路，其中所述行地址範圍設置單元 接收表示字的所述指定數量的數據尺寸信號。
13. 根據權利要求8或9所述的電路，其中所述數據構成在長於所述刷新周期的幀周期內提供的運動圖像的 連續幀的其中之一；以及所述存取控制單元提供所述地址信號和所述存取控制信號，以便 在所述幀周期內對塊的所述兩個或更多個完全列和塊的所述可選不完 全列連續存取一次。
14. 一種存儲控制電路，所述存儲控制電路用於控制在被劃分成n 組的地址空間中布置有存儲單元的動態隨機存取存儲器，其中n是不小於2的整數，所述電路包括存取區域設置單元，所述存取區域設置單元通過在所述n組的每 一個中沿列地址的方向布置不小於兩個的所需數量的塊的完全列以及 塊的可選不完全列，來在所述地址空間內設置用於存儲由指定數量的 字組成的數據的存取區域，其中所述塊的每一個包括位於同一行地址和指定數量的連續列地址處的多個所述存儲單元；塊的所述完全列的每一個包括布置在行地址的指定範圍中的全部 中的第一數量的所述塊，塊的所述不完全列包括布置在行地址的所述 指定範圍中的一部分中的小於所述第一數量的所述塊；以及所述存取區域設置單元通過以下步驟設置行地址的所述指定範 圍，i)將存儲所述指定數量的字所需的塊的總數除以tl和塊的所述完 全列的所需數量以獲得商，以及(ii)設置行地址的所述指定範圍以便 行地址的所述指定範圍包括等於所述商的整數部分的多個行地址；以 及存取控制單元，所述存取控制單元向所述存儲器提供地址信號和 存取控制信號，以便通過對布置在塊的所述列的每一個中的所述塊進行連續存取，來對塊的所述所需數量的完全列和塊的所述可選不完全 列進行連續存取，以在所述存儲器中寫入和存儲數據或者讀取先前存 儲在所述存儲器中的數據，其中所述存取控制單元向所述存儲器提供所述地址信號和所述存取控 制信號，以便對布置在塊的所述列的每一個中的所述塊進行的所述連 續存取包括在所述行地址的每一個處對布置在所述n組中的所述塊進 行連續存取；以及.所述存儲器是同步動態隨機存取存儲器，所述存儲單元需要在刷 新周期內被刷新，以及對位於所述組的每一個中的所述行地址的每一 個處的所述塊的其中之一進行存取刷新位於同一組中的同一行地址處 的所述塊中的其他塊中所包含的所述存儲單元。
15. 根據權利要求14所述的電路，其中所述數據構成在長於所述刷新周期的幀周期內提供的運動圖像的 連續幀的其中之一；以及所述存取控制單元提供所述地址信號和所述存取控制信號，以便 在所述幀周期內對塊的所述所需數量的完全列和塊的所述可選不完全 列連續存取一次。
16. —種存儲系統，包括在地址空間中布置有存儲單元的同步動態隨機存取存儲器；輸入端，所述輸入端在幀周期內接收構成運動圖像的連續幀的其 中之一的數據；以及存儲控制電路，用於控制所述同步動態隨機存取存儲器，所述存 儲控制電路包括存取區域設置單元，所述存取區域設置單元通過沿列地址的方向 布置塊的兩個或更多個完全列以及塊的可選不完全列，來在所述地址 空間內設置用於存儲由指定數量的字組成的數據的存取區域，其中所述塊的每一個包括位於同一行地址和指定數量的連續列地址處 的多個所述存儲單元；塊的所述完全列的每一個包括布置在行地址的指定範圍中的全部 中的第一數量的所述塊，塊的所述不完全列包括布置在行地址的所述 指定範圍中的一部分中的小於所述第一數量的所述塊；以及布置在塊的所述兩個或更多個完全列中的所述塊和布置在塊的所 述可選不完全列中的所述塊的總數正好能夠存儲所述指定數量的字； 以及存取控制單元，所述存取控制單元向所述存儲器提供地址信號和 存取控制信號，以便通過對布置在塊的所述列的每一個中的所述塊進 行連續存取，在所述幀周期內對塊的所述兩個或更多個完全列和塊的 所述可選不完全列連續存取一次，以在所述存儲器中寫入和存儲數據 或者讀取先前存儲在所述存儲器中的數據，其中所述存儲單元需要在刷新周期內被刷新，以及對位於所述行地址 的每一個處的所述塊的其中之一進行存取刷新位於同一行地址處的所 述塊中的其他塊中所包含的所述存儲單元。
17. 根據權利要求16所述的存儲系統，其中 所述地址空間被劃分成n組，其中tl是不小於2的整數； 所述存取區域設置單元設置所述存取區域，以使得在所述n組的每一個中沿列地址的方向布置塊的所述兩個或更多個完全列和塊的所述可選不完全列，其中所述塊的總數是布置在所述n組中的塊的數量 的總和；以及所述存取控制單元向所述存儲器提供所述地址信號和所述存取控 制信號，以便對布置在塊的所述列的每一個中的所述塊進行的連續存 取包括在所述行地址的每一個處對布置在所述n組中的所述塊進行連 續存取。
18. 根據權利要求16到17所述的存儲系統，其中行地址的所述 指定範圍小於所述地址空間的行地址的範圍。
19. 根據權利要求16到17所述的存儲系統，其中所述幀周期比所述刷新周期長。
20. 根據權利要求16到17所述的存儲系統，其中 所述存取區域設置單元包括行地址範圍設置單元，所述行地址範圍設置單元根據所述數據的字的所述指定數量來設置行地址的所述指 定範圍，而不改變所述塊的每一個的連續列地址的所述指定數量。
21. 根據權利要求20所述的存儲系統，其中所述行地址範圍設置 單元接收表示字的所述指定數量的數據尺寸信號。
22. —種存儲系統，包括在被劃分為n組的地址空間中布置有存儲單元的同步動態隨機存 取存儲器，其中n是不小於2的整數；輸入端，所述輸入端在幀周期內接收構成運動圖像的連續幀的其 中之一的數據；以及存儲控制電路，用於控制所述同步動態隨機存取存儲器，所述存 儲控制電路包括存取區i^設置單元，所述存取區域設置單元通過在所述n組的每 一個中沿列地址的方向布置不小於2的所需數量的塊的完全列以及塊 的可選不完全列，來在所述地址空間內設置用於存儲由指定數量的字 組成的數據的存取區域，其中所述塊的每一個包括位於同一行地址和指定數量的連續列地址處的多個所述存儲單元；塊的所述完全列的每一個包括布置在行地址的指定範圍中的全部 中的第一數量的所述塊，塊的所述不完全列包括布置在行地址的所述 指定範圍中的一部分中的小於所述第一數量的所述塊；以及所述存取區域設置單元通過以下步驟設置行地址的所述指定範圍，i)將存儲所述指定數量的字所需的所述塊的總數除以n和塊的所 述完全列的所需數量以獲得商，以及(ii)設置行地址的所述指定範圍 以便行地址的所述指定範圍包括等於所述商的整數部分的多個行地址；以及存取控制單元，所述存取控制單元向所述存儲器提供地址信號和 存取控制信號，以便通過對布置在塊的所述列的每一個中的所述塊進 行連續存取，在所述幀周期內對塊的所述所需數量的完全列和塊的所 述可選不完全列連續存取一次，以在所述存儲器中寫入和存儲數據或 者讀取先前存儲在所述存儲器中的數據，其中所述存取控制單元向所述存儲器提供所述地址信號和所述存取控 制信號，以便對布置在塊的所述列的每一個中的所述塊進行的所述連 續存取包括在所述行地址的每一個處對布置在所述n組中的所述塊進 行連續存取；以及 —所述存儲單元需要在刷新周期內被刷新，以及對位於所述組的每 一個中的所述行地址的每一個處的所述塊的其中之一進行存取刷新位 於同一組中的同一行地址處的所述塊中的其他塊中所包含的所述存儲單元。
23.根據權利要求22所述的存儲系統，其中所述幀周期比所述刷 新周期長。
全文摘要
本發明涉及存儲器的存取方法、存儲控制電路和存儲系統。通過沿列地址的方向布置塊的兩個或更多個完全列來在動態隨機存取存儲器的地址空間內設置存取區域，在所述完全列中存儲單元的塊布置在行地址的全部指定範圍內。每一個塊包括位於同一行地址和指定數量的連續列地址的存儲單元。布置在存取區域中的塊的總數量正好能夠存儲待存儲的數據的字的數量。通過對布置在塊的列的每一個中的塊進行連續存取，來對塊的兩個或更多個完全列進行連續存取。因此，使動態隨機存取存儲器的刷新操作變得不必要。
文檔編號G06T1/60GK101425040SQ20081017513
公開日2009年5月6日 申請日期2008年10月30日 優先權日2007年10月30日
發明者佐藤慎祐 申請人:川崎微電子股份有限公司