製造互連結構的方法及由其製造的互連結構的製作方法

2023-06-01 23:28:46

專利名稱：製造互連結構的方法及由其製造的互連結構的製作方法
技術領域：
本發明一般涉及到集成電路(IC)，更確切地說，本發明涉及到互連結構，包括其中各個金屬線條之間的電容和導電性低的用鑲嵌方法製作的多層金屬互連結構。本發明提供了各種用來製作基於金屬鑲嵌布線的改進了的互連結構的方法，這種互連結構在IC工作和IC器件可靠性負荷中，各個金屬線條之間都具有降低了的電容和穩定的低導電性。
背景技術：
通常，半導體器件包括多個電路，構成製作在單個矽晶體襯底上的IC。複雜的信號路由網絡通常迂迴連接分布在襯底表面上的各個電路元件。這些信號在器件上的有效迂迴，要求形成多層次即多層互連結構，諸如基於銅或其它導電金屬的雙重鑲嵌布線結構。銅基的互連由於其在複雜半導體晶片上的大量電晶體之間提供高速信號傳輸方面的效能而成為可取。
在互連結構內，各個金屬通道垂直於矽襯底而延伸，且各個金屬線條平行於矽襯底而延伸。目前，形成在一個集成電路晶片上的互連結構至少包括大約2-10個以指定約為1x的最小光刻特徵尺寸(稱為「細線」)製作的布線層，並在這些布線層上有大約2-6個以較大的尺寸(稱為「粗線」)製作的布線層。藉助於將金屬線條和通道包圍在介電常數(k)約為3-3.5的低k介質內，在90nm節點產品IC晶片中得到了信號速度的進一步提高和相鄰各個金屬線條中信號相互作用(所謂「串擾」)的降低。將來的產品節點將採用介電常數為1.8-3的超低介電常數。
在各種現有技術的結構中，細線(以及可選的粗線)被形成在介電常數約為3-3.5的低介電常數(k)材料中。在其它的現有技術結構中，細線(以及可選的粗線)被形成在介電常數小於3且潛在地低達1.8的超低介電常數(ULK)材料中。這些ULK材料典型地具有範圍為1.8-3的介電常數。
但這些現有技術結構存在著製造和可靠性問題。例如，為了執行諸如銅和金屬襯裡之類的導電金屬的化學機械拋光(CMP)整平，硬掩模(HM)層被用於ULK介質頂部。此HM提供了一個CMP速率低的層，防止了ULK介質被包括水(它在ULK介質中反應形成Si-OH原子團)以及各種與ULK介質相互反應的化學物的各個CMP漿料組分沾汙。
採用多孔低k(ULK)介質膜且與HM層整合的二個具體問題是電容和HM滯留；可以用一種犧牲成孔劑(porogen)相來製作多孔ULK介質，其中剛澱積的膜包含100％的犧牲相，而固化了的ULK基本上清除了所有這種相且僅僅包含很小百分比的犧牲相。BEOL結構的有效介電常數(keff)由於在結構中採用了HM層而大於所希望的數值。HM滯留意味著在所有結構中確保均勻的滯留，儘管CMP速率依賴於金屬圖形密度以及儘管晶片上拋光速率的中心-邊沿變化。這可能導致潛在的HM浸蝕和拋光進入到ULK介質中，從而使ULK介質直接暴露於CMP漿料。上述的浸蝕和拋光由於增大了線條之間的漏電(導電性)和電容(由較高的膜介電常數造成)而對整個晶片性能可能有不利的影響。而且，下層中產生的形貌(粗糙度)可能在集成的多層構建中的後續各個上層處導致其它的CMP或光刻問題。
採用多孔ULK介質的第三個問題是對HM層的CMP損傷，這可能存在於3種不同的形式中。第一種形式是增添的Si-OH原子團，它使k增大，並提高了ULK介質的導電性。第二種形式是增大導電性的斷裂鍵。第三種形式是金屬離子或其它化學物對HM的沾汙，這也提高了導電性。
HM滯留問題的一種解決辦法是不整合通常具有低k介質的HM層。在這種方法中，ULK介質被暴露於CMP，這可能使介質發生一些諸如高導電性和k增大之類的電學問題。圖1示出了在暴露於CMP工藝A中60秒鐘的滿鋪ULK介質上測得的J-E(亦即電流密度對電場)曲線。CMP工藝A是化學機械性質的，但使用了適合於與多孔超低k介質膜結合的非常低的向下壓力(0.8psi)。圖1的滿鋪ULK膜被暴露於工藝A，其細節如下雙氧水基的市售襯裡漿料(Cabot6618)處於0.8psi向下壓力下60秒鐘。工藝A使介電常數從2.2增大到3.4(在150℃下測得的)。圖1所示的J-E曲線示出了工藝A如何提高用等離子體增強化學氣相澱積方法所澱積的多孔ULK介質膜的導電性。在圖1中，在暴露於工藝A的晶片上，測量了曲線1A和1B(在150℃下測得的同一個SiCOH介質)以及曲線2A和2B(在23℃下測得的同一個SiCOH介質)，顯示出高的洩漏電流密度(J)。圖1中的曲線5(在150℃下測得的SiCOH介質)以及曲線6(在23℃下測得的SiCOH介質)是從未被暴露於CMP的控制晶片測量的顯示出低的J。
如本技術所知，可以用熱退火工藝步驟來修復某些這種電學損傷。圖2示出了用熱(例如爐子)退火來修復CMP損傷的一種已知的現有技術方法。雖然能夠用低溫退火容易地清除物理吸附的水，但(形成Si-OH原子團的)化學吸附的水可能要求更高溫度的退化。
具體地說，圖2示出了在與圖1所用相同的ULK介質(滿鋪)膜上測得的J-E曲線(電流密度對電場)。此滿鋪膜被暴露於CMP工藝B，其細節如下市售襯裡漿料處於6psi的下壓力下15秒鐘的接觸時間。CMP工藝B暴露導致增大了的漏電、曲線21、以及2.6的介電常數。晶片的一些小片在350℃、375℃、以及400℃的溫度下被退火6分鐘。CMP工藝B之後的J-E曲線是曲線21，具有最高的洩漏電流。CMP工藝和350℃退火之後的J-E曲線是曲線22，CMP工藝和375℃退火之後的J-E曲線是曲線23，而CMP工藝和400℃退火之後的J-E曲線是曲線24。在曲線22-24中，膜的漏電被降低了，但絕對沒有達到曲線25所示的控制(未暴露於CMP的)膜原來的數值。
在澱積於銅線條上的銅勢壘/腐蝕停止層(此處稱為「銅帽」)的澱積過程中，出現與這些現有技術相關的不同的製造和可靠性問題。為了提供銅帽到銅線條的牢固粘合性從而提供對常有的失效模式即電遷移的抵制，在馬上要澱積銅帽之前，原位採用了為了銅帽的等離子體預清洗(PPFCC)步驟。這一等離子體預清洗增強了帽與銅的粘合性，但引起了對HM或ULK介質的損傷。這種等離子體損傷可能有至少3種形式。第一種形式是氮注入(當採用NH3或N2/NH3等離子體時)，提高了各個金屬線條之間的介電常數(電容)。第二種形式是斷裂鍵，提高了各個金屬線條之間的導電性。第三種形式是碳從HM或ULK被清除，提高了k並增大了導電性。
圖3示出了具有SiCOH組分的HM膜在被暴露於NH3PPFCC之後的洩漏電流的增大。具體地說，圖3示出了在用於圖1和2的相同的ULK介質(滿鋪)膜上測得的J-E曲線(電流密度對電場)。曲線31是從控制晶片(未暴露於等離子體的)得到的J-E曲線，曲線32是在暴露於等離子體預清洗(PPFCC)之後測得的。
採用紫外(UV)光來修正SiCOH介質膜本體，是眾所周知的。如本技術領域所知，UV輻射可以被用來穿透進入到SiCOH組分的介質中以增強介質本體來提高彈性模量。例如，Harvey的美國專利No.6566278論述了使用UV光來使SiCOH本體更加緻密。具體地說，』278專利論述了膜本體中的Si-OH原子團到Si-O-Si鏈的轉換。』278專利所公開的得到的膜在UV輻照之後具有「有序氧化矽晶格的鍵特徵」。為了實現這一點，UV輻照斷裂了Si-O和O-H鍵，並引起更多Si(O)3和Si(O)4結構(分別具有3或4個Si鍵)的形成，這些結構使材料強度更高並具有更高的彈性模量。
圖4示出了二個現有技術ULK SiCOH介質的吸收率-波長譜。曲線42是從圖1、2、3所用的ULK介質膜測得的。曲線41是從相似工藝製備的不同的ULK介質膜測得的。可見波長越短，吸收率就越高。
考慮到上述情況，對於提供確保BEOL結構的成功集成而不在結構中出現HM/CMP停止層的方法，就存在著需求。

發明內容
本發明涉及到改善單重或雙重鑲嵌型BEOL互連結構的製作的方法，這些方法在製作之後不存在HM的滯留問題或各個金屬線條之間的導電性問題。
本發明還涉及到改善單重或雙重鑲嵌型BEOL互連結構的製作的方法，其中不使用HM，且其中CMP誘發的對ULK介質的損傷被修復，以便形成具有高可靠性的介質。
本發明還涉及到PPFCC步驟對ULK介質引起的等離子體損傷的修復，以便改善結構的可靠性。本發明還涉及到改善單重或雙重鑲嵌型BEOL互連結構的製作的方法，其中消除了增大各個金屬線條之間的導電性的路徑。這種高導電性路徑的消除導致了高度可靠的結構。
本發明還涉及到改善單重或雙重鑲嵌型BEOL互連結構的製作的方法，其中，由於形成在ULK介質上的薄的、緻密的、高度交連的類氧化物表面層，等離子體對ULK介質頂部的損傷被減小到最少。
廣義地說，本發明提供了各種方法，其中，在結構本身的製作過程中，能夠修復由CMP和PPFCC步驟引起的損傷，而不用後退火步驟。確切地說，本發明的使用者已經意外地發現能夠用CMP暴露與隨後的高溫UV暴露的組合來修復CMP和PPFCC所引起的損傷。更確切地說，使用者已經驚異地發現CMP暴露與UV暴露的上述組合實際上以能夠達到改進了的電學性質的方式而改變了ULK介質的Si-O鍵合。
在本發明的第一實施方案中，提供了一種製作包括多孔ULK介質而沒有HM層的BEOL互連結構的方法。本發明的這一實施方案包含下列步驟在襯底上提供包含多孔ULK介質的結構，所述多孔ULK介質具有至少一個位於其中的窗口；用至少一種導電材料填充所述的至少一個窗口；
用CMP漿料整平至少所述導電材料，以便提供一種整平了的結構，此整平了的結構具有基本上與所述ULK介質上表面共平面的所述導電材料的上表面，所述ULK介質被暴露於所述CMP漿料；在約為200-450℃的溫度下，將所述整平了的結構暴露於UV輻射；對所述整平了的結構進行等離子體預清洗工藝；以及在至少所述導電材料上形成帽層。
上述各個步驟可以重複任何次數，例如2-10次，以便提供多層互連結構。在最上面的帽層形成之後，可以對結構進行常規的鑲嵌加工步驟，以便完成互連結構的製作。
除了上述的第一實施方案之外，本發明還提供了第二實施方案，除了將整平了的結構暴露於UV輻射的步驟被將所述整平了的結構暴露於化學修復步驟的步驟所取代之外，第二實施方案相似於第一實施方案。例如，化學修復步驟可以包括矽烷基化。
還提供了第三實施方案，其中，第一實施方案所述的加工步驟結合帽層形成之後執行的第二UV曝光步驟而被使用。第二UV曝光步驟對等離子體預清洗加工步驟中可能出現的損傷進行修復。
要注意的是，上述的各個實施方案提供了一種其中改善了多孔ULK介質的可靠性的互連結構。
除了上述各種方法之外，本發明還提供了一種互連結構，它包括具有漸變表面層的ULK介質。根據本發明，UV曝光步驟中形成的ULK介質的漸變表面層是一種厚度約為1-50nm的薄層，並且是一種密度漸變和C含量漸變的層。由於密度和C含量漸變，故本發明的互連結構比現有技術的互連結構更為可靠並具有導電線條之間更低的導電性。


圖1是從暴露於CMP工藝A的現有技術ULK介質測得的電學數據，示出了CMP工藝對J-E曲線的影響。
圖2是從暴露於CMP工藝B的現有技術ULK介質測得的電學數據，示出了用於現有技術來修復CMP損傷的不同溫度下的熱處理步驟的影響。
圖3是從暴露於等離子體工藝的現有技術ULK介質測得的電學數據，示出了等離子體對J-E曲線的影響。為了比較，還示出了控制晶片。
圖4是從用於圖1、2、3以及從第二相似工藝得到的ULK介質材料的二個UV吸收譜(吸收率-波長)。
圖5A-5E是剖面圖，示出了通過本發明第一實施方案各個加工步驟的基本互連結構。
圖6是電學數據(J-E)，示出了採用本發明亦即CMP暴露和UV曝光來修復CMP損傷的結果。
圖7示出了本發明方法處理過的各種ULK介質材料的FTIR譜。
圖8示出了圖7的FTIR譜，強調了2800-3500cm-1的譜線區域。
具體實施例方式
現在來詳細地描述本發明，本發明提供了製作可靠互連結構的方法以及用所述方法製作的互連結構。應該指出的是，各個附圖所示的結構是為說明的目的而提供的，因而沒有按比例繪製。
第一實施方案參照圖5A-5E，示出了用來製作可靠BEOL互連結構的本發明第一實施方案的各個加工步驟。具體地說，圖5A-5E示出了通過各個加工步驟的互連結構的剖面圖。
如圖5A所示，本發明的第一實施方案以首先在襯底10的表面上形成ULK介質材料12開始。術語「襯底」被用於本申請來包括半導體材料、絕緣材料、導電材料、或它們的任何組合，包括多層結構。這樣，例如襯底10可以是諸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP、以及其它III/V或II/VI化合物半導體。半導體襯底10還可以包括諸如Si/SiGe、Si/SiC、絕緣體上矽(SOI)、或絕緣體上矽鍺(SGOI)之類的層狀襯底。
當襯底10是絕緣材料時，此絕緣材料可以是有機絕緣體、無機絕緣體、或它們的組合，包括多層。當襯底10是導電材料時，襯底10可以包括例如多晶矽、元素金屬、元素金屬的合金、金屬矽化物、金屬氮化物、以及它們的組合，包括多層。
在某些實施方案中，襯底10包括半導體材料和絕緣材料的組合；半導體材料和導電材料的組合；或半導體材料、絕緣材料、以及導電材料的組合。
當襯底10包含半導體材料時，能夠在其上製作諸如互補金屬氧化物半導體(CMOS)器件之類的一種或多種半導體器件。為清晰起見，在本申請的附圖中未示出此一種或多種半導體器件。
ULK介質12包含介電常數小於3，優選為1.8-3的多孔介質。ULK介質12由Si、C、O和H原子組成，在本技術領域中有時被稱為碳摻雜的氧化物或有機矽酸鹽玻璃。在本發明中，包含Si、C、O、H原子的介質被稱為SiCOH介質。利用諸如其整個內容在此處被列為參考的2002年6月19日提交的美國專利No.6147009、6312793、6437443、6441491、6541398、6479110 B2、6497963、以及美國專利申請No.10/174749；2003年1月23日提交的美國專利申請No.10/340000；及2003年3月18日提交的美國專利申請No.10/390801所公開的常規工藝，來形成用作ULK 12的SiCOH介質。
典型地說，用等離子體增強化學氣相澱積(PECVD)來形成ULK介質。除了PECVD之外，本發明還嘗試能夠利用化學氣相澱積(CVD)、高密度等離子體(HDP)澱積、脈衝PECVD、甩塗、或其它有關的方法來形成ULK介質。澱積的ULK介質12的厚度可以變化，澱積的ULK介質12的典型範圍從大約50nm到大約1微米，以100到大約500nm的厚度更為典型。
具體地說，藉助於至少將一種包含Si、C、O、H原子的第一前體(液體、氣體、或蒸汽)以及諸如He或Ar之類的惰性載體提供到反應器中，此反應器優選為PECVD反應器，然後，利用能夠形成SiCOH介質材料的條件，將來自所述第一前體的膜澱積到適當的襯底上。本發明還提供了用來混合第一前體的諸如O2、CO2、或它們的組合的氧化劑，從而穩定反應器中的反應劑，並改善澱積在襯底10上的ULK介質12的均勻性的方法。
除了第一前體之外，還可以使用包含C、H、以及可選的O、F、和N原子的第二前體(液體、氣體、或蒸汽)。也可以可選地使用包含Ge的第三前體(液體、氣體、或蒸汽)。
第一前體優選選自包含SiCOH組分的具有環狀結構的有機分子，諸如1，3，5，7-四甲基環四矽氧烷(「TMTCS」或「C4H16O4Si4」)、八甲基環四矽氧烷(OMCTS)、二乙氧基甲基矽烷(DEMS)、二甲基二甲氧基矽烷(DMDMOS)、二乙基甲氧基矽烷(DEDMOS)、以及有關的環矽烷和非環矽烷、矽氧烷等。
可以用來形成SiCOH介質的第二前體是碳氫化合物分子。雖然可以採用諸如乙烯之類的任何碳氫化合物分子，但第二前體優選選自具有C＝C雙鍵並具有環結構，優選在分子中具有一個以上的環或具有附著到此環上的支鏈的碳氫化合物分子。還可使用的是包含附著到碳氫化合物環的分支叔丁基(tertiary butyl)(t丁基)和異丙基(i丙基)原子團的分子；環可以是飽和的或不飽和的(包含C＝C雙鍵)。第三前體可以由鍺的氫化物或包含鍺源的任何反應劑來形成。
在本發明的一個優選實施方案中，可以用包括提供平行板反應器的步驟的方法，來澱積用作ULK介質12的SiCOH介質，此平行板反應器具有約為85-750平方釐米的襯底夾盤導電面積以及約為1-12釐米的襯底與頂部電極之間的間隙。高頻RF功率以約為0.45-200MHz的頻率被施加到電極之一。可以可選地將額外的低頻功率施加到電極之一。當額外的低頻功率被施加到電極之一時，其頻率約為10KHz-13.6MHz。
用於澱積步驟的條件可以依賴於SiCOH介質所需的最終介電常數而變化。廣義地說，用來提供介電常數約為3.0或以下的包含Si、C、O、H元素的穩定介質材料的條件包括將襯底溫度設定在約為200-425℃；將高頻RF功率密度設定在約為每平方釐米0.1-2.5W；將第一液體前體的流速設定在約為100-5000mg/min，可選地將第二液體前體的流速設定在約為50-10000mg/min；可選地將第三液體前體的流速設定在約為25-4000mg/min；可選地將氦(和/或氬)之類的惰性載氣的流速設定在約為50-5000sccm；將反應器壓力設定在約為1000-7000毫託；以及將高頻RF功率設定在約為75-1000W。約為30-400W的低頻功率可以被可選地加入到等離子體。當襯底夾盤的導電面積被改變X倍時，施加到襯底夾盤的RF功率也被改變X倍。
當氧化劑被用於本發明時，此氧化劑以約為10-1000sccm的流速被提供到PECVD反應器中。
雖然液體前體被用於上述例子中，但本技術領域已知有機矽氣相前體(諸如三甲基矽烷)也可以用於澱積。在ULK介質12的澱積過程中，典型地包括了在隨後的固化步驟中在膜12內引發後續孔形成的成孔劑。在本發明中，隨後的固化是本技術領域熟練人員眾所周知的，並可以是一種熱工藝或一種與UV固化加工裝置中的強UV輻照組合的熱工藝。此隨後的固化步驟可以從ULK介質清除所有的成孔劑，或少部分的成孔劑(約為50％或以下，優選為5％)可以保留在ULK介質12內。在固化之後保留一些成孔劑的ULK介質12，具有改進了的疏水性和良好的機械強度。而且，當對這種具有一些成孔劑的ULK介質進行UV曝光步驟時(以下要更詳細地加以描述)，保留在膜中的成孔劑能夠終止懸掛鍵，從而進一步改善電學性質。能夠用於本發明的典型固化工藝包含將UV固化加工裝置中的含有ULK介質的襯底置於溫度約為350-425℃，優選約為400℃的熱平臺上，以及將介質暴露於強UV輻射，暴露時間要足以固化介質。
本發明此時形成的ULK介質12包含氫化的氧化矽碳材料(SiCOH)，它包含共價鍵合的三維網絡中的Si、C、O、H原子，並具有不大於3.0的介電常數。此三維網絡可以包括含有Si-O、Si-C、Si-H、C-H、C-C鍵的共價鍵合的三維環結構。
ULK介質12可以包含F和N，並可以可選地具有部分由Ge原子取代的Si原子。ULK介質12典型地包含直徑約為0.3-50nm，最優選約為0.4-10nm的分子尺寸的空洞(亦即納米尺寸的孔)。ULK膜12的這些納米尺寸的孔佔據了材料體積的大約0.5-50％的體積。
用作ULK介質12的SiCOH介質典型地包含大約5-40原子百分比的Si；大約5-45原子百分比的C；大約0-50原子百分比的O；以及大約10-55原子百分比的H。
接著，如圖5B所示，用光刻和腐蝕方法，利用常規的單重或雙重鑲嵌工藝，至少一個圖形化的窗口14被形成在ULK介質12中。此光刻步驟包括至少將光抗蝕劑以及可選地將硬掩模(未示出)塗敷到ULK介質12的表面，將塗敷的光抗蝕劑暴露於所需圖形的輻射(通道或線條，典型為通道)，以及用常規的抗蝕劑顯影液對暴露的抗蝕劑進行顯影。用來將圖形形成到ULK介質12中(若使用的話，還有硬掩模中)的腐蝕步驟包括諸如反應離子刻蝕(RIE)、等離子體腐蝕、或離子腐蝕之類的幹法腐蝕工藝。可以重複上述過程，以便將線條或通道圖形，典型是線條圖形形成到ULK介質12中。在圖5B中，至少一個窗口14包括了通道16和線條18。
圖5C示出了用襯裡20再用導電材料22填充至少一個窗口14之後的結構。包括一種或多種襯裡材料的襯裡20，被形成在窗口14內所有的暴露表面(垂直的和水平的)上。典型地用包括但不局限於CVD、PECVD、濺射、化學溶液澱積、或鍍敷的任何澱積工藝，來形成襯裡20。襯裡20由能夠用作勢壘以防止導電材料通過其中擴散的任何材料組成。能夠用作襯裡20的所示的這種勢壘材料的例子包括諸如Ta、Ti、W、Ru之類的難熔金屬、或它們的氮化物，例如TaN、TiN、或WN。襯裡20還可以包含TiNSi。襯裡20的厚度典型地約為5-60nm，約為10-40nm的厚度更典型。
在某些未示出的實施方案中，有可能從通道16的底部壁清除襯裡20，以便提供具有開放的通道底部的互連結構。當需要開放的通道底部結構時，採用離子轟擊等直接腐蝕工藝。
接著，導電材料22被澱積在窗口14內。導電材料22包含多晶矽、導電金屬、至少包含一種導電金屬的合金、導電金屬的矽化物、或它們的組合。導電材料22優選是一種諸如Cu、W、或Al的導電金屬。在一個高度優選的實施方案中，導電材料22由Cu組成。當Cu被用作導電材料22時，採用Ta基襯裡是高度優選的。利用包括但不局限於CVD、PECVD、濺射、化學溶液澱積、或鍍敷的澱積工藝，來形成窗口14內的導電材料22。在澱積之後，採用包括上述CMP工藝A和B的常規化學機械拋光(CMP)技術，使導電材料22的上表面基本上與ULK介質12的上表面共平面。此處，導電填充的窗口可以被稱為埋置在ULK介質12內的導電部件。
要指出的是，用於本發明的CMP工藝包括能夠清除澱積的導電材料和襯裡以提供圖5C所示的結構的常規CMP漿料。由於在本發明中不採用典型地使用的硬掩模，故在CMP工藝中，ULK介質12的上表面被暴露於CMP漿料。
要指出的是，CMP工藝稍許增大了ULK介質12的介電常數，此介電常數將被後續的UV曝光步驟減小。介電常數的稍許增大是在ULK介質12中形成新的Si-OH原子團的結果。而且CMP加工過的ULK介質12的洩漏電流大(約為每平方釐米10-6A或以上)，且擊穿電場低(約為2MV/cm或以下)。
在用CMP整平之後，圖5C所示的結構被置於常規UV固化裝置的反應室內，並在約為200-450℃，優選為400℃的襯底溫度下對結構進行UV曝光步驟。利用能夠產生波長約為150-500nm，優選約為190-250nm的光的源，來執行此UV曝光步驟，以便輻照表面，特別是ULK介質12的暴露表面。執行UV曝光步驟的時間周期約為0.5-100分。可以在存在諸如包括He、Ar、Xe、N2的惰性氣體或諸如形成氣體N2/O2的它們的混合物的環境氣體的情況下，來執行此UV曝光。化學活潑的氣體可以可選地加入到惰性氣體中。能夠可選地用於本發明的化學活潑的氣體的例子包括H2、CH4、三甲基矽烷、乙烯、或具有化學式HSiRR1R2的矽烷衍生物，其中，R、R1、R2可以是相同的或不同的，並可以選自甲基、乙基、丙基、乙烯基、丙烯基、甲氧基、以及乙氧基。
在UV曝光步驟中，漸變層12A形成在ULK介質12的上表面內。見圖5D。漸變層12A是其厚度決定於上述UV曝光步驟的條件的一個薄的類氧化物層。典型地說，漸變層12A的厚度約為1-50nm，約為1-10nm的厚度更為典型。漸變層12A具有不同於ULK介質的密度梯度和C含量梯度。典型地說，漸變層12A的密度是從大約每立方釐米1.0-1.5g(ULK介質密度)到更高的密度，以大約每立方釐米2.2g作為上限，並在上表面處具有最高密度。例如，具有大約每立方釐米1.3g的密度的ULK SiCOH膜，可能形成低端約為每立方釐米1.3g而高端(表面處)約為每立方釐米2g的密度梯度。C含量梯度可以在本發明內取不同的形式(C分布)。最極端的梯度是從大約15-20％到大約0％，在頂部表面處C含量最低。在本發明中，可以採用約為15-20％到大約5％的C梯度。
要指出的是，ULK介質12的CMP暴露與UV曝光的組合提供了意想不到的結果。如上所述，CMP加工過的ULK介質12具有大的洩漏電流和低的擊穿電場。在如上所述將CMP加工過的ULK介質12暴露於UV曝光之後，漏電被降低了，並得到了介質12的更高的擊穿電場。CMP加工過且UV曝光過的ULK介質在範圍為1-2MV/cm的電場下具有小於大約每平方釐米1×10-7A的漏電，以每平方釐米1×10-9A-每平方釐米1×10-8A更為典型。CMP加工過且UV曝光過的ULK介質具有約為5MV/cm或以上的擊穿電場，以5-7MV/cm的範圍為典型。而且，CMP加工過且UV曝光過的ULK介質的介電常數小於CMP工藝膜本身的介電常數。
如上所述，UV曝光步驟形成了ULK介質內的頂部皮層(亦即漸變層12A)，而無須使膜本體成為類氧化物或緻密。典型地說，漸變層12A的密度約為每立方釐米1.0-1.5g(ULK介質密度)到更高的密度，以大約每立方釐米2.2g作為上限，並在上表面處具有最高密度。漸變層12A的存在降低了互連結構各個導電線條之間的電容和導電性。漸變層12A的存在還防止了ULK介質12受到後續預清洗工藝的損傷。
在UV曝光之後，圖5D所示的結構被從UV裝置取出，然後被置於諸如PECVD反應器之類的反應室中，在其中形成後續的帽層。在形成帽層之前，對結構進行等離子體預清洗步驟(PPFCC)。在大約350-450℃的襯底溫度下執行大約5-60秒鐘，優選為5-20秒鐘的PPFCC步驟。在存在含氮和氫的等離子體諸如NH3或N2/NH3或He/NH3或H2/N2之類的等離子體的情況下，來執行此PPFCC。
在對結構進行PPFCC步驟之後，利用諸如化學氣相澱積、PECVD、蒸發、化學溶液澱積之類的常規澱積工藝，帽層24被形成在至少部分導電材料22的頂部上。圖5E示出了包括滿鋪帽層24的結構。帽層24由能夠防止Cu結構中電遷移的材料組成。所示的帽層24可以包含SiN、SiCN、SiNH，SiCNH、以及其它相似的非晶材料。帽層24的厚度典型約為20-100nm，以約為30-50nm的厚度更為典型。
上面在圖5A-5E中所述的加工步驟可以重複任何次數，以便形成下一個和後續的各個互連結構金屬層。雖然互連結構不局限於金屬層的任何數目，但目前的技術典型地包含2-10個金屬層。
第二實施方案除了上述圖5A-5E所示的實施方案之外，本發明還嘗試了第二實施方案，其中，用將圖5C所示的CMP加工過的ULK介質12曝露於例如包括矽烷基化的化學修復措施的步驟取代了第一實施方案所述的UV曝光步驟。當採用矽烷基化時，採用了諸如矽烷的能夠使CMP加工過的ULK介質矽烷基化的化合物。在本實施方案中，漸變層12A是一種諸如與CMP過程中形成的Si-O發生反應的矽烷基化表面之類的疏水性表面。可以用甩塗或超臨界CO2裝置來形成此疏水性表面。
第三實施方案本發明還提供了第三實施方案，除了通過帽層24來執行額外的UV曝光步驟之外，第三實施方案相似於第一實施方案。因此，在本發明的第三實施方案中，如上面第一實施方案所述，首先提供圖5E所示的結構，然後，採用與第一實施方案中的UV曝光步驟相同或不同的條件的額外的UV曝光步驟。注意，本實施方案所用的UV曝光工藝必須穿透通過帽層24。在本實施方案中，修復了PPFCC步驟所引起的所有等離子體損傷。
在上述各個實施方案之中，第一和第三實施方案是優選的。雖然第一和第三實施方案相對於第二實施方案是優選的，但3個實施方案中的每一個都提供了比現有技術互連結構更可靠且各個導電層例如Cu線條之間的導電性更低的互連結構。
為了說明本發明的某些優點，提供了下列實施例。
實施例如上所述，從CMP暴露和UV曝光的組合已經觀察到意想不到的結果。參照圖6，相似於圖1的數據，在曲線51(控制樣品)中，示出了SiCOH ULK介質暴露於CMP工藝A的J-E曲線(23℃下的電學數據)。此樣品的洩漏電流大。而且，在圖6中，在曲線52、53、54中示出了SICOH ULK介質暴露於CMP和不同的UV曝光的J-E曲線。曲線52是利用CMP暴露，然後在形成氣體(N2和H2的混合物)中，用高強度UV燈(以下指定為燈2)，在400℃下的4分鐘UV曝光所產生的。曲線53是利用CMP暴露，然後利用在稀有氣體中，用較低強度的UV燈(以下指定為燈1)，在400℃下的9分鐘UV曝光所產生的。曲線54是利用CMP暴露，以及在稀有氣體中，用UV燈2，在400℃下的4分鐘UV曝光所產生的。CMP暴露和UV曝光(400℃)的組合導致了ULK介質的較低的漏電(52、53、54所示的改進了的J-E曲線)以及較高的擊穿電場。(下面提供的)表1示出了相同於圖6的樣品的實測介電常數數據。從表中可見，CMP暴露將介電常數提高到了2.9，然後，UV曝光將介電常數降低到了2.3-2.5的範圍。
表1

還用傅立葉變換紅外(FTIR)光譜術對用來收集圖6所示數據的各個樣品進行了研究，這些數據被示於圖7和8。對應於(圖6的)曲線51且介電常數等於2.9的暴露於CMP工藝A的樣品，產生了圖7中曲線61所示FTIR譜。網格Si-O(cage Si-O)造成的IR吸收峰集中在1100-1150cm-1之間，而網絡Si-O造成的吸收集中在1020-1060cm-1之間。可見曲線61(暴露於CMP工藝A的)具有高的網格Si-O吸收對網絡Si-O吸收的比率。暴露於CMP工藝以及UV曝光且介電常數分別等於2.4、2.5、2.3的樣品(對應於圖6中的曲線52-54)，產生了圖7中曲線62、63、64所示的FTIR譜。與曲線61相比，這些譜示出了較低的網格Si-O吸收對網絡Si-O吸收的比率。在本技術領域中，眾所周知，較低的網格對網絡吸收峰比率對應於較強的Si-O網絡。顯然，UV曝光確實已經改善了膜中的體Si-O鍵合。
圖8示出了FTIR譜的2800-3500cm-1區域。對應於(圖6的)曲線51且介電常數等於2.9的暴露於CMP工藝A的樣品，產生了圖8中曲線71所示FTIR譜。暴露於CMP工藝以及UV曝光且介電常數分別等於2.4、2.3、2.5的樣品(對應於圖6中的曲線52-54)，產生了圖8中曲線72、73、74所示的FTIR譜。Si-OH類型造成的3100-3500cm-1的廣闊FTIR吸收，在曲線71(CMP暴露)中是非常強，在曲線72和73中被減弱，在曲線74中被基本上完全消除。圖7和8的數據表明，CMP暴露的膜(71)中的Si-OH原子團被UV光激活了，並形成了更多的網絡Si-O類型(62、63、64)。
在UV曝光之後，曲線72、73、74顯示了2800-3000cm-1之間C-H的拉伸吸收的明顯變化(圖8)。這些數據表明，碳氫化合物分子在CMP暴露中被吸附在介質上(曲線71中的高C-H強度)，且碳氫化合物被UV曝光部分地清除(72)或完全地清除(73，74)。
雖然參照其優選實施方案已經具體地描述了本發明，但本技術領域的熟練人員可以理解的是，可以作出形式和細節方面的上述和其它改變而不偏離本發明的構思於範圍。因此認為本發明不局限於所述的準確形式和細節，而是在所附權利要求的範圍內。
權利要求
1.一種製造互連結構的方法，它包括下列步驟在襯底上提供包括介電常數小於3.0的多孔超低k(ULK)介質的結構，所述多孔ULK介質具有至少一個位於其中的窗口；用至少一種導電材料填充所述的至少一個窗口；用CMP漿料整平至少所述導電材料，以便提供整平了的結構，此整平了的結構具有基本上與所述ULK介質上表面共平面的所述導電材料的上表面，所述ULK介質被暴露於所述CMP漿料；在約為200-450℃的溫度下，將所述整平了的結構暴露於UV輻射；使所述整平了的結構經受等離子體預清洗工藝；以及在至少所述導電材料上形成帽層。
2.權利要求1的方法，其中，所述ULK介質是包括按三維網絡結構鍵合的Si、C、O、H原子的介質材料。
3.權利要求2的方法，其中，用澱積和固化來形成所述ULK介質。
4.權利要求3的方法，其中，所述ULK介質在所述固化之後保留有大約50％或更少的成孔劑。
5.權利要求1的方法，其中，藉助於至少將包括Si、C、O、H的第一前體和惰性氣體提供到反應器中，然後用所述第一前體澱積所述ULK介質，來形成所述ULK介質。
6.權利要求1的方法，其中，所述整平步驟使Si-OH原子團形成在所述ULK介質中，這增大了所述ULK介質的介電常數。
7.權利要求1的方法，其中，所述整平步驟提供了具有圖形化的導體的整平的ULK介質，其洩漏電流密度低於沒有UV輻照曝光步驟所測得的洩漏電流，且其擊穿電場高於沒有UV輻照曝光步驟所測得的擊穿電場。
8.權利要求1的方法，其中，所述UV曝光的所述溫度約為400℃。
9.權利要求1的方法，其中，利用能夠產生波長約為150-500nm的光的源來執行所述UV曝光。
10.權利要求1的方法，其中，在存在能夠與化學活潑物質可選地混合的惰性氣體的情況下來執行所述UV曝光。
11.權利要求10的方法，其中，所述化學活潑物質是H2、CH4、三甲基矽烷、乙烯、或化學式為HSiRR1R2的矽烷衍生物，其中，R、R1、R2可以是相同的或不同的，並選自甲基、乙基、丙基、乙烯基、丙烯基、甲氧基、以及乙氧基。
12.權利要求1的方法，其中，具有密度梯度和C含量梯度的漸變表面層，在所述暴露步驟中被形成在所述ULK介質上。
13.權利要求1的方法，其中，在含氮的等離子體中，於大約350-450℃的溫度下，來執行所述等離子體預清洗工藝。
14.權利要求1的方法，還包括在形成所述帽層之後執行額外的UV曝光步驟。
15.權利要求14的方法，其中，所述額外的UV曝光清除了所述等離子體預清洗工藝引起的損傷。
16.權利要求1的方法，其中，所述將所述整平了的結構暴露於UV輻射被在所述ULK介質上形成疏水性表面的步驟取代。
17.權利要求16的方法，其中，形成所述疏水性表面包括使所述ULK介質與矽烷基化劑相接觸的步驟。
18.權利要求1的方法，其中，提供結構、填充、整平、暴露、經受等離子預清洗工藝、以及形成帽層的所述各個步驟被重複2-10次。
19.權利要求1的方法，其中，所述整平和暴露的步驟提供具有漸變表面層的ULK介質，所述整平和暴露了的ULK介質在1-2MV/cm的電場下具有小於大約每平方釐米1×10-7A的洩漏電流，並具有約為5MV/cm或更大的擊穿電場。
20.一種互連結構，它包括位於襯底上的介電常數小於3.0並具有漸變表面層的多孔超低k介質；埋置在所述多孔低k介質內的至少一個導電部件；以及至少位於所述導電部件上部暴露表面上的帽層，所述漸變表面層是具有密度梯度和C含量梯度的類氧化物層。
21.權利要求20的互連結構，其中，所述襯底包括半導體襯底、絕緣材料、導電材料、或它們的組合，包括多層。
22.權利要求20的互連結構，其中，所述多孔超低k介質是包括按三維網絡結構鍵合的Si、C、O、H原子的介質材料。
23.權利要求20的互連結構，其中，所述多孔超低k介質具有直徑約為0.3-50nm的納米尺寸的孔。
24.權利要求22的互連結構，其中，所述超低k介質還包括F、N、或Ge原子。
25.權利要求20的互連結構，其中，所述至少一個導電部件包括選自多晶矽、導電金屬、包括至少一種導電金屬的合金、導電的金屬矽化物、以及它們的組合的至少一種導電材料。
26.權利要求25的互連結構，其中，所述至少一個導電部件包括Cu通道和Cu線條。
27.權利要求20的互連結構，其中，所述漸變層的密度為大約每立方釐米1.0-1.5g到更高的密度，以大約每立方釐米2.2g作為上限，並在頂部表面處具有最高密度，並且包括C含量梯度。
28.權利要求20的互連結構，其中，所述漸變層的厚度約為1-50nm。
29.權利要求20的互連結構，其中，包括所述漸變表面層的所述超低k介質，在1-2MV/cm的電場下具有小於大約每平方釐米1×10-7A的洩漏電流密度，並具有約為5MV/cm或以上的擊穿電場。
30.權利要求20的互連結構，其中，各具有至少一個埋置在其中的導電部件和所述漸變表面層的多個所述多孔超低k介質，被逐個層疊在頂部上，形成多層互連結構。
全文摘要
本發明涉及到改善單重或雙重鑲嵌型互連結構的製作的方法，其中在製作之後不存在硬掩模的滯留問題或各個金屬線條之間的導電性問題。本發明的方法至少包括化學機械拋光和UV曝光或化學修復處理的步驟，這些步驟改善了所形成的互連結構的可靠性。本發明還涉及到一種互連結構，它包括SiCOH型的多孔超低k介質，其中，其表面層已經被修正，以便形成具有密度梯度和C含量梯度的漸變層。
文檔編號H01L23/532GK1832128SQ20061000416
公開日2006年9月13日 申請日期2006年2月21日 優先權日2005年2月22日
發明者克裡斯託·D.·迪米特拉克普洛斯, 史蒂芬·M.·蓋茨, 文森特·J.·麥克加哈, 桑佳·C.·梅塔 申請人:國際商業機器公司