具有金屬柵電極的半導體器件的製造方法

2023-06-15 07:00:26 5

專利名稱：具有金屬柵電極的半導體器件的製造方法
技術領域：
本發明涉及一種半導體器件的製造方法，特別是涉及ー種具有金屬柵電極的半導體器件的製造方法。
背景技術：
為了降低半導體器件的功耗，一直以來廣泛採用了 CMOS (Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)集成電路。所述CMOS集成電路包含N溝道金屬氧化物半導體場效應電晶體以及P溝道金屬氧化物半導體場效應電晶體。隨著所述半導體器件的集成度的増加，所述N溝道金屬氧化物半導體場效應電晶體以及所述P溝道金屬氧化物半導體場效應電晶體的溝道長度逐漸減小。即，隨著所述半導體器件的進ー步的高集成化，所述金屬氧化物半導體場效應電晶體的柵電極寬度具有逐漸減小的傾向。在這種情況下，由於所述柵電極的電阻增大而可能導致所述半導體器件的性能下降。最近，提出了為了減小所述柵電極的電阻而由金屬層形成所述柵電極的方法。但是，在由金屬層形成所述柵電極的情況下，可能難以使用光刻エ藝來對所述金屬層進行圖案化。因此，為了不使用光刻エ藝而形成所述金屬柵電扱，可以採用金屬鑲嵌技木。另外， 所述N溝道金屬氧化物半導體場效應電晶體的金屬柵電極可以由具有與所述P溝道金屬氧化物半導體場效應電晶體的金屬柵電極不同的功函數的金屬層來形成。這是為了使所述N 溝道金屬氧化物半導體場效應電晶體以及所述P溝道金屬氧化物半導體場效應電晶體的門限電壓特性為最佳。為了滿足所述的要求條件，需要在具有N溝道金屬氧化物半導體場效應電晶體區域以及P溝道金屬氧化物半導體場效應電晶體區域的襯底的整個表面上形成金屬層、以及選擇性地刻蝕所述N溝道金屬氧化物半導體場效應電晶體區域(或者所述P溝道金屬氧化物半導體場效應電晶體區域)內的金屬層。為了選擇性地刻蝕所述金屬層的一部分，能夠將光致抗蝕劑圖案用作刻蝕掩摸。為了形成所述光致抗蝕劑圖案，需要進行將光致抗蝕劑層的一部分選擇性地暴露在特定光中的曝光エ藝以及選擇性地去除所述光致抗蝕劑層的被曝光部分的顯影エ藝。在所述被曝光的光致抗蝕劑層存在於又窄又深的槽內的情況下， 可能難以選擇性地完全去除所述被曝光的光致抗蝕劑層。其結果，可能限制所述CMOS集成電路的特性最佳化以及所述半導體器件的成品率的改善。

發明內容
本發明要解決的課題在幹，提供一種不降低成品率就能夠使具有金屬柵電極的 CMOS集成電路的特性最佳化的半導體器件的製造方法。本發明的一個實施例提供ー種具有金屬柵電極的半導體器件的製造方法。所述方法包括製備具有第一區域和第二區域的半導體襯底的ェ序、以及在所述半導體襯底上形成絕緣層的ェ序。所述絕緣層形成為包含具有分別設置在所述第一和第二區域內的第一槽和第二槽的層間絕緣層以及至少覆蓋所述第一和第二槽的底面的柵絕緣層。在具有所述絕緣層的襯底的整個表面上形成層疊金屬層，在所述層疊金屬層上形成具有非感光性的平坦化層。所述平坦化層形成為填充所述第一和第二槽。使用幹法刻蝕エ藝來選擇性地去除所述第一區域內的平坦化層，以暴露所述第一區域內的層疊金屬層並形成覆蓋所述第二區域內的層疊金屬層的平坦化層圖案。在一些實施例中，所述第一區域可以包含N溝道金屬氧化物半導體場效應電晶體區域，所述第二區域可以包含P溝道金屬氧化物半導體場效應電晶體區域。在其它實施例中，形成所述絕緣層的エ序可以包括在具有所述第一和第二區域的所述半導體襯底上依次形成柵絕緣層和偽導電層；對所述偽導電層和所述柵絕緣層進行圖案化，形成依次層疊在所述第一區域內的第一柵絕緣層和第一偽柵電極、以及依次層疊在所述第二區域內的第二柵絕緣層和第二偽柵電扱；在具有所述第一和第二偽柵電極的襯底的整個表面上形成層間絕緣層；平坦化所述層間絕緣層來暴露所述第一和第二偽柵電極；以及通過去除所述暴露的第一和第二偽柵電極來形成分別暴露所述第一和第二柵絕緣層的第一和第二槽。在另外其它實施例中，形成所述絕緣層的エ序可以包括在具有所述第一和第二區域的所述半導體襯底上形成偽材料層；對所述偽材料層進行圖案化來在所述第一和第二區域內分別形成第一偽柵電極圖案和第二偽柵電極圖案；在具有所述第一以及第二偽柵電極圖案的襯底上形成層間絕緣層；平坦化所述層間絕緣層來暴露所述第一以及第二偽柵電極圖案；去除所述暴露的第一和第二偽柵電極圖案來在所述第一和第二區域內分別形成第一和第二槽；以及在具有所述第一和第二槽的襯底的整個表面上形成共形(conformal)柵絕緣層。在這種情況下，所述層疊金屬層可以形成在所述柵絕緣層上。在另外其它實施例中，所述非感光性平坦化層可以由旋塗硬掩模(spin on hardmask ；S0H)層或者非晶體碳層(amorphous carbon layer ；ACL)形成，幹法刻蝕所述第一區域內的平坦化層的エ序可以使用包含氧氣和氮氣的エ藝氣體來進行。所述エ藝氣體還可以包含氬氣。在另外其它實施例中，所述旋塗硬掩模層可以由碳基旋塗硬掩模層 (carbon-based SOH layer)或者矽基旋塗硬掩模層(Si-based SOH layer)形成。形成所述旋塗硬掩模層的エ序可以包括在所述層疊金屬層上塗敷樹脂溶液來填充所述第一和第 ニ槽；以及烘焙所述樹脂溶液來形成固化的樹脂層。在另外其它實施例中，在所述第一區域內選擇性去除所述平坦化層圖案的エ序可以包括在所述平坦化層上形成暴露所述第一區域內的平坦化層的無機抗反射層圖案；將所述無機抗反射層圖案用作刻蝕掩模來幹法刻蝕所述暴露的平坦化層；以及去除所述無機抗反射層圖案。形成所述無機抗反射層圖案的エ序可以包括在所述平坦化層上形成無機抗反射層(；在所述無機抗反射層上形成覆蓋所述第二區域的感光層圖案；幹法刻蝕所述第一區域內的無機抗反射層來選擇性地暴露所述第一區域內的平坦化層；以及去除所述感光層圖案。在另外其它實施例中，形成所述層疊金屬層的エ序可以包括依次形成第一至第三金屬層的エ序。所述第一至第三金屬層可以分別由下部氮化鈦層(TiN)、氮化鉭層(TaN)和上部氮化鈦層(TiN)形成。
在另外其它實施例中，所述方法還可以包括如下エ序將所述平坦化層圖案用作刻蝕掩模來去除所述第一區域內的層疊金屬層的最上部金屬層；去除所述平坦化層圖案； 在去除了所述平坦化層圖案的產物的整個表面上形成填充所述第一和第二槽的覆蓋金屬層；以及平坦化所述覆蓋金屬層和所述層疊金屬層直到暴露所述層間絕緣層的頂面，從而在所述第一和第二槽內分別形成第一金屬柵電極和第二金屬柵電極。所述平坦化層圖案可以使用將KH2氣體作為エ藝氣體的灰化工藝來去除。所述覆蓋金屬層可以由鋁合金層形成。根據本發明的其它實施例，所述半導體器件的製造方法包括製備具有第一區域和第二區域的半導體襯底的エ序、以及在所述半導體襯底上形成絕緣層的エ序。所述絕緣層形成為包含具有分別配置在所述第一和第二區域內的第一槽和第二槽的層間絕緣層以及至少覆蓋所述第一和第二槽的底面的柵絕緣層。在具有所述絕緣層的襯底的整個表面上形成層疊金屬層，在所述層疊金屬層上形成具有非感光性的平坦化層。所述平坦化層形成為填充所述第一和第二槽。使用幹法刻蝕エ藝來部分刻蝕所述第一區域內的平坦化層，以形成殘留在所述第一槽內的第一平坦化層殘留物以及覆蓋所述第二區域的平坦化層圖案。在一些實施例中，所述非感光性平坦化層可以由旋塗硬掩模(SOH)層或者非晶體碳層(ACL)形成，部分刻蝕所述第一區域內的平坦化層的エ序可以使用包含氧氣和氮氣的 エ藝氣體來進行。所述エ藝氣體還可以包含氬氣。在其它實施例中，所述旋塗硬掩模層可以由碳基旋塗硬掩模層或者矽基旋塗硬掩模層形成。在另外其它實施例中，形成所述第一平坦化層殘留物和所述平坦化層圖案的エ序可以包括在所述平坦化層上形成暴露所述第一區域內的平坦化層的無機抗反射層圖案； 將所述無機抗反射層圖案用作刻蝕掩模來部分刻蝕所述暴露的平坦化層，從而在所述第一槽內殘留所述平坦化層的一部分；以及去除所述無機抗反射層圖案。形成所述無機抗反射層圖案的エ序可以包括在所述平坦化層上形成無機抗反射層；在所述無機抗反射層上形成覆蓋所述第二區域的感光層圖案；幹法刻蝕所述第一區域內的無機抗反射層來選擇性地暴露所述第一區域內的平坦化層；以及去除所述感光層圖案。在另外其它實施例中，形成所述層疊金屬層的エ序可以包括依次形成第一至第三金屬層的エ序。所述第一至第三金屬層可以分別由下部氮化鈦層(TiN)、氮化鉭層(TaN)和上部氮化鈦層(TiN)形成。在另外其它實施例中，所述方法還可以包括如下エ序部分刻蝕所述第一區域內的層疊金屬層的最上部金屬層，形成殘留在所述第一槽內並包圍所述第一平坦化層殘留物的側壁和底面的第一金屬殘留物；部分刻蝕所述平坦化層圖案來形成殘留在所述第二槽內的第二平坦化層殘留物；部分刻蝕所述第二區域內的層疊金屬層的最上部金屬層，以形成殘留在所述第二槽內並包圍所述第二平坦化層殘留物的側壁和底面的第二金屬殘留物；以及去除所述第二平坦化層殘留物。所述第一金屬殘留物可以在形成所述第二金屬殘留物期間被去除，所述第一平坦化層殘留物可以在部分刻蝕所述平坦化層圖案期間、或者形成所述第二金屬殘留物期間被去除。部分刻蝕所述第一和第二區域內的最上部金屬層的エ序可以使用溼法刻蝕エ藝來進行。部分刻蝕所述平坦化層圖案的エ序可以使用幹法刻蝕エ藝來進行。所述第二平坦化層殘留物可以使用將^H2氣體作為ェ藝氣體的灰化工藝來去除。除此之外，所述方法還可以包括如下エ序在去除了所述第二平坦化層殘留物的產物的整個表面上形成填充所述第一和第二槽的覆蓋金屬層；以及平坦化所述覆蓋金屬層和所述層疊金屬層直到暴露所述層間絕緣層的頂面，從而在所述第一和第二槽內分別形成第一金屬柵電極和第二金屬柵電極。所述覆蓋金屬層可以由鋁合金層形成。所述鋁合金層可以含有鈦。根據所述的實施例，包括如下エ序在具有第一和第二槽的襯底上共形地形成層疊金屬層，在所述層疊金屬層上形成填充所述槽的平坦化層。所述平坦化層由即使形成在所述槽內也容易通過幹法刻蝕エ藝來去除的材料層形成。其結果，在使用幹法刻蝕エ藝來對所述平坦化層進行圖案化來暴露第一區域的層疊金屬層之後，容易將所述圖案化的平坦化層用作掩模來選擇性地去除所述暴露的層疊金屬層的最上部金屬層。即，在使用幹法刻蝕エ藝來對所述平坦化層進行圖案化之後，在所述第一槽內不存在任何平坦化層殘留物。 因此，容易將所述圖案化的平坦化層用作刻蝕掩模來完全去除所述第一區域內的最上部金屬層，沒有任何不良エ藝就能夠形成具有互不相同的功函數的第一和第二金屬柵電扱。


圖1至圖9是用於說明根據本發明的第一實施例的半導體器件的製造方法的斷面圖。圖10至圖12是用於說明根據本發明的第二實施例的半導體器件的製造方法的斷面圖。圖13至圖17是用於說明根據本發明的第三實施例的半導體器件的製造方法的斷面圖。圖18和圖19是用於說明根據本發明的第四實施例的半導體器件的製造方法的斷面圖。
具體實施例方式下面，參照附圖詳細地說明本發明的優選實施例。通過參照附圖詳細進行說明的實施例，能夠明確本發明的優點和特徵、以及達成這些的方法。但是，本發明不限於在說明書中所說明的實施例，而是能夠以其他方式來具體化。在說明書中公開的實施例是為了能夠使公開的內容充分完整、以及能夠向本領域的技術人員充分傳達本發明的思想而提供的，本發明只被權利要求的範圍所限定。在整個說明書中，相同的附圖標記表示相同的結構要素。在本說明書中所使用的術語是為了說明實施例，並不是用於限定本發明。在本說明書中，除了特別提及之外，単數形式也包含複數形式。在說明書中使用的「具有」、「具有...的」、「包括」以及/或者「包括...的」不排斥除了所提及的結構要素、エ藝、動作以及/或者裝置之外還存在或者另外ー個以上的其它結構要素、エ藝、動作以及/或者裝置。 另外，由於附圖標記是按照優選實施例來出現的，因此根據說明順序出現的附圖標記並不限於必須是該順序。另外，在本說明書中所記載的實施例將參照作為本發明的理想示意圖的斷面圖以及/或者平面圖來進行說明。在附圖中，為了技術內容的有效說明，對結構要素的大小以及 /或者厚度進行了放大。因此，示意圖的形態能夠根據製造技術以及/或者允許誤差等而變形。因此，本發明的實施例不限於圖示的特定方式，還包含根據製造エ藝所產生的方式的變化。因此，例示在附圖中的結構要素具有概要屬性，例示在附圖中的結構要素的形態是為了例示結構要素的特定方式，並非為了限定發明的範圍。 圖1至圖9是用於說明根據本發明的第一實施例的半導體器件的製造方法的斷面圖。 參照圖1，製備具有第一區域A和第二區域B的半導體襯底1。在一個實施例中， 所述第一區域A可以相當於N溝道金屬氧化物半導體場效應電晶體區域，所述第二區域B 可以相當於P溝道金屬氧化物半導體場效應電晶體區域。在所述半導體襯底1的規定區域中形成器件分離層5來將第一和第二有源區域5adb分別限定在所述第一和第二區域A、B 內。在所述第一區域A的半導體襯底1和所述第二區域B的半導體襯底1內分別形成第一和第二阱3a、3b。在所述第一和第二區域A、B分別為N溝道金屬氧化物半導體場效應電晶體區域和P溝道金屬氧化物半導體場效應電晶體區域的情況下，所述第一阱3a可以是 P型阱，所述第二阱北可以是N型阱。所述第一和第二阱3a、!3b可以在形成所述器件分離層5之前或者之後形成。在具有所述器件分離層5的襯底上依次形成柵絕緣層7和偽導電層9。在ー個實施例中，所述柵絕緣層7能夠形成為包含高介電常數層，所述偽導電層9能夠由多晶矽層形成。參照圖2，對所述偽導電層9和所述柵絕緣層7進行圖案化，以形成依次層疊在所述第一有源區域如的一部分上的第一柵絕緣層7a和第一偽柵電極9a、依次層疊在所述第 ニ有源區域恥的一部分上的第二柵絕緣層7b和第二偽柵電極％。所述第一偽柵電極9a 能夠形成為向與所述第一有源區域如鄰接的所述器件分離層5的上部延長。即，所述第一偽柵電極9a能夠形成為橫跨所述第一有源區域fe的上部。與此相同地，所述第二偽柵電極9b也能夠形成為橫跨所述第二有源區域恥的上部。將所述第一偽柵電極9a和所述器件分離層5用作離子注入掩模來向所述第一有源區域fe內注入第一導電類型的雜質離子，從而能夠形成相隔的第一源極區域lis和第一漏極區域lid。接著，將所述第二偽柵電極9b和所述器件分離層5用作離子注入掩模來向所述第二有源區域恥內注入第二導電類型的雜質離子，從而能夠形成相隔的第二源極區域13s和第二漏極區域13d。在所述第一和第二區域A、B分別為N溝道金屬氧化物半導體場效應電晶體區域以及P溝道金屬氧化物半導體場效應電晶體區域的情況下，所述第一導電類型可以是N型，所述第二導電類型可以是P型。在具有所述第一和第二源極/漏極區域1 Is、1 Id、13s、13d的襯底的整個表面上形成層間絕緣層15。使所述層間絕緣層15平坦化來暴露所述第一和第二偽柵電極9a、9b。參照圖3，選擇性地去除所暴露的第一和第二偽柵電極9a、9b。其結果，能夠在所述第一區域A的所述層間絕緣層15內形成暴露所述第一柵絕緣層7a的第一槽15a，並能夠在所述第二區域B的所述層間絕緣層15內形成暴露所述第二柵絕緣層7b的第二槽15b。 如圖3所示，所述第一和第二槽15a、Bb能夠分別具有第一和第二寬度(Wl，W2)。在具有所述第一和第二槽15a、1 的襯底的整個表面上形成層疊金屬層22。所述層疊金屬層22的厚度可以小於所述第一寬度(Wl)和所述第二寬度m。即，所述層疊金屬層22能夠以不填滿所述第一和第二槽15a、15b的方式共形地形成。因此，在形成了所述層疊金屬層22之後，也仍然能夠殘留所述第一和第二槽15a、15b。但是，與初始的槽相比， 被所述層疊金屬層22包圍的所述第一和第二槽15a、Mb能夠具有較高的深寬比。在一個實施例中，所述層疊金屬層22包含依次層疊的多個金屬層。例如，依次層疊第一金屬層17、第二金屬層19以及第三金屬層21來形成所述層疊金屬層22。在本實施例中，所述第一至第三金屬層17、19、21能夠分別由下部氮化鈦層(TiN)、氮化鉭層(TaN)以及上部氮化鈦層(TiN)來形成。在所述第一至第三金屬層17、19、21分別由下部氮化鈦層(TiN)、氮化鉭層(TaN) 以及上部氮化鈦層(TiN)來形成的情況下，所述第二金屬層19能夠以比所述第三金屬層21 薄的厚度來形成。例如，與所述第二金屬層19相對應的所述氮化鉭層能夠以約30A的厚度來形成，與所述第三金屬層21相對應的所述上部氮化鈦層能夠以約80A的厚度來形成。參照圖4，在所述層疊金屬層22上形成填充所述第一以及第二槽15a、15b的平坦化層23，並形成覆蓋所述第二區域B內的平坦化層23的感光層圖案27。所述感光層圖案 27能夠由光致抗蝕劑層形成。在其它實施例中，在形成所述感光層圖案27之前，能夠在所述平坦化層23上另外形成抗反射層25。在這種情況下，所述感光層圖案27能夠形成為暴露所述第一區域A內的抗反射層25。所述抗反射層25能夠由無機抗反射層形成。例如，所述抗反射層25能夠由氮氧化矽(SiON)層形成。參照圖5，將所述感光層圖案27用作刻蝕掩模來刻蝕所暴露的抗反射層25，以形成暴露所述第一區域A內的平坦化層23的抗反射層圖案25p。在由氮氧化矽(SiON)層等無機抗反射層形成所述抗反射層25的情況下，所述第一區域A內的抗反射層25能夠使用 CHF3氣體以及氧氣來進行刻蝕。接著，對所述第一區域A內的暴露的平坦化層23進行各向異性刻蝕來形成暴露所述第一區域A內的層疊金屬層22的平坦化層圖案23p。當使用溼法刻蝕工藝等各向同性刻蝕工藝來刻蝕所述第一區域A內的平坦化層23時，為了完全去除所述第一槽15a內的平坦化層23，需要進行足夠長時間的所述各向同性刻蝕工藝。在這種情況下，能夠橫向刻蝕所述第二區域B內的平坦化層23。其結果，會在所述無機抗反射層圖案 25p下部形成底切(undercut)。特別是，為了實現高集成度CMOS集成電路，在所述第一以及第二槽15a、Mb之間的間隔顯著減小的情況下，所述底切能夠向所述第二槽15b內延長。這種底切在後續工序中會產生問題點。例如，當所述底切暴露所述第二槽15b內的層疊金屬層22(例如所述第三金屬層21)時，在後續工序中，所述第二槽15b內的第三金屬層21被去除。在這種情況下，形成在所述第一槽15a內的金屬柵電極具有與形成在所述第二槽15b內的金屬柵電極相同的組成。即，當使用溼法刻蝕工藝來刻蝕所述第一區域A內的平坦化層23時，難以在所述第一以及第二槽15a、15b內形成具有互不相同的功函數的金屬柵電極。因此，在本實施例中，對所述第一區域A內的暴露的平坦化層23進行各向異性刻蝕來暴露所述第一區域 A內的層疊金屬層22。所述平坦化層23可以由光致抗蝕劑層形成。在這種情況下，為了選擇性地去除所述第一槽15a內的光致抗蝕劑層，使用曝光工藝以及顯影工藝。但是，難以使用曝光工藝以及顯影工藝來完全去除具有像所述第一槽1 或者第二槽1 那樣的高的深寬比的區域內的光致抗蝕劑層。即，即使為了去除所述第一槽15a內的光致抗蝕劑層而應用光刻工藝以及顯影工藝，在所述第一槽15a內也可能殘留光致抗蝕劑殘留物。這種光致抗蝕劑殘留物可能妨礙用於選擇性地去除所述第一區域A內的第三金屬層21的後續工序。因此，通過各向異性刻蝕工藝，應該輕易地完全去除所述第一槽15a內的平坦化層23。即，即使所述平坦化層23存在於像所述第一槽1 那樣又窄又深的區域內，所述平坦化層23也應由使用各向異性刻蝕工藝來能完全去除的材料層形成。在本實施例中，所述平坦化層23能夠由旋塗硬掩模層(SOH)或者非晶體碳層 (ACL)來形成。另外，所述平坦化層23可以是非感光性材料層。即，所述平坦化層23可以不含有感光性化合物。所述旋塗硬掩模層可以包含碳基旋塗硬掩模層或者矽基旋塗硬掩模層。形成作為所述平坦化層23的所述旋塗硬掩模層的過程，包含在所述層疊金屬層22上塗敷樹脂溶液來填充所述第一以及第二槽15a、15b、以及在約400°C下烘焙所述樹脂溶液來形成固化的樹脂層。在一個實施例中，所述固化的樹脂層可以由碳基旋塗硬掩模層形成。在這種情況下，所述固化的樹脂層的基本樹脂(base resin)以及基本樹脂之間的交聯劑可以分別由下面的[化學式1]以及[化學式2]來表示。[化學式1]
HOOH[化學式2]
CH3OCH2CH2OGH3
CH3OCH2CH2OCH3在其它實施例中，用作所述平坦化層23的所述非晶體碳層能夠使用以C3H6氣體以及惰性氣體作為工藝氣體的化學氣相沉積法來形成。所述惰性氣體可以包含氦氣或者氬氣。用於選擇性地去除所述第一區域A內的平坦化層23的各向異性刻蝕工藝是能夠使用以氧氣以及氮氣作為工藝氣體的幹法刻蝕工藝來進行。所述工藝氣體還可以包含氬氣。在對所述第一區域A內的平坦化層23進行幹法刻蝕期間，能夠去除所述感光層圖案27。與此相反，所述抗反射層圖案25p可以是對於用於幹法刻蝕所述平坦化層23的工藝氣體具有刻蝕選擇性的材料層。這是因為所述抗反射層圖案25p為無機物層，而所述平坦化層23為有機物層。因此，在對所述第一區域A內的平坦化層23進行幹法刻蝕期間，所述抗反射層圖案25p沒有被去除。即，在對所述第一區域A內的平坦化層23進行幹法刻蝕期間，所述抗反射層圖案25p可以起到刻蝕阻擋層或者刻蝕掩模的作用。參照圖6，在所述第一區域A內的平坦化層23被去除之後，所述感光層圖案27也可能如圖5所示那樣殘留。在這種情況下，可以使用灰化(ashing)工藝來去除所述感光層圖案27。接著，去除所述第二區域B內的抗反射層圖案25p來暴露所述平坦化層圖案23p。 在所述抗反射層圖案25p由氮氧化矽層來形成的情況下，所述抗反射層圖案25p可以使用溼法刻蝕工藝或者幹法刻蝕工藝來去除。在一個實施例中，用於去除所述抗反射層圖案25p 的所述溼法刻蝕工藝可以將氫氟酸溶液用作刻蝕劑。與此不同，用於去除所述抗反射層圖案25p的所述幹法刻蝕工藝能夠使用氨(NH3)氣體以及氟化氫氣體來進行。參照圖7，能夠將所述平坦化層圖案23p用作刻蝕掩模來選擇性地刻蝕所述第一區域A內的層疊金屬層22的最上部金屬層。在本實施例中，所述最上部金屬層相當於參照圖3說明的所述第三金屬層21 (例如上部氮化鈦層)。在這種情況下，所述第一區域A內的第三金屬層21能夠利用以過氧化氫(H2O2)溶液作為刻蝕劑的溼法刻蝕工藝來進行刻蝕。 其結果，能夠形成殘留在所述第二區域B內的第三金屬層圖案21p，並能夠暴露所述第一區域A內的第二金屬層19。在選擇性地刻蝕所述第一區域A內的第三金屬層21之後，能夠去除所述平坦化層圖案23p來暴露所述第二區域B內的第三金屬層圖案21p。所述平坦化層圖案23p能夠使用以不含有氧的N2H2氣體作為工藝氣體的灰化工藝來去除。這是為了防止在去除所述平坦化層圖案23p期間，所述第一區域A內的第二金屬層19以及所述第二區域B內的第三金屬層圖案21p被氧化。參照圖8以及圖9，在所述平坦化層圖案23p被去除後的產物的整個表面上形成填充所述第一以及第二槽15a、15b的覆蓋金屬層四。所述覆蓋金屬層四可以由鋁合金層形成。在一個實施例中，所述覆蓋金屬層四可以由含有鈦的鋁合金層形成。所述覆蓋金屬層四可以使用在高於400°C的溫度下進行的回流工藝來形成。其結果，所述覆蓋金屬層四可以形成為完全填充所述第一以及第二槽15a、15b。所述覆蓋金屬層四內的鋁原子可以在約400°C或者比它高的溫度下擴散。因此， 在形成所述覆蓋金屬層四期間，所述第一區域A內的覆蓋金屬層四內的鋁原子與相當於所述第一區域A內的第一金屬層17的下部氮化鈦層進行反應，來形成具有適於N溝道金屬氧化物半導體場效應電晶體的第一功函數的金屬合金層。另一方面，在形成所述覆蓋金屬層四期間，所述第二區域B內的覆蓋金屬層四內的鋁原子可以與相當於所述第三金屬層圖案21p的上部氮化鈦層進行反應。在這種情況下，相當於所述第二區域B內的第二金屬層19的氮化鉭層(TaN)能夠起到防止所述覆蓋金屬層四內的鋁原子與所述第二區域B內的所述下部氮化鈦層之間的額外化學反應的阻擋層的作用。即，所述第二區域B內的上部氮化鈦層在所述覆蓋金屬層四內的鋁原子進行擴散期間能夠起到犧牲層的作用。其結果，所述第二區域B內的第一金屬層17 (即下部氮化鈦層)具有不同於所述第一功函數的第二功函數，可以相當於P溝道金屬氧化物半導體場效應電晶體的實際金屬柵電極。在形成所述覆蓋金屬層四之後，使所述覆蓋金屬層四以及所述殘留的層疊金屬層平坦化來暴露所述層間絕緣層15的頂面。由此，能夠在所述第一槽15a內形成第一金屬柵電極31a，並能夠在所述第二槽1 內形成第二金屬柵電極31b。所述第一金屬柵電極31a 具有如上所述的適於N溝道金屬氧化物半導體場效應電晶體的第一功函數。與此不同，所述第二金屬柵電極31b可以包含相當於P溝道金屬氧化物半導體場效應電晶體的實際金屬柵電極的第一金屬層圖案17a、層疊在所述第一金屬層圖案17a上的第二金屬層圖案19a 以及填充所述第二金屬層圖案19a上的所述第二槽15b的鋁合金層30。圖10至圖12是用於說明根據本發明的第二實施例的半導體器件的製造方法的斷面圖。在本實施例中，形成柵絕緣層的方法與參照圖1至圖9進行說明的第一實施例不同。參照圖10，使用與參照圖1進行說明的方法相同的方法，在具有第一區域A以及第二區域B的半導體襯底1上形成器件分離層5、第一阱3a以及第二阱北。所述器件分離層5與參照圖1進行說明的相同地，將第一以及第二有源區域5ajb分別限定在第一以及第二區域A、B內。在具備所述器件分離層5以及所述阱3a、3b的襯底上形成偽材料層。通過依次層疊緩衝絕緣層以及偽導電層來形成所述偽材料層。所述緩衝絕緣層可以由氧化矽層形成， 所述偽導電層可以由多晶矽層來形成。對所述偽材料層進行圖案化來在所述第一以及第二有源區域5ajb上分別形成第一偽柵電極圖案Ma以及第二偽柵電極圖案Mb。其結果， 所述第一偽柵電極圖案5 能夠形成為包含依次層疊的第一偽絕緣層圖案51a以及第一偽柵電極53a，所述第二偽柵電極圖案54b能夠形成為包含依次層疊的第二偽絕緣層圖案51b 以及第二偽柵電極5 。所述第一以及第二偽柵電極圖案Ma，54b能夠向所述器件分離層 5上延長來具有線(line)形態。接著，使用與參照圖2進行說明的方法相同的方法，在所述第一有源區域fe以及所述第二有源區域恥內分別形成第一源極/漏極區域IlsUld以及第二源極/漏極區域 13s、13d0參照圖11，在包含所述第一源極/漏極區域IlsUld以及所述第二源極/漏極區域13s、13d的襯底上，使用與參照圖2進行說明的方法相同的方法來形成層間絕緣層15。 其結果，能夠暴露所述第一以及第二偽柵電極圖案Ma、Mb。選擇性地去除所述暴露的偽柵電極圖案Ma、54b來形成暴露所述第一有源區域fe的一部分的第一槽15a以及暴露所述第二有源區域恥的一部分的第二槽15b。在具有所述第一以及第二槽15a、15b的襯底的整個表面上形成柵絕緣層55，在所述柵絕緣層陽上形成層疊金屬層22。所述層疊金屬層22能夠使用與參照圖3進行說明的方法相同的方法來形成。即，所述層疊金屬層22能夠通過依次層疊第一至第三金屬層17、 19,21來形成。參照圖12，在具備所述層疊金屬層22的襯底上，應用與參照圖4至圖9進行說明的方法相同的方法來在所述第一槽15a以及所述第二槽15b內分別形成第一金屬柵電極 31a以及第二金屬柵電極31b。根據本實施例，如圖12所示，第一柵絕緣層55a以及第二柵絕緣層5 能夠形成為不僅覆蓋所述第一以及第二槽15a、Mb的底面而且還覆蓋側壁。即，所述第一柵絕緣層^a能夠形成為包圍所述第一金屬柵電極31a的底面以及側壁，所述第二柵絕緣層^b能夠形成為包圍所述第二金屬柵電極31b的底面以及側壁。圖13至圖17是用於說明根據本發明的第三實施例的半導體器件的製造方法的斷面圖。在本實施例中，形成金屬柵電極的方法與參照圖10至圖12進行說明的第二實施例不同。參照圖13，能夠使用與參照圖10以及圖11進行說明的方法相同的方法，在半導體襯底1上形成器件分離層5、第一以及第二阱3a、3b、第一以及第二源極/漏極區域lis、 lid、13s、13d、具有第一以及第二槽15a、15b的層間絕緣層15、柵絕緣層55、以及層疊金屬層22ο能夠使用與參照圖4進行說明的方法相同的方法，在所述層疊金屬層22上形成平坦化層23以及抗反射層圖案25ρ。接著，將所述抗反射層圖案25ρ用作刻蝕掩模來部分刻蝕所述第一區域A內的平坦化層23，以在所述第一槽15a內形成第一平坦化層殘留物23a， 並在所述第二區域B內形成殘留的平坦化層圖案23p。部分刻蝕所述平坦化層23的工序能夠使用與參照圖5進行說明的工序相同的幹法刻蝕工藝來進行。即，能夠將氧氣以及氮氣用作工藝氣體，對所述平坦化層23進行部分刻蝕。參照圖14，使用與參照圖6進行說明的方法相同的方法來去除所述抗反射層圖案 25p。接著，將所述第一平坦化層殘留物23a以及所述平坦化層圖案23p用作刻蝕掩模來部分刻蝕所述第一區域A內的層疊金屬層22的最上部金屬層21，從而在所述第一槽15a內形成包圍所述第一平坦化層殘留物23a的底面以及側壁的第一金屬殘留物21a，並在所述第二區域B內形成殘留的最上部金屬層圖案21p。在一個實施例中，所述層疊金屬層22的所述最上部金屬層21可以是氮化鈦層。在這種情況下，所述第一區域A內的最上部金屬層21可以通過以過氧化氫溶液作為刻蝕劑的溼法刻蝕工藝來進行部分刻蝕。參照圖15，在部分刻蝕所述第一區域A內的最上部金屬層21之後，部分刻蝕所述平坦化層圖案23p來形成殘留在所述第二槽15b內的第二平坦化層殘留物23b。部分刻蝕所述平坦化層圖案23p的工序仍然能夠使用與參照圖5進行說明的工序相同的幹法刻蝕工藝來進行。即，可以將氧氣以及氮氣用作工藝氣體，對所述平坦化層圖案23p進行部分刻蝕。在部分刻蝕所述平坦化層圖案23p期間，能夠去除所述第一平坦化層殘留物23a。根據本實施例，用於部分刻蝕所述平坦化層圖案23p的幹法刻蝕工藝的過刻蝕時間(over etching time)，可以比參照圖4以及圖5進行說明的第一實施例的用於去除所述第一區域A內的平坦化層23的幹法刻蝕工藝的過刻蝕時間短。即，在去除所述第一平坦化層殘留物23a之後所述第一區域A暴露在所述幹法刻蝕工藝中的時間可以比在去除所述第一實施例的第一區域A內的平坦化層23之後所述第一區域A暴露在所述幹法刻蝕工藝中的時間短。這是因為用於部分刻蝕所述平坦化層圖案23p的主刻蝕時間可以比用於去除所述第一實施例的所述第一區域A內的平坦化層23的主刻蝕時間短。因此，根據本實施例，能夠減小對所述第一槽15a內的柵絕緣層55的刻蝕損傷。將所述第二平坦化層殘留物2 用作刻蝕掩模來部分刻蝕所述第二區域B內的最上部金屬層圖案21p，在所述第二槽1 內形成包圍所述第二平坦化層殘留物2 的底面以及側壁的第二金屬殘留物21b。在部分刻蝕所述第二區域B內的最上部金屬層圖案21p期間，能去除所述第一槽15a內的第一金屬殘留物21a。部分刻蝕所述最上部金屬層圖案21p 的工序仍然能夠使用溼法刻蝕工藝來進行。在一個實施例中，在所述最上部金屬層圖案21p 為氮化鈦層的情況下，所述最上部金屬層圖案21p能夠通過將過氧化氫溶液用作刻蝕劑的溼法刻蝕工藝來進行部分刻蝕。參照圖16以及圖17，能夠使用灰化工藝來去除所述第二平坦化層殘留物23b。在一個實施例中，所述第二平坦化層殘留物2 如參照圖7進行說明那樣能夠使用將N2H2氣體作為工藝氣體的灰化工藝來去除。這是為了 在去除所述第二平坦化層殘留物2 期間， 防止所述第二金屬層19以及所述第二金屬殘留物21b被氧化。在去除了所述第二平坦化層殘留物23b的產物的整個表面上形成覆蓋金屬層29， 並對所述覆蓋金屬層四、所述殘留的層疊金屬層、以及所述柵絕緣層55進行平坦化來暴露所述層間絕緣層15的頂面。其結果，如圖17所示，能夠在所述第一槽15a內形成第一柵絕緣層5 以及第一金屬柵電極31a，能夠在所述第二槽15b內形成第二柵絕緣層55b以及第二金屬柵電極31b。所述覆蓋金屬層四以及所述第一以及第二金屬柵電極31a、31b能夠使用與在第一以及第二實施例中說明的方法相同的方法來形成。根據本實施例，所述第二區域B內的最上部金屬層圖案21p被部分刻蝕，以在所述第二槽15b的下部區域內形成具有"U"形剖面的第二金屬殘留物21b。因此，與第一以及第二實施例相比，能夠減小所述第二槽15b的實際深寬比。其結果，能夠容易用所述覆蓋金屬層四來填充所述第二槽15b。圖18以及圖19是用於說明根據本發明的第四實施例的半導體器件的製造方法的斷面圖。參照圖18以及圖19，能夠使用與參照圖1至圖9進行說明的第一實施例相同的方法來在半導體襯底1上形成具有第一以及第二槽15a、15b的層間絕緣層15以及層疊金屬層22。接著，可以在具有所述層疊金屬層22的襯底上，應用與參照圖13至圖17進行說明的第三實施例相同的方法來在所述第一槽15a以及所述第二槽15b內分別形成第一金屬柵電極31a以及第二金屬柵電極31b。以上，以所述的實施例為例說明了本發明，但是本發明不限於所述實施例，本領域的技術人員應該清楚能夠在本發明的技術思想範圍內進行各種變形。
權利要求
1.一種半導體器件的製造方法，包括如下エ序 製備具有第一區域和第二區域的半導體襯底；在所述半導體襯底上形成絕緣層，所述絕緣層形成為包含具有分別配置在所述第一區域和第二區域內的第一槽和第二槽的層間絕緣層和至少覆蓋所述第一槽和第二槽的底面的柵絕緣層；在具有所述絕緣層的襯底的整個表面上形成層疊金屬層；在所述層疊金屬層上形成具有非感光性的平坦化層，所述平坦化層形成為填充所述第ー槽和第二槽；以及使用幹法刻蝕エ藝來選擇性地去除所述第一區域內的平坦化層，以暴露所述第一區域內的層疊金屬層並形成覆蓋所述第二區域內的層疊金屬層的平坦化層圖案。
2.如權利要求1所述的半導體器件的製造方法，所述第一區域包含N溝道金屬氧化物半導體場效應電晶體區域，所述第二區域包含P 溝道金屬氧化物半導體場效應電晶體區域。
3.如權利要求1所述的半導體器件的製造方法， 形成所述絕緣層的エ序包括在具有所述第一區域和第二區域的半導體襯底上依次形成柵絕緣層和偽導電層； 對所述偽導電層和所述柵絕緣層進行圖案化，形成依次層疊在所述第一區域內的第一柵絕緣層和第一偽柵電極、以及依次層疊在所述第二區域內的第二柵絕緣層和第二偽柵電扱；在具有所述第一偽柵電極和第二偽柵電極的襯底的整個表面上形成層間絕緣層； 平坦化所述層間絕緣層來暴露所述第一偽柵電極和第二偽柵電極；以及通過去除所述暴露的第一偽柵電極和第二偽柵電極來形成分別暴露所述第一柵絕緣層和第二柵絕緣層的第一槽和第二槽。
4.如權利要求1所述的半導體器件的製造方法， 形成所述絕緣層的エ序包括在具有所述第一區域和第二區域的所述半導體襯底上形成偽材料層； 對所述偽材料層進行圖案化來在所述第一區域和第二區域內分別形成第一偽柵電極圖案和第二偽柵電極圖案；在具有所述第一偽柵電極圖案和第二偽柵電極圖案的襯底上形成層間絕緣層； 平坦化所述層間絕緣層來暴露所述第一偽柵電極圖案和第二偽柵電極圖案； 去除所述暴露的第一偽柵電極圖案和第二偽柵電極圖案來在所述第一區域和第二區域內分別形成第一槽和第二槽；以及在具有所述第一槽和第二槽的襯底的整個表面上形成共形柵絕緣層， 其中，所述層疊金屬層形成在所述柵絕緣層上。
5.如權利要求1所述的半導體器件的製造方法，所述非感光性平坦化層由旋塗硬掩模層或者非晶體碳層形成， 幹法刻蝕所述第一區域內的平坦化層的エ序使用包含氧氣和氮氣的エ藝氣體來進行。
6.如權利要求5所述的半導體器件的製造方法， 所述ェ藝氣體還包含氬氣。
7.如權利要求5所述的半導體器件的製造方法，所述旋塗硬掩模層由碳基旋塗硬掩模層或者矽基旋塗硬掩模層形成。
8.如權利要求7所述的半導體器件的製造方法， 形成所述旋塗硬掩模層的エ序包括在所述層疊金屬層上塗敷樹脂溶液來填充所述第一槽和第二槽；以及烘焙所述樹脂溶液來形成固化的樹脂層。
9.如權利要求1所述的半導體器件的製造方法，在所述第一區域內選擇性去除所述平坦化層圖案的エ序包括 在所述平坦化層上形成暴露所述第一區域內的平坦化層的無機抗反射層圖案； 將所述無機抗反射層圖案用作刻蝕掩模來幹法刻蝕暴露的平坦化層；以及去除所述無機抗反射層圖案。
10.如權利要求9所述的半導體器件的製造方法， 形成所述無機抗反射層圖案的エ序包括在所述平坦化層上形成無機抗反射層； 在所述無機抗反射層上形成覆蓋所述第二區域的感光層圖案； 幹法刻蝕所述第一區域內的無機抗反射層來選擇性地暴露所述第一區域內的平坦化層；以及去除所述感光層圖案。
11.如權利要求1所述的半導體器件的製造方法，形成所述層疊金屬層的エ序包含依次形成第一金屬層至第三金屬層的エ序。
12.如權利要求11所述的半導體器件的製造方法，所述第一金屬層至第三金屬層分別由下部氮化鈦層、氮化鉭層和上部氮化鈦層形成。
13.如權利要求1所述的半導體器件的製造方法，還包括如下エ序將所述平坦化層圖案用作刻蝕掩模來去除所述第一區域內的層疊金屬層的最上部金屬層；去除所述平坦化層圖案；在去除了所述平坦化層圖案的產物的整個表面上形成填充所述第一槽和第二槽的覆蓋金屬層；以及平坦化所述覆蓋金屬層和所述層疊金屬層直到暴露所述層間絕緣層的頂面，從而在所述第一槽和第二槽內分別形成第一金屬柵電極和第二金屬柵電扱。
14.如權利要求13所述的半導體器件的製造方法，使用將隊吐氣體作為エ藝氣體的灰化工藝來去除所述平坦化層圖案。
15.如權利要求13所述的半導體器件的製造方法， 所述覆蓋金屬層由鋁合金層形成。
16.一種半導體器件的製造方法，包括如下エ序 製備具有第一區域和第二區域的半導體襯底；在所述半導體襯底上形成絕緣層，所述絕緣層形成為包含具有分別配置在所述第一區域和第二區域內的第一槽和第二槽的層間絕緣層和至少覆蓋所述第一槽和第二槽的底面的柵絕緣層；在具有所述絕緣層的襯底的整個表面上形成層疊金屬層；在所述層疊金屬層上形成具有非感光性的平坦化層，所述平坦化層形成為填充所述第ー槽和第二槽；以及使用幹法刻蝕エ藝來部分刻蝕所述第一區域內的平坦化層，以形成殘留在所述第一槽內的第一平坦化層殘留物以及覆蓋所述第二區域的平坦化層圖案。
17.如權利要求16所述的半導體器件的製造方法，所述非感光性平坦化層由旋塗硬掩模層或者非晶體碳層形成；部分刻蝕所述第一區域內的平坦化層的エ序使用包含氧氣和氮氣的エ藝氣體來進行。
18.如權利要求17所述的半導體器件的製造方法， 所述エ藝氣體還包含氬氣。
19.如權利要求17所述的半導體器件的製造方法，所述旋塗硬掩模層由碳基旋塗硬掩模層或者矽基旋塗硬掩模層形成。
20.如權利要求16所述的半導體器件的製造方法，形成所述第一平坦化層殘留物以及所述平坦化層圖案的エ序包括 在所述平坦化層上形成暴露所述第一區域內的平坦化層的無機抗反射層圖案； 將所述無機抗反射層圖案用作刻蝕掩模來部分刻蝕所述暴露的平坦化層，從而在所述第一槽內殘留所述平坦化層的一部分；以及去除所述無機抗反射層圖案。
21.如權利要求20所述的半導體器件的製造方法， 形成所述無機抗反射層圖案的エ序包括在所述平坦化層上形成無機抗反射層； 在所述無機抗反射層上形成覆蓋所述第二區域的感光層圖案； 幹法刻蝕所述第一區域內的無機抗反射層來選擇性地暴露所述第一區域內的平坦化層；以及去除所述感光層圖案。
22.如權利要求16所述的半導體器件的製造方法，形成所述層疊金屬層的エ序包括依次形成第一金屬層至第三金屬層的エ序。
23.如權利要求22所述的半導體器件的製造方法，所述第一金屬層至第三金屬層分別由下部氮化鈦層、氮化鉭層和上部氮化鈦層形成。
24.如權利要求16所述的半導體器件的製造方法，還包括如下エ序部分刻蝕所述第一區域內的層疊金屬層的最上部金屬層，以形成殘留在所述第一槽內並包圍所述第一平坦化層殘留物的側壁和底面的第一金屬殘留物；部分刻蝕所述平坦化層圖案來形成殘留在所述第二槽內的第二平坦化層殘留物； 部分刻蝕所述第二區域內的層疊金屬層的最上部金屬層，以形成殘留在所述第二槽內並包圍所述第二平坦化層殘留物的側壁和底面的第二金屬殘留物，所述第一金屬殘留物在形成所述第二金屬殘留物期間被去除；以及去除所述第二平坦化層殘留物，其中，所述第一平坦化層殘留物在部分刻蝕所述平坦化層圖案期間、或者在形成所述第二金屬殘留物期間被去除。
25.如權利要求M所述的半導體器件的製造方法，部分刻蝕所述第一區域和第二區域內的最上部金屬層的エ序使用溼法刻蝕エ藝來進行。
26.如權利要求M所述的半導體器件的製造方法，部分刻蝕所述平坦化層圖案的エ序使用幹法刻蝕エ藝來進行。
27.如權利要求M所述的半導體器件的製造方法，使用將隊吐氣體作為エ藝氣體的灰化工藝來去除所述第二平坦化層殘留物。
28.如權利要求M所述的半導體器件的製造方法，還包括如下エ序在去除了所述第二平坦化層殘留物的產物的整個表面上形成填充所述第一槽和第二槽的覆蓋金屬層；以及平坦化所述覆蓋金屬層和所述層疊金屬層直到暴露所述層間絕緣層的頂面，從而在所述第一槽和第二槽內分別形成第一金屬柵電極和第二金屬柵電扱。
29.如權利要求觀所述的半導體器件的製造方法， 所述覆蓋金屬層由鋁合金層形成。
30.如權利要求四所述的半導體器件的製造方法， 所述鋁合金層含有鈦。
全文摘要
本發明提供了一種具有金屬柵電極的半導體器件的製造方法。所述方法包括製備具有第一區域和第二區域的半導體襯底的工序，以及在半導體襯底上形成絕緣層的工序。絕緣層形成為包含具有分別配置在第一和第二區域內的第一槽和第二槽的層間絕緣層、和至少覆蓋第一和第二槽的底面的柵絕緣層。在具有絕緣層的襯底的整個表面上形成層疊金屬層，在層疊金屬層上形成具有非感光性的平坦化層。平坦化層形成為填充第一和第二槽。使用幹法刻蝕工藝來選擇性地去除第一區域內的平坦化層，以暴露第一區域內的層疊金屬層並形成覆蓋第二區域內的層疊金屬層的平坦化層圖案。
文檔編號H01L21/8238GK102543876SQ20111037561
公開日2012年7月4日 申請日期2011年11月23日 優先權日2010年11月24日
發明者尹普彥, 崔錫憲, 白在職, 趙炳權 申請人:三星電子株式會社