固態圖像傳感裝置、讀出其信號的方法以及攝像裝置的製作方法

2023-09-13 14:39:00

專利名稱：固態圖像傳感裝置、讀出其信號的方法以及攝像裝置的製作方法
技術領域：
本發明涉及固態圖像傳感裝置、用於讀出固態圖像傳感裝置的信號 的方法以及攝像裝置，具體地，本發明涉及利用信號讀出電路單元讀出 從陣列形式的單位像素的各列中輸出的信號、同時放大該信號的固態圖 像傳感裝置，還涉及在該固態圖像傳感裝置中讀出信號的方法以及使用 該固態圖像傳感裝置的攝像裝置。
背景技術：
減小諸如互補金屬氧化物半導體(CMOS)圖像傳感器等固態圖像傳 感裝置的電路部分的面積並同時降低該電路部分中產生的噪聲是困難 的。現有的CMOS圖像傳感器包括設置用於像素陣列單元的像素陣列的 各列的信號讀出電路單元(列處理單元)。在相關技術中，為了降低CMOS 圖像傳感器的噪聲，信號讀出電路單元通過利用開關電容器電路和電容 比進行計算來放大具有窄帶噪聲的信號。而後，信號讀出電路單元通過 計算已放大信號的等效輸入功率而降低噪聲(例如參考日本未審查專利 申請公開公報No.2005-269471)。
如圖20所示，在現有的CMOS圖像傳感器中，信號讀出電路單元包 括單位讀出電路(信號讀出電路單元)100(100-1 100-n)，各信號讀出電路 單元包括運算放大器101、控制開關102、 103和104、輸入側電容器105以 及反饋電容器106。信號讀出電路單元100中的一個設置用於像素陣列單 元的像素陣列的n列中的對應一列。從各列(各列的單位像素)輸出的信號 Vin[l] Vin[n]被單位讀出電路100-l 100-n放大並讀出。
8

發明內容
在現有的包括n個並聯的信號讀出電路單元(列處理單元)100的 CMOS圖像傳感器中，諸如n個運算放大器101、 n個輸入側電容器105和n 個反饋電容器106的n組電路組成器件是必需的。由於這些電路組成器件 幾乎佔據了集成電路的所有面積，所以這些信號讀出電路單元100佔據了 很大的面積。因此，很難減小CMOS圖像傳感器的晶片尺寸。
因此，本發明提供了包括信號讀出電路單元的固態圖像傳感裝置， 該信號讀出電路單元放大並讀出從陣列形式的單位像素的各列輸出的信 號並且使信號讀出電路所佔的電路部分實現小面積化，還提供了用於在 該固態圖像傳感裝置中讀出信號的方法以及使用該固態圖像傳感裝置的 攝像裝置。
根據本發明的實施例，固態圖像傳感裝置包括像素陣列單元和列處 理單元。像素陣列單元包括以陣列形式排列的各自具有光電轉換元件的 單位像素，以及分別與像素陣列的多列中的一列相連的垂直信號線。列 處理單元包括設置用於像素陣列的多列中的各組預定數目的列的單位讀 出電路，其中列處理單元用於處理通過像素復位操作生成的復位信號，
以及處理通過光電轉換操作生成並且從單位像素輸出至垂直信號線的接 收光的光電轉換信號。單位讀出電路包括多個輸入開關，各輸入開關 的輸入端與對應的一條垂直信號線的一端相連，並且這些輸入開關被依 次接通和斷開；至少一個輸入側電容器，其一端共同連接於各輸入開關 的輸出端；基準開關，其設置為向輸入側電容器選擇性地提供基準電壓； 運算放大器，其輸入端與輸入側電容器的另一端相連；復位開關，其設 置為選擇性地使運算放大器的輸入端和輸出端之間形成短路；反饋電路， 其設置用於像素陣列的各列，該反饋電路包括在運算放大器的輸入端和 輸出端之間串聯的反饋開關和反饋電容器。
單位讀出電路設置用於像素陣列的多列中的各組預定數目的列。各 自包括反饋開關和反饋電容器的多個反饋電路被設置用於像素陣列的多 列。但是，根據實施例，單位讀出電路的一些子電路，更具體地為輸入 側電容器、基準開關、運算放大器和復位開關被像素陣列的多列所共用。
9與多個輸入側電容器、基準開關和運算放大器被設置用於像素陣列的多 列的結構相比，這種電路結構可以減小列處理單元所佔的電路面積。
根據本發明的另一個實施例，提供了一種用於具有上述結構的固態 圖像傳感裝置的信號讀出方法。該方法包括以下步驟通過交替地接通 所述多個輸入開關之一和基準開關，以將所述復位信號與所述基準電壓 之間的差值以及所述接收光的光電轉換信號與所述基準電壓之間的差值 中的一個經所述輸入側電容器傳輸至所述反饋電容器，並且，通過交替 地接通所述多個輸入開關之一和基準開關，以將所述接收光的光電轉換 信號與基準電壓之間的差值以及復位信號與基準電壓之間的差值中的一 個經所述輸入側電容器傳輸至所述反饋電容器，從而讀出像素陣列的各 列的所述接收光的光電轉換信號與所述復位信號之間的差值。
在利用設置用於像素陣列的多列中的各組預定數目的列的單位讀出 電路讀出從單位像素輸出的信號的固態圖像傳感裝置中，各自包括反饋 開關和反饋電容器的多個反饋電路被設置用於像素陣列的多列。然而， 輸入側電容器、基準開關、運算放大器和復位開關被像素陣列的多列所 共用。即使當這些元件被多列共用時，也可以通過上述的信號讀出處理 方法讀出多列中的各列的接收光的光電轉換信號和復位信號之間的差 值。於是，可以完成相關雙採樣信號處理，從而去除像素特有的固定模 式噪聲。
根據本發明的又一個實施例，提供了一種攝像裝置。在該攝像裝置 中，具有上述結構的固態圖像傳感裝置用於從目標接收圖像光並將該圖 像光轉換成電信號的圖像傳感裝置(攝像裝置)。
固態圖像傳感裝置的這種結構可以減小列處理單元所佔的電路面 積。因此，可以減小固態圖像傳感裝置的晶片尺寸。因而，通過採用上 述的固態圖像傳感裝置可以減小攝像裝置的主體的尺寸。
如上所述，在上述的固態圖像傳感裝置中，單位讀出電路被設置用 於像素陣列的多列中的各組預定數目的列，並且單位讀出電路的一些子 電路被像素陣列的多列所共用。由於這種結構可以減小列處理單元所佔 的電路面積，所以可減小固態圖像傳感裝置的晶片尺寸。根據上述實施例的用於固態圖像傳感裝置的信號讀出方法，即使當 單位讀出電路的一些子電路被像素陣列的多列共用時，也可以通過讀出 多列中的各列的接收光的光電轉換信號和復位信號之間的差值來完成相 關雙採樣信號處理。因此，在減小了晶片尺寸的固態圖像傳感裝置中可 以去除像素特有的固定模式噪聲。
根據上述實施例的攝像裝置，通過採用具有減小了列處理電路所佔 的電路面積並減小了固態圖像傳感裝置的晶片尺寸的固態圖像傳感裝 置，可以減小攝像裝置的主體的尺寸，其中列處理電路所佔的電路面積 通過像素陣列的多列共用單位讀出電路的一些子電路而減小。


圖l是根據本發明實施例的CMOS圖像傳感器的示例性系統結構的 示意圖2是表示單位像素的示例性電路結構的電路圖3是表示單位讀出電路的示例性電路結構的電路圖4A 圖4C是表示用於描述開關的符號的圖5A和5B是表示虛擬開關的示例性工作原理的第一種圖6A和6B是表示虛擬開關的示例性工作原理的第二種圖7是表示單位讀出電路的電路工作原理的時序圖8是表示根據應用實例1的單位讀出電路的電路結構的電路圖； 圖9是表示根據應用實例2的單位讀出電路的電路結構的電路圖； 圖10是表示根據應用實例2的單位讀出電路的電路工作原理的時序
圖11是表示根據應用實例3的單位讀出電路的電路工作原理的時序
圖12是表示根據應用實例4的單位讀出電路的電路結構的電路圖；圖13是表示根據應用實例4的單位讀出電路的電路工作原理的時序
圖14是表示根據應用實例5的單位讀出電路的電路結構的電路圖15示出了 1.5-bit循環式AD轉換器的各級的輸入輸出特性(AD轉換 特性)；
圖16是1.5-bit循環式AD轉換器的示意圖17示出了進行1.5-bit循環式AD轉換時的信號波形；
圖18是表示根據應用實例6的單位讀出電路的電路結構的電路圖19是表示根據本發明實施例的攝像裝置的示例性結構的框圖；以
及
圖20是表示現有的信號讀出電路單元的結構的電路圖。
具體實施例方式
以下參照附圖描述本發明的各個示例性實施例。
圖l示出了根據本發明實施例的例如CMOS圖像傳感器的固態圖像 傳感裝置的示例性系統結構。
如圖1所示，根據本示例性實施例，CMOS圖像傳感器10包括形成於 半導體基板(晶片)(未示出)上的像素陣列單元ll和集成於半導體基板上 的外圍電路單元。外圍電路單元包括垂直驅動單元12、列處理單元13、 水平驅動單元14和系統控制單元15。
像素陣列單元ll包括以二維陣列形式排列的多個單位像素(後文有 時只稱為"像素")(未示出)。各單位像素包括根據可見光的強度將入射 的可見光轉換成電荷的光電轉換元件。以下將詳細描述像素單元的示例 性結構。
像素陣列單元ll還包括在圖l的水平方向(像素陣列的行方向)上延伸
的用於像素陣列的各行的像素驅動線16。像素陣列單元ll還包括在圖l的
垂直方向(像素陣列的列方向)上延伸的用於像素陣列的各列的垂直信號 線17。儘管圖1中只示出了一條像素驅動線16，但像素驅動線16的個數不
12限於一條。像素驅動線16的一端與垂直驅動單元12的相應的一個輸出端 相連，其中所述輸出端之一對應於像素陣列的多行中的一行。
垂直驅動單元12包括移位寄存器和地址解碼器。圖l中沒有示出具體 結構。但是，通常地，垂直驅動單元12包括讀出掃描子單元和清除掃描 子單元。掃描子單元依次選擇並掃描單位像素以逐行地從單位像素中讀 出信號。在讀出掃描子單元對讀出行中的單位像素進行讀出操作之前， 清除掃描子單元以快門時間清除(復位)來自於讀出行中的單位像素的光 電轉換元件的不必要的電荷。
清除子單元所執行的這種清除(復位)操作提供了所謂的電子快門操 作。如這裡所使用的，術語"電子快門操作"指這樣的操作，即各光電 轉換元件中的光電荷被釋放，從而開始新的曝光操作(累積光電荷的操 作)。
通過由讀出掃描子單元執行的讀出操作所得的讀出信號對應於前一 次讀出操作或電子快門操作完成之後入射光的量。從前一次讀出操作或 電子快門操作的清除操作完成至當前的讀出操作完成的時間段對應於單 位像素中所積累的光電荷的累積時間(曝光時間)。
從垂直驅動單元12所選定並掃描的行中的單位像素輸出的信號經垂 直信號線17提供給列處理單元13。列處理單元13起著信號讀出電路單元 的作用，該信號讀出電路單元逐列地讀出從像素陣列單元ll的所選定行 中的像素20中輸出的信號，同時放大該信號。
根據本示例性實施例，像素陣列單元ll具有n列像素(即水平方向上 像素的個數為n)。 n列被分成多個m列的組(m為n的整除數，並且m可以為 n)。列處理單元(信號讀出電路單元)13包括x個各設置用於多個m列的組 之一的單位讀出電路13-l 13-x。更具體地，單位讀出電路13-l 13-x中 的每一個例如可以設置用於每4列、每16列或每32列。
各單位讀出電路13-l 13-x以時分復用的方式對從所選定行中的相 應m列的組的像素20中輸出的信號進行放大，並對該信號進行例如相關 雙採樣(CDS)處理的信號處理，從而去除像素特有的固定模式噪聲。以下 將詳細說明單位讀出電路13-l 13-x的電路結構和工作原理。
13水平驅動單元14包括移位寄存器和地址解碼器。水平驅動單元14依 次選擇列處理單元13的單位讀出電路13-l 13-x。通過由水平驅動單元14 所進行的選擇和掃描操作，由單位讀出電路13-l 13-x處理的信號被逐像 素地依次輸出。
系統控制單元15包括生成各種定時信號的定時發生器。系統控制單 元15根據定時發生器所生成的定時信號驅動垂直驅動單元12、列處理單 元13和水平驅動單元14。
單位像素的電路結構
圖2是表示單位像素20的示例性電路結構的電路圖。如圖2所示，具 有這種示例性電路結構的單位像素20包括光電轉換元件，例如光電二極 管21。此外，單位像素20包括以下四個電晶體轉移電晶體22、復位晶 體管23、放大電晶體24和選擇電晶體25。
在本示例性實施例中，各電晶體22 25例如採用N溝道MOS電晶體。 然而，轉移電晶體22、復位電晶體23、放大電晶體24和選擇電晶體25的 導電類型的組合不局限於此。可以恰當地選擇這些電晶體的導電類型的 組合。
用於單位像素20的像素驅動線16例如包括以下三條線傳輸線161、 復位線162和選擇線163。像素驅動線16通常被公共地設置用於像素陣列 的同一行中的所有單位像素20。傳輸線161的一端、復位線162的一端以 及選擇線163的一端逐行地與垂直驅動單元12的對應於各行的輸出端相 連。
光電二極體21的陽極與負電源(即地線)相連。光電二極體21對所接收 的光進行光電轉換以轉換成對應於所接收的光的強度的量的光電荷(在 本示例性實施例中為光電子)。光電二極體21的陰極經轉移電晶體22與放 大電晶體24的柵極電連接。與放大電晶體24的柵極電連接的節點26稱為 "浮動擴散(FD)單元"。
轉移電晶體22連接在光電二極體21的陰極和FD單元26之間。當具有 有效高電平(即Vdd電平)的轉移脈衝)TRF(以下稱為"高有效轉移脈衝") 經傳輸線161被提供給轉移電晶體22的柵極時，轉移電晶體22導通。從而，轉移電晶體22將光電二極體21進行光電轉換所得到的光電荷轉移至FD 單元26。
復位電晶體23的漏極與像素電源Vdd相連。復位電晶體23的源極與 FD單元26相連。當高有效復位脈衝(I)RST經復位線162被提供給復位晶體 管23的柵極時，復位電晶體23導通。從而，在信號電荷從光電二極體21 轉移至FD單元26之前，復位電晶體23通過釋放FD單元26的電荷而將FD 單元26復位至像素電源Vdd。
放大電晶體24的柵極與FD單元26相連。放大電晶體24的漏極與像素 電源Vdd相連。在FD單元26被復位電晶體23復位之後，放大電晶體24以 復位信號(復位電平)Vreset的形式輸出FD單元26的電位。此外，在信號電 荷被轉移電晶體22轉移之後，放大電晶體24以接收光的光電轉換信號(信 號電平)Vsig的形式輸出FD單元26的電位。
例如，選擇電晶體25的漏極與放大電晶體24的源極相連。選擇晶體 管25的源極與垂直信號線17相連。當高有效選擇脈衝(SEL經選擇線163 被提供給選擇電晶體25的柵極時，選擇電晶體25導通。於是，選擇晶體 管25使單位像素20進入了選定模式，從而從放大電晶體24輸出的信號被 傳遞至垂直信號線17。
應當指出，可以採用選擇電晶體25連接在像素電源Vdd和放大電晶體 24的漏極之間的電路結構。
應當指出，單位像素20的像素結構不局限於上述的四電晶體的像素 結構。例如，單位像素20可為三電晶體的像素結構，其中放大電晶體24 和選擇電晶體25的功能由一個電晶體來實現。因此，可以採用任意結構 的像素電路。
單位讀出電路的電路結構
以下描述列處理單元(信號讀出電路單元)13的各單位讀出電路 13-l 13-x的示例性電路結構。本示例性實施例的特徵在於單位讀出電路 13-l 13-x。
圖3是表示各單位讀出電路13-l 13-x的示例性電路結構的電路圖。 以下參照單位讀出電路13-i進行說明，該電路是在單位讀出電路13-1 13-x(i=l， 2，…，x)中用於第i列的單位讀出電路。但是，其它的各單位 讀出電路具有類似的電路結構。此外，各單位讀出電路13-l 13-x設置用 於每m條垂直信號線17(17-l 17-m)。
單位讀出電路13-i包括分別對應於m條垂直信號線17-l 17-m的m個 輸入開關31-l 31-m、基準開關32、輸入側電容器33、運算放大器34、 復位開關35、 m個反饋開關36-l 36-m和m個反饋電容器37-l 37-m。
各輸入開關31-l 31-m的輸入端與垂直信號線17-l 17-m中對應的 一條的輸出端相連。從選定行的單位像素20輸出的信號通過垂直信號線 17-l 17-m與開關控制信號(f)in(l) (in(m)同步地被依次採樣。與開關控 制信號小ref同步的基準開關32對作用於所有單位讀出電路13-l 13-x的 基準電壓Vref進行採樣。
輸入開關31-l 31-m的各輸出端與基準開關32的輸出端連接在一 起。輸入側電容器33的一端與輸入開關31-l 31-m和基準開關32的輸出 端的公共連接節點相連。運算放大器34的一端與輸入側電容器33的另一 端相連。復位開關35連接在運算放大器34的輸入端和輸出端之間。復位 開關35與開關控制信號)s同步，從而選擇性地使運算放大器34的輸入端 和輸出端之間發生短路。
各反饋開關36-l 36-m的一端與運算放大器34的輸入端連接在一 起。各反饋電容器37-l 37-m的一端與對應的反饋開關36-l 36-m中的 一個的另一端相連。各反饋電容器37-l 37-m的另一端與運算放大器34 的輸出端連接在一起。S卩，在運算放大器34的輸入端和輸出端之間，各 反饋開關36-l 36-m分別與各反饋電容器37-l 37-m串聯。這樣，就形 成了反饋電路。
反饋開關36-l 36-m與開關控制信號(l)b(l) (l)b(m)被同步地接通(進 入閉合狀態)，以在運算放大器34的輸入端和輸出端之間選擇性地分別插 入由反饋開關36-l 36-m和反饋電容器37-l 37-m形成的串聯電路。
併入圖1所示的系統控制單元15中的定時發生器在以下所述的適當 的時間點分別生成控制輸入開關31-l 31-m的開(閉合)/關(打開)切換的 開關控制信號)in(l) (t)in(m)、控制基準開關32的開/關切換的開關控制信
16號小ref、控制復位開關35的開/關切換的開關控制信號小s以及控制反饋開 關36-l 36-m的開/關切換的開關控制信號)b(l) (l)b(m)。即，這些信號 用作定時信號。
從以上描述中可以看出，在根據本示例性實施例的單位讀出電路13-i 中，單位讀出電路13-i的一些子電路，即基準開關32、輸入側電容器33、 運算放大器34和復位開關35被像素陣列的m列所共用。這種結構可以減 小列處理單元13所佔的電路面積。因此，可以減小CMOS圖像傳感器IO 的晶片尺寸。
開關的電路結構
以下描述輸入開關31-l 31-m、基準開關32、復位開關35和反饋開 關36-l 36-m的示例性電路結構。
在圖3中，輸入開關31-l 31-m、基準開關32、復位開關35和反饋開 關36-l 36-m由用於描述機械開關的符號表示。但是，實際上，這些開 關是由電子開關電路構成。電子開關電路由一個NMOS電晶體、 一個 PMOS電晶體或一個CMOS電晶體構成。
在本例中，如圖4A所示，參照由CMOS電晶體構成的開關SW進行描 述。下面說明用於描述開關的符號。如圖4B所示，在其一端具有黑圈的 開關表示虛擬開關SWdummyl與該端相連。此外，如圖4C所示，在其兩 端都具有黑圈的開關表示虛擬開關SWdummyl和SWdummy2與兩端相連。
為了易於理解，參照由圖5A中所示的NMOS電晶體組成的開關說明 虛擬開關SWdummy的工作原理。
l.電荷注入(由電荷分配所致)
例如，當開關控制信號小從邏輯1變為邏輯0時，存在於構成開關SW 的電晶體Trl的溝道中的大約一半的電荷被注入右邊的負載電容CL中。
令W表示電晶體Trl的溝道寬度，L表示溝道長度，Cs表示電晶體Trl 的柵極和源極之間的寄生電容，V(小)表示開關控制信號)的電壓(峰值)。 那麼，根據通用表達式Q:Cx V，上述的電荷Q可表示為如下形式Q = Cs x V(小)=(1/2) x (s x L x W/tox)
其中s表示介電常數，tox表示電晶體Trl的柵極氧化膜的厚度。
通過由負載電容CL分配電荷Q,可獲得相對於輸入信號的誤差電壓。 如圖5B所示，為了校正誤差電壓，源極和漏極被短路。此外，設置由晶 體管Tr2構成的虛擬開關SWdummy，該電晶體Tr2的溝道寬度W為開關 SW的電晶體Trl的溝道寬度的一半，並且由與開關控制信號)反相的開關 控制信號x(來操作。電晶體Tr2的尺寸為電晶體Trl的尺寸的一半的原因 在於電晶體Trl的大約一半的溝道電荷被注入負載電容CL中。
如上所述，由電晶體Tr2組成的虛擬開關SWdummy與開關SW的一端 相連。電晶體Tr2的源極和漏極被短路。電晶體Tr2的溝道寬度W為晶體 管Trl的溝道寬度的一半，並且由與開關控制信號(j)反相的開關控制信號 x(j)來操作。這種結構可以抵消注入負載電容CL中的電荷，因此，理論上 不會產生誤差電壓。
2.時鐘饋通(由分壓所致)
圖6A和圖6B分別是圖5A和圖5B的等效電路圖。在圖6A中，當開關 控制信號(M人邏輯1變為邏輯0時，電壓被寄生電容Cs和負載電容CL所分 配。因此，電壓變為Cs/(CL + Cs)，這是誤差分量。
為了抵消該誤差分量，具有近似於或等於寄生電容Cs的電容值的虛 擬開關SWdummy與開關SW的一端相連。從而，虛擬開關SWdummy以與 開關SW互補的方式工作。S卩，當開關SW被斷開時，虛擬開關SWdummy 被接通。這樣，可以抵消由時鐘(開關控制信號小)所致的誤差電壓。
從上述說明可以看出，虛擬開關SWdummy可以抵消當開關SW響應 於開關控制信號小而從ON狀態變為OFF狀態時所發生的電荷分配和電壓 分配所致的誤差電壓。
在圖3所示的單位讀出電路13-i中，通過利用至少有一端與虛擬開關 SWdummy相連的開關SW，這種開關SW具體為與運算放大器34的輸入側 相連的輸入開關31-l 31-m、基準開關32、復位開關35和反饋開關36-1 36-m，可以可靠地實現以下所述的電路工作原理。但是，輸入開關31-l 31-m、基準開關32、復位開關35和反饋開關 36-l 36-m並不局限於具有虛擬開關SWdummy的開關SW，也可以是通 常的不具有虛擬開關SWdummy的模擬開關。
單位讀出電路的電路工作原理
以下參照圖7中所示的時序圖說明列處理單元(信號讀出電路單元) 13的單位讀出電路13-i(13-l 13-x)的示例性電路工作原理。在以下說明 中，令C1表示輸入側電容器33的電容值，令C2(l) C2(m)分別表示反饋 電容器37-l 37-m的電容值。
復位信號Vreset的處理
在t(l)時間段內，開關控制信號)s、小in(l)和小b(l)變為有效(變為邏輯 l/高電平)，從而，復位開關35、輸入開關31-1和反饋開關36-1被接通。 因此，從位於m列中的第一列的單位像素20中讀出的復位信號Vreset(1) 被積累在輸入側電容器33中。此外，由於運算放大器34的輸入端和輸出 端被短路，所以反饋電容器37-l復位。假設當運算放大器34的輸入端和 輸出端短路時所產生的輸出電壓Vout理論上為零。那麼，由Cl'Vreset(l) 所表示的電荷被積累在輸入側電容器33中。
在t(2)時間段內，當開關控制信號)b(l)有效時，通過將開關控制信號 小s設為無效而使復位開關35斷開。此後，開關控制信號(re使為有效，基 準開關32被接通。於是，基準電壓Vref被輸入至輸入側電容器33。因此， 值為Cl《Vreset(l)-Vref)的電荷被轉移至輸出側。這時，因為電壓按照由 電容比所確定的放大係數(增益)被放大，所以電壓為Cl/C2(l)《Vreset(l)-Vref)。
在t(3)時間段內，開關控制信號(s、小b(2)和(Mn(2)變為有效，從而復 位開關35、反饋開關36-2和輸入開關31-2被接通。因此，用於m列中的第 二列的復位信號Vreset(2)被存儲在輸入側電容器33中。此外，由於運算 放大器34的輸入端和輸出端被短路，所以反饋電容器37-2復位。這時， 由Cl，Vreset(2)所表示的電荷被積累在輸入側電容器33中。
在t(4)時間段內，當開關控制信號(j)b(2)有效時，通過將開關控制信號 小s設為無效而使復位開關35斷開。此後，開關控制信號(re使為有效，基準開關32被接通。肉此，基準電壓Vrefl皮輸入至輸入側電容器33。因此， 值為Cl<Vreset(2)-Vref)的電荷被轉移至輸出側。這時，電壓為 Cl/C2(2)'(Vreset(2)-Vref)。因此，對m列中的第三列至第m列重複類似的 操作。
光電轉換信號Vsig的處理
重複進行關於復位信號Vreset的操作，直到第m列被處理完為止。此 後，在t(2m+l)時間段內，當開關控制信號)s有效時，開關控制信號小ref 變為有效，基準開關32被接通。因此，基準電壓Vref被輸入至輸入側電 容器33。因此，Cl'Vref的電荷被積累在輸入側電容器33中。
在t(2m + 2)時間段內，開關控制信號)in(l)和(l)b(l)變為有效，輸入開 關31-1和反饋開關36-1被接通。因此，從位於m列中的第一列的單位像素 20中讀出的接收光的光電轉換信號Vsig(l)被輸入至輸入側電容器33。這 時，由Cl乂Vref-Vsig(l))所表示的電荷被積累在輸入側電容器33中。
相反，由於反饋電容器37-l存儲了在t(l)和t(2)時間段內所轉移的電 荷，所以電荷量等於差值Cl'(Vreset(l) -Vref + Vref - Vsig(l))= Cl乂Vreset(l) - Vsig(l))，這些電荷量被轉移至輸出側。因此，輸出電壓
V0Ut(l)為
Vout(l) = Cl/C2(l).(V認t(1) - Vsig(l))。
因此，輸出電壓Vout(l)，即在m列的第一列中的單位像素20的像素 信號按照由電容比C1/C2(1)所確定的放大係數被放大，該電容比C1/C2(1) 為輸入側電容器33的電容值與反饋電容器37-l的電容值的比值。而且， 計算出復位信號Vreset(l)與接收光的光電轉換信號Vsig(l)之間的差。艮P ， 進行相關雙採樣處理。
在t(2m + 3)時間段內，當開關控制信號)s有效時，開關控制信號小ref 變為有效，從而基準開關32被接通。因此，基準電壓Vref波輸入至輸入 側電容器33， CLVref的電荷被積累在輸入側電容器33中。
在t(2m + 4)時間段內，開關控制信號(j)in(2)和(l)b(2)變為有效，從而輸 入開關31-2和反饋開關36-2被接通。因此，從位於m列的第二列的單位像 素20中讀出的接收光的光電轉換信號Vsig(2)被輸入至輸入側電容器33
20中 這時.由Cl乂Vref - Vsig(2))所表示的電荷被積累在輸入側電容器33 中。
相反，由於反饋電容器37-2存儲了在t(3)和t(4)時間段內所轉移的電 荷，所以電荷量等於差值Cl乂Vreset(2) -Vref + Vref - Vsig(2))= Cl-(Vreset(2) - Vsig(2))，這些電荷被轉移至輸出側。因此，輸出電壓 Vout(2)為
Vout(2) = Cl/C2(2)'(V認t(2) - Vsig(2))。
因此，輸出電壓Vout(2)，即在m列的第二列中的單位像素20的像素 信號按照由電容比C1/C2(2)所確定的放大係數被放大，該電容比C1/C2(2) 為輸入側電容器33的電容值與反饋電容器37-2的電容值的比值。而且， 進行相關雙採樣處理。隨後，重複類似的操作，直到處理完第m列為止。
對於列處理單元13-l 13-x進行上述一系列操作。因此，各列處理單 元13-l 13-x可以獲得m列的第i列中的單位像素20的輸出電壓Vout(i)，該 電壓Vout(i)為
Vout(i) = Cl/C2(i)-(V認t(i) - Vsig(i》。
如上所述，在各單位讀出電路13-l 13-x中，基準開關32和各輸入開 關31-l 31-m被交替地接通，從而復位信號Vreset(i)與基準電壓Vref之間 的差值經輸入側電容器33被轉移至反饋電容器37-i。此後，基準開關32 和各輸入開關31-l 31-m被交替地接通，從而接收光的光電轉換信號 Vsig(i)與基準電壓Vref之間的差值經輸入側電容器33被轉移至反饋電容 器37-i。這樣，就從像素陣列的各列中讀出了復位信號Vreset(i)與接收光 的光電轉換信號Vsig(i)之間的差值。因此，即使當基準開關32、輸入側 電容器33、運算放大器34和復位開關35被像素陣列的多列共用時，也可 以從像素陣列的每個多列中讀出復位信號Vreset(i)與接收光的光電轉換 信號Vsig(i)之間的差值(即Vreset(i)-Vsig(i))。因此，可以實現用於去除像 素特有的固定模式噪聲的CDS處理。
儘管已參照單位讀出電路13-i(13-l 13-x)描述了本示例性實施例， 該電路首先從單位像素20讀出復位信號Vreset，然後讀出接收光的光電轉 換信號Vsig，但也可以將讀出這些信號的順序顛倒。即，即便首先讀出接收光的光電轉換信號Vsig，然後讀出復位信號Vreset，也可以實現同樣 的效果。
單位讀出電路中的誤差校正
上文參照示例對單位讀出電路13-i(13-l 13-x)的電路工作原理進行 了說明，在該示例中運算放大器34處於理想狀態，g卩，當運算放大器34 的輸入端和輸出端被短路時，輸出電壓Vout為O(V)。
然而，實際上，由運算放大器34所進行的計算中存在誤差。兩個主 要的誤差源中的一個為當運算放大器34的輸入端和輸出端被短路時由非 零的輸出電壓Vout所致的偏置電壓，另一個為由反饋電容器37-l 37-m 的電容值C2(l) C2(m)的變化所致的各列中放大係數的變化(增益的變 化)。
偏置電壓的校正
在通過CMOS圖像傳感器10獲取圖像的情況下，偏置電壓，即一種 在計算中產生的誤差表現為豎條。相反，增益的變化表現為由輸入信號 的變化所產生的豎條。當考慮一種誤差時，輸出電壓Vout(i)可表示為
Vout(i) = Cl/C2(i)-(V認t(i) - Vsig(i) + Vofs
其中Vofs表示偏置電壓。
上述等式表明，當從單位像素20讀出的復位信號Vreset(i)與接收光的 光電轉換信號Vsig(i)之間的差值(即Vreset(i)-Vsig(i))被設為零時，偏置電 壓Vofs可由輸出電壓Vout(i)得出。gP，偏置電壓Vofs可以通過將復位信 號Vreset(i)與接收光的光電轉換信號Vsig(i)之間的差值設為零而測得。
此外，測出偏置電壓Vofs之後，通過從各列的輸出電壓Vout(i)中減 去偏置電壓Vofs，可以得出以下的已校正偏置電壓Vofs的輸出電壓
V0Ut(i):
Vout(i) = Cl/C2(i)'(Vreset(i) - Vsig(i))。
根據本示例性實施例，從輸出電壓Vout(i)中減去偏置電壓Vofs的處 理通過置於晶片外的信號處理電路單元(未示出)來執行。應當指出，信號處理電路單元可以像其它的外圍電路一樣作為片上元件集成在其上設有 像素陣列單元11的半導體基板上。
增益變化的校正
以下說明由反饋電容器37-l 37-m的電容值C2(l) C2(m)的變化所 致的增益變化的校正。
為了校正增益變化，從外部實施控制，從而從單位像素20中讀出的 復位信號Vreset(i)與接收光的光電轉換信號Vsig(i)之間的差值(即 Vreset(i)-Vsig(i))變為預定的電壓值(即Vreset(i)-Vsig(i^ l(V))。實施控制 之後，輸出電壓Vout(i)可表示為
Vout(i) = Cl/C2(i)。
艮口，可以得到沒有誤差的輸出電壓Vout(i),該電壓為輸入側電容器 3 3和反饋電容器37-i之間的電容比C 1/C2(i)。如果校正係數A設為 C2(i)/C2，則校正係數A可以是像素陣列的所有列的公共係數，從而 Vout(i)=C 1/C2(i》A=C 1 /C2 。
為了從外部控制差值(Vreset(i)-Vsig(i))以使差值為預定值，艮卩，為了 將來自單位像素20的任意差信號輸入單位讀出電路13-i(13-l 13-x)中， 例如可以不時地改變基準電壓Vref 。
更具體地，在單位像素20最初輸出復位信號Vreset(i)和接收光的光電 轉換信號Vsig(i)時，不使用來自單位像素20的輸入。這時，基準開關32 被接通。於是，具有期望差值的虛擬信號代替基準電壓Vref被輸入。僅 僅通過控制基準電壓Vref，就可以實現該控制方法。因此，無需向單位 讀出電路13-i(13-l 13-x)提供額外的電路就可以校正由增益變化所致的 誤差。
應用電路
以下說明單位讀出電路13-i(13-l 13-x)的幾個應用實例。 應用實例l
圖8是表示根據應用實例l的單位讀出電路13-iA的電路結構的電路 圖。對於相似的地方，在圖8的描述中使用與圖3中相同的附圖標記。
23如圖8所示，應用實例l的單位讀出電路13-iA將可變電容器應用於反 饋電容器37-i(37-l 37-m)。於是，反饋電容器37-i的電容值C2(i)是可變 的。來自單位像素20的接收光的光電轉換信號Vsig的信號電平例如受用 於像素陣列的各列的系統控制單元15監控。接著，系統控制單元15進行 這樣的控制，即當從所有列或多於預定數目的列輸出的接收光的光電轉 換信號Vsig的信號電平低於預定值時，反饋電容器37-i的電容值C2(i)被改 變，從而像素陣列的每列的增益被改變為某一較大的值。
單位讀出電路13-iA的增益由電容比C1/C2(i)來確定，該電容比 Cl/C2(i)為輸入側電容器33的電容與反饋電容器37-i的電容的比值。因此， 通過減小反饋電容器37-i的電容值C2(i)，可以提高單位讀出電路13-iA的 增益。因而，從當像素陣列的所有列輸出的接收光的光電轉換信號Vsig 的信號電平低於預定值時，這些信號電平被以高增益放大。因此，可以 降低輸入的等同噪聲。本實例中所使用的控制時間點與圖7的時序圖中所 示的時間點相同。
應用實例2
圖9是表示根據應用實例2的單位讀出電路13-iB的電路結構的電路 圖。對於相似的地方，在圖9的描述中使用與圖8中相同的附圖標記。
如圖9所示，與根據應用實例l的單位讀出電路13-iA相同，應用實例 2的單位讀出電路13-iB將可變電容器用於反饋電容器37-i(37-l 37-m)。 此外，單位讀出電路13-iB還包括比較器38和控制器39，該比較器38將來 自像素陣列的各列的單位像素20的接收光的光電轉換信號Vsig的信號電 平與預定值進行比較，該控制器39根據從比較器38輸出的比較結果控制 反饋電容器37-i的電容值C2(i)。這樣，反饋電容器37-i的電容值C2(i)被相 應地改變。
更具體地，當從像素陣列的各列的單位像素20中讀出接收光的光電 轉換信號Vsig且若該信號電平高於預定值時，在比較器38和控制器39的 控制下，反饋電容器37-i的電容值C2(i)被增大。但是，若該信號電平低於 預定值時，反饋電容器37-i的電容值C2(i)被降低。如上所述，當接收光的光電轉換信號Vsig的信號電平高於預定值時， 通過增大反饋電容器37-i的電容值C2(i)，單位讀出電路13-iB的增益可以 被降低至低於電容值C2(i)改變之前所得的增益的值。因此，可以防止信 號飽和。此外，當接收光的光電轉換信號Vsig的信號電平在預定的範圍 內時，通過減小反饋電容器37-i的電容值C2(i)，單位讀出電路13-iB的增 益可以被提高至高於電容值C2(i)改變之前所得的增益的值。因此可以提 供噪聲電阻。
當電容值C2(i)改變時，控制器39可以保持由反饋電容器37-i的電容值 C2(i)所確定的增益的設定值。此外，當從單位讀出電路13-iB讀出輸出電 壓Vout時，同時讀出增益的設定值。讀出的設定值可以被提供給下遊的 信號處理電路單元(未示出)，並且信號處理電路單元可以將信號電平還原 成初始信號電平。
如上所述，在根據應用實例2的單位讀出電路13-iB中，通過根據輸 入的接收光的光電轉換信號Vsig的電平來控制反饋電容器37-i的電容值 C2(i)，增益可以被相應地確定(相應的放大倍數)。因此，可以防止在單 位像素20的電平較高時產生的信號飽和，並且可以降低在亮度低時產生 的噪聲。
應當指出，當採用應用實例2的電路結構時，首先控制反饋電容器37-i 的電容值C2(i)，從而根據信號電平設置增益。因此，從單位像素20輸出 並從所接收的光經過光電轉換的信號，即接收光的光電轉換信號Vsig首 先被單位讀出電路13-iB讀出。隨後，復位信號Vreset被讀出。
圖10是當接收光的光電轉換信號Vsig被首先讀出、隨後復位信號 Vreset被讀出時所使用的時序圖。
單位讀出電路13-iB的控制時序類似於上述的單位讀出電路13-i的控 制時序(參見圖7)。但是，垂直驅動單元12控制單位像素20，從而對於i〈2m 的時間段t(i)，單位像素20輸出接收光的光電轉換信號Vsig，當"2m + 1 時，單位像素20輸出復位信號Vreset。
在單位讀出電路13-iB中，當接收光的光電轉換信號Vsig從單位像素 20輸出時，比較器38將接收光的光電轉換信號Vsig的信號電平與預定值
25進行比較。在這種情況下，輸出信號最後按照電容比C1/C2(i)被放大，該
電容比Cl/C2(i)是輸入側電容器33的電容與反饋電容器37-i的電容的比 值，並且該輸出信號被輸出為各單位像素20的輸出電壓Vout。該輸出電 壓Vout作為CMOS圖像傳感器10所獲取的圖像信號並且被輸出至晶片外部。
在應用實例l的單位讀出電路13-iA和應用實例2的單位讀出電路 13-iB中，反饋電容器37-i(37-l 37-m)的電容值根據從像素陣列的各列輸 出的信號的電平來控制。然而，後續的操作是不同的。
在應用實例l的單位讀出電路13-iA中，當從所有列或多於預定數目 的列輸出的信號的電平低於預定值時，對各單位讀出電路13-l 13-x的 1 m列進行相同的控制。因此，在系統控制單元15和列處理單元13之間 需要與單位讀出電路13-l 13-x的數目相等的多條控制線。
相反，在應用實例2的單位讀出電路13-iB中，各單位讀出電路13-1 13-x監控從像素陣列的各列輸出的信號的電平，並且對各單位讀出電路 13-l 13-x的l m列進行控制。因此，與應用實例l的單位讀出電路13-iA 相比，單位讀出電路13-iB可以進行更精確的控制。此外，優點在於系統 控制單元15和列處理單元13之間的控制線不是必需的。
此外，在應用實例1和2中，反饋電容器37-i的電容值是可變的。通過 改變此電容值，單位讀出電路13-iA或單位讀出電路13-iB的增益可以被控 制。然而，由於增益是由電容比C1/C2(i)確定的，該電容比C1/C2(i)是輸 入側電容器33的電容值與反饋電容器37-i的電容值的比值，所以輸入側電 容器33的電容值也可以可變地控制電容值。即使在這樣的情況下，也可 以實現相同的效果。
應用實例3
應用實例3的單位讀出電路具有類似於圖3中所示的電路結構。但是， 通過使用不同的控制時間點，單位讀出電路可以具有求取信號值的積分 的信號積分功能。
更具體地，對於像素陣列的同一列通過在復位信號Vreset和基準電壓 Vref之間切換M次(M為大於等於2的整數)而不是一次，可以得到將復位信號Vreset乘以M所得的信號M'(Vreset(i)-Vref)。此後，類似地，通過在基準電壓Vref和接收光的光電轉換信號Vsig之間轉換M次，最終可得到如下的輸出信號Vout(i):
Vout(i) = M.Cl/C2(i).(V認t(i)國Vsig(i》。
圖ll示出了當對各列進行M次積分操作時所使用的控制時序。當對m列進行操作時，計算一直進行到mxM個時鐘。
在應用實例3的單位讀出電路中，即，在具有信號積分功能的單位讀出電路中，首先復位信號Vreset被採樣m次，隨後，接收光的光電轉換信號Vsig被採樣m次。因此，難於預先檢測接收光的光電轉換信號Vsig的信號電平的幅度。所以，信號可能是飽和的。因此，為了防止信號的飽和，提出了以下的應用實例4的單位讀出電路13-iC。
應用實例4
圖12是表示根據應用實例4的單位讀出電路13-iC的電路結構的電路圖。對於相似的地方，在圖12的描述中使用與圖3中相同的附圖標記。
應用實例4的單位讀出電路13-iC具有類似於應用實例3的有信號積分功能的單位讀出電路的電路結構，即類似於圖3所示的電路結構。但是，在單位讀出電路13-iC中，使用了第一基準電壓Vrefl(對應於圖3中所示的基準電壓Vref)以及大於第一基準電壓Vrefl的第二基準電壓Vref2。此外，單位讀出電路13-iC還包括基準開關41、比較器42和鎖存電路43。
基準開關41選擇性地代替第一基準電壓Vrefl而將第二基準電壓Vref2提供給輸入側電容器33。比較器42將從運算放大器34輸出的信號(輸出電壓Vout)與對應於飽和電平的基準值(確切地說是略低於飽和電平的電壓值)進行比較。若輸出電壓Vout高於基準值，則基準開關41被比較器42接通。根據從比較器42輸出的比較結果，鎖存電路43存儲像素陣列的各列的輸出電壓Vout超出基準值的發生次數的相關信息。如下所述，關於輸出電壓Vout超出基準值的發生次數的信息用於恢復信號。
在具有這種電路結構的單位讀出電路13-iC中，當運算放大器34的輸出電壓Vout可能飽和時，第二基準電壓Vref2而不是第一基準電壓Vrefl被提供給輸入側電容器33。因此，電壓值高於第一基準電壓Vrefl的第二
27基準電壓Vref2被從運算放大器34輸出的信號中減去。這樣，就可以降低可能飽和的信號的電平。因此，可以防止信號電平的飽和。
這裡，第一基準電壓Vrefl和第二基準電壓Vref2的值從外部設為預定值。因此，在單位讀出電路13-iC中，即使當第二基準電壓Vref2被從單位讀出電路13-iC中減去時，原始數據也可以通過輸出存儲於鎖存電路43中的信息來恢復，即，關於輸出電壓Vout超出基準值的發生次數的信息用於與輸出電壓Vout—起將信號恢復至外部信號處理電路。於是，通過基於預定的第二基準電壓Vref2以及輸出電壓Vout超出基準值的發生次數進行計算，該信號處理電路可以得出原始數據。
如圖ll的時序圖所示，通過以與利用開關控制信號小re啦制基準開關32相同的時序來利用開關控制信號)ref2控制基準開關41,可以實現上述的用於防止信號飽和的處理。
圖13是表示應用實例4的單位讀出電路13-iC的示例性電路工作原理的時序圖。在圖13所示的例子中，進行了兩次積分。在第三次中，由比較器42進行的比較表明可能會發生飽和。
在圖13所示的時序圖中，輸入的復位信號Vreset被採樣M次。這些採樣信號被傳輸至反饋電容器37-i，從而具有復位電平的電荷被累積。隨後，輸入的接收光的光電轉換信號Vsig被採樣。類似地，這些採樣信號被傳輸至反饋電容器37-i。這時，比較器42監控輸出電壓Vout並進行控制，從而輸出電壓Vout不會飽和。
在比較器42所進行的比較操作中，用於基準值的電壓值是外部可調的。如上所述，基準值被設為可以進行信號的飽和檢測的電壓值(確切地說，該電壓值略低於飽和電壓)。
如圖13所示，該時序圖表明在第二次積分中比較器42的比較輸出為邏輯"1"，因而在下一次積分中可能會產生飽和。因此，開關控制信號小ref2而不是開關控制信號)refl被置為有效。因此，如上所述，利用第二基準電壓Vref2，可能發生飽和的信號的電平被降低。因此，可以防止單位讀出電路13-iC的輸出電壓Vout的飽和。
應用實例5圖14是表示根據應用實例5的單位讀出電路13-iD的電路結構的電路圖。對於相似的地方，在圖14的描述中使用與圖12中相同的附圖標記。
應用實例5的單位讀出電路13-iD包括模數(AD)轉換器，該模數(AD)轉換器例如為將數據轉換為每周期1.5-bit數據的1.5-bit循環式AD轉換器。
如圖14所示，1.5-bit循環式AD轉換器50被集成在單位讀出電路13-iD中。1.5-bit循環式AD轉換器50包括在運算放大器34的輸出側的兩個比較器51和52。輸出電壓Vout每次從運算放大器34輸出時，兩個比較器51和52進行操作，以對輸出電壓Vout與兩個基準值VdacL和VdacH中的每個進行比較。這樣，將要進行AD轉換的輸出電壓Vout的輸入信號電平被檢測。
圖15示出了各級的輸入輸出特性(AD轉換特性)。如圖15所示，1.5-bit循環式AD轉換器50將1.5-bit循環式AD轉換器50的輸入信號電平(從運算放大器34輸出的輸出電壓Vout)的滿刻度範圍(最大幅值)分成三個子範圍。對於這三個子範圍，1.5-bit循環式AD轉換器50進行AD轉換以生成三個值。因此，以下三個數字編碼D(i-l)之一，即從比較器51和52輸出的比較結果DL和DH的組合分別被分配給三個子範圍中的一個低(DL = 0， DH = 0)，中(DL二O， DH=1)，高(DL二1， DH=1)。
這裡，令基準電壓Vref表示輸入信號電平的滿刻度的一半，VrefL表示最小值，VrefH表示最大值。然後，基準值VdacL被設置以使其在VrefL Vref的範圍內，基準值VdacH被設置以使其在Vref VrefH的範圍內。此外，這三個子範圍分別被設為最小值VrefL 基準值VdacL、基準值VdacL 基準值VdacH和基準值VdacH 最大值VrefH。
如圖15所示，即，數字編碼D(i - l)與作為輸入信號電平的運算放大器34的輸出電壓Vout(i)之間的關係可以表示為
若VdacH < Vout(i)，則D(i - 1) = High(l 1) ，
若VdacL < Vout(i) < VdacH，則D(i - 1) = Middle(Ol) ，以及
若VdacL > Vout(i)，則D(i - 1) = Low(OO)。此外，在1.5-bit循環式AD轉換器50中採樣和保持(S/H)電路是必需的。S/H電路可以設在運算放大器34的輸出側。但是，在本例中，為m列所設置的輸入電路具有S/H功能。即，設置用於m列的輸入側電容器33以及開關53、 54和61構成S/H電路60。
滿刻度的最小值VrefL和最大值VrefH通過基準開關55和56被選擇性地提供給輸入側電容器33作為基準電壓。從比較器51和52輸出的比較結果DL和DH分別被鎖存電路57和58鎖存，並且被提供給數模轉換(DAC)控制器59。 DAC控制器59根據從比較器51和52輸出的比較結果DL和DH、即數字編碼D(i-l)來控制基準開關32、 55和56的開/關切換。這裡，DL表示VdacL與從反饋電路輸出的輸出電壓(放大的像素信號)之間的比較結果，DH表示VdacH與從反饋電路輸出的輸出電壓(放大的像素信號)之間的比較結果。
圖16是1.5-bit循環式AD轉換器50的示意圖。對於相似的地方，在圖16的描述中使用與圖14中相同的附圖標記。
在1.5-bit循環式AD轉換器50中，比較器51和52按照交替的時鐘周期(以下所述的時鐘信號(comp的周期)工作。於是，數字數據DL和DH分別從比較器51和52中輸出。這時，從運算放大器34輸出並將被輸入至AD轉換處理的輸出電壓Vout(i)被分成三個子範圍Low(OO)、 Middle(01)和High(ll)。隨後，根據以下表達式進行計算
Vout(i) = 2Vout(i - 1) - D(i - l)*Vref
D(i- l)*Vref= VrefL...(低)Vout(i- l)<VdacL
D(i- l)*Vref= Vref…(中)VdacL < Vout(i - 1) < VdacH
D(i- l)*Vref = VrefH…(高)VdacH〈 Vout(i- 1)。
30應當指出這些表達式可以用於單端型的1.5-bit循環式AD轉換器50。當1.5-bit循環式AD轉換器50為差分型時，需要考慮輸出電壓Vout(i)的正/負號。
上述這些表達式表示以下一系列的操作。即，從較高次的位依次進行AD轉換。輸入信號電平Vout(i- l)被加倍。從經AD轉換得到的加倍的輸入信號Vout(i-l)中減去由AD轉換得到的加倍的輸入信號Vout(i-l)所確定的值，從而在任何情況下都可以調節輸出電平以使其處於輸出電壓Vout(i-l)的滿刻度範圍內。所得的值被返回至輸入側，並重複類似的操作。於是，完成了多位AD轉換。
在二進位系統中，各位表示兩個值中的一個邏輯0或邏輯1。相反，在具有上述結構的1.5-bit循環式AD轉換器50中，各位表示三個值中的一個低(OO)、中(Ol)和高(ll)。因而，可以認為在各級中進行1.5-bit的AD轉換。因此，這種AD轉換器稱為"1.5-bit循環式AD轉換器"。
在1.5-bit循環式AD轉換器50中，由於利用三個值對每一次操作(各位)進行AD轉換，所以數字值具有冗餘。與利用一個閾值(比較基準值)而沒有冗餘地進行AD轉換的l-bit循環式AD轉換器相比，該冗餘提供了更多的無誤差閾值。即，即使當比較器51和52的比較基準值VdacL和VdacH具有偏移量時，也可以得出與比較基準值VdacL和VdacH無偏移量時相同的比較結果。因此，在無需高精度的比較器51和52的情況下可以進行高精度的AD轉換。
在1.5-bit循環式AD轉換器50中，鎖存電路57和58中的每個輸出數字值D(l， 2，…N-l)。在下遊的信號處理中，這些數字值D被加權並相加，從而生成N位的數字數據。1.5-bit循環式AD轉換器50的操作可以單獨完成，或者可以與上述的積分操作或適應性放大操作配合完成。
在包括1.5-bit循環式AD轉換器50的單位讀出電路13-iD中，通過對復位電平(復位信號)的Vreset進行AD轉換，隨後對信號電平(接收光的光電轉換信號)Vsig進行AD轉換，並且在下遊的信號處理電路中對兩個輸出數字值進行相減，就可以在數字域內進行相關雙採樣(CDS)處理。若在模擬域內進行相關雙採樣處理，則可以通過將由(Vreset-Vsig)所表示的電荷累積在反饋電容器37-i中並對輸出電壓進行AD轉換,則得到經過相關雙採樣處理的信號的AD轉換值。
圖17是進行1.5-bit循環式AD轉換時的時序圖。在圖17所示的時序圖中，化和(t)i分別表示對S/H電路60的開關53和54進行開/關切換的開關控制信號。c))fb表示對連接在運算放大器34的輸出端和輸入側電容器33的輸入端之間的反饋開關61進行開/關切換的開關控制信號。(dac表示對基準開關55和56進行開/關切換的開關控制信號。(j)comp表示用於比較器51和52的時鐘信號。D表示從鎖存電路57和58輸出的AD轉換輸出數據。
一般而言，在1.5-bit循環式AD轉換器50中；經過用於像素的CDS處理並被累積在反饋電容器37-i中的信號被讀出並被AD轉換。隨後，累積在下一反饋電容器37-i+l中的信號被讀出並被AD轉換。這種操作被反覆地進行。
在上文中，已說明了1.5-bit循環式AD轉換器50的基本工作原理。然而，應用實例5的特徵在於本示例性實施例應用了1.5-bit循環式AD轉換器。由於本示例性實施例沒有改變關於AD轉換的基本的電路工作原理，所以沒有對1.5-bi満環式AD轉換器50的電路工作原理進行詳細說明。
從上述說明中可以看出，在1.5-bit循環式AD轉換器50中，基準開關32、輸入側電容器33和運算放大器34是進行AD轉換處理的必要的電路元件。如果對像素陣列的m列中的各列設置這些電路元件，即輸入側電容器33和運算放大器34,則增大了列處理單元13所佔的電路面積，因此，難於減小CMOS圖像傳感器10的晶片尺寸。
相反地，根據應用實例5，在具有1.5-bit循環式AD轉換功能的單位讀出電路13-iD中，單位讀出電路13-iD的一些子電路，即基準開關32、輸入側電容器33和運算放大器34被像素陣列的m列所共用。這種結構可以減小列處理單元13所佔的電路面積。因此，可以減小CMOS圖像傳感器IO的晶片尺寸。
儘管已參照本示例性實施例應用於包括1.5-bit循環式AD轉換器50的單位讀出電路13-iD的情形說明了應用實例5，但是AD轉換器並不局限於1.5-bit循環式AD轉換器50。例如，本示例性實施例可以應用於包括AD轉 換器的各種單位讀出電路，其中的AD轉換器例如是具有諸如輸入側電容 器和運算放大器等電路元件的l-bit循環式AD轉換器。
應用實例6
在根據圖3所示的本示例性實施例的列處理單元13-i以及根據本示例 性實施例的應用實例l 5的單位讀出電路13-iA 13-iD中，單個輸入側電 容器33用於CDS和AD轉換。但是，通過設置多個輸入側電容器33，這些 輸入側電容器33可以用於像素求和處理，在水平方向和垂直方向上排列 的多個像素的信號在該求和處理中相加。
圖18是表示根據應用實例6的單位讀出電路13-iE的電路結構的電路 圖。對於相似的地方，在圖18的描述中使用與圖3中相同的附圖標記。
如圖18所示，應用實例6的單位讀出電路13-iE具有包括多個輸入側電 容器33的電路結構，例如包括輸入側電容器33-l和33-2。在像素陣列的m 列的任意兩列中的像素的信號分別被開關62-l和62-2選定，開關62-l和 62-2分別受開關信號小add(l)和)add(2)的開/關控制。於是，信號被累積在 輸入側電容器33-l和33-2中。隨後，累積在輸入側電容器33-l和33-2中的 信號電荷被同時轉移至反饋電容器36-i。這樣，可以完成水平方向上的兩 像素求和。
此外，在像素陣列的同一列中的兩個像素的信號與開關信號(l)add(l) 和(add(2)同步地被開關62-l和62-2選定，並且分別累積在輸入側電容器 33-1和33-2中。此後，累積在輸入側電容器33-l和33-2中的信號電荷被同 時轉移至反饋電容器36-i。這樣，可以完成垂直方向上的兩像素求和。
儘管參照水平方向或垂直方向上的兩像素求和進行了上述說明，但 是通過採用包括x個輸入側電容器33的電路結構可以完成x個像素求和。
變化例
儘管已參照CMOS圖像傳感器描述了上述實施例，在該CMOS圖像傳 感器中，單位像素以陣列形式排列以根據物理量形式的可見光的強度檢 測信號電荷，但是本示例性實施例的應用並不局限於CMOS圖像傳感器。例如，本示例性實施例可以應用於列處理單元被設置用於像素陣列單元 的各列的各種列型的固態圖像傳感裝置。
此外，本示例性實施例的應用並不局限於檢測入射的可見光的強度 的分布並以圖像的形式獲取該分布的固態圖像傳感裝置。例如，本示例 性實施例可以應用於檢測入射的紅外光、X射線和粒子的強度分布並以圖 像的形式獲取該分布的固態圖像傳感裝置。本示例性實施例也可以廣泛 地應用於檢測諸如壓力或電容等物理量的分布並以圖像的形式獲取該分 布的固態圖像傳感裝置(物理量檢測裝置)。物理量檢測裝置的示例包括指 紋檢測裝置。
而且，本示例性實施例的應用並不局限於逐列地依次掃描像素陣列 的單位像素並從單位像素中讀出像素信號的固態圖像傳感裝置。例如，
本示例性實施例可以應用於X-Y尋址型的固態圖像傳感裝置，該X-Y尋址
型的固態圖像傳感裝置逐像素地選擇像素並從所選定的像素中逐像素地 讀出信號。
固態圖像傳感裝置可以集成在一個晶片中。固態圖像傳感裝置也可 以是模塊，該模塊包括圖像獲取單元以及封裝於其中的信號處理單元和 光學系統中的一個並且具有圖像獲取功能。
而且，本示例性實施例不局限於固態圖像傳感裝置。例如，本示例 性實施例可以應用於攝像裝置。如這裡所使用的，術語"攝像裝置"指 具有圖像獲取功能的電子裝置，例如相機系統(即數字靜態相機或數字攝 像機)或者蜂窩電話。應當指出，上述的安裝在電子裝置中的模塊、即相 機模塊也稱作"攝像裝置"。
攝像裝置
圖19是表示根據本發明實施例的攝像裝置的示例性結構的框圖。如 圖19所示，根據本發明的實施例，攝像裝置100包括光學系統，該光學系 統包括鏡頭單元101、圖像傳感裝置102、作為相機信號處理電路的DSP 電路103、幀存儲器104、顯示單元105、記錄單元106、作業系統107和電 源系統108。 DSP電路103、幀存儲器104、顯示單元105、記錄單元106、 作業系統107和電源系統108經總線109彼此相連。
34鏡頭單元101從目標接收入射光(圖像光)並在圖像傳感裝置102的成
像平面上形成圖像。圖像傳感裝置102將由鏡頭單元101入射在其成像平 面上的光的強度逐像素地轉換成電信號。然後圖像傳感裝置102輸出電信 號作為像素信號。根據上述實施例和上述應用實例的CMOS圖像傳感器 10中的一個被用於圖像傳感裝置102。
顯示單元105包括平面顯示裝置，例如液晶顯示裝置或有機電致發光 (EL)顯示裝置。顯示單元105顯示由圖像傳感裝置102所獲取的動態圖像 或靜態圖像。記錄單元106將由圖像傳感裝置102所獲取的動態圖像或靜 態圖像記錄在諸如錄像帶或數字式多用磁碟(DVD)等記錄介質上。
作業系統107受用戶控制並且發出各種關於攝像裝置的功能的操作 指令。電源系統108恰當地向DSP電路103、幀存儲器104、顯示單元105、 顯示單元105、記錄單元106和作業系統107供電，從而使這些單元可以工 作。
如上所述，由於通過像素陣列的多列共用單位讀出電路的一些子電 路可以減小列處理單元所佔的電路面積，所以可減小CMOS圖像傳感器 IO的晶片尺寸。因此，通過將根據上述實施例和應用實例的CMOS圖像 傳感器10中的一個應用於攝像裝置100(即攝像機、數字靜態相機或安裝 在例如蜂窩電話的移動裝置中的相機模塊)的圖像傳感裝置102，就可以 減小攝像裝置100的尺寸。
本領域技術人員應當理解，在所附權利要求或其等同物的範圍內， 可根據設計需要和其它因素進行各種修改、組合、子組合和改變。
權利要求
1. 一種固態圖像傳感裝置，其包括像素陣列單元，其包括以陣列形式排列的各自具有光電轉換元件的單位像素，以及分別與所述像素陣列的多列中的一列相連的垂直信號線；以及列處理單元，其包括設置用於所述像素陣列的多列中的各組預定數目的列的單位讀出電路，所述列處理單元用於處理通過所述光電轉換元件的復位電位的操作所生成的復位信號以及通過光電轉換操作所生成的並從所述單位像素輸出至所述垂直信號線的接收光的光電轉換信號；其中，所述單位讀出電路包括多個輸入開關，所述各輸入開關的輸入端與對應的一條所述垂直信號線的一端相連，並且所述輸入開關被依次接通和斷開；至少一個輸入側電容器，其一端共同連接於所述各輸入開關的輸出端；基準開關，其設置為向所述輸入側電容器選擇性地提供基準電壓；運算放大器，其輸入端與所述輸入側電容器的另一端相連；復位開關，其設置為在所述運算放大器的輸入端和輸出端之間選擇性地形成短路；以及反饋電路，其設置用於所述像素陣列的各列，其中，所述反饋電路包括在所述運算放大器的輸入端和輸出端之間串聯的反饋開關和反饋電容器。
2. 如權利要求1所述的固態圖像傳感裝置，其中，所述單位讀出電 路通過交替地接通所述多個輸入開關之一和基準開關，將所述復位信號 與所述基準電壓之間的差值以及所述接收光的光電轉換信號與所述基準 電壓之間的差值中的一個經所述輸入側電容器傳輸至所述反饋電容器， 並且所述單位讀出電路通過交替地接通所述多個輸入開關之一和基準開 關，讀出像素陣列的各列的所述接收光的光電轉換信號與所述復位信號 之間的差值，從而將所述接收光的光電轉換信號與基準電壓之間的差值 以及復位信號與基準電壓之間的差值中的一個經所述輸入側電容器傳輸 至所述反饋電容器。
3. 如權利要求2所述的固態圖像傳感裝置，其中，所述輸入側電容器和所述反饋電容器中的一個的電容值是可變的。
4. 如權利要求3所述的固態圖像傳感裝置，其中，所述輸入側電容 器和所述反饋電容器中的一個的電容值被控制，從而若所述像素陣列的 多列中的所有預定數目的列或多於所述預定數目的列的信號電平低於預 定值，則由所述輸入側電容器的電容值與所述反饋電容器的電容值的比 值所確定的放大係數被增大。
5. 如權利要求3所述的固態圖像傳感裝置，其中，所述單位讀出電 路包括-第一比較器，其將從所述各預定數目的列輸出的所述接收光的光電 轉換信號的信號電平與預定值進行比較，以及控制器，其根據從所述第一比較器輸出的比較結果控制所述的輸入 側電容器和反饋電容器中的一個的電容值。
6. 如權利要求5所述的固態圖像傳感裝置，其中，當所述接收光的 光電轉換信號的信號電平高於所述預定值時，所述控制器控制所述的輸 入側電容器和反饋電容器中的一個的電容值，從而使由所述輸入側電容 器的電容值與所述反饋電容器的電容值的比值所確定的放大係數減小， 並且，當所述接收光的光電轉換信號的信號電平低於所述預定值時，所 述控制器控制所述的輸入側電容器和反饋電容器中的一個的電容值從而 使所述放大係數增大。
7. 如權利要求2所述的固態圖像傳感裝置，其中，所述單位讀出電 路進行下述兩種處理中的一種， 一種處理為通過從所述復位信號中減去 所述基準電壓而獲得差值以及通過從所述基準電壓中減去所述接收光的 光電轉換信號而獲得差值，另一種處理為通過從所述接收光的光電轉換 信號中減去所述基準電壓而獲得差值以及通過從所述基準電壓中減去所 述復位信號而獲得差值。
8. 如權利要求7所述的固態圖像傳感裝置，其中，所述單位讀出電 路還包括第二基準開關，其設置為選擇性地向所述輸入側電容器提供代替所 述基準電壓且高於所述基準電壓的第二基準電壓；第二比較器，其設置為當所述運算放大器的輸出電壓高於基準值時 接通所述第二基準開關；以及鎖存電路，其根據從第二比較器輸出的比較結果存儲關於所述像素 陣列的各列的輸出電壓超出所述基準值的發生次數的信息，並且所述鎖 存電路將所述關於發生次數的信息用於信號恢復。
9. 如權利要求2所述的固態圖像傳感裝置，其中，所述單位讀出電 路還包括模數轉換器，其設置為利用所述輸入側電容器、所述基準開 關、所述運算放大器、所述復位開關、所述反饋開關和所述反饋電容器 進行模數轉換，並且所述輸入側電容器、所述基準開關、所述運算放大 器、所述復位開關被所述像素陣列的多列所共用。
10. 如權利要求9所述的固態圖像傳感裝置，其中，所述模數轉換器 是通過對各位取三個值進行模數轉換的循環式模數轉換器。
11. 如權利要求2所述的固態圖像傳感裝置，其中，所述單位讀出電 路包括多個所述的輸入側電容器，並且，所述單位讀出電路將多列中所 包括的多個單位像素的信號存儲在所述的多個輸入側電容器中，以進行 所述多個單位像素的信號的求和。
12. 如權利要求1所述的固態圖像傳感裝置，其中，各所述輸入開關、 所述基準開關、所述復位開關和所述反饋開關由MOS電晶體形成並且至 少在其一端具有虛擬開關，並且所述虛擬開關的源極和漏極被短路，所 述虛擬開關的溝道寬度是形成各所述輸入開關、所述基準開關、所述復 位開關和所述反饋開關的MOS電晶體的一半。
13. 如權利要求12所述的固態圖像傳感裝置，其中，所述至少一端 是所述運算放大器的輸入端。
14. 一種用於固態圖像傳感裝置的信號讀出方法，所述固態圖像傳感裝置包括像素陣列單元，其包括以陣列形式排列的各自具有光電轉換元件的單位像素，以及分別與所述像素陣列的多列中的一列相連的垂直信號線； 列處理單元，其包括設置用於所述像素陣列的多列中的各組預定數 目的列的單位讀出電路，所述列處理單元用於處理通過所述光電轉換元 件的復位電壓的操作所生成的復位信號以及通過光電轉換操作生成並且 從所述單位像素輸出至所述垂直信號線的接收光的光電轉換信號；其中，所述單位讀出電路包括多個輸入開關，所述各輸入開關的輸入端與對應的一條所述垂直信號線的一端相連，並且所述輸入開關被依次接通和斷開；至少一個輸入側電容器，其一端共同連接於各所述輸入開關的輸出端；基準開關，其設置為向所述輸入側電容器選擇性地提供基準電壓； 運算放大器，其輸入端與所述輸入側電容器的另一端相連； 復位開關，其設置為在所述運算放大器的輸入端和輸出端之間選擇性地形成短路；以及多個反饋電路，其設置用於所述像素陣列的各列，所述各反饋電路包括在所述運算放大器的輸入端和輸出端之間串聯的反饋開關和反饋電容器，所述用於固態圖像傳感裝置的信號讀出方法包括以下步驟 通過交替地接通所述多個輸入開關之一和基準開關，以將所述復位 信號與所述基準電壓之間的差值以及所述接收光的光電轉換信號與所述 基準電壓之間的差值中的一個經所述輸入側電容器傳輸至所述反饋電容 器，以及通過交替地接通所述多個輸入開關之一和基準開關，以將所述接收 光的光電轉換信號與基準電壓之間的差值以及復位信號與基準電壓之間 的差值中的一個經所述輸入側電容器傳輸至所述反饋電容器，從而讀出像素陣列的各列的所述接收光的光電轉換信號與所述復位信號之間的差 值。
15. 如權利要求14所述的信號讀出方法，其中，由所述運算放大器所引入的偏置電壓可以通過將所述接收光的光電轉換信號與所述復位信 號之間的差值設為零而測得，並且，從自所述單位讀出電路的各列輸出 的輸出電壓中減去所述偏置電壓。
16. 如權利要求14所述的信號讀出方法，其中，當所述接收光的光 電轉換信號與所述復位信號之間的差值設為預定電壓值時，可獲得從所 述單位讀出電路的各列輸出的輸出電壓，並得出所述輸出電壓的倒數， 並且使用所述倒數作為校正係數來校正從所述單位讀出電路的各列輸出 的輸出電壓，所述校正係數用於校正所述單位讀出電路中的各列的所述 反饋電容器的電容值的變化。
17. —種攝像裝置，其包括固態圖像傳感裝置，其包括像素陣列單元，其包括以陣列形式排 列的各自具有光電轉換元件的單位像素，以及分別與所述像素陣列的多 列中的一列相連的垂直信號線；列處理單元，其包括設置用於所述像素陣列的多列的各組預定數目的列的單位讀出電路，所述列處理單元用於 處理通過所述光電轉換元件的復位電壓的操作所生成的復位信號以及通 過光電轉換操作生成並且從所述單位像素輸出至所述垂直信號線的接收 光的光電轉換信號；以及光學系統，其設置用於在所述固態圖像傳感裝置的成像平面上形成入射光所表示的圖像；其中，所述單位讀出電路包括多個輸入開關，各輸入開關的輸入端與對應的一條所述垂直信號線的一端相連，並且所述輸入開關被依次接通和斷開；至少一個輸入側電容器，其一端共同連接於各所述輸入開關的輸出端；基準開關，其設置為向所述輸入側電容器選擇性地提供基準電壓；運算放大器，其輸入端與所述輸入側電容器的另一端相連； 復位開關，其設置為在所述運算放大器的輸入端和輸出端之間選擇性地形成短路；以及反饋電路，其設置用於所述像素陣列的各列，所述反饋電路包括在所述運算放大器的輸入端和輸出端之間串聯的反饋開關和反饋電容器。
全文摘要
本發明提供了一種固態圖像傳感裝置、讀出其信號的方法以及攝像裝置。所述固態圖像傳感裝置包括像素陣列以及列處理單元，各垂直信號線與像素陣列的一列相連，所述列處理單元包括用於像素陣列的各列的單位讀出電路。該單位讀出電路包括與對應的垂直信號線相連的輸入開關；一端共同連接於輸入開關的輸入側電容器；向輸入側電容器選擇性地提供基準電壓的基準開關；與輸入側電容器的另一端相連的運算放大器；在運算放大器的輸入端和輸出端之間選擇性形成短路的復位開關；為各列設置的反饋電路，其包括在運算放大器的兩端之間串聯的反饋開關和反饋電容器。由於單位讀出電路的一些子電路被像素陣列的多列所共用，所以可以減小列處理單元的電路面積。
文檔編號H04N5/363GK101500095SQ20091000199
公開日2009年8月5日 申請日期2009年2月1日 優先權日2008年1月29日
發明者榊原雅樹 申請人:索尼株式會社