混數進位、進位行計算機數字工程方法和混數進位、進位行計算機的製作方法

2023-09-21 06:39:25

專利名稱：混數進位、進位行計算機數字工程方法和混數進位、進位行計算機的製作方法
技術領域：
本發明涉及數字 工程方法和計算機領域，特別是計算機的運算器
背景技術：
人類已經進入數位化時代。所謂數字工程包括數控工具機、數位化設備和數字系統 工程等等。本發明中「數字工程」是專指「數字計算系統工程」。它不是解決一個個具體的 算題、或定理證明、或幾何問題、或某種數學思想，而是解決四則運算法則等計算系統本身 的數字工程實現技術方案。它與具體的計算工具密切相關。眾所周知，「計算」有好多種， 除「近似計算」、「模擬計算」及「無工具計算」(心算、指算、口算等，包括相應的口訣、速算、 估算)外，則為「採用工具的數字計算」。人類歷史上，「採用工具的數字計算」包括三類筆 算；籌算及珠算；機械算及電算。現代僅剩下數字筆算、珠算、電算。與此相應的「數字計算 系統工程」也就有且僅有三類數字計算機(包括各種處理器)；算盤；採用筆和紙進行筆 算的「數字計算系統工程」，簡稱為「筆算工程」。所謂「數字工程方法」，就是數字工程總體設計所採用的方法。它規定「數字工程」 總體設計應遵循的設計規則。它是一項新的數字工程進行總體設計時，所必須的總體設計 方法。①它規定相應數字工程中，運載「數字」的工程元器件、部件、設備等的規則；②它規 定相應的數字輸入、數字輸出、數字運載、數字存儲等的規則；③以及相應的數字傳輸、數字 轉換、數字處理等的規則；④以及相應的數據採集、數據控制、數據流程等的規則。在實施該 「數字工程方法」的「數字工程」總體設計中，表示「數字」、「數字傳輸」、「數字轉換」、「數字 處理」等，及「數據控制」、「數據流程」等的全過程，都是在此具體的數字工程中進行的。因 此，以相應的數字工程方法，來進行相應數字工程總體設計後，即可獲得該數字工程技術方 案。這種「:p寧寧卒」與數字計算系統工程緊密結合的方法，稱為「數字工程方法」。總之，「數字工程方法」就是在「數字工程」總體設計中，數位化的工程方法。當前數字工程方法中的四則運算，以「筆算工程」為例，就是「普通Q進位」(簡稱 為「普Q進位」)的四則運算。當Q = 10時，S卩「普通十進位」(簡稱為「普十進位」)的四 則運算。首先是加法，有許多不盡如人意之處。主要表現為運算速度慢；在減法中，未能充 分利用負數的作用，而且，不能「連減」。尤其在加減聯合運算中，不能一步到位；在乘法中， 加法的缺點更加擴大嚴重；在除法中，上述缺點依舊。總之，在最小的數體——有理數體中， 四則運算情況並不滿意。在筆算數字工程中，對運算的解剖，表明存在一些隱含的操作程序，以至產生「隱 患」。以「二數相加」為例，算式如式一 123456+345678 = 469134。[文中凡未標明數制的數， 均指普十進位數。下同。]其中，十位上的和數3，解剖一下。其微程序操作是①個位上來 的進位；②十位上5、7 二數字與低位進位相加，S卩(5+7+1)。取其和的個位；③上列(5+7+1) 和的進位送到高位。其餘各位，情況類似。又如例二，設三數求和，算式如式二 78+297+259=634。上述情況更為加重。顯然，存在下列缺點①進位標示困難。若用小數字表明，則易混淆且字面積受限。 特別是表456789時就更煩人；若以「.」符寫在數字間，則易與小數點混淆且表示456789也 不便；若以手指數數，則速度慢且不方便；若心算，則費腦力且易錯。總之，比較討厭，易出 錯。②一般二數相加時，每一位上要有三個數相加求和。於是，需三重運算。三及三以上個 數相加求和時，則更不方便。③驗算困難。一般採用重做一遍，費時費力。減法比加法麻煩。而且不能在同一豎式中「連減」，必須斷開。特別在加減聯合運 算時，不能一步到位。乘除法中，這類情況更為嚴重。而且，加減乘除運算格式不統一，除法 時還另起爐灶。另一方面，在計算機數字工程中，一般採用「普通二進位數字工程方法」。於是，現 有計算機數字工程技術只有「普通二進位結構」，沒有「混數進位結構」。因此，現有計算機無 法實現「多重運算」及「三維運算」。同時，現有計算機無法運用「對衝」及「劃Q」技術(見 下述)。因此，現有計算機運算速度較低。 此外，在算盤數字工程中，這些數一般採用普通二進位與普通五進位的「二五聯合 進位」數。因此，運算口訣繁雜，而且也存在相應的一些複雜性。

發明內容
本發明的數學基礎為，混數進位、進位行數學方法(參見附混數進位、進位行數 學方法)。以「混數進位、進位行數學方法」，作為數字工程總體設計的數學基礎，就產生了 「混數進位、進位行數字工程方法」。「混數進位、進位行數字工程方法」，簡稱為《混進方法 HJF》。《混進方法HJF》在計算機領域的運用，即為「混數進位、進位行計算機數字工程方法」。本發明第一個方面，提出一種新的計算機數字工程方法，混數進位、進位行計算機 數字工程方法。其中，混數進位為混Q進位或增Q進位或偏Q進位或稱Q進位，簡寫為「混 /±曾/偏/稱Q進位」。本文之中除特別註明外，Q均為自然數。稱Q進位中，Q為>1的整 數。本發明第二個方面，是依據混數進位、進位行計算機數字工程方法，來進行總體設 計的計算機。稱為「混數進位、進位行計算機」。又稱為「混數進位計算機」。簡稱「本發明 計算機」。本發明計算機，對於現有普通二進位計算機的主要不同之處，就在於計算機中CPU 中央處理器；特別是其中的運算器。運算包括算術運算和邏輯運算。本發明中只涉及算術 運算。因此，本發明計算機主要部分就是CPU中央處理器，特別是其中的運算器。根據本發明的第一個方面，以「混數進位、進位行計算機數字工程方法」來進行計 算機的總體設計。「混數進位、進位行計算機數字工程方法」，就是指該「計算機數字工程」 中的元器件、部件、設備等，均以混數進位、混數進位數及其相應法則為準。這類結構的「集 合」，就成為「混數進位結構」。同樣，「計算機數字工程」中的元器件、部件、設備等，均以進 位行、進位行數及其相應法則為準。這類結構的『集合」，就成為「進位行結構」。本發明計 算機具有「混數進位結構」和「進位行結構」。混數進位、進位行計 算機總邏輯框圖包括輸入轉換邏輯、輸入邏輯、CPU中央處 理器、外存、輸出轉換邏輯、輸出邏輯、控制臺。其中，控制器和K或2K重運算器組成混數運 算控制邏輯。「混數進位、進位行計算機數字工程方法」的計算機的特殊用途運算，設計為以下四種方案之一；該數位化工程用操作條件、步驟或流程技術特徵來描述如下方案一，①輸入K個普通Q進位數到輸入轉換邏輯，在輸入轉換邏輯中，編碼或另 行轉換為混數進位數；或者，直接輸入K或2K個混數進位數；該混數進位數經輸入邏輯至 CPU中央處理器；②在CPU中央處理器之中，進行混數進位「對衝」、「劃Q」、「累加」運算；③ 在輸出轉換邏輯之中，混數進位數解碼或另行轉換為普通Q進位數；最後，在輸出邏輯輸出 計算結果混數進位數，或普通Q進位數，或直接為普十進位數；方案二，①輸入K個普通Q進位數到輸入轉換邏輯，在輸入轉換邏輯中，編碼或另 行轉換為混數進位數；或者，直接輸入K或2K個混數進位數；該混數進位數編碼為混數進 制「全一碼」；該混數進位全一碼經輸入邏輯至CPU中央處理器；②在CPU中央處理器之中， 進行混數進位全一碼「對衝」、「劃Q」、「累加」運算；③在輸出轉換邏輯之中，將運算結果混 數進位「全一碼」解碼為混數進位數；然後，混數進位數解碼或另行轉換為普通Q進位數；最 後，在輸出邏輯輸出計算結果混數進位數，或普通Q進位數，或直接為普十進位數；方案三，①輸入K個普通Q進位數到輸入轉換邏輯，在輸入轉換邏輯中，編碼或另 行轉換為混數進位數；或者，直接輸入K或2K個混數進位數；該混數進位數編碼或另行轉 換為{0，士 1} 二進位數；該{0，士 1} 二進位數經輸入邏輯至CPU中央處理器；②在CPU中 央處理器之中，進行{0，士 1} 二進位「對衝」、「劃Q」、「累加」運算；③在輸出轉換邏輯之中， 將運算結果{0，士 1} 二進位數解碼或另行轉換為混數進位數；然後，混數進位數解碼或另 行轉換為普通Q進位數；最後，在輸出邏輯輸出計算結果混數進位數，或普通Q進位數，或直 接為普十進位數；方案四，①輸入K個普通Q進位數到輸入轉換邏輯，在輸入轉換邏輯中，編碼或另 行轉換為混數進位數；或者，直接輸入K或2K個混數進位數；該混數進位數編碼或另行轉 換為「編碼10，士 1} 二進位數」；該編碼{0，士 1} 二進位數經輸入邏輯至CPU中央處理器； ②在CPU中央處理器之中，進行編碼{0，士 1} 二進位「對衝」、「劃Q」、「累加」運算；③在輸 出轉換邏輯之中，將運算結果「編碼10，士 1} 二進位數」解碼或另行轉換為混數進位數；然 後，混數進位數解碼或另行轉換為普通Q進位數；最後，在輸出邏輯輸出計算結果混數進位 數，或普通Q進位數，或直接為普十進位數。「混數進位、進位行計算機數字工程方法」的上述每種方案，進一步包括以下三種 步驟之一。該數位化工程用操作條件、步驟或流程技術特徵來描述如下第一種步驟第1步，輸入K個普Q進位數參予加減運算，K為>2的整數，Q為自然數；將這些 數轉換成K或2K個混數進位數；當直接輸入K或2K個混數進位數時，則本步可跳越過去；第2步，對第1步轉換成的K或2K個混數進位數中的二個數，進行混數進位的求和 運算；從最低位開始或各位同時按位相加，即在某一位上，取這二個數按位相加；採用「對 衝」、「劃Q」、累加，得到這二個數該位「按位加」和數；將此和數記入下一運算層，作為「部份 和」數；同時所得「混數進位」，則存放到下一運算層或本運算層尚未運算過的，任一數據行 相鄰高位的空位或0位處；第3步，在上述某位的相鄰高位上，重複第2步的運算；如此反覆，直至二數最高位 也已運算為止；當採用並行運算時，二數各位同時進行第2步及第3步運算，則本步可跳越 過去；
第4步，取上述K或2K個數中的另二個數，進行第2步及第3步運算；如此反覆， 直至上述K或2K個數或該運算層中全部數均取完為止；當僅剩下一個數時，則直接移至下 一運算層作為「部份和」數；第5步，在下一個運算層中，將上述「按位和」數及「進位」數進行前述第2步、第3 步、第4步求和運算；如此反覆，直至運算層中，運算後未產生任何「進位」為止；則最後所得 混數進位數，即為所求K個普Q進位數加減運算結果；當需要以普Q進位數來表示結果時， 將此結果混數進位數轉換成普Q進位數或直接為普十進位數；或者，採用以下第二種步驟第1步，輸入K個普Q進位數參予加減運算，K為> 2的整數，Q為自然數；將這些 數轉換成K或2K個混數進位數；當直接輸入K或2K個混數進位數時，則本步可跳越過去；第2步，對第1步的K或2K個混數進位數，從最低位開始，即在某一位上，分別取 二數至K或2K個數同時相加；採用「對衝」、「劃Q」 ；這時在同一位上，對n個和為0的數先 進行「對衝」；然後，對n個和為mQ的數進行「劃Q」 ；n為彡2的整數，m為整數；所得「混數 進位」，則存放到下一運算層或本運算層尚未運算過的，任一數據行相鄰高位的空位或0位 處；第3步，在上述某位上，餘下各數進行「累加」；當參與累加的數的個數>2時，累加 可採用「多數累加」；當僅僅順序串行二數累加時，累加採用普通二數「累加」；即在二數時， 得到二個數該位「按位加」和數；將此和數記入下一運算層，作為「部份和」數；同時所得「混 數進位」，則存放到下一運算層或本運算層尚未運算過的，任一數據行相鄰高位的空位或0 位處；如此反覆，直至上述K或2K個數或該運算層中全部數均取完為止；當僅剩下一個數 時，則直接移至下一運算層作為「部份和」數；第4步，在上述某位的相鄰高位上，重複第2步及第3步的運算；如此反覆，直至K 或2K個數的最高位也已運算為止；第5步，在下一個運算層中，對上述「按位和」數及「進位」數進行前述第2步、第3 步、第4步求和運算；如此反覆，直至運算層中，運算後未產生任何「進位」為止；則最後所得 混數進位數，即為所求K個普Q進位數加減運算結果；當需要以普Q進位數來表示結果時， 將此結果混數進位數轉換成普Q進位數或直接為普十進位數；或者，採用以下第三種步驟第1步，輸入K個普Q進位數參予加減運算，K為> 2的整數，Q為自然數；將這些 數轉換成K或2K個混數進位數；當直接輸入K或2K個混數進位數時，則本步可跳越過去；第2步，採用所謂「二維運算」；即，在K或2K個數的各位上，同時進行運算；對每 一位上，n個和為0的數進行「對衝」 ；n為彡2的整數；第3步，採用所謂「二維運算」；即，在K或2K個數的各位上，同時進行運算；對每 一位上，n個和為mQ的數進行「劃Q」 ；n為彡2的整數，m為整數；所得「混數進位」，則存放 到下一運算層的，任一數據行相鄰高位的空位或0位處；第4步，採用所謂「二維運算」；即，在K或2K個數的各位上，同時進行運算；對每 一位上，餘下各數進行「累加」；當參與累加的數的個數>2時，累加可採用「多數累加」；當 僅僅順序串行二數累加時，累加採用普通二數「累加」；當僅剩下一個數時，則直接移至下一 運算層作為「部份和」數；
第5步，在下一個運算層中，將上述「按位和」數及「進位」數進行前述第2步、第3 步、第4步求和運算；如此反覆，直至運算層中，運算後未產生任何「進位」為止；則最後所得 混數進位數，即為所求K個普Q進位數加減運算結果；當需要以普Q進位數來表示結果時， 將此結果混數進位數轉換成普Q進位數或直接為普十進位數。上述輸入K個普Q進位數，將這些數「轉換成K或2K個混數進位數」，是指轉換成 K個混Q進位數；或轉換成2K個增Q進位數；或轉換成2K個偏Q進位數；或轉換成2K個稱 Q進位數。轉換方法見附混數進位、進位行數學方法。本發明計算機具有」進位行結構」，運算採用《進位行方法》。在運算過程中，將產生 的進位存放在與「按位和」數同等的參予運算位置上；即將產生的進位存放在相鄰高位「進 位行」中，與一般運算數同等對待，然後與「按位和」一起進行運算。通常又進一步採用「變 形進位行」，將進位放入下一運算層或本運算層尚未運算過的，任一數據行相鄰高位的空位 或0位處；同一運算層空位或0位中，同一位上需要處理的進位及 和數可以任意不重複地 佔位。本發明計算機具有網絡化結構。「K或2K重運算器」由累加器E和寄存器網、對衝 網、劃Q網組成；圖3為K或2K重運算器第1(或小寫i)位邏輯框圖。1(或小寫i)為序 數。這種網絡化結構給網絡化運算提供了支持。本發明計算機具有「對衝」及「劃Q」結構，採用「對衝」及「劃Q」技術。圖4為對 衝邏輯(對衝器)邏輯框圖。圖5為劃Q邏輯(劃Q器)邏輯框圖。「對衝」技術。這是指n個數的同一位上求和時，若和數為零，則這同一位上n個數 可以消去。在算式中，該位上的這n個數，可以斜線划去，不再參加以後的運算。「劃Q」技術。對Q進位的n個數進行求和運算時，如果在某一位上，其「按位和」 為零；但該位上產生進位m，其符號與n個數的該位上和數同符號；n為彡2的整數，m為整 數；則進位放入下一運算層或本運算層尚未運算過的，任一數據行相鄰高位上的空位或0 位處；同時，將該n個數的該位均置「0」;在算式中，可以斜線划去，不再參加以後的運算；這 稱為「劃Q」 ；在十進位時Q = 10，劃Q即為「劃十」；「劃Q」中m = 0時，即為「對衝」。在實際運算中，常採用先「對衝」、後「劃Q」、再「累加」來獲得混數加減的結果。本發明計算機中混數進位數可不編碼；可以混數進位數(例如，{0，士 1} 二進位 數)編碼；也可以全一碼來編碼，即將各個混數進位數的每一位數S，都以|S|個1從最低位 順序至高位排列來對應，其餘高位均為0或空位；總位數則為Q或(Q-1)或Q/2或(Q+l)/2 位；同時，將S的數符，即表示該位的數為正或負，作為相應全一碼中每一位上的數符。當採用全一碼來編碼混數進位數時，n個數加法僅為n個數中1或T的不重複排列， 稱為「排1」；以全一碼來編碼，稱為「全一編碼」。全一碼編碼可為定碼長或變碼長。這時， 如採用上述「二維運算」，則稱為「三維運算」。相應的運算器，則稱為「三維運算器」。本發明計算機中所採用的元器件為二值元器件；或者三值元器件；或者P值元器 件；P是數元集的基數，P為自然數；這裡，取P為> 3的整數。當以全一碼編碼時，混數運 算在運算及其控制中，採用{T，0，1}三態進行。故本發明計算機中元器件，應採用三值元器 件；如果採用二值元器件時，其中T、1的正負號以一位{二}數表示，其權為0。S卩，以二位 {二}數編碼{1,0，1}三態。根據本發明的另一個方面，提供一種混數進位、進位行計算機，以「混數進位、進位行計算機數字工程方法」來進行總體設計。本發明計算機具有「混數進位結構」和「進位行 結構」。採用上述方案一、二、三、四之一，並進一步採用第一、二、三種步驟之一。其中，輸入 K個普Q進位數，將這些數「轉換成K或2K個混數進位數」，是指轉換成K個混Q進位數； 或轉換成2K個增Q進位數；或轉換成2K個偏Q進位數；或轉換成2K個稱Q進位數。轉換 方法見附混數進位、進位行數學方法。本發明計算機總體邏輯關係的展示，分四個層次進行。首先，是計算機總的邏輯框 圖及其各框設備相互連接關係；然後，是設備中各組件及其相互連接關係；再後，是組件中 各部件及其相互連接關係；最後，是部件之中各邏輯構件、器件及其相互連接關係。由於是 計算機的總體設計，這裡，原則上不涉及零件、元件及其相互連接關係。這樣，就形成了全面 的、系統的總體邏輯關係。展示之所以分層次進行，是因為計算機確實比較複雜，其總體設 計不如此表述會困難重重。本發明計算機主要部分就是CPU中央處理器，特別是其中的運 算器。故本發明以運算器為中心來具體描述如下圖1為混數進位、進位行計算機總邏輯框圖。包括輸入邏輯、CPU中央處理器、外 存、輸出邏輯、控制臺、輸出轉換邏輯、輸入轉換邏輯。其中，CPU中央處理器由內存、混數運 算控制邏輯組成；這些部件的連接關係是本領域公知的。這裡，採用上述方案二之中的第三 種步驟來展示。計算機中所採用的元器件為二值元器件。設定串行輸入K個普通Q進位數到輸入轉換邏輯，參予加減運算，K為> 2的整數， Q為自然數；在輸入轉換邏輯之中，將這些數編碼轉換成K或2K個混數進位數；該混數進位 數編碼為「全一碼」；該全一碼經輸入邏輯至CPU中央處理器；在CPU中央處理器之中，進行 全一碼「對衝」、「劃Q」、「累加」運算；在輸出轉換邏輯之中，將運算結果「全一碼」解碼為混 數進位數；然後，混數進位數解碼或另行轉換為普通Q進位數；最後，在輸出邏輯輸出計算 結果混數進位數，或普通Q進位數，或普通十進位數。總操作由控制臺按既定程序控制，以時鐘脈衝來實現。內存及外存與混數運算控 制邏輯交換數據，參與執行程序。圖2為混數進位、進位行計算機(運算控制)邏輯框圖。由輸入邏輯，K或2K重 運算器，輸出轉換邏輯及控制器組成。其中，控制器和K或2K重運算器組成混數運算控制 邏輯。當採用全一碼編碼時，在由解碼器構成的輸入轉換邏輯之中，相應混數進位數的 每一位數，均被編碼為「全一碼」；然後，在輸入邏輯中，將這些混數進位數的正負符號，分配 到該每一位數所對應全一碼的每一位上去。全一編碼的混數進位數經輸入邏輯輸出，到K 或2K重運算器。輸入邏輯可為全一碼移位寄存器。K或2K重運算器中，全一編碼混數進 制數經K或2K重運算器，獲得全一編碼混數進位數的結果。經由解碼器構成的輸出轉換邏 輯，以混數進位數或普通Q進位數或普通十進位數，通過移位寄存器構成的輸出邏輯輸出。 控制器調控混數運算控制邏輯。圖3為K或2K重運算器第I (或小寫i)位邏輯框圖。I (或小寫i)為序數。"K或2K重運算器」的第I (或小寫i)位由累加器E i和寄存器網、對衝網、劃Q 網組成；i為序數；其中，寄存器網由1寄存器li、2寄存器2i、K或2K寄存器Ki或2Ki組 成；各個寄存器二二相連；K或2K個寄存器存放輸入的K或2K個混數進位數；累加器E i 為與K或2K寄存器Ki或2Ki相應的累加器，用來存放累加和數。每個寄存器及累加器E i的每一位上均設置一個符號位，該符號位為普通二態觸發器；符號位也可以放置在專用的 符號位寄存器中，在運算時為存放混數進位數的寄存器或累加器的每一位分配一個符號。在運算指令的控制下，K或2K重運算器中採用所謂「二維運算」。S卩，在各個數的 同一位上，同時進行運算；並且在各個數的每一位上，亦同時進行運算。這時，「部份和」數 送至寄存器網中，替換已運算過的原存數；進位送至寄存器網中的相鄰高位，替換已運算過 的原存數。當下一個運算層指令到達時，將進位數與「按位和」數再進行相加；如此重複，直 至運算層中，運算後未產生任何「進位」為止；最後，再經累加器E i輸出累加結果；該結果 即為上述所設K個普通Q進位數參予加減運算的結果。上述「K或2K重運算器」當K或2K值較大時，可加以分級、分組處理。本發明計算機具有」進位行結構」，運算採用《進位行方法》。在運算過程中，將產生 的進位存放在與「按位和」數同等的參予運算位置上；即將產生的進位存放在相鄰高位「進 位行」中，與一般運算數同等對待，然後與「按位和」一起進行運算。通常又進一步採用「變 形進位行」，將進位放入下一運算層或本運算層尚未運算過的，任一數據行相鄰高位的空位 或0位處；同一運算層空位或0位中，同一位上需要處理的進位及$和數可以任意不重複地 佔位。本發明計算機具有網絡化結構。「K或2K重運算器」由累加器E和寄存器網、對衝 網、劃Q網組成；圖3為K或2K重運算器第1(或小寫i)位邏輯框圖。1(或小寫i)為序 數。這種網絡化結構給網絡化運算提供了支持。圖4為對衝邏輯(對衝器)邏輯框圖。圖5為劃Q邏輯(劃Q器)邏輯框圖。本發明相應的計算機運算器中，除採用一般的累加器運算外，為了加速運算，採用 「對衝」及「劃Q」邏輯。對K或2K個數中的n個數進行求和運算時，如果在某一位上，其中n 個運算數的「按位和」為零，但產生進位m(與n個數的和數同符號)；n為> 2的整數，m為 整數；進位放入下一運算層或本運算層尚未運算過的，任一數據行相鄰高位的空位或0位 處；然後，將n個運算數的某位均以邏輯方式置「0」，不再參加以後的運算；這稱為「劃Q」; 「劃Q」中m = 0時，稱為「對衝」。其中，「對衝」、「劃Q」優選採用n = 2，m = 0或士1時的 「對衝」、「劃Q」 ；這裡，計算機中元器件採用二值元器件。「對衝」及「劃Q」可採用對衝網和劃Q網。對衝網由一個對衝邏輯巡檢；或由 K(K-l)/2或K(2K-1)個對衝邏輯、對衝邏輯、對衝邏輯與寄存器網中各個寄存器二二相連 組成。劃Q網由一個劃Q邏輯巡檢；或由K(K-l)/2或K(2K-1)個劃Q邏輯、劃Q邏輯、劃 Q邏輯與寄存器網中各個寄存器二二相連組成。對衝、劃Q邏輯可根據電路需要來分級、分組。採用「對衝」及「劃Q」時，由控制器發出的指令，對各個運算數的每一位實施先「對 衝」、後「劃Q」運算。劃Q產生的「進位」(與n個數的該位上和數同符號)，送至下一運算 層或本運算層尚未運算過的，任一數據行相鄰高位的空位或0位處。S卩，在K或2K重運算 器中，「進位」送至下一運算層或本運算層尚未運算過的，任一寄存器的相鄰高位的空位或0 位處的置「1」端。然後，進行累加運算。當參與累加的數的個數>2時，累加可採用「多數 累加器」；當僅僅順序串行二數累加時，累加採用普通二數「累加器」。在實際運算中，常採用先「對衝」、後「劃Q」、再「累加」來獲得混數加減的結果。混數運算時，運算器的輸入需要將{Q}數轉換為混數。另一方面，運算器的輸出在一般中間過程，不必要將混數轉換為{Q}數。只有在需要輸出最終結果時，才將混數轉換為 {Q}數或者轉換成{十}數輸出。這時，本發明相應的計算機，在「運算」數字的輸出界面 上，只需加上混數轉換到{Q}數的解碼器即可。混數進位、進位行計算機，其中所述運算數是混數進位數，Q為自然數。以全一碼編 碼；或者，以混數進位數編碼；或者，不編碼；以全一碼來編碼時，即將各個混數進位數的每 一位數S，都以I S I個1從最低位順序至高位排列來對應，其餘高位均為0，總位數則為Q或 (Q-1)或Q/2或(Q+l)/2位；同時，將S的數符，即表示該位的數為正或負，作為相應全一碼 中每一位上的數符；當採用全一碼來編碼混數進位數時，n個數加法僅為n個數中1或T的 不重複排列；其全一碼編譯可以定碼長或變碼長；本發明計算機中，採用定碼長來展示。這 時，如採用上述「二維運算」，則稱為「三維運算」。相應的運算器，則稱為「三維運算器」。計算機中所採用的元器件為二值元器件；或者三值元器件；或者P值元器件；P是 數元集的基數，P為自然數；這裡，取？為> 3的整數。當以全一碼編碼時，混數運算在運算 及其控制中，採用{T，0，1丨三態進行。故本發明計算機中元器件，應採用三值元器件；如果 採用二值元器件時，其中T、1的正負號以一位{二}數表示，其權為0。S卩，以二位{二}數 編碼{T，0，1}三態。有益效果— . 「混數進位、進位行計算機數字工程方法」的成就「混數進位、進位行數字工程方法」簡稱為《混進方法HJF》，又稱《三Q方法》。當 不致誤解時，也可簡稱為「三Q」。(本申請為其中之一。)其中，「混數進位」包括混Q進位 /增Q進位/偏Q進位及稱Q進位；其中，「數字工程」當代有且僅有三大類計算機(包括 處理器)、筆算工程及算盤。「三Q方法」從「數制」這一根本性能上加以「革命」，從而取得了全面凌駕於現代及 未來各種數字工程方法之上的態勢。它已經大大超越了現有的數字工程方法，登上了數字 工程方法領域的頂峰。本發明申請中，「混數進位、進位行計算機數字工程方法」的重大成 就，主要表現在以下二方面I.計算機數字工程的性能顯著提高一一①運算速度大大加快。原數字工程技術採用普通Q進位，以「累加」來「一重運算」 及「一維運算」;現技術採用混數進位，運用《混進方法HJF》，以「對衝」、「劃Q」及「累加」來 運算。實現了「多重運算」及「三維運算」。②原數字工程技術不便於減法運算；現技術減法 消失了。③原數字工程技術不便於直接表示負數；現技術可以直接表示負數。④原計算機 技術採用普通二進位，不便與普通十進位轉換，需要8421編碼等中轉。現計算機技術當採 用混數進位中的混/增/偏十進位時，其與普十進位同屬十進位類型。因此，十分方便。II.計算機數字工程的結構特徵——①原數字工程技術，只有「普通進位結構」，沒有「混數進位結構」；現數字工程技 術，採用「混數進位結構」。②原數字工程技術，沒有「進位行結構」；現數字工程技術具備「進位行結構」。「混 數進位結構」與「進位行結構」結合起來，稱為「混進方法HJF結構」。簡稱為「HJF結構」或 「混進結構」。③原計算機數字工程技術，沒有「全一碼」結構；現計算機數字工程技術，具備「全一碼」結構。④原計算機數字工程技術，沒有「多重運算」及「三維運算」結構；現計算機具備 「多重運算」及「三維運算」結構。⑤原數字工程技術，沒有「對衝」及「劃Q」邏輯結構；現數字工程技術，具備「對衝」 及「劃Q」邏輯結構。⑥原計算機數字工程技術，沒有「網絡化運算」結構；現計算機數字工程技術，具備 「寄存器網」、「對衝網」及「劃Q網」組成「網絡結構」。另一方面，我們進一步的研究還表明，在數字工程方法領域，在數制層面的成果， 已經被我們一網打盡。數字工程方法領域今後不大可能再出現類似的飛躍。二.混數進位、進位行計算機的成就依據「混數進位、進位行計算機數字工程方法」，來進行總體設計的混數進位、進位 行計算機，簡稱為「混數進位計算機」或「混數計算機」；又稱「三Q計算機」。其中，「混數進 制」包括混Q進位/增Q進位/偏Q進位及稱Q進位。「三Q計算機」從「數制」這一根本性能上加以「革命」，從而取得了全面凌駕於現代 及未來各種處理器，特別是計算機之上的態勢。它已經大大超越了現有的計算機，登上了計 算機(包括處理器)領域的頂峰。表現在以下三方面I.計算機性能顯著提高——見上述一 .I.數字工程的性能顯著提高。據一般情況下粗略估計，新一代計算機的運算速度，當採用三維並取多重係數K =8時，提高五倍左右。當K增加時，則運算速度還將進一步提高。II.計算機結構的特徵——見上述一 .II.數字工程的結構特徵。III.混數進位計算機當採用「全一碼」時，可全部以現有二值元器件來實現運算控 制器。進一步，還需要特別指出的是(1)混數進位、進位行計算機中的「混/增二進位計算機」，已經超越了現有的計算 機，登上了計算機(包括處理器)領域的頂峰。此外，「混/增二進位計算機」原則上兼容「普通二進位計算機」。這是因為，「混/ 增二進位」包含了「普通二進位」。也就是說，包括其內外存、輸出入設備、控制臺及相應的 程序在內，原來在「普通二進位計算機」上使用的，原則上都可以在「混/增二進位計算機」 上使用。(2)當考慮到與普十進位轉換時，混數進位、進位行計算機中的「混/增/偏十進 制計算機」比現有的計算機更加優越。原計算機技術不便與普十進位轉換，需要8421編碼 等中轉；現計算機技術當採用混數進位中的混/增/偏十進位時，其與普十進位同屬十進位 類型。因此，十分方便。(3)當考慮到今後可能出現實用的、穩定的、超高速的三值元器件時(如，量子計 算機中)，混數進位、進位行計算機比現有的計算機更加優越。(4)當考慮到「多值邏輯」領域，特別是「值元集」 Z = {-1,0,1}的多值邏輯，今後 可能取得重大突破時，混數進位、進位行計算機比現有的計算機更加優越。另一方面，我們進一步的研究還表明，在計算機(包括處理器)領域，在數制層面 的成果，已經被我們一網打盡，今後不大可能再出現類似的飛躍。
「三Q計算機」是「計算機」(包括處理器)史上一項重大的革命。


圖1混數進位、進位行計算機總邏輯框圖。包括輸入邏輯101、CPU中央處理器102、 外存103、輸出邏輯104、控制臺105、輸出轉換邏輯108、輸入轉換邏輯109。其中，CPU中央 處理器102由內存106、混數運算控制邏輯107組成。圖2混數進位、進位行計算機(運算控制)邏輯框圖。由輸入邏輯101，K或2K重 運算器202，輸出轉換邏輯108及控制器201組成。其中，控制器201和K或2K重運算器 202組成混數運算控制邏輯107。圖3K或2K重運算器第I (或小寫i)位邏輯框圖。I (或小寫i)為序數。圖4對衝邏輯(對衝器)邏輯框圖。由lij 401, 2ij 402，同工邏輯403，異邏輯 404及與門405組成。圖5劃Q邏輯(劃Q器)邏輯框圖。由lij 401，2ij 402，Q值判定邏輯501，同2 邏輯502及與2門503組成。
具體實施例方式第一部分混數進位、進位行計算機數字工程方法根據本發明的一個方面，提供一種混數進位、進位行計算機數字工程方法，來進行 計算機的總體設計。圖1為混數進位、進位行計算機總邏輯框圖。包括輸入邏輯101、CPU中 央處理器102、外存103、輸出邏輯104、控制臺105、輸出轉換邏輯108、輸入轉換邏輯109。 圖2混數進位、進位行計算機(運算控制)邏輯框圖。由輸入邏輯101，K或2K重運算器 202，輸出轉換邏輯108及控制器201組成。其中，控制器201和K或2K重運算器202組成 混數運算控制邏輯107。本發明中，「混數進位、進位行計算機數字工程方法」的計算機的特殊用途運算，設 計優選上述方案二 ；該數位化工程用操作條件、步驟或流程技術特徵來描述如下①設定 串行輸入K個普通Q進位數到輸入轉換邏輯109，在輸入轉換邏輯109中，編碼或另行轉換 為混數進位數；或者，直接輸入K或2K個混數進位數；該混數進位數編碼為混數進位「全一 碼」；該混數進位全一碼經輸入邏輯101至CPU中央處理器102 ；②在CPU中央處理器102之 中，進行混數進位全一碼「對衝」、「劃Q」、「累加」運算；③在輸出轉換邏輯108之中，將運算 結果混數進位「全一碼」解碼為混數進位數；然後，混數進位數解碼或另行轉換為普通Q進 制數；最後，在輸出邏輯104輸出計算結果混數進位數，或普通Q進位數，或直接為普十進位 數。優選以下第三種步驟；該數位化工程用操作條件、步驟或流程技術特徵來描述如 下第1步，輸入K個普Q進位數參予加減運算，K為彡2的整數，Q為自然數；將這些 數轉換成K或2K個混數進位數；當直接輸入K或2K個混數進位數時，則本步可跳越過去；第2步，採用所謂「二維運算」；即，在K或2K個數的各位上，同時進行運算；對每 一位上，n個和為0的數進行「對衝」 ；n為彡2的整數；第3步，採用所謂「二維運算」；即，在K或2K個數的各位上，同時進行運算；對每一位上，n個和為mQ的數進行「劃Q」 ；n為彡2的整數，m為整數；所得「混數進位」，則存放 到下一運算層的，任一數據行相鄰高位的空位或0位處；第4步，採用所謂「二維運算」；即，在K或2K個數的各位上，同時進行運算；對每 一位上，餘下各數進行「累加」；當參與累加的數的個數>2時，累加可採用「多數累加」；當 僅僅順序串行二數累加時，累加採用普通二數「累加」；當僅剩下一個數時，則直接移至下一 運算層作為「部份和」數；第5步，在下一個運算層中，將上述「按位和」數及「進位」數進行前述第2步、第3 步、第4步求和運算；如此反覆，直至運算層中，運算後未產生任何「進位」為止；則最後所得 混數進位數，即為所求K個普Q進位數加減運算結果；當需要以普Q進位數來表示結果時， 將此結果混數進位數轉換成普Q進位數或直接為普十進位數。上述輸入K個普Q進位數，將這些數「轉換成K或2K個混數進位數」，是指轉換成 K個混Q進位數；或轉換成2K個增Q進位數；或轉換成2K個偏Q進位數；或轉換成2K個稱 Q進位數。本發明計算機具有」進位行結構」，運算採用《進位行方法》。在運算過程中，將產生 的進位存放在與「按位和」數同等的參予運算位置上；即將產生的進位存放在相鄰高位「進 位行」中，與一般運算數同等對待，然後與「按位和」一起進行運算。通常又進一步採用「變 形進位行」，將進位放入下一運算層或本運算層尚未運算過的，任一數據行相鄰高位的空位 或0位處；同一運算層空位或0位中，同一位上需要處理的進位及 和數可以任意不重複地 佔位。因此，本發明計算機必須具有相應的「進位行結構」。本發明計算機具有網絡化結構。「K或2K重運算器」由累加器E i304和寄存器 網311、對衝網312、劃Q網313組成；圖3為K或2K重運算器第I (或小寫i)位邏輯框圖。 1(或小寫i)為序數。這種網絡化結構給網絡化運算提供了支持。本發明計算機具有「對衝器」及「劃Q器」結構，採用「對衝」及「劃Q」技術。「對衝」技術。這是指n個數的同一位上求和時，若和數為零，則這同一位上n個數 可以消去，不再參加以後的運算。「劃Q」技術。對Q進位的n個數進行求和運算時，如果在某一位上，其「按位加」 和為零；但該位上產生進位m，其符號與n個數的該位上和數同符號；n為> 2的整數，m為 整數；則進位放入下一運算層或本運算層尚未運算過的，任一數據行相鄰高位上的空位或 0位處；同時，將該n個數的該位均置「0」，不再參加以後的運算；這稱為「劃Q」 ；在十進位 時Q = 10，劃Q即為「劃十」；「劃Q」中m = 0時，即為「對衝」。在實際運算中，常採用先「對衝」、後「劃Q」、再「累加」來獲得混數加減的結果。本發明中混數進位數優選以全一碼來編碼，即將各個混數進位數的每一位數S， 都以|s|個1從最低位順序至高位排列來對應，其餘高位均為0或空位；總位數則為Q或 (Q-1)或Q/2或(Q+l)/2位；同時，將S的數符，即表示該位的數為正或負，作為相應全一碼 中每一位上的數符。當採用全一碼來編碼混數進位數時，全一碼編碼可為定碼長。這時，如 採用上述「二維運算」，則稱為「三維運算」。相應的運算器，則稱為「三維運算器」。計算機中所採用的元器件為二值元器件。第二部分混數進位、進位行計算機本發明計算機總體邏輯關係的展示，是分四個層次進行的。首先，是計算機總的邏輯框圖及其各框設備相互連接關係；然後，是設備中各組件及其相互連接關係；再後，是組 件中各部件及其相互連接關係；最後，是部件之中各邏輯構件、器件及其相互連接關係。由 於是計算機的總體設計，這裡，原則上不涉及零件、元件及其相互連接關係。這樣，就形成了 全面的、系統的總體邏輯關係。展示之所以分層次進行，是因為計算機確實比較複雜，其總 體設計不如此表述會困難重重。本發明優選採用上述方案二之中的第三種步驟來展示。計算機中所採用的元器件 為二值元器件。本發明計算機主要部分就是CPU中央處理器，特別是其中的運算器。故本 發明以運算器為中心來具體描述如下圖1為混數進位、進位行計算機總邏輯框圖。包括輸入邏輯101、CPU中央處理器 102、外存103、輸出邏輯104、控制臺105、輸出轉換邏輯108、輸入轉換邏輯109。其中，CPU 中央處理器102由內存106、混數運算控制邏輯107組成；這些部件的連接關係是本領域公 知的。設定串行輸入K個普通Q進位數到輸入轉換邏輯109，參予加減運算，1(為> 2的 整數，Q為自然數；在輸入轉換邏輯109之中，將這些數編碼轉換成K或2K個混數進位數； 該混數進位數編碼為「全一碼」;該全一碼經輸入邏輯101至CPU中央處理器102 ；在CPU中 央處理器102之中，進行全一碼「對衝」、「劃Q」、「累加」運算；在輸出轉換邏輯108之中，將 運算結果「全一碼」解碼為混數進位數；然後，混數進位數解碼或另行轉換為普通Q進位數； 最後，在輸出邏輯104輸出計算結果混數進位數，或普通Q進位數，或普通十進位數。總操作由控制臺105按既定程序控制，以時鐘脈衝來實現。內存106及外存103 與混數運算控制邏輯107交換數據，參與執行程序。圖2為混數進位、進位行計算機(運算控制)邏輯框圖。由輸入邏輯101，K或2K 重運算器202，輸出轉換邏輯108及控制器201組成。其中，控制器201和K或2K重運算器 202組成混數運算控制邏輯107。當採用全一碼編碼時，在由解碼器構成的輸入轉換邏輯109之中，相應混數進位 數的每一位數，均被編碼為「全一碼」；然後，在輸入邏輯101中，將這些混數進位數的正負 符號，分配到該每一位數所對應全一碼的每一位上去。全一編碼的混數進位數經輸入邏輯 101輸出，到K或2K重運算器202。輸入邏輯101為全一碼移位寄存器。K或2K重運算器 202中，全一編碼混數進位數經K或2K重運算器202，獲得全一編碼混數進位數的結果。經 由解碼器構成的輸出轉換邏輯108，以混數進位數或普通Q進位數或普通十進位數，通過移 位寄存器構成的輸出邏輯104輸出。控制器201協調控制混數運算控制邏輯107。圖3為K或2K重運算器第1(或小寫i)位邏輯框圖。1(或小寫i)為序數。本發明計算機具有網絡化結構。「K或2K重運算器」由累加器E 1304和寄存器網 311、對衝網312、劃Q網313組成；這種網絡化結構給網絡化運算提供了支持。「K或2K重運算器」 202的第1(或小寫i)位由累加器E i 304和寄存器網311、 對衝網312、劃Q網313組成；i為序數；其中，寄存器網311由1寄存器li 301,2寄存器 2i 302,K或2K寄存器Ki或2Ki 303組成；各個寄存器二二相連；K或2K個寄存器存放輸 入的K或2K個混數進位數；累加器E i 304為與K或2K寄存器Ki或2Ki 303相應的累加 器，用來存放累加和數。每個寄存器及累加器E i 304的每一位上均設置一個符號位，該符 號位為二態觸發器。
在運算指令的控制下，K或2K重運算器202中採用所謂「二維運算」。即，在各個 數的同一位上，同時進行運算；並且在各個數的每一位上，亦同時進行運算。這時，「部份和」 數送至寄存器網311中，替換已運算過的原存數；進位送至寄存器網311中的相鄰高位，替 換已運算過的原存數。當下一個運算層指令到達時，將進位數與「按位和」數再進行相加； 如此重複，直至運算層中，運算後未產生任何「進位」為止；最後，再經累加器E i 304輸出 累加結果；該結果即為上述所設K個普通Q進位數參予加減運算的結果。本發明相應的計算機運算器中，除採用一般的累加器運算外，為了加速運算，採用 「對衝」及「劃Q」邏輯。對K或2K個數中的n個數進行求和運算時，如果在某一位上，其中n 個運算數的「按位和」為零，但產生進位m(與n個數的和數同符號)；n為> 2的整數，m為 整數；進位放入下一運算層或本運算層尚未運算過的，任一數據行相鄰高位的空位或0位 處；然後，將n個運算數的某位均以邏輯方式置「0」，不再參加以後的運算；這稱為「劃Q」; 「劃Q」中m = 0時，稱為「對衝」。其中，「對衝」、「劃Q」優選採用n = 2，m = 0或士1時的 「對衝」、「劃Q」 ；這裡，計算機中元器件採用二值元器件。「對衝」及「劃Q」可採用對衝網312和劃Q網313。對衝網312由K(K_l)/2或 K(2K-1)個對衝邏輯305、對衝邏輯306、對衝邏輯307與寄存器網311中各個寄存器二二相 連組成。劃Q網313由K(K-l)/2或K(2K-1)個劃Q邏輯308、劃Q邏輯309、劃Q邏輯310 與寄存器網311中各個寄存器二二相連組成。對衝、劃Q邏輯可根據電路需要來分級、分組。採用「對衝」及「劃Q」時，由控制器發出的指令，對各個運算數的每一位實施先「對 衝」、後「劃Q」運算。劃Q產生的「進位」(與n個數的該位上和數同符號)，送至下一運算 層或本運算層尚未運算過的，任一數據行相鄰高位的空位或0位處。S卩，在K或2K重運算 器202中，「進位」送至下一運算層或本運算層尚未運算過的，任一寄存器的相鄰高位的空 位或0位處的置「1」端。然後，進行累加運算。當參與累加的數的個數>2時，累加可採用 「多數累加器」；當僅僅順序串行二數累加時，累加採用普通二數「累加器」。上述「K或2K重運算器」當K或2K值較大時，可加以分級、分組處理。圖4為對衝邏輯(對衝器)邏輯框圖。由lij 401, 2ij 402，同工邏輯403，異邏 輯404及與工門405組成。1寄存器li 301，全一編碼為lij 401 ;(j為相應全一碼上各位 的序數，下同；)2寄存器2i 302，全一編碼為2ij 402 ;K或2K寄存器Ki或2Ki 303，全一 編碼為Ki j或2Ki j ；從li j及2i j直至Ki j或2Kij，全一碼編碼的全體中，任取二個形成組 合；取其中一個組合如下述1寄存器li 301的lij 401，其「1」端連接同工邏輯403的輸 入，lij符的「1」端連接異邏輯404輸入；2寄存器2i 302的lij 402，其「 1」端連接同邏 輯403的輸入，2ij符的「1」端連接異邏輯404的輸入；同i邏輯403的輸出連接與i門405 輸入；異邏輯404的輸出連接與i門405輸入；與工門405的輸出，連接1寄存器li 301的 lij 401和2寄存器2i 302的lij 402的置「0」端；圖5為劃Q邏輯(劃Q器)邏輯框圖。由lij 401, 2ij 402，Q值判定邏輯501，同 2邏輯502及與2門503組成。1寄存器li 301，全一編碼為lij 401;2寄存器2i 302，全 一編碼為2ij 402 ;K或2K寄存器Ki或2Ki 303，全一編碼為Ki j或2Ki j ；從li j及2i j直 至Kij或2Kij，全一碼編碼的全體中，任取Q個形成組合；取其中一個組合如下述lij 401 的「1」端連接Q值判定邏輯501的輸入，lij符的「1」端連接同2邏輯502的輸入；2ij 402 的「1」端連接Q值判定邏輯501的輸入；2ij符的「1」端連接同2邏輯502的輸入；如此連接共Q個；Q值判定邏輯501接受共Q個輸入；Q值判定邏輯501的輸出連接與門503的輸 入；同2邏輯502接受共Q個輸入；同2邏輯502的輸出連接與門503輸入；與門503輸出 進位(同符號)，連接K或2K重運算器202中任一寄存器的相鄰高位置「 1」端；同時，與門 503輸出進位，連接1寄存器li301的lij 401和2寄存器2i 302的2i j 402及組合內共 Q個置「0」端。混數運算時，運算器的輸入需要將{Q}數轉換為混數。另一方面，運算器的輸出在 一般中間過程，不必要將混數轉換為{Q}數。只有在需要輸出最終結果時，才將混數轉換為 {Q}數或者轉換成{十}數輸出。這時，本發明相應的計算機，在「運算」數字的輸出界面 上，只需加上混數轉換到{Q}數的解碼器即可。混數進位、進位行計算機，其中所述運算數是混數進位數，Q為自然數。以全一碼來 編碼時，即將各個混數進位數的每一位數S，都以|S|個1從最低位順序至高位排列來對應， 其餘高位均為0，總位數則為Q或(Q-1)或Q/2或(Q+l)/2位；同時，將S的數符，即表示該 位的數為正或負，作為相應全一碼中每一位上的數符；當採用全一碼來編碼混數進位數時， n個數加法僅為n個數中1或T的不重複排列；其全一碼編譯可以定碼長或變碼長；本發明 計算機中，採用定碼長來展示。這時，如採用上述「二維運算」，則稱為「三維運算」。相應的 運算器，則稱為「三維運算器」。計算機中所採用的元器件為二值元器件。舉例說明例一混二進位計算機混數進位、進位行計算機，包括混/增/偏/稱Q進位計算機。其中，混Q進位中 Q = 2時，相應混Q進位、進位行計算機，稱為「混二進位計算機」。「混二進位計算機」可為 上述方案一、二、三、四之一；本發明計算機中，採用方案一來展示。數字工程方法可採用第 一種步驟，或第二種步驟，或第三種步驟。這裡，採用第三種步驟來展示。設串行輸入K個普通二進位數到輸入轉換邏輯109，，參予加減運算，K為> 2的整 數；將這些數編碼轉換成K個混二進位數；混二進位數經輸入邏輯101，輸入CPU中央處理 器102。在K重運算器202中，混二進位數經K重運算獲得混二進位數的結果；然後，輸出 轉換邏輯108以混二進位數或普通二進位數或普十進位數，通過輸出邏輯104輸出；控制器 201調控混數運算控制邏輯107。內存106及外存103與混數運算控制邏輯107交換數據， 執行程序。總操作由控制臺105按既定程序控制，以時鐘脈衝來實現。「K重運算器」202由累加器E i 304和寄存器網311、對衝網312、劃Q網313組成; i為序數；「K重運算器」 202中，寄存器網311由1寄存器li 301、2寄存器2i 302、K寄存 器Ki 303組成；各個寄存器二二相連；K個寄存器存放輸入的K個混二進位數；累加器E i 304為與K寄存器Ki 303相應的累加器，用來存放累加和數。每個寄存器和累加器的每一 位設置一個符號位，該符號位為普通二態觸發器。在運算指令的控制下，K重運算器202中採用所謂「二維運算」。即，在各個數的同 一位上，同時進行運算；並且在各個數的每一位上，亦同時進行運算。這時，「部份和」數送 至寄存器網311中，替換已運算過的原存數；進位送至寄存器網311中的相鄰高位，替換已 運算過的原存數。當下一個運算層指令到達時，將進位數與「按位和」數再進行相加；如此 重複，直至運算層中，運算後未產生任何「進位」為止；最後，再經累加器E i 304輸出累加結果；該結果即為上述所設K個普通Q進位數參予加減運算的結果。本發明相應的計算機運算器中，除採用一般的累加器運算外，為了加速運算，採用 「對衝」及「劃Q」邏輯。「對衝」及「劃Q」可採用對衝網312和劃Q網313。對衝網312由 K(K-l)/2個對衝邏輯305、對衝邏輯306、對衝邏輯307與寄存器網311中各個寄存器二二 相連組成。劃Q網313由K(K-l)/2個劃Q邏輯308、劃Q邏輯309、劃Q邏輯310與寄存器 網311中各個寄存器二二相連組成。採用「對衝」及「劃Q」時，由控制器發出的指令，對各個運算數的每一位實施先「對 衝」、後「劃Q」運算。劃Q產生的「進位」(與n個數的該位上和數同符號)，送至下一運算 層或本運算層尚未運算過的，任一數據行相鄰高位的空位或0位處。即，「進位」送至K重運 算器202中，任一寄存器的相鄰高位的空位或0位處的置「1」端。然後，進行累加運算。當 僅僅順序串行二數累加時，累加採用普通二數「累加器」。這時，如採用上述「二維運算」，則 稱為「三維運算」。相應的運算器，則稱為「三維運算器」。本發明計算機中採用二值元器件，其中T、1的正負號以一位{二}數表示，其權為 0。8口，以二位{二}數編碼{T，0，1}三態。原則上，本發明混二進位、進位行計算機，兼容現有「普通二進位計算機」。這是因 為，「混/增二進位」包含了「普通二進位」。也就是說，包括其內外存、輸出入設備、控制臺 及相應的程序在內，原來在「普通二進位計算機」上使用的，原則上都可以在「混/增二進位 計算機」上直接使用。例二增十進位計算機混數進位、進位行計算機，包括混/增/偏/稱Q進位計算機。其中，增Q進位中 Q= 10時，相應增Q進位、進位行計算機，稱為「增十進位計算機」。「增十進位計算機」可為 上述方案一、二、三、四之一；本發明計算機中，採用方案二來展示。數字工程方法可採用第 一種步驟、或第二種步驟、或第三種步驟。這裡，採用第三種步驟來展示。設定串行輸入K個普通十進位數到輸入轉換邏輯109，參予加減運算，1(為> 2的 整數；在輸入轉換邏輯109之中，將這些數編碼轉換成2K個增十進位數；或者，直接輸入2K 個增十進位數；該增十進位數編碼為「全一碼」；該增十進位全一碼經輸入邏輯101至CPU 中央處理器102 ；在CPU中央處理器102之中，進行增十進位全一碼「對衝」、「劃Q」、「累加」 運算；在輸出轉換邏輯108之中，將運算結果增十進位「全一碼」解碼為增十進位數；然後， 增十進位數解碼或另行轉換為普通十進位數；最後，在輸出邏輯104輸出計算結果增十進 制數，或直接為普通十進位數。總操作由控制臺105按既定程序控制，以時鐘脈衝來實現。 內存106及外存103與混數運算控制邏輯107交換數據，參與執行程序。「2K重運算器」 202由累加器E i 304和寄存器網311、對衝網312、劃Q網313組 成；i為序數；「2K重運算器」 202中，寄存器網311由1寄存器li301、2寄存器2i 302、2K 寄存器2Ki 303組成；各個寄存器二二相連；2K個寄存器存放輸入的2K個增十進位數；累 加器E i 304為與2K寄存器2Ki 303相應的累加器，用來存放累加和數。每個寄存器及累 加器E i 304的每一位分配一個符號位，該符號位為普通二態觸發器。在運算指令的控制下，2K重運算器202中採用所謂「二維運算」。即，在各個數的 同一位上，同時進行運算；並且在各個數的每一位上，亦同時進行運算。這時，「部份和」數 送至寄存器網311中，替換已運算過的原存數；進位送至寄存器網311中的相鄰高位，替換已運算過的原存數。當下一個運算層指令到達時，將進位數與「按位和」數再進行相加；如 此重複，直至運算層中，運算後未產生任何「進位」為止；最後，再經累加器E i 304輸出累 加結果；該結果即為上述所設K個普通Q進位數參予加減運算的結果。本發明相應的計算機運算器中，除採用一般的累加器運算外，為了加速運算，採用 「對衝」及「劃Q」邏輯。「對衝」及「劃Q」可採用對衝網312和劃Q網313。對衝網312由 K(2K-1)個對衝邏輯305、對衝邏輯306、對衝邏輯307與寄存器網311中各個寄存器二二相 連組成。劃Q網313由K(2K-1)個劃Q邏輯308、劃Q邏輯309、劃Q邏輯310與寄存器網 311中各個寄存器二二相連組成。採用「對衝」及「劃Q」時，由控制器發出的指令，對各個運算數的每一位實施先「對 衝」、後「劃Q」運算。劃Q產生的「進位」(與n個數的該位上和數同符號)，送至下一運算 層或本運算層尚未運算過的，任一數據行相鄰高位的空位或0位處。即，「進位」送至2K重 運算器202中任一寄存器的相鄰高位的空位或0位處置「1」端。然後，進行累加運算。當 僅僅順序串行二數累加時，累加採用普通二數「累加器」。這時，如採用上述「二維運算」，則 稱為「三維運算」。相應的運算器，則稱為「三維運算器」。增十進位、進位行計算機，其中所述運算數是增十進位數。增十進位數可以全一碼 編碼；或者，以混數進位數編碼；或者，不編碼；當對增十進位數採用全一碼編碼時，只要將 這些增十進位數的每一位，全一編碼為5位全一碼；然後，將這些增十進位數每一位的正負 符號，分配到其每一位相應的5位全一碼上去。本發明計算機中採用二值元器件，其中T、1的正負號以一位{二}數表示，其權為 0。8口，以二位{二}數編碼{I，0，1}三態。附混數進位、進位行數學方法〖1.《進位行方法》；2.混數進位；3.《混進方法HJF》及其四則運算；4.混十進位 {十*}/增十進位{十1/偏十進位{十，}/稱三進位{三」 }與普十進位{十}的關係； 結論。31.《進位行方法》1.1進位與「進位行」在電子計算機等數字工程的數值運算中，運算速度提高的關鍵之一，就在於「進 位」。進位的獲得，進位的存貯以及進位的參予運算都是至關重要的。「進位」就是爭「速度」。 在筆算工程中，還直接影響到「出錯率」。所謂「進位行」就是，在運算過程中，將產生的進位 存放在與「按位和」數同等的參予運算位置上，然後與「按位和」 一起進行運算。二數相加 時，在同一運算層中，通常將各位上的進位排列成一行，稱為「進位行」。(運算層的概念，見 下述。)舉例如下，設二個普通十進位數求和，算式如式一 123456+345678 = 469134。個位 運算(6+8) = 14，其進位1寫於下一行的高一位上。依此類推。式中二數相加時，各位上不 計進位的求和，稱為「按位加 」。其和稱為「按位和」。按位和的數據行，稱為「0行」。0行與 進位行組成「運算層」。1.2《進位行方法》分析1.2. 1 二數求和的分析採用《進位行方法》的加法運算，由上節可知①二數相加時，每一位上只有二個數相加；在進位行中直接標示進位，不存在任何困難；②驗算十分方便。[引理一]二數相加時，任意位上要麼有進位記為1，要麼無進位記為0 ；[引理二] 二數相加時，任意位上的0和可為0 9之一。但是，當該位上有向高 位進位時，該位上的0.和只能為0 8之一，而不能為9。由[引理一]和[引理二 ]可得[定理一]二數相加時，若且唯若某位上沒有向高位進位時，該位上的 和才可能 出現9。1. 2. 2層次概念及運算層設二數求和為式二 5843029+4746979 = 10590008。由式二的具體運算可見，運算
是分層次進行的。運算層將一個運算解剖成一些子運算。每一運算層中，又將子運算解剖 成微運算。微運算僅完成一項簡單運算。這就是運算的「層次」概念。「層次」概念是數學 中的基本概念，《進位行方法》正是建立在此基礎上。以往的加法運算方法，本質上也隱含 「層次」概念。因此，《進位行方法》中的「層次」，從總體上看並未增加運算的複雜性。反之， 以往的方法由於隱含了「層次」，反而進一步增加了運算的複雜性。這一點，也進一步造成運 算速度被降低。1.2. 3唯一的運算層二數相加時，特別情況下會出現多層運算層。各層有如下關係成立。[引理三]二數相加時，當前一運算層某位上有進位時，其後各運算層該位上均不 可能出現進位。(由引理一、二得)[引理四]二數相加時，當後一運算層某位上有進位時，其前各運算層該位上必無 進位。(由引理一、二得)[定理二] 二數相加時，各運算層同一位上，要麼都無進位，要麼只能有一個進位。 (由引理三、四得)[推論]二數相加時，可將全部各運算層進位行合併為一個進位行；除第0運算層 (初始運算式)外，可以將各運算層合併為一個運算層。因此，以後為使用方便，二數相加時，除初始運算式外，視為僅有唯一運算層。該唯 一運算層和，即為所求該二數相加和數。1.2. 4 「變形進位行」為了減少運算層數，一個運算層中某位上的進位，可以放入下一運算層或本運算 層尚未運算過的，任一數據行相鄰高位的空位或0位處；同一運算層空位或0位中，同一位 上須處理的進位及e和數可以任意不重複地佔位。這就是說，上述「進位行」這時已經變為 相應的「變形進位行」。1. 3小結所謂《進位行方法》就是，在二數加減運算過程中，進位放入下一運算層 或本運算層尚未運算過的，任一數據行相鄰高位上的空位或0位處；與一般運算數同等對 待；然後，與「按位和」一起進行運算。1. 4三數及三數以上求和分析設三數求和，算式為231+786+989 = 2006 (式三)。又，設六數求和。算式為 786+666+575+321+699+999 = 4046 (式四)。操作要點①多個數相加，常出現二個及二個以上的運算層。為了儘量減少運算層常採用以下方式a、較小的數，直接合併算；b、儘量在「配對」中進位；c、儘量減少在第一運算層上相 加數的個數；d.儘量使第二及二以上運算層不出現。
②「相同數」、「連續數」等，可直接得「部分和」。③同一位上各數也可進行「累加」。累加採用> 2的「多數累加」；當採用普通二數 「累加」時，則順序串行累加。④或者，直接移至下一運算層2.混數進位2. 1《數制理論SZLL》2. 1. 1按同一種規則記錄數，用在一個數系統中，進行運算的數的制度，稱為「記數 系統的制度」。簡稱為「數制」。《數制理論SZLL》就是研究數制的生成、分類、分析、比較、變 換、計算等的科學。它也是研究數制在數論、集合論、群論及博弈論等數學其他分支；及其在 多值邏輯、Walsh函數、《模隨論MSL》等各鄰近學科；特別是在數字工程領域的計算機、筆算 工程及算盤中應用的科學。它是數學的基礎理論之一。數學科學，即「數」的科學。「數」的 基本之一為「數制」。因此，《數制理論SZLL》是「核心數學」的「核心」之一。2. 1.2位值制數制設，構造一個數系，其中的數以各不相同位置上的「數符」來表示。「數符」又稱「數 字」。對於每個數位上的全部數字，均給定一個單位值(又稱「位值」)。數字通常從右向左 水平排列，其值由低(小)到高(大)。以此規則來表示整個數系中每一個數的數制，稱為 「位值制數制」。我們以下討論的數制，都是「位值制數制」。在不致誤解時，也直接簡稱為 「數制」。2. 1. 3數制的三大要素數位I (或i)，數元集Zi和權Li。a、數位1(或i，下同)表示數制中數的各位數字的位置。1(或i)為序數，各位從 右至左來表示。BP, i = 1,2,3,…表示該數的第1，2，3，…位。b、數元集Zi，表示第I位上的「數元」組成的集合。同一數制系統中，各個數同一 位上不同符號的全體，組成一個該位上的數符集。該數符集中的元素，稱為「數的元素」。簡 稱為「數元」。因此，該數符集稱為「數元集Z」。數元集Zi可以隨著i的取值不同而不同， 也可以相同。當各位上的Zi均為相同的Z時，相應的數制稱為「單一集數制」；當相應的數 制為下述「進位」時，稱為「單一集進位」。當各位上的Zi不全相同時，相應的數制稱為「聯 合集數制」；當相應的數制為下述「進位」時，稱為「聯合集進位」。數元集Zi中的數元可為複數或其他多種多樣符號。在《數制理論SZLL》中，以… 來表示數元( ， ， ， )，」為自然數。以表示第i位上數元a」。約定，a」= -A(A為 複數)時，可表示為…=A。為便於計算，通常取數元…為整數，以阿拉伯數字來表示。數元集Zi以集合-",aj,…}來表示，即Zi = -",aj,…}；或者，Zi以 文字表明其特徵。數元集Zi的基數Pi (Pi為自然數)，表示了集的元素總數。恩格思指出它「不但 決定它自己的質，而且也決定其他一切數的質。」 Pi的取值不同，標記了數元集Zi的變化。 各位上的Pi為相同的P，則稱為「單一基數」；否則，稱為「聯合基數」。在《數制理論SZLL》的「位值制數制」中，定義數中的「空位」表示「無」，其位值為 0，稱為「空位0」。「空位0」是0的一種，是0的一種表達形式，是一種隱含的0。通常不加以標明；在數元集中，「空位」是一種特殊的數元，稱為「空位元」。簡稱為「空元」。「空元」是 每一個「位值制數制」數元集均有的數元，其在數元集中的表示即為「空位」。通常不加以標 明。「空元」是數元集中，唯一通常不計入數元…，也不計個數，即個數為0的數元；另一方 面，在特別情況下，為統一表述，則將其計入數元，其個數計為1。c、權Li，表示第i位上的位值大小。特稱此位值為「權Li」。Li為實數。為便於 計算，通常取權Li為整數，特別是自然數，以阿拉伯數字來表示。不同的Li，就決定了不同 的位值。在「編碼理論」中，「編碼」的主要特徵就在於權Li。實際中常見的權Li採用所謂「冪權」。即，令Li = Q,-1、為實數。為便於計算， 通常取Qi為整數，特別是自然數。本文下述，除特別註明外，Q均為自然數。Qi可以阿拉伯 數字來表示，也可以中文小寫數字來表示。常見各位Li均為冪權，而且成等比Q的數制。Q 稱為數制冪權的「底數」或數制的「底數」。底數Q的不同，決定了不同的Li，從而決定了不 同的位值。Qi可以隨著i的取值不同而不同，也可以相同。當各位上的數制冪權底數Qi均 為相同的Q時，相應的數制稱為「單一 Q進位」。簡稱為「Q進位」或「進位」。「進位」的底數 Q，又稱為「進位的基本進位值」，簡稱為「基本進位值」。又稱為「進位值」或「基值」。當各位 上的數制冪權底數Qi不全相同時，相應的數制稱為「聯合Q進位」。另一種常用的權Li採 用「等權」，即各位上的權L相同。為了簡明起見，對於一般計算而言，本文以下只討論數制 中的「進位」。顯然，根據上述數制的三大要素，數制可以有無窮無盡的種類。2. 2混數及對稱2.2. 1混數及混數進位。當數元集Zi中含數元0時，該相應進位被稱為「含0進位」;當數元集Zi中不含數 元0時，該相應進位被稱為「不含0進位」。通常情況下，所謂進位均指「含0進位」；因此， 當不致誤解時，「進位」專指「含0進位」。當數元集Zi中，全部數元為連續整數成為「整數段」時，該相應進位被稱為「整數 段進位」。對於Q進位，則稱為「整數段Q進位」。恩格斯指出「零比其他一切數都有更豐 富的內容。」鑑於「0」的這種特殊重要性，在《數制理論SZLL》中，含0整數段去掉0時，仍 作為一種特殊的整數段。當數元集Zi中的數元，可為正數元、負數元或中性數元0時，即允許有負數元時， 相應進位被稱為「混數進位」。混數進位中的數，稱為「混數」。「混數」中既有正數元又有負 數元的數，稱「純混數」。2. 2. 2 對稱在《數制理論SZLL》中，當數元集Zi中的正負數元全部是相反數時，相應進位稱為 「對稱進位」。對於Q進位，則稱為「對稱Q進位」。簡稱為「稱Q進位」。稱Q進位中，9為> 1的整數；當數元集的正負數元全部不是相反數時，相應進位稱為「不對稱進位」。對於Q進 制，則稱為「不對稱Q進位」；當數元集的正負數元有的是相反數，有的不是相反數時，相應進 制稱為「偏對稱進位」。對於Q進位，則稱為「偏對稱Q進位」。簡稱為「偏Q進位」。2. 3基數P與基本進位值Q的關係，關係函數P = f (q)在任一個具有整數段數元集的Q進位中，當P = Q時，自然數在該進位中可以連續 唯一的形態表達，稱為「連續進位」，又稱「普通進位」；對於Q進位，則稱為「普通Q進位」。簡稱為「普Q進位」；當P > Q時，自然數在該進位中可以連續，但有時同一個數以多種(甚 至無限多種)形態表達，稱為「重複進位」，或「增強進位」。對於Q進位，又稱為「增強Q進 制」，簡稱為「增Q進位」；當P 1的整數，稱為「含0普Q進位」。符號表示為{含0，Q}；對於不含0的ZQ= {1，2，…， Q}Q，Q為自然數，稱為「不含0普Q進位」。符號表示為{不含0，Q}。含0和不含0的普Q 進位，合起來統稱為「普Q進位」，Q為自然數。符號表示為{Q}。當不致誤解時，「含0普Q 進位」亦可稱為「普Q進位」，亦以符號{Q}來表示。故可以符號{二}及{十}來表示普 二進位及普十進位。2. 5本文專門研究的幾類混數進位本文僅研究如下的幾種混數進位。它們是混Q進位、增Q進位、偏Q進位及稱Q進 制。簡寫為「混/增/偏/稱Q進位」。稱Q進位中，Q為> 1的整數。2. 5. 1 混 Q 進位ZQ={0，±1，…，士(Q_1)}Q進位，Q為> 1的整數，稱為「含0混Q進位」。符號 表示為{含0，Q*}；對於不含0的ZQ= {士1，士2，…，士 Q}Q進位，Q為自然數，稱為「不含 0混Q進位」。符號表示為{不含0，Q*}。含0和不含0的混Q進位，合起來統稱為「混Q進 制」，Q為自然數。符號表示為{Q*}。當不致誤解時，「含0混Q進位」亦可稱為「混Q進位」， 亦以符號{(H來表示。在《數制理論SZLL》中，{十的名稱是「單一基數P = 19，含0，整數段，對稱的 十進位」。可寫為{十九，含0，整數段，對稱}十進位，或者寫為{0，士 1，士 2，…，士 9}十 進位。一般情況下，進一步符號表示為{十*}，稱為「混十進位」。{二 的名稱是「單一 基數P = 3，含0，整數段，對稱的二進位」。可寫為{三，含0，整數段，對稱} 二進位，或者寫 為{0，士 1} 二進位。一般情況下，進一步符號表示為{二 1，稱為「混二進位」。2. 5. 2 增 Q 進位在上述2. 3節「增Q進位」中，本文只討論如下這種類型增Q進位中，特別重要的一種是P = Q+l > Q，Q為自然數。對於含0的ZQ = {0， 士 1，…，士Q/2}Q進位，Q為正偶數，稱為「含0增Q進位」。符號表示為{含0，QA}；對於 不含0的ZQ= {士1，士2，…，士(Q+1)/2}Q進位，Q為正奇數，稱為「不含0增Q進位」。符 號表示為{不含0，Qa}。含0和不含0的增Q進位，合起來統稱為「增Q進位」，Q為自然 數。符號表示為{QA}。當不致誤解時，「含0增Q進位」亦可稱為「增Q進位」，亦以符號 {Qa}來表示。
在《數制理論SZLL》中，{十1的名稱是「單一基數P = 11，含0，整數段，對稱的 十進位」。可寫為{十一，含0，整數段，對稱}十進位，或者寫為{0，士 1，士 2，…，士 5}十 進位。一般情況下，進一步符號表示為{十1，稱為「增十進位」；{二1的名稱是「單一 基數P = 3，含0，整數段，對稱的二進位」。可寫為{三，含0，整數段，對稱} 二進位，或者寫 為{0，士 1} 二進位。一般情況下，進一步符號表示為{二1，稱為「增二進位」。2. 5.3 偏 Q 進位在上述2. 2. 2節「偏Q進位」中，本文只討論如下這種類型在「普Q進位」的偏Q進位中，特別重要的是在其「數元集」中，僅有一個絕對值最 大的正數元沒有相應的負數元，其餘均為0或對稱數元的一種。Q為自然數。本文中，偏Q 進位僅指這一種。對於含0的ZQ= {0，士 1，…，士(Q/2-l)，Q/2}Q進位，Q為正偶數，稱為 「含0偏Q進位」。符號表示為{含0，Q，}；對於不含0的ZQ = {士1，士2，…，士(Q-l)/2， (Q+1)/2}Q，Q為正奇數，稱為「不含0偏Q進位」。符號表示為{不含0，Q』}。含0和不含 0的偏Q進位，合起來統稱為「偏Q進位」，Q為自然數。符號表示為{Q』}。當不致誤解時， 「含0偏Q進位」亦可稱為「偏Q進位」，亦以符號{Q』 }來表示。故可以符號{十』 }及{ 二』 }來表示「偏十進位」及「偏二進位」。在《數制理論 SZLL》中，{十』}的名稱是「單一基數P= 10，含0，整數段，偏對稱的十進位」。可寫為 {十，含0，整數段，偏對稱}十進位，或者寫為{0，士 1，士2，…，士4，5}十進位。一般情況 下，進一步符號表示為{十』 }，稱為「偏十進位」；{ 二』 }的名稱是「單一基數P = 2，含0， 整數段，偏對稱的二進位」。可寫為{ 二，含0，整數段，偏對稱} 二進位，或者寫為{0，1} 二 進位。一般情況下，進一步符號表示為{ 二』 }，稱為「偏二進位」。2. 5. 4 稱 Q 進位在上述2. 2. 2節「稱Q進位」中，本文只討論如下這種類型在「普Q進位」的稱Q進位中，對於普通對稱含0的ZQ= {0，士 1，…，士(Q_l)/2} Q進位，9為> 1的奇數，稱為「含0普通對稱Q進位」。符號表示為{含0，Q」}；對不含0 的ZQ= {士1，…，士 Q/2}Q進位，Q為正偶數，稱為「不含0普通對稱Q進位」。符號表示為 {不含0，Q」}。含0和不含0的普通對稱Q進位，合起來統稱為「普通對稱Q進位」，當不致 誤解時，簡稱為「稱Q進位」。Q為>1的整數。符號表示為{Q」}。當不致誤解時，「含0普 通對稱Q進位」，亦可稱為「稱Q進位」，亦以符號{Q」}來表示。在《數制理論SZLL》中，{三」 }的名稱是「單一基數P = 3，含0，整數段，對稱的 三進位」。可寫為{三，含0，整數段，對稱}三進位，或者寫為{0，士 1}三進位。一般情況 下，進一步符號表示為{三」 }，稱為「稱三進位」。2. 6混數進位編碼以混數進位來編碼的方法，稱為「混數編碼」。當A進位數元以B進位數來編碼時，A進位數按位排列成相應的B進位數。這稱 為「以B進位數編碼的A進位數」，簡稱為「B編碼的A數」，或「編碼B數」，或「編碼數」。例， {十}328 = { 二 } 101001000 ；其「編碼{ 二 }數」為 0011,0010，1000。如上述「編碼{0， 士 1} 二進位數」，即指以{0，士 1} 二進位(其特況為普通二進位)數來編碼的「編碼數」。所 謂「編碼B數」的運算，即為「編碼B進位」運算。這時，A進位數的位與位間為A進位運算， 但每位中則為B進位運算。
A進位數元以B進位數來編碼時，所需B進位數的最多位數，稱為「碼長」。固定的 「碼長」，稱為「定碼長」；如最高位0不加以標明，使之成為「空位0」不計入「碼長」內時，相 應「碼長」是變化的，稱為「變碼長」。混數進位、進位行數字方法中，所述運算數是混數進位數。可以不編碼；可以混數 進位數(例如，10，士 1} 二進位數)編碼；也可以全一碼來編碼，即將各個混數進位數的每 一位數S，都以|S|個1從最低位順序至高位排列來對應，其餘高位均為0或空位；總位數 則為Q或(Q-1)或Q/2或(Q+l)/2位；同時，將S的數符，即表示該位的數為正或負，作為相 應全一碼中每一位上的數符。當採用全一碼來編碼混數進位數時，n個數加法僅為n個數中1或T的不重複排列， 稱為「排1」；以全一碼來編碼，稱為「全一編碼」。全一碼編碼可為定碼長或變碼長。2. 7設定一個普Q進位數，總可以轉換成相應的一或二個混數進位數的證明。(1)關於混Q進位數將這個普Q進位{Q}數的正負符號，分配到相應這個數的每 一位上去，即成為相應的一個混Q進位數；(2)關於增Q進位數1)以含0的{Q} — {QA}數轉換為例{Q} = {0,1,…，(Q_1)}Q，Q 為〉1 的整數……①{Qa} = {0，士 1，…，士Q/2}Q。Q 為正偶數……②由①及②可知，Q為彡2的偶數。... Q 彡 2，2Q 彡 2+Q, Q 彡 Q/2+1, ... (Q—1)彡 Q/2當Q = 2時，(Q-1) = Q/2。即以絕對值而言，{ 二 }最大數元所表示的{ 二 }數， 等於{二1最大數元所表示的{二}數；當Q為>2的偶數時，(Q-1) >Q/2。即以絕對值 而言，{Q}最大數元所表示的{Q}數，總是大於{Qa}最大數元所表示的{Q}數。這時，{Q} 數元(Q-1) = {Qa}數元II。即，{Q}數元(Q-1)轉換成相應的{Qa}數，為兩位數II。其 中，高位實質是「進位」。由此可知，一個{Q}數轉換成相應的{Qa}數，當Q = 2時，仍為一 個{QA}數；當Q為>2的偶數時，可統一成為二個{Qa}數之和。其中一個{Qa}數，即為 「進位行」數。2)對於不含0的情況，Q為正奇數。同理可證，有類似的結論。由此可知，一個普Q進位數，總可以轉換成相應的二個增Q進位數。其一，是由普 Q進位數的各位單個數字，分別轉換時產生的增Q進位數各位上的「個位」值；其二，是由這 一轉換時產生的各個進位，所組成的「進位行」。(3)關於偏Q進位數同理可證，與增Q進位一樣有類似的結論。(4)關於稱Q進位數同理可證，與增Q進位一樣有類似的結論。3.混數進位四則運算。混數進位包括混Q進位、增Q進位、偏Q進位及稱Q進位，簡寫為「混/增/偏/稱 Q進位」。混數進位四則運算之中，特別研究Q= 10或3的情況。關於混十進位{十*}、增 十進位{十1、偏十進位{十』 }及稱三進位{三」 }，分述如下。3.1{十*}的四則運算①{十的加法例123+456=427式中求得和為5 7互。當需要轉化為普十進位{十}數時，和為427。一般來說，所 求和5 不必轉化(特別是作為計算過程中間結果時)。確需轉化時，方法見3. 1轉換法則。②{十*}的減法例 123-4閱二1烈+156=339 ;例 112+56-32-85+67-46 = 72③{十的乘法例2劉X8§=12S02④{十*}的除法例 5728 + 23 = 249......13.2{十1的四則運算①{十八}的加法例123+344=433式中求得和為433。當需要轉化為普十進位{十}數時，和為427。一般來說，所求 和433不必轉化(特別是作為計算過程中間結果時)。確需轉化時，方法見3. 1轉換法則。②{十Δ}的減法例；例 112+155-32-155+1 羽-5扣 132③{十八}的乘法例212X131=11502④{十八}的除法例1羽+ 23=251......1 3.3{十』 }的四則運算①{十，}的加法例123+344=433式中求得和為433。當需要轉化為普十進位{十}數時，和為427。一般來說，所求 和433不必轉化(特別是作為計算過程中間結果時)。確需轉化時，方法見3. 1轉換法則。②{十，}的減法例03-344=113+況1=341 ；例 112+155-32-125+133-54=132③{十，}的乘法例242X 131=11502④{十，}的除法例11332 + 23=251 ......13.4{三」}的四則運算①{三」}的加法例10 1+1 00=1Π 1求得和為1 1。當需要轉化為普十進位{十}數時，和為43。一般來說，所求和 1 1不必轉化(特別是作為計算過程中間結果時)。確需轉化時，方法見3. 1轉換法則。②{三，，}的減法例10 1-Π00=01 1③{三」}的乘法例10 1Χ1 00=1 0 00④{三」}的除法例{十}25 + 18 = 1…7 ιο + 1 00=1 …1 13. 5四則運算的特點①加減法合併為加法，減法化為加法來運算。這一來實際計算中，就消除了通常連 加減的困難。這是由於混數進位的特性所決定。②「對衝」技術。這是指η個數的同一位上求和時，若和數為零，則這同一位上η個 數可以消去。在算式中，該位上的這η個數，可以斜線划去，不再參加以後的運算。「劃Q」技術。對Q進位的η個數進行求和運算時，如果在某一位上，其「按位加」 和為零，但該位上產生進位m(與η個數該位上和數的符號一致)；η為彡2的整數，m為整 數；則進位放入下一運算層或本運算層尚未運算過的，任一數據行相鄰高位上的空位或O 位處；同時，將這η個數的該位均置「0」，不再參加以後的運算。在算式中，這η個數的該位， 可以斜線划去；這稱為「劃Q」 ；在十進位時Q = 10，劃Q即為「劃十」；「劃Q」中m = O時， 即為「對衝」。在實際運算中，常採用先「對衝」、後「劃Q」、再「累加」來獲得混數加減的結果。③乘除方法簡單。由於採用混數可使除法中的「減」過程變為「加」過程。為了去掉「減」過程的思路，進一步還可以令被除數變號。然後，整個「減」過程完全變成「加」過程。這可使整個運算的複雜性進一步降低。應該注意，此時若出現餘數，則要將該餘數變號 後，才是最終運算結果的餘數。同時，除法中的試商過程，可變為予先設定的迭代過程。④四則運算加減乘除，均可全面地顯著提高運算速度。⑤加強運算正確性的保障，在「筆算工程」中，大大降低了筆算的出錯率。4.混十進位{十與普十進位{十}的關係。4. 1{十與{十}數的轉換法這裡指整數的情況，例如{十]3哀2596= {十} 221716。{十}數本身即為{ +
*}數的一種特況，故{十}數不經轉換即為{十數。因此，{十}數轉換成{十1數隻 要將這些普Q進位數的正負符號，分配到相應這些數的每一位上去。{十數轉換成{十}數。方法有幾種一種是將{十1數變為一正一負的二個 {十}數求和。這有好多方式。其中，的是將該{十1數中各正數字位及0位作為一正{十} 數，而將各負數字位作為一負{十}數。例{十*} 3822 96 = {十} 302006 - 80290 = 221716。再一種是在該數的各位上，使正數不變；負數變為其絕對值對10取「補」數，同時在 相鄰的高位減1(即加T)。另一種方法是在該數的各位上，連續正數字(或0)的數欄位 照寫不變。如3X2XX6。但，當其不在{十數末尾(個位)時，則最低位加T ；連續負數 字的數欄位，則使負數字變為其絕對值對9取「補」數，如X1X70X。然後，在其最低位加 1。這樣，求得結果為221716，即為相應{十}數。當需轉換的{十數首位為負，即該數為負數時，則將該數的相反數轉換成{十} 數，然後取此{十}數的符號為負即可。4. 2 {十與{十}對照表及其說明(表一)
0=00=DOO=-=iW)+Ο=Ο0=ΟΟΟ="·=5^Ο_
I=1§=m=—=I^ 99>=…=柏 2=Il=IM=>Tg=l98='"=T98 3 =17=197="-=1575=17=197=…=1幻
5 =Il=IiJ =···=1 躬5=Τ5=Τ95=' =Τ95
6=14=194=·· = 4= 94="= 947=n=m=^=m
8= 92
10 = 1 =190 = .'.=J^S10= Τ0= 90 = -= 9
" (^ 9θ=-= 5οMd=M=Tw
II=31=Ι9Ι=' =1911Τ= Γ= 9> …
* . ■ ■* .表一說明①表一中0+0_分別為從正負方向趨近於0所獲得的0。②表一中 表示形式為「連續非負整數個9」的全體的縮寫。即 ，可為0個9，可為1個9，可為99，可為999，…等形式。這種形式表示的集合，稱為「連集」。顯然，「連集」為 無限集。設E為整數，則 為E的「連集」，簡稱為「連E」。讀作「Ε點」。以「連集」形式表示
的一組無窮個數，稱為「連集數組」或「連集組數」。
③由數 ο的二種表達形式可知5= ο - 5 =ο。
④在{十*}數系統中，「連集」形式有且僅有Hg，5)四種。由於0= 0， 故「連集」形式有且僅有(&，&，i )三種，亦可寫為( ，土$ )三種。
4.3 ■[十與{十}關係分析 9{十}數是{十數的一部分，{十}數集是{十數集的真子集； {十 數〕{十}數，即{十數對{十}數有真包含關係。{十}數與{十數的關係 是「一多對應」關係，而不是「一一對應」關係。正由於此，{十就獲得了多樣處理的靈活 性。這是{十運算中多樣性、快速性的原因。從這一點來說，{十具有較強的功能。{十}中ρ = Q，因而在該進位中，自然數是連續唯一形態表達。它沒有這種多樣 性，也缺少了這種相應的靈活性。{十*P>Q，因而在該進位中自然數會出現多種形態 表達。這正是該進位靈活性所在，它使運算得以簡便快捷。也可以說{十是以多樣性來 換取了靈活性。有了它，才有了《混進方法HJF》，才有了「筆算工程」的新技術方案。有了 它，也才有了處理器及其相應電子計算機新技術方案。{十數轉換為{十}數，只能化為相應唯一的一個數。這是因為，{十數可經 {十}數加減直接獲得，而{十}數加減運算後的結果是唯一的。反之，{十}數也只能化 為相應唯一的一組{十「連集組數」。所以，這種{十}數的「一」與{十1 「連集組數」 的「一」組，二者是「一一對應」關係。由此，可建立一種{十數與{十}數的互為映射關 系。由於變換是集到自身上的對應，所以{十}與{十數是「一一變換」。對於運算系統 來說，{十}與{十數系統是「自同構」。相應{十}數的各種運算性質，亦在{十數 系統中成立。應當指出，顯然，上述對{十}與{十的分析，完全相應於{Q}與{(Π的分析， 因為{十}與{Q}是同構的。由此可知①{Q}數是{(Π數的一部份，{Q}數集是{(Π數 集的真子集。徹}數二{Q}數，即{(Π數對於{Q}數有真包含關係。②{Q}數與{(Π數 的關係是「一多對應」，而不是「一一對應」。③同時，{Q}中的「一」個數與相應的{(Π中的 「一」組「連集組數」，二者之間是「一一對應」關係。④{Q}與{(Π數系統是「自同構」。相 應{Q}數系統的各種運算性質，亦在{(Π數系統中成立。以下4.至4.3節為增Q進位的情況4.增十進位{十八}與普十進位{十}的關係。4. 1 {十Δ }與{十}數的轉換法這裡指整數的情況，例如·(十Δ} 222324 = {十} 221716。{十}數需經表一轉換
成為{十1數。{十1數轉換成{十}數。方法有幾種一種是 將{十1數變為一正一 負的二個{十}數求和。這有好多方式。其中，的是將該{十1數中各正數字位及0位作 為一正{十}數，而將各負數字位作為一負{十}數。例{十巧222323 (十}222020-304 =221716。再一種是在該數的各位上，使正數不變；負數變為其絕對值對10取「補」數，同時在相鄰的高位減1(即加I)。另一種方法是在該數的各位上，連續正數字(或0)的數字 段照寫不變。如222X2X。但，當其不在{十1數末尾(個位)時，則最低位加I;連續負 數字的數欄位，則使負數字變為其絕對值對9取「補」數，如XXX6X5。然後，在其最低位 加1。這樣，求得結果為221716，即為相應{十}數。當需轉換的{十、數首位為負，即該數為負數時，則將該數的相反數轉換成{十} 數，然後取此{十}數的符號為負即可。4. 2 {十Δ }與{十}對照表及其說明(表一) 表一 {十Δ }與{十}數對照表說明①{十}數相應的{十1數可有重複數，也可沒有；其中，凡{十1數中沒 有數字5 (正或負)出現時，則相應{十}數沒有重複的{十八}數。②凡{十~數中有數字5 (正或負)出現時，則相應{十}數有重複的{十1 數。此時，該相應{十}數中可有數字5，也可沒有。{十1數對{十}數的重複數，以 5= IB及B = Τ5為「主重複」，其餘重複數均可由此推出。③實質上，由於{十1的數元集中既含有5，又含有"B才產生相應的重複數。換句 話說，只要{十1的數元集中去掉5或B，則不會產生重複數。這時，相應這種無重複數的 進位，稱為Q = 10的偏Q進位{Q』 }。4.3{十~與{十}關係分析{十}數與{十1數的關係是部分「一多對應」關係，而不是「一一對應」關係。正 由於此，{十1部分多樣性就獲得了部分處理的靈活性。這是{十1運算中部分快速性的 原因。從這一點來說，{十1具有較強的功能。{十1數轉換為{十}數，只能化為相應 唯一的一個數。這是因為，{十1數可經{十}數加減直接獲得，而{十}數加減運算後 的結果是唯一的。反之，{十}數也只能化為相應唯一的一組{十1數。所以，這種{十} 數的「一」與{十1數的「一」組，二者是「一一對應」關係。由此，可建立一種{十1數與 {十}數的互為映射關係。對於運算系統來說，{十}與{十1數系統「同構」。相應{十} 數的各種基本運算性質，亦在{十1數系統中成立。{十1 *P>Q，因而在該進位中自然數有時會出現多種形態表達。這正是該進 制部分靈活性所在，它使運算得以簡便快捷。也可以說{十、是以部分多樣性來換取了部 分靈活性。{十}中P = Q，因而在該進位中，自然數是連續唯一形態表達。它沒有這種多 樣性，也缺少了這種相應的靈活性。應當指出，顯然，上述對{十}與{十1的分析，完全相應於{Q}與{0Δ}的分析， 因為{十}與{Q}是同構的。由此可知①{Q}數與{9δ}數的關係是部分「一多對應」，而 不是「一一對應」。②同時，{Q}中的「一」個數與相應的{9δ}中的「一」組數，二者之間是「一一對應」關係。③{Q}與{9δ}數系統「同構」。相應{Q}數系統的各種基本運算性質， 亦在{9δ}數系統中成立。以下4.至4.3節為偏Q進位的情況4.偏十進位{十』 }與普十進位{十}的關係。4. 1{十』 }與{十}數的轉換法這裡指整數的情況，例如·(十，} 222324 = {十} 221716。{十}數需經表一轉換 成為{十』 }數。{十』 }數轉換成{十}數。方法有幾種一種是將{十』 }數變為一正一 負的二個{十}數求和。這有好多方式。其中，的是將該{十』 }數中各正數字位及0位 作為一正{十}數，而將各負數字位作為一負{十}數。例{十』 } 222325 ={十} 222020 -304 = 221716。再一種是在該數的各位上，使正數不變；負數變為其絕對值對10取「補」 數，同時在相鄰的高位減ι(即加T )。另一種方法是在該數的各位上，連續正數字(或ο) 的數欄位照寫不變。如222X2X。但，當其不在{十』}數末尾(個位)時，則最低位加1; 連續負數字的數欄位，則使負數字變為其絕對值對9取「補」數，如XXX6X5。然後，在其 最低位加1。這樣，求得結果為221716，即為相應{十}數。當需轉換的{十』}數首位為負，即該數為負數時，則將該數的相反數轉換成{十} 數，然後取此{十}數的符號為負即可。4. 2 {十』 }與{十}對照表及其說明(表一) 表一 {十』 }與{十}數對照表說明表一中這種無重複數的「普Q進位」進位，屬於偏Q進位{Q』}中特別重要的 一種。其中，Q = 10。4.3{十』 }與{十}關係分析{十』 }數與{十}數的關係是「一一對應」關係。{十』 }數轉換為{十}數，只能 化為相應唯一的一個數。這是因為，{十』}數可經{十}數加減直接獲得，而{十}數加減 運算後的結果是唯一的。反之，{十}數也只能化為相應唯一的{十』}數。由此，可建立一 種{十』 }數與{十}數的互為映射關係。對於運算系統來說，{十}與{十』 }數系統「同 構」。相應{十}數的各種基本運算性質，亦在{十』 }數系統中成立。{十』 }中P = Q，因 而在該進位中，自然數是連續唯一形態表達。它沒有多樣性，也缺少了相應的靈活性。應當指出，顯然，上述對{十}與{十』}的分析，完全相應於{Q}與{Q』}的分析， 因為{十}與{Q}同構。由此可知①{Q}數與{Q』 }數的關係是「一一對應」。②{Q}與 {Q』 }數系統「同構」。相應{Q}數系統的各種基本運算性質，亦在{Q』 }數系統中成立。以下4.至4.2節為稱Q進位的情況4.稱三進位{三」 }與普十進位{十}的關係。4. 1 {三」 }與{十}數的轉換法這裡指整數的情況。首先，{十}數轉換成{Q}數。當Q = 3時，{十}數轉換成 表一 {十}、{三}及{三」 }數對照錶轉換方法是將{十}數連續除以Q，直至商為O時停止。這樣，每次均出現一位 餘數。從最後一位餘數起，依式中位置從低到高，列出各位餘數。則所獲數即為需轉換結 果{Q}數。然後，將{Q}數轉換成{Q」}數。當Q = 3時，照表一將{三}數編碼轉換成 {三」}數；再將{三」}數轉換成{十}數。例如·(三」} 1011= {十} 25。首先，將{Q」} 數轉換成{Q}數。當Q = 3時，{三」 }數轉換成{三}數。例如■(三」} 1011={三}221。 這可以從表一獲得。然後，再將{Q}數轉換成{十}數。這可以將{Q}數各位乘以該位 上的權值，再求和獲得。當Q = 3時，{三」}數轉換成{三}數，再轉換成{十}數。例， {三」} 1011= {三} 221 = {十} 25。或者，直接將{Q」}數轉換成{十}數，即將{Q」}數 各位乘以該位上的權值，再求和獲得。當Q = 3時，{三」 }數直接轉換成{十}數。當需轉換的{三」}數首位為負，即該數為負數時，則將該數的相反數轉換成{十} 數，然後取此{十}數的符號為負即可。4.2{三」}與{十}關係分析。{三」 }中P = Q，因而在該進位中，自然數是連續唯一形態表達。它沒有多樣性， 也缺少了相應的靈活性。{三」 }與{十}數的關係是「一一對應」關係。由此，可建立一 種{三」}數與{十}數的互為映射關係。對於運算系統來說，{十}與{三」}數系統「同 構」。相應{十}數的各種基本運算性質，亦在{三」}數系統中成立。又，由於{十}數系 統與{Q}數系統同構，故{三}與{三」}數系統同構。應當指出，顯然，上述對{三}與{三」}的分析，完全相應於{Q}與{Q」}的分析。 因為{三}與{Q}是同構的。由此可知①{Q}數與{Q」}數的關係是「一一對應」。②{Q} 與{Q」}數系統「同構」。相應{Q}數系統的各種基本運算性質，亦在{Q」}數系統中成立。以上各段4.至4.2/4. 3節，分別為混/ ±曾/偏/稱Q進位的情況結論當代中國最偉大的科學家之一錢學森導師，是一位偉大的科學家，思想家和馬列 主義者。混數進位、進位行數學方法，正是屬於錢學森特別強調指出的，數學華手旱爾「直接 應用的工程技術」。總稱為「三Q發明系列」，其中的混數進位、進位行數字工程方法(本申請為其中 之一)，其數學理論基礎即為混數進位、進位行數學方法(混數進位數學方法為其中之一)。 混數進位、進位行數學方法，專用於數字工程的總體設計之中，作為數學基礎。這種「 禾ρ萃不」與數字計算系統工程緊密結合的方法，稱為「混數進位、進位行數字工程方法」。簡 稱為《混進方法HJF》。《混進方法HJF》在各種數字工程的總體設計中，可明顯簡化各種數字 工程的工程結構，可顯著提高各種數字工程的運算速度，並且大大降低筆算工程的出錯率。
權利要求
一種計算機數字工程方法，採用混數進位結構和進位行結構，以「混數進位、進位行計算機數字工程方法」，來進行計算機總體設計；計算機包括輸入邏輯(101)、CPU中央處理器(102)、外存(103)、輸出邏輯(104)、控制臺(105)、輸出轉換邏輯(108)、輸入轉換邏輯(109)組成；其中，CPU中央處理器(102)由內存(106)、混數運算控制邏輯(107)組成；混數運算控制邏輯(107)由K或2K重運算器(202)及控制器(201)組成；計算機的特殊用途運算，設計為以下四種方案之一；該數位化工程用操作條件、步驟或流程技術特徵來描述如下方案一，①輸入K個普通Q進位數到輸入轉換邏輯(109)，在輸入轉換邏輯(109)中，編碼或另行轉換為混數進位數；或者，直接輸入K或2K個混數進位數；該混數進位數經輸入邏輯(101)至CPU中央處理器(102)；②在CPU中央處理器(102)之中，進行混數進位「對衝」、「劃Q」、「累加」運算；③在輸出轉換邏輯(108)之中，混數進位數解碼或另行轉換為普通Q進位數；最後，在輸出邏輯(104)輸出計算結果混數進位數，或普通Q進位數，或直接為普十進位數；方案二，①設定串行輸入K個普通Q進位數到輸入轉換邏輯(109)，在輸入轉換邏輯(109)中，編碼或另行轉換為混數進位數；或者，直接輸入K或2K個混數進位數；該混數進位數編碼為混數進位「全一碼」；該混數進位全一碼經輸入邏輯(101)至CPU中央處理器(102)；②在CPU中央處理器(102)之中，進行混數進位全一碼「對衝」、「劃Q」、「累加」運算；③在輸出轉換邏輯(108)之中，將運算結果混數進位「全一碼」解碼為混數進位數；然後，混數進位數解碼或另行轉換為普通Q進位數；最後，在輸出邏輯(104)輸出計算結果混數進位數，或普通Q進位數，或直接為普十進位數；方案三，①輸入K個普通Q進位數到輸入轉換邏輯(109)，在輸入轉換邏輯(109)中，編碼或另行轉換為混數進位數；或者，直接輸入K或2K個混數進位數；該混數進位數編碼或另行轉換為{0，±1}二進位數；該{0，±1}二進位數經輸入邏輯(101)至CPU中央處理器(102)；②在CPU中央處理器(102)之中，進行{0，±1}二進位「對衝」、「劃Q」、「累加」運算；③在輸出轉換邏輯(108)之中，將運算結果{0，±1}二進位數解碼或另行轉換為混數進位數；然後，混數進位數解碼或另行轉換為普通Q進位數；最後，在輸出邏輯(104)輸出計算結果混數進位數，或普通Q進位數，或直接為普十進位數；方案四，①輸入K個普通Q進位數到輸入轉換邏輯(109)，在輸入轉換邏輯(109)中，編碼或另行轉換為混數進位數；或者，直接輸入K或2K個混數進位數；該混數進位數編碼或另行轉換為「編碼{0，±1}二進位數」；該編碼{0，±1}二進位數經輸入邏輯(101)至CPU中央處理器(102)；②在CPU中央處理器(102)之中，進行編碼{0，±1}二進位「對衝」、「劃Q」、「累加」運算；③在輸出轉換邏輯(108)之中，將運算結果「編碼{0，±1}二進位數」解碼或另行轉換為混數進位數；然後，混數進位數解碼或另行轉換為普通Q進位數；最後，在輸出邏輯(104)輸出計算結果混數進位數，或普通Q進位數，或直接為普十進位數；總操作由控制臺(105)按既定程序控制，以時鐘脈衝來實現；內存(106)及外存(103)與混數運算控制邏輯(107)交換數據，參與執行程序。
2.如權利要求1的計算機數字工程方法，每種方案進一步包括以下三種步驟之一；該 數位化工程用操作條件、步驟或流程技術特徵來描述如下第一種步驟第1步，輸入K個普Q進位數參予加減運算，K為> 2的整數，Q為自然數；將這些數轉換成K或2K個混數進位數；當直接輸入K或2K個混數進位數時，則本步可跳越過去；第2步，對第1步轉換成的K或2K個混數進位數中的二個數，進行混數進位的求和 運算；從最低位開始或各位同時按位相加，即在某一位上，取這二個數按位相加；採用「對 衝」、「劃Q」、累加，得到這二個數該位「按位加」和數；將此和數記入下一運算層，作為「部份 和」數；同時所得「混數進位」，則存放到下一運算層或本運算層尚未運算過的，任一數據行 相鄰高位的空位或0位處；第3步，在上述某位的相鄰高位上，重複第2步的運算；如此反覆，直至二數最高位也 已運算為止；當採用並行運算時，二數各位同時進行第2步及第3步運算，則本步可跳越過 去；第4步，取上述K或2K個數中的另二個數，進行第2步及第3步運算；如此反覆，直至 上述K或2K個數或該運算層中全部數均取完為止；當僅剩下一個數時，則直接移至下一運 算層作為「部份和」數；第5步，在下一個運算層中，將上述「按位和」數及「進位」數進行前述第2步、第3步、 第4步求和運算；如此反覆，直至運算層中，運算後未產生任何「進位」為止；則最後所得混 數進位數，即為所求K個普Q進位數加減運算結果；當需要以普Q進位數來表示結果時，將 此結果混數進位數轉換成普Q進位數或直接為普十進位數； 或者，採用以下第二種步驟第1步，輸入K個普Q進位數參予加減運算，K為> 2的整數，Q為自然數；將這些數轉 換成K或2K個混數進位數；當直接輸入K或2K個混數進位數時，則本步可跳越過去；第2步，對第1步的K或2K個混數進位數，從最低位開始，即在某一位上，分別取二數 至K或2K個數同時相加；採用「對衝」、「劃Q」 ；這時在同一位上，對n個和為0的數先進行 「對衝」；然後，對n個和為mQ的數進行「劃Q」;n為彡2的整數，m為整數；所得「混數進位」， 則存放到下一運算層或本運算層尚未運算過的，任一數據行相鄰高位的空位或0位處；第3步，在上述某位上，餘下各數進行「累加」；當參與累加的數的個數> 2時，累加可 採用「多數累加」；當僅僅順序串行二數累加時，累加採用普通二數「累加」；即在二數時，得 到二個數該位「按位加」和數；將此和數記入下一運算層，作為「部份和」數；同時所得「混數 進位」，則存放到下一運算層或本運算層尚未運算過的，任一數據行相鄰高位的空位或0位 處；如此反覆，直至上述K或2K個數或該運算層中全部數均取完為止；當僅剩下一個數時， 則直接移至下一運算層作為「部份和」數；第4步，在上述某位的相鄰高位上，重複第2步及第3步的運算；如此反覆，直至K或2K 個數的最高位也已運算為止；第5步，在下一個運算層中，對上述「按位和」數及「進位」數進行前述第2步、第3步、 第4步求和運算；如此反覆，直至運算層中，運算後未產生任何「進位」為止；則最後所得混 數進位數，即為所求K個普Q進位數加減運算結果；當需要以普Q進位數來表示結果時，將 此結果混數進位數轉換成普Q進位數或直接為普十進位數； 或者，採用以下第三種步驟第1步，輸入K個普Q進位數參予加減運算，K為> 2的整數，Q為自然數；將這些數轉 換成K或2K個混數進位數；當直接輸入K或2K個混數進位數時，則本步可跳越過去； 第2步，採用所謂「二維運算」；即，在K或2K個數的各位上，同時進行運算；對每一位上，n個和為0的數進行「對衝」 ；n為彡2的整數；第3步，採用所謂「二維運算」；即，在K或2K個數的各位上，同時進行運算；對每一位 上，n個和為mQ的數進行「劃Q」 ；n為彡2的整數，m為整數；所得「混數進位」，則存放到下 一運算層的，任一數據行相鄰高位的空位或0位處；第4步，採用所謂「二維運算」；即，在K或2K個數的各位上，同時進行運算；對每一位 上，餘下各數進行「累加」；當參與累加的數的個數> 2時，累加可採用「多數累加」；當僅僅 順序串行二數累加時，累加採用普通二數「累加」；當僅剩下一個數時，則直接移至下一運算 層作為「部份和」數；第5步，在下一個運算層中，將上述「按位和」數及「進位」數進行前述第2步、第3步、 第4步求和運算；如此反覆，直至運算層中，運算後未產生任何「進位」為止；則最後所得混 數進位數，即為所求K個普Q進位數加減運算結果；當需要以普Q進位數來表示結果時，將 此結果混數進位數轉換成普Q進位數或直接為普十進位數；上述輸入K個普Q進位數，將這些數「轉換成K或2K個混數進位數」，是指轉換成K個 混Q進位數；或轉換成2K個增Q進位數；或轉換成2K個偏Q進位數；或轉換成2K個稱Q進 制數。
3.如權利要求1的計算機數字工程方法，其特徵在於，計算機中混數進位數可不編碼； 可以混數進位數中的{0，士 1} 二進位數編碼；也可以全一碼來編碼。
4.如權利要求1的計算機數字工程方法，其特徵在於，計算機具有網絡化結構；「K或 2K重運算器」由累加器E i (304)和寄存器網(311)、對衝網(312)、劃Q網(313)組成；這 種網絡化結構給網絡化運算提供了支持。
5.如權利要求1的計算機數字工程方法，其特徵在於，計算機中所採用的元器件為二 值元器件；或者三值元器件；或者P值元器件，P為混數進位的數元集基數，P為> 3的整數。
6.一種實施權利要求1的計算機數字工程方法的計算機，採用混數進位結構和進位行 結構；計算機包括輸入邏輯(101)、CPU中央處理器(102)、外存(103)、輸出邏輯(104)、控 制臺(105)、輸出轉換邏輯(108)、輸入轉換邏輯(109)組成；其中，CPU中央處理器(102) 由內存(106)、混數運算控制邏輯(107)組成；混數運算控制邏輯(107)由K或2K重運算 器(202)及控制器(201)組成；計算機的特殊用途運算，為上述四種方案之一；每種方案進 一步包括上述三種步驟之一。
7.如權利要求6的計算機，其特徵在於，計算機中混數進位數可不編碼；可以混數進位 數中的{0，士 1} 二進位數編碼；也可以全一碼來編碼。
8.如權利要求6的計算機，其特徵在於，計算機具有網絡化結構；「K或2K重運算器」 由累加器E i (304)和寄存器網(311)、對衝網(312)、劃Q網(313)組成；這種網絡化結構 給網絡化運算提供了支持。
9.如權利要求6的計算機，其特徵在於，計算機具有「對衝器」及「劃Q器」結構，採用 「對衝」及「劃Q」技術；或者，不採用「對衝」及「劃Q」。
10.如權利要求6的計算機，其特徵在於，計算機中所採用的元器件為二值元器件；或 者三值元器件；或者P值元器件，P為混數進位的數元集基數，P為> 3的整數。
全文摘要
本發明涉及數字工程方法和計算機領域。依據「混數進位、進位行數字工程方法」進行總體設計一種新型計算機。本發明將輸入進行加減的普通Q進位數，轉換成混數進位數。然後，對混數進位數進行混數進位求和。從最低位開始順序串行或各位同時「按位加」，「按位和」數存入下一運算層；同時所得「混數進位」，則存放到下一運算層或本運算層尚未運算過的，任一數據行相鄰高位的空位或0位處。經過如此反覆運算，直至運算層中運算後不產生進位為止。則最後輸出結果，即為所求混數進位加法和數。這種總體設計能夠簡化計算機的結構，同時能夠顯著提高計算機的運算速度。
文檔編號G06F7/48GK101859240SQ20091012788
公開日2010年10月13日 申請日期2009年4月9日 優先權日2009年4月9日
發明者徐菊園, 李志中 申請人:李志中