一種半導體納米材料器件及其製作方法

2023-09-21 11:27:20 2

專利名稱：一種半導體納米材料器件及其製作方法
技術領域：
本發明涉及半導體納米結構器件，特別是涉及一種半導體納米材料器件及其製作方法。
背景技術：
納米技術中，金屬電極與半導體材料的接觸存在兩種形式，一種是整流接觸即肖特基接觸，另一種是非整流接觸即歐姆接觸。其中，肖特基接觸是指金屬電極和半導體材料相接觸的時候，在界面處半導體的能帶彎曲，形成肖特基勢壘，導致了大的界面電阻。而歐姆接觸是指金屬電極與半導體的接觸電阻遠小於半導體本身的電阻，使得組件操作時，大部分的電壓降在活動區而不在接觸面。半導體器件或集成電路必須與外部電路相連接，這種連接是通過金屬-半導體結的歐姆接觸實現的。在半導體納米器件的加工過程中，隨著器件尺寸的降低，金屬電極與材料接觸電阻的影響更加明顯。因此如何有效地降低金屬電極與半導體的接觸電勢，使接觸電勢與電流無關，是保證半導體器件性能正常發揮的關鍵。所以，在1-D(—維)或2-D(二維)半導體納米材料在器件的製作過程中如何降低金屬電極與材料的接觸電阻是一個重要的問題。目前解決金屬電極和納米半導體器件接觸電阻的方法主要有兩種:1)選擇合適的金屬電極材料，使金屬電極和半導體材料形成化合物。例如，在矽納米線電晶體加工過程中使用鎳電極，接觸會明顯改善。但是此種方法存在的問題是，電極材料在退火過程中會出現向器件溝道中擴散的現象，使得器件的電學性質變得更加複雜。2)提高半導體材料的摻雜濃度，降低金屬電極與半導體的接觸電勢。雖然接觸電阻有所降低，但是對於電晶體來說，關閉電流相應提高，使得器件的開/關電流比率降低，影響了器件的性能。因此，如何在有效地降低金屬電極與半導體的接觸電勢的同時，提供較高的開/關電流比率，是亟待解決的技術問題。

發明內容
本發明實施例的目的是提供一種半導體納米材料器件及其製作方法，既保證了較小的接觸電阻，同時也消除了高摻雜層對器件的影響，使器件的性能有很大的提高。為了實現上述目的，本發明提供了一種半導體納米材料器件的製作方法，包括:步驟一，製備低摻雜的半導體納米材料；步驟二，在所述半導體納米材料的表面生長高摻雜的過渡層；步驟三，在具有所述過渡層的所述半導體納米材料上製作電極；步驟四，去除所述過渡層的未被所述電極覆蓋的區域；步驟五，進行半導體納米材料器件的後續加工。優選地，上述的方法中，所述步驟三包括:將具有所述過渡層的所述半導體納米材料轉移到具有納米氧化層的矽片基底上或者直接在帶有定位標記的矽片上生長有過渡層的半導體納米材料，在光學顯微鏡下進行定位;在所述的定完位的帶有氧化矽的矽片基底上旋塗一層光刻膠，用電子束曝光以及顯影技術在光刻膠上得到電極圖案，通過熱蒸發方法蒸金屬，得到具有所述電極圖案的所述電極。優選地，上述的方法中，所述步驟四包括:重新旋塗一層光刻膠，用電子束曝光以及顯影技術在電極之間的光刻膠上開出腐蝕窗口 ；用特定的蝕刻性水溶液腐蝕外層氧化層；用其它的腐蝕液(如氫氧化鉀)腐蝕掉所述過渡層的未被所述電極覆蓋的區域；用氫氣的等離子體將光刻膠去除乾淨。所述納米氧化層為具有定位標記的一定厚度的氧化矽，所述矽片為帶有一定厚度的二氧化矽的矽片。 優選地，上述的方法中，所述半導體納米材料為一維或二維的納米材料。優選地，上述的方法中，所述步驟一包括:利用氫氣作為載氣，矽烷作為氣源，以磷烷作為摻雜氣源進行η型摻雜或者以硼烷作為摻雜氣源進行P型摻雜，以440攝氏度的核生長溫度進行P型矽納米線的核生長或者以460°C的核生長溫度進行η型矽納米線的核生長；所述步驟二包括:以520°C的殼生長溫度進行P型矽納米線或者η型矽納米線的殼生長。優選地，上述的方法中，所述步驟一包括:以320°C的核生長溫度進行核生長，以280°C低摻雜生長Ge納米線所述步驟二包括:通過400°C沉積高摻雜層。本發明還提供一種半導體納米材料器件，包括:低摻雜的半導體納米材料層；在所述半導體納米材料的表面生長的高摻雜的過渡層；在所述的帶有過渡層的納米半導體材料上製作的電極；所述過渡層的未被所述電極覆蓋的區域被去除掉。本發明實施例至少存在以下技術效果:I)採用在低摻雜的半導體材料表面沉積高摻雜的過渡層來減小材料與金屬電極之間的接觸，之後去除電極之外的高摻雜層，既保證了較小的接觸電阻，同時也消除了高摻雜層對器件的影響，使器件的性能有很大的提高。2)工藝簡單。此種方法是在納米結構生長的過程中在低摻雜材料外層直接高溫沉積高摻雜層也即是過渡層；而在器件製作過程中只需增加一步，即去除除電極之外的(導電溝道)中的過渡層，材料製備及器件加工方法都比較簡單。3)潔淨。在納米結構生長的過程中無需其它步驟，也不用將樣品移出生長設備，直接高溫沉積過渡層即可，同時這種方法沉積過渡層可以有效避免雜質的引入。4)器件的製作與當前半導體工藝相兼容。5)此種方法加工的器件具有優越的器件性能。例如Si納米線電晶體器件的開關比率較高，可以達到106，遷移率也高於其它方法製作的Si納米線電晶體器件。


圖1為本發明方法實施例的步驟流程圖；圖2為本發明提供的半導體納米材料器件的結構圖。
具體實施例方式為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合附圖對具體實施例進行詳細描述。圖1為本發明方法實施例的步驟流程圖，如圖1所示，本發明實施例提供了一種半導體納米材料器件的製作方法，其包括:步驟101，製備低摻雜的半導體納米材料；步驟102，在所述半導體納米材料的表面生長高摻雜的過渡層；步驟103，在具有所述過渡層的所述半導體納米材料上製作電極；步驟104，去除所述過渡層的未被所述電極覆蓋的區域；步驟105，進行半導體納米材料器件的後續加工。可見，本發明方法實施例，採用在低摻雜的半導體材料表面沉積高摻雜的過渡層來減小材料與金屬電極之間的接觸，之後去除電極之外的高摻雜層，這種方法既保證了較小的接觸電阻，同時也消除了高摻雜層對器件的影響，使器件的性能有很大的提高。其中，所述步驟103包括:將具有所述過渡層的所述半導體納米材料轉移到具有一定厚度氧化矽的矽片基底上，在光學顯微鏡下進行定位；在所述巨有高摻雜的過渡層的納米材料上旋塗一層光刻膠，用電子束曝光以及顯影技術在光刻膠上得到電極圖案，通過熱蒸發方法蒸金屬，得到具有所述電極圖案的所述電極。所述步驟104包括:重新旋塗一層光刻膠，用電子束曝光以及顯影技術在電極之間的光刻膠上開出腐蝕窗口 ；用蝕刻性水溶液腐蝕外層氧化層；用其它特定腐蝕溶液(如氫氧化鉀)腐蝕掉所述過渡層的未被所述電極覆蓋的區域；用氫氣的等離子體將光刻膠去除乾淨。由上可知，鑑於金屬電極與高摻雜的半導體之間可以形成歐姆接觸，本發明提供了一種製作較小接觸電阻的方法，主要是先製備低摻雜的一維或二維(1-D\2-D)半導體納米材料，之後在低摻雜的材料表面生長高摻雜的過渡層，然後通過微加工手段做成器件，接下來，通過腐蝕(幹法或者溼法腐蝕)去掉除電極外的高摻雜過渡層，整個過程相當於對源漏電極處高摻雜，而中間導電溝道處非高摻雜，從而得到接觸電阻低，開關比率較大，遷移率也比較高的器件。這種加工器件的方法就是利用金屬與半導體接觸的空間電荷寬度與半導體摻雜濃度的平方根成反比，耗盡層寬度隨著半導體的摻雜濃度增加而減小，隨著摻雜濃度的增加，隧道效應會增強，而表面高摻雜就是利用隧道效應的原理形成歐姆接觸，這種方法可以使接觸電阻明顯減小，當有電流通過時電壓降會比器件上的電壓降小很多，對器件的I_V(電流-電壓)性質不會有很大的影響。此種方法的另一個優點就是對於1-D半導體納米線來說，在生長過程中，例如，硼摻雜的矽納米線，在生長過程中，一定量的摻雜氣體(高摻雜)可以加速氣源的分解速度，導致在V-L-S(氣體-液相-固相)生長的過程中同時出現V-S(氣-固)過程，納米線的尺寸不均勻，為錐狀，也就是出現側壁沉積，這種先生長低摻雜層，再沉積高摻雜層的方法可以使側壁沉積劣勢被淹沒，而通過腐蝕外層高摻雜，不同腐蝕程度可以得到不同程度的1-V特性。本發明實施例中，在製作完具有高摻雜過渡層的樣品之後，加工電極的具體步驟如下:I)將樣品轉移到具有帶有定位標記的一定的厚度氧化層的矽片基底上，在光學顯微鏡下確定樣品的位置。2)在樣品上旋塗一層PMMA(聚甲基丙烯酸酯)光刻膠，用電子束曝光以及顯影技術在光刻膠上得到電極圖案，通過熱蒸發方法蒸金屬，得到電極圖案。3)對步驟2)得到的有源漏電極的樣品重新旋塗一層PMMA光刻膠，用電子束曝光以及顯影技術在光刻膠上開出腐蝕窗口進行腐蝕，其中用BOE (是由HF、NH4F按不同比例配成的蝕刻性水溶液)腐蝕外層氧化層，用氫氧化鉀腐蝕掉高摻雜的過渡層，然後用氫氣的等離子體將光刻膠去除乾淨，這樣就得到了完整的器件。本發明方法通用於所有的半導體矽鍺納米結構器件，包括各種納米結構器件加工、器件集成等等，例如場效應電晶體器件。下面以具體的半導體納米材料對本發明的製作方法進行舉例。實例一，Si納米線FET (場效應電晶體)利用氫氣作為載氣，矽烷作為氣源，磷烷(η型摻雜)和硼烷(P型摻雜)作為摻雜氣源，在特定條件下，如:core (核)的生長溫度(P型娃納米線)440 9C (η型娃納米
線)460 2C,氣壓:小於40Torr，shell的生長溫度:(P型和η型均為520 2C，)，按照V-L-S
生長原理以及V-S生長原理經過15min中的core的生長以及5min的shell (殼)生長可以製備直徑40nm(與催化劑尺寸匹配)，尺寸比較均勻的納米線。所得納米線經過光學曝光開出腐蝕窗口，通過BOE來去掉表面氧化層，之後用KOH去除電極之外沉積的高摻雜shell層，經過二次光學曝光，得到器件，通過此種方法，器件性能大大提高，器件的接觸電阻大大減小，開關比達到IO6和IO5對於η型和P型納米線，遷移率也比普通方法合成的納米線有所提高，實例二 Ge納米線FETCVD (Chemical Vapor Deposition,化學氣相沉積)方法在生長Ge納米線的過程中存在的一個問題就是錐狀比較嚴重(本徵Ge)，那麼在摻雜的過程中Ge納米線的錐狀會更加明顯，應此本發明首先採用分步方法也就是在高溫(320°C )成核，之後降溫至280°C，低摻雜生長Ge納米線，使Ge納米線的錐狀不至於很嚴重，之後通過高溫40(TC沉積高摻雜層,之後通過傳統微加工方法做成電晶體,之後在上邊塗PMMA經過二次EBL(electron beamlithography,電子束暴光系統)曝光，開窗口，通過溼法腐蝕，得到完整的器件，此種方法與製作矽納米線電晶體的步驟一樣，只是這種方法能夠把Ge納米線摻雜生長過程較嚴重的沉積這種缺點利用起來，得到性能較好的器件。實例三，不同材料的2-D nanopattern (二維納米結構)通過CVD方法製備低摻雜矽的薄膜(η型或者ρ型)，厚度可以調控，通過高溫annealing (退火),形成結晶較好的娃薄膜,之後通過一定條件沉積高摻雜層的娃，在通過RIE (Reactive 1n Etching,反應離子刻蝕)方法刻蝕想要的二維納米結構,通過傳統的微加工方法做成器件，之後通過幹法或者溼法腐蝕去掉除電極外的高摻雜層，通過此種方法，器件性能會大大提高，器件的接觸電阻應該會大。此外，本發明還提供一種半導體納米材料器件，圖2半導體納米材料器件的結構圖,如圖2所示,其包括:低摻雜的半導體納米材料層201 ；在所述半導體納米材料的表面生長的高摻雜的過渡層202 ；在所述具有高摻雜過渡層的納米材料上製作電極203 ；其中，所述過渡層的未被所述電極覆蓋的區域被去除掉。由上可知，本發明實施例具有以下優勢:I)採用在低摻雜的半導體材料表面沉積高摻雜的過渡層來減小材料與金屬電極之間的接觸，之後去除電極之外的高摻雜層，既保證了較小的接觸電阻，同時也消除了高摻雜層對器件的影響，使器件的性能有很大的提高。2)工藝簡單。此種方法是在納米結構生長的過程中在低摻雜材料外層直接高溫沉積高摻雜層也即是過渡層；而在器件製作過程中只需增加一步，即去除除電極之外的(導電溝道)中的過渡層，材料製備及器件加工方法都比較簡單。3)潔淨。在納米結構生長的過程中無需其它步驟，也不用將樣品移出生長設備，直接高溫沉積過渡層即可，同時這種方法沉積過渡層可以有效避免雜質的引入。4)器件的製作與當前半導體工藝相兼容。5)此種方法加工的器件具有優越的器件性能。例如Si納米線電晶體器件的開關比率較高，可以達到106，遷移率也高於其它方法製作的Si納米線電晶體器件。以上所述僅是本發明的優選實施方式，應當指出，對於本技術領域的普通技術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。
權利要求
1.一種半導體納米材料器件的製作方法，其特徵在於，包括: 步驟一，製備低摻雜的半導體納米材料； 步驟二，在所述半導體納米材料的表面生長高摻雜的過渡層； 步驟三，在具有所述過渡層的所述半導體納米材料上製作電極； 步驟四，去除所述過渡層的未被所述電極覆蓋的區域； 步驟五，進行半導體納米材料器件的後續加工。
2.根據權利要求1所述的製作方法，其特徵在於，所述步驟三包括: 將具有所述過渡層的所述半導體納米材料轉移到具有氧化矽的矽片基底上或者直接在帶有定位標記的矽片上生長有過渡層的半導體納米材料，之後在光學顯微鏡下進行定位； 在所述的定完位的帶有氧化矽的矽片基底上旋塗一層光刻膠，用電子束曝光以及顯影技術在光刻膠上得到電極圖案，通過熱蒸發方法蒸金屬，得到具有所述電極圖案的所述電極。
3.根據權利要求2所述的製作方法，其特徵在於，所述步驟四包括: 重新旋塗一層光刻膠，用電子束曝光以及顯影技術在電極之間的光刻膠上開出腐蝕窗Π ； 用特定的蝕刻性水溶液腐蝕外層氧化層； 用其它的腐蝕液(如氫氧化鉀)腐蝕掉所述過渡層的未被所述電極覆蓋的區域； 用氫氣的等離子體將殘餘的光刻膠去除乾淨。
4.根據權利要求2所述的製作方法，其特徵在於，所述納米氧化層為具有定位標記的一定厚度氧化矽，所述矽片為帶有一定厚度二氧化矽的矽片。
5.根據權利要求1所述的製作方法，其特徵在於，所述半導體納米材料為一維或二維的納米材料。
6.根據權利要求1所述的製作方法，其特徵在於， 所述步驟一包括:利用氫氣作為載氣，矽烷作為氣源，以磷烷作為摻雜氣源進行η型摻雜或者以硼烷作為摻雜氣源進行P型摻雜，以440°C的核生長溫度進行P型矽納米線的核生長或者以460°C的核生長溫度進行η型矽納米線的核生長； 所述步驟二包括:以520°C的殼生長溫度進行P型矽納米線或者η型矽納米線的殼生長。
7.根據權利要求1所述的製作方法，其特徵在於， 所述步驟一包括:以320°C的核生長溫度進行核生長，以280°C低摻雜生長Ge納米線 所述步驟二包括:通過高溫如400°C沉積高摻雜層。
8.一種半導體納米材料器件，其特徵在於，包括: 低摻雜的半導體納米材料層； 在所述半導體納米材料的表面生長的高摻雜的過渡層； 在所述具有高摻雜過渡層的納米材料上製作的電極； 所述過渡層的未被所述電極覆蓋的區域被去除掉。
全文摘要
本發明公開了一種半導體納米材料器件及其製作方法，製作方法包括步驟一，製備低摻雜的半導體納米材料；步驟二，在所述輕摻雜半導體納米材料的表面生長高摻雜的過渡層；步驟三，在具有所述過渡層的所述半導體納米材料上製作電極；步驟四，去除所述過渡層的未被所述電極覆蓋的區域；步驟五，進行半導體納米材料器件的後續加工。本發明採用在低摻雜的半導體材料表面沉積高摻雜的過渡層來減小材料與金屬電極之間的接觸，之後去除電極之外的高摻雜層，既保證了較小的接觸電阻，同時也消除了高摻雜層對器件的影響，使器件的性能有很大的提高。
文檔編號H01L21/223GK103187249SQ201110455639
公開日2013年7月3日 申請日期2011年12月30日 優先權日2011年12月30日
發明者劉冬華, 張廣宇, 時東霞 申請人:中國科學院物理研究所