小尺寸mos器件製造方法
2023-09-21 16:49:30
專利名稱：小尺寸mos器件製造方法
技術領域：
本發明涉及半導體製造技術領域，更具體地說，涉及一種小尺寸MOS器件製造方法。
背景技術：
隨著ICantegrated Circuit，集成電路)製造工藝/設備的不斷發展，IC的集成度越來越高，這就要求各類MOS器件的尺寸更加小型化。半導體器件製造過程中，MOS器件的製造工藝流程一般有如下幾個步驟(以NMOS 為例來說明)(1)在襯底上生長屏蔽氧化層；(2)進行P型離子注入，形成P阱；(3)生長柵氧化層；(4)多晶矽澱積、光刻、刻蝕，形成柵區；(5) NLDD (N型輕摻雜漏)光刻、注入；(6) TEOS(四乙基原矽酸鹽)澱積、光刻、刻蝕，形成側牆；(7)S/D(源/漏)光刻、注入；(8)S/ D推進；(9)氧化層澱積；(10) SAB (Salicide Block，金屬矽化物阻擋層)光刻、刻蝕；(11) Silicide (矽化物)金屬工藝，形成金屬接觸。為了使得MOS器件的尺寸更加小型化，在MOS器件製造過程中必須形成較淺的源 /漏結深，而要形成較淺的源/漏結深在注入工藝中必然對注入設備的能力有較高的要求。目前離子注入機為高電流、低能量設備，利用此設備很難在低能量和高生產率的前提下實現超淺結工藝，因此利用現有技術進行注入及後續的推進工藝很難實現源/漏淺結，從而限制了小尺寸MOS器件的生產。
發明內容
有鑑於此，本發明提供一種小尺寸MOS器件製造方法，該方法能夠實現源/漏淺結，進而可製造出小尺寸的MOS器件。為實現上述目的，本發明提供如下技術方案一種小尺寸MOS器件製造方法，所述方法包括提供基底，所述基底上具有柵氧化層，所述柵氧化層上具有柵區；在所述柵區兩側的基底內分別形成第一溝槽和第二溝槽；在所述第一溝槽和第二溝槽內分別形成第一輕摻雜漏區和第二輕摻雜漏區；在所述第一溝槽和第二溝槽的外側基底內分別形成第三溝槽和第四溝槽；在所述第三溝槽和第四溝槽內分別形成源區和漏區。優選的，所述方法還包括在所述源區和漏區上分別形成金屬矽化物。優選的，在所述柵區兩側的基底內分別形成第一溝槽和第二溝槽，具體包括在具有柵氧化層的基底上形成具有第一溝槽和第二溝槽圖案的光刻膠層；以所述具有第一溝槽和第二溝槽圖案的光刻膠層為掩膜，在所述柵區兩側的基底內分別形成第一溝槽和第二溝槽。優選的，在所述第一溝槽和第二溝槽的外側基底內分別形成第三溝槽和第四溝槽，具體包括
在柵區兩側的第一輕摻雜漏區和第二輕摻雜漏區上分別形成第一側牆和第二側
掉工回；在所述基底上澱積SAB阻擋材料層；在具有SAB阻擋材料層的基底上形成具有第三溝槽和第四溝槽圖案的光刻膠層；以所述具有第三溝槽和第四溝槽圖案的光刻膠層為掩膜，在所述基底內形成第三溝槽和第四溝槽，並在所述基底上形成SAB阻擋層。優選的，在所述源區和漏區上分別形成金屬矽化物，具體包括在具有SAB阻擋層的基底上澱積金屬；對所述基底進行退火處理，在所述源區和漏區上分別形成金屬矽化物；去除基底上除源區和漏區之外的金屬。優選的，提供基底，所述基底上具有柵氧化層，所述柵氧化層上具有柵區，具體包括提供基底；在所述基底上形成屏蔽氧化層；以所述屏蔽氧化層為注入阻擋層在所述基底內形成阱區；去除所述屏蔽氧化層；在所述基底上形成柵氧化層；在所述柵氧化層上形成柵區。優選的，在柵區兩側的第一輕摻雜漏區和第二輕摻雜漏區上分別形成第一側牆和第二側牆，具體包括在所述基底上澱積介質層；反刻所述介質層，在柵區兩側的第一輕摻雜漏區和第二輕摻雜漏區上分別形成第一側牆和第二側牆。優選的，所述柵區為SrTi03、HfO2JiO2或多晶矽。優選的，所述第三溝槽和第四溝槽的深度均小於0. 1 μ m。優選的，所述第三溝槽和第四溝槽的深度均大於所述第一溝槽和第二溝槽的深度。從上述技術方案可以看出，本發明在柵區兩側的基底內分別形成第一溝槽和第二溝槽，並在所述第一溝槽和第二溝槽內分別形成第一輕摻雜漏區和第二輕摻雜漏區，類似的，在所述第一溝槽和第二溝槽的外側基底內分別形成第三溝槽和第四溝槽，並在所述第三溝槽和第四溝槽內分別形成源區和漏區。和現有技術中的注入工藝相比，本發明所提供的方法在基底內先後形成四個溝槽，每個溝槽的深度均可由刻蝕時間精確控制，而第三溝槽和第四溝槽的深度即對應後續形成的源/漏結深，因此，通過控制刻蝕時間即可形成源/ 漏淺結，從而可製造出小尺寸的MOS器件。除此之外，本發明所提供的方法由於沒有採用注入工藝，故在後續步驟中省卻了源/漏推進工藝，減少了工藝流程，使得製造小尺寸MOS器件的過程簡單化。
為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖1為本發明實施例所提供的一種小尺寸MOS器件製造方法流程圖；圖2 圖10為本發明實施例所提供的小尺寸MOS器件製造過程中的剖面示意圖。
具體實施例方式為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便於充分理解本發明，但是本發明還可以採用其他不同於在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施例的限制。其次，本發明結合示意圖進行詳細描述，在詳述本發明實施例時，為便於說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發明保護的範圍。此外，在實際製作中應包含長度、寬度及深度的三維空間尺寸。正如背景技術部分所述，為了製造出小尺寸的MOS器件，在一般MOS器件製造工藝流程的注入工藝中對注入設備能力有較高的要求，而傳統的離子注入機為高電流、低能量設備，因此很難實現源/漏淺結，從而限制了小尺寸MOS器件的生產。基於此，本發明提供一種小尺寸MOS器件製造方法，該方法包括如下步驟提供基底，所述基底上具有柵氧化層，所述柵氧化層上具有柵區；在所述柵區兩側的基底內分別形成第一溝槽和第二溝槽；在所述第一溝槽和第二溝槽內分別形成第一輕摻雜漏區和第二輕摻雜漏區；在所述第一溝槽和第二溝槽的外側基底內分別形成第三溝槽和第四溝槽；在所述第三溝槽和第四溝槽內分別形成源區和漏區。下面結合附圖詳細說明本發明所提供的小尺寸MOS器件製造方法。參考圖1，圖1為本發明實施例所提供的一種小尺寸MOS器件製造方法流程圖，該方法具體包括如下步驟步驟Sl 提供基底，所述基底上具有柵氧化層，所述柵氧化層上具有柵區。本步驟又可包括步驟Sll 步驟S16，具體如下步驟Sll:提供基底。本實施例中所提供的基底包括本體層和外延層，所述本體層為P型單晶矽；所述外延層為在P型單晶矽上生長的具有輕摻雜的單晶矽，其晶格結構和本體層完全相同，只是純度更高、晶格缺陷更少。在其他實施例中，所述本體層還可以為鍺、磷化銦或砷化鎵等其他半導體材料。在MOS器件製造過程中，光刻、刻蝕等工藝進行時的載體一般均為外延層，對此本發明實施例中將一併稱為基底，即下面的描述中將不再區分基底上的本體層和外延層，而直接描述在基底上或基底內進行各步驟。所述「基底上」是指由基底表面向上的區域，該區域不屬於基底本身；所述「基底內」是指由基底表面向下延伸的一定深度的區域，該區域屬於基底的一部分。步驟S12 在所述基底上形成屏蔽氧化層。
採用熱氧化工藝在基底上生長屏蔽氧化層，本實施例中所述屏蔽氧化層為二氧化矽，所述二氧化矽是作為阱區注入的阻擋層而存在的，因此其厚度可以較薄，一般為150 A
左右O步驟S13 以所述屏蔽氧化層為注入阻擋層在所述基底內形成阱區。參考圖2，首先在具有屏蔽氧化層2的基底1上旋塗光刻膠，接著利用相應的掩膜版對所述光刻膠進行曝光，曝光之後顯影，在所述具有屏蔽氧化層2的基底1上形成具有阱區圖案的光刻膠層3。以所述具有阱區圖案的光刻膠層3為掩膜，採用離子注入方式在基底 1內形成阱區4。本實施例中注入的離子為硼B離子，形成的阱區4為P阱。離子注入之後對基底進行退火處理，退火處理是用來恢復注入離子時對晶格造成的破壞，並激活注入的 1 子。步驟S14 去除所述屏蔽氧化層。退火處理完成後，阱區4形成。之後，清洗基底1，去除具有阱區圖案的光刻膠層 3，去除屏蔽氧化層2。步驟S15 在所述基底上形成柵氧化層。參考圖3，採用熱氧化工藝在具有阱區4的基底1上生長柵氧化層5，柵氧化層5 的厚度可從大約20 A到幾百A。本實施例中柵氧化層5為二氧化矽。步驟S16 在所述柵氧化層上形成柵區。參考圖4，首先，在具有柵氧化層5的基底1上澱積柵區材料層，本實施例中所述柵區材料為SrTiO3，在其他實施例中所述柵區材料還可以為HfO2或^O2等高介電常數材料， 也可以為多晶矽等材料。其次，在具有柵區材料層的基底1上旋塗光刻膠，利用相應的掩膜版對所述光刻膠進行曝光，曝光之後顯影，在所述具有柵區材料層的基底1上形成具有柵區圖案的光刻膠層，以所述具有柵區圖案的光刻膠層為掩膜對所述柵區材料層進行刻蝕，從而在柵氧化層5上形成柵區6。之後去除光刻膠。步驟S2 在所述柵區兩側的基底內分別形成第一溝槽和第二溝槽。本步驟又可包括步驟S21和步驟S22，具體如下步驟S21 在具有柵氧化層的基底上形成具有第一溝槽和第二溝槽圖案的光刻膠層。參考圖5，在具有柵氧化層5的基底1上旋塗光刻膠，利用相應的掩膜版對所述光刻膠進行曝光，曝光之後顯影，在所述具有柵氧化層5的基底1上形成具有第一溝槽和第二溝槽圖案的光刻膠層。步驟S22 以所述具有第一溝槽和第二溝槽圖案的光刻膠層為掩膜，在所述柵區兩側的基底內分別形成第一溝槽和第二溝槽。參考圖5，以所述具有第一溝槽和第二溝槽圖案的光刻膠層為掩膜，採用刻蝕工藝在柵區6兩側的基底1內分別形成第一溝槽7和第二溝槽8。所述第一溝槽7和第二溝槽 8均位於阱區4內，且所述第一溝槽7和第二溝槽8的深度基本相同。之後去除光刻膠。所述第一溝槽7和第二溝槽8位於緊鄰柵區6兩側的基底1內，它們的深度由刻蝕時間精確控制。步驟S3 在所述第一溝槽和第二溝槽內分別形成第一輕摻雜漏區和第二輕摻雜漏區。參考圖6，本實施例中採用外延生長工藝，在所述第一溝槽和第二溝槽內進行輕摻雜漏外延生長。由於所述第一溝槽和第二溝槽外側(即遠離柵區6的一側)的基底1上覆蓋有柵氧化層5，故外延生長為選擇性外延生長，即只在所述第一溝槽和第二溝槽內進行， 因此，選擇性外延生長的結果為在柵區6兩側分別形成了第一輕摻雜漏區9和第二輕摻雜漏區10。本實施例中所述第一輕摻雜漏區9和第二輕摻雜漏區10均為N型輕摻雜漏NLDD。 且本實施例中外延生長為低溫選擇性外延生長，所述低溫大約為600°C 800°C之間，溫度太高將導致摻雜的濃度不均勻。外延生長形成第一輕摻雜漏區9和第二輕摻雜漏區10的高度和基底1表面基本持平。步驟S4 在所述第一溝槽和第二溝槽的外側基底內分別形成第三溝槽和第四溝槽。本步驟又可包括步驟S41 步驟S44，具體如下步驟S41 在柵區兩側的第一輕摻雜漏區和第二輕摻雜漏區上分別形成第一側牆和第二側牆。在柵區兩側形成側牆又可包括如下兩個步驟步驟S411 在所述基底上澱積介質層。在所述基底上澱積介質層，所述介質層遍及基底上的整個表面。本實施例中所述介質層為二氧化矽。步驟S412 反刻所述介質層，在柵區兩側的第一輕摻雜漏區和第二輕摻雜漏區上分別形成第一側牆和第二側牆。利用幹法刻蝕工藝反刻掉所述介質層。本實施例中採用各向異性等離子刻蝕機進行反刻，該過程不需要掩膜。參考圖7，反刻的結果為在柵區6 —側的第一輕摻雜漏區9上形成了第一側牆11，在柵區6另一側的第二輕摻雜漏區10上形成了第二側牆12。第一側牆11和第二側牆12分別位於柵區6兩側，防止後續源漏形成時可能導致的源漏穿通。步驟S42 在所述基底上澱積SAB阻擋材料層。在所述基底上澱積SAB阻擋材料層，本實施例中所述SAB阻擋材料層為二氧化矽。步驟S43 在具有SAB阻擋材料層的基底上形成具有第三溝槽和第四溝槽圖案的光刻膠層。參考圖8，在具有SAB阻擋材料層的基底1上旋塗光刻膠，利用已有的S/D (或SAB) 掩膜版對所述光刻膠進行曝光，曝光之後顯影，在所述具有SAB阻擋材料層的基底1上形成具有第三溝槽和第四溝槽圖案的光刻膠層16。步驟S44:以所述具有第三溝槽和第四溝槽圖案的光刻膠層為掩膜，在所述基底內形成第三溝槽和第四溝槽，並在所述基底上形成SAB阻擋層。參考圖8，以所述具有第三溝槽和第四溝槽圖案的光刻膠層16為掩膜，採用刻蝕工藝在第一輕摻雜漏區9和第二輕摻雜漏區10外側的基底1內分別形成第三溝槽13和第四溝槽14，與此同時，在基底1上形成了 SAB阻擋層15。第三溝槽13和第四溝槽14均位於阱區4內，兩者的深度基本相同，且兩者的深度均大於所述第一溝槽和第二溝槽的深度。 之後去除光刻膠層16。第三溝槽13位於緊鄰第一輕摻雜漏區9的基底1內，第四溝槽14位於緊鄰第二輕摻雜漏區10的基底1內，第三溝槽13和第四溝槽14的深度均由刻蝕時間精確控制，本實施例中兩者的深度均小於0. 1 μ m。步驟S5 在所述第三溝槽和第四溝槽內分別形成源區和漏區。參考圖9，本實施例中採用外延生長工藝，在所述第三溝槽和第四溝槽內進行源/ 漏外延生長。由於所述第三溝槽和第四溝槽外側(即遠離柵區6的一側)的基底1上覆蓋有SAB阻擋層15，故外延生長為選擇性外延生長，即只在所述第三溝槽和第四溝槽內進行， 因此，選擇性外延生長的結果為在第一輕摻雜漏區9和第二輕摻雜漏區10的外側(即遠離柵區6的一側)分別形成了源區17和漏區18。本實施例中所述源區17和漏區18為N 型源/漏。且本實施例中外延生長為低溫選擇性外延生長，所述低溫大約為600°C 800°C 之間，溫度太高將導致摻雜的濃度不均勻。外延生長形成的源區17和漏區18的高度和基底1表面基本持平。源區17和漏區18的摻雜濃度相比第一輕摻雜漏區9和第二輕摻雜漏區10要高。從上述實施例可以看出，本發明所提供的方法通過在柵區兩側的基底內分別形成第一溝槽和第二溝槽，並在所述第一溝槽和第二溝槽內分別形成第一輕摻雜漏區和第二輕摻雜漏區，同時，在所述第一溝槽和第二溝槽的外側基底內分別形成第三溝槽和第四溝槽， 並在所述第三溝槽和第四溝槽內分別形成源區和漏區。這樣一來，所述第三溝槽和第四溝槽的深度即對應後續形成的源區和漏區的結深，而所述第三溝槽和第四溝槽的深度可由刻蝕時間精確控制，因此通過控制刻蝕時間即可實現源/漏淺結，從而實現小尺寸MOS器件的生產製造。除此之外，本發明所提供的方法在形成輕摻雜漏區及源區和漏區的時候，沒有採用傳統工藝的注入方式，因此也省卻了退火工藝，使得整個工藝流程簡單化。優選的，本發明所提供的方法在上述實施例的基礎上，還可以進一步包括如下步驟步驟S6 在所述源區和漏區上分別形成金屬矽化物。傳統工藝中在源區和漏區上分別形成金屬矽化物，需要進行澱積、光刻、刻蝕等步驟，本發明所提供的方法在此步驟中有別於傳統工藝。本步驟又可包括步驟S61 步驟 S63，具體如下步驟S61 在具有SAB阻擋層的基底上澱積金屬。步驟S44中在所述基底內形成第三溝槽和第四溝槽的時候，同時在基底上形成了 SAB阻擋層，本實施例中採用濺射工藝，在具有SAB阻擋層的基底上澱積金屬，所述金屬可以為Ti或Co等金屬。步驟S62 對所述基底進行退火處理，在所述源區和漏區上分別形成金屬矽化物。對所述基底進行退火處理，所述金屬和二氧化矽(SAB阻擋層)不發生反應，因此， 這兩種物質不會發生化學的鍵合或者物理聚集，而所述金屬在退火處理過程中會和基底矽發生反應，生成相應的金屬矽化物，例如矽化鈦TiSi2或矽化鈷CoSi2等，因此對所述基底進行退火處理後，在所述源區和漏區上分別形成了金屬矽化物。步驟S63 去除基底上除源區和漏區之外的金屬。由於所述金屬和基底上的SAB阻擋層不發生反應，故可輕易地刻蝕掉沒有發生反應的金屬，即去除基底上除源區和漏區之外的金屬。之後可去除基底上的SAB阻擋層。
參考圖10，圖中示出了源區17和漏區18上的金屬矽化物19。對於柵區上是否形成金屬矽化物，可根據需要而定。本實施例所提供的方法，在上述實施例的基礎上，藉助於SAB阻擋層，在所述源區和漏區上形成了金屬矽化物，相比傳統工藝來說，節省了一道光刻工藝，即只需要進行一次光刻就能完成源/漏和SAB工藝，減少了成本，提高了生產效率。需要說明的是，在本文中，諸如第一和第二等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且，術語「包括」、「包含」或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備
所固有的要素。在沒有更多限制的情況下，由語句「包括一個......」限定的要素，並不排
除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。本說明書中各個實施例採用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，所以描述的比較簡單，相關之處參見方法部分說明即可。對所公開的實施例的上述說明，使本領域專業技術人員能夠實現或使用本發明。 對這些實施例的多種修改對本領域的專業技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發明的精神或範圍的情況下，在其它實施例中實現。因此，本發明將不會被限制於本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的範圍。
權利要求
1.一種小尺寸MOS器件製造方法，其特徵在於，包括提供基底，所述基底上具有柵氧化層，所述柵氧化層上具有柵區； 在所述柵區兩側的基底內分別形成第一溝槽和第二溝槽； 在所述第一溝槽和第二溝槽內分別形成第一輕摻雜漏區和第二輕摻雜漏區； 在所述第一溝槽和第二溝槽的外側基底內分別形成第三溝槽和第四溝槽； 在所述第三溝槽和第四溝槽內分別形成源區和漏區。
2.根據權利要求1所述的方法，其特徵在於，還包括在所述源區和漏區上分別形成金屬矽化物。
3.根據權利要求1所述的方法，其特徵在於，在所述柵區兩側的基底內分別形成第一溝槽和第二溝槽，具體包括在具有柵氧化層的基底上形成具有第一溝槽和第二溝槽圖案的光刻膠層； 以所述具有第一溝槽和第二溝槽圖案的光刻膠層為掩膜，在所述柵區兩側的基底內分別形成第一溝槽和第二溝槽。
4.根據權利要求2所述的方法，其特徵在於，在所述第一溝槽和第二溝槽的外側基底內分別形成第三溝槽和第四溝槽，具體包括在柵區兩側的第一輕摻雜漏區和第二輕摻雜漏區上分別形成第一側牆和第二側牆； 在所述基底上澱積SAB阻擋材料層；在具有SAB阻擋材料層的基底上形成具有第三溝槽和第四溝槽圖案的光刻膠層； 以所述具有第三溝槽和第四溝槽圖案的光刻膠層為掩膜，在所述基底內形成第三溝槽和第四溝槽，並在所述基底上形成SAB阻擋層。
5.根據權利要求4所述的方法，其特徵在於，在所述源區和漏區上分別形成金屬矽化物，具體包括在具有SAB阻擋層的基底上澱積金屬；對所述基底進行退火處理，在所述源區和漏區上分別形成金屬矽化物； 去除基底上除源區和漏區之外的金屬。
6.根據權利要求1所述的方法，其特徵在於，提供基底，所述基底上具有柵氧化層，所述柵氧化層上具有柵區，具體包括提供基底；在所述基底上形成屏蔽氧化層；以所述屏蔽氧化層為注入阻擋層在所述基底內形成阱區； 去除所述屏蔽氧化層； 在所述基底上形成柵氧化層； 在所述柵氧化層上形成柵區。
7.根據權利要求4所述的方法，其特徵在於，在柵區兩側的第一輕摻雜漏區和第二輕摻雜漏區上分別形成第一側牆和第二側牆，具體包括在所述基底上澱積介質層；反刻所述介質層，在柵區兩側的第一輕摻雜漏區和第二輕摻雜漏區上分別形成第一側牆和第二側牆。
8.根據權利要求1 7任一項所述的方法，其特徵在於，所述柵區為SrTi03、Hf02、&O2
9.根據權利要求1 7任一項所述的方法，其特徵在於，所述第三溝槽和第四溝槽的深度均小於0. 1 μ m。
10.根據權利要求1 7任一項所述的方法，其特徵在於，所述第三溝槽和第四溝槽的深度均大於所述第一溝槽和第二溝槽的深度。
全文摘要
本發明實施例公開了一種小尺寸MOS器件製造方法，所述方法包括提供基底，所述基底上具有柵氧化層，所述柵氧化層上具有柵區；在所述柵區兩側的基底內分別形成第一溝槽和第二溝槽；在所述第一溝槽和第二溝槽內分別形成第一輕摻雜漏區和第二輕摻雜漏區；在所述第一溝槽和第二溝槽的外側基底內分別形成第三溝槽和第四溝槽；在所述第三溝槽和第四溝槽內分別形成源區和漏區。通過本發明所提供的方法，能夠實現源/漏淺結，因此能夠製造出小尺寸的MOS器件。
文檔編號H01L21/336GK102446765SQ20101051172
公開日2012年5月9日 申請日期2010年10月12日 優先權日2010年10月12日
發明者王樂 申請人:無錫華潤上華半導體有限公司, 無錫華潤上華科技有限公司