觸發器與具有觸發器的分頻電路的製作方法
2023-09-21 09:26:30 2
專利名稱：觸發器與具有觸發器的分頻電路的製作方法
技術領域：
本發明是關於一分頻電路，尤其是涉及具有相同的輸入時鐘脈衝以及輸出時鐘脈衝個數的一分頻電路。
背景技術：
一般上，一時鐘脈衝分頻器是可以由兩個D型觸發器(D flip-flop)經由前後串接的方式所構成的，如圖1所示。圖1是一傳統時鐘脈衝分頻器10的示意圖，傳統時鐘脈衝分頻器10包含有一第一 D型觸發器12以及一第二 D型觸發器14，其中第一 D型觸發器 12的正相數據輸出端耦接於第二 D型觸發器14的正相數據輸入端，第一 D型觸發器12的反相數據輸出端耦接於第二 D型觸發器14的反相數據輸入端，第二 D型觸發器14的正相數據輸出端耦接於第一 D型觸發器12的反相數據輸入端，以及第二 D型觸發器14的反相數據輸出端耦接於第一 D型觸發器14的正相數據輸入端。此外，第一 D型觸發器12以及第二 D型觸發器14是受控於一差動的輸入時鐘脈衝clk、cllA，其中第一輸入時鐘脈衝elk 是耦接於第一 D型觸發器12的取樣控制端以及第二 D型觸發器14的閂鎖控制端，而第二輸入時鐘脈衝cllcb是耦接於第一 D型觸發器12的閂鎖控制端以及第二 D型觸發器14的取樣控制端。因此，時鐘脈衝分頻器10就會依據差動的輸入時鐘脈衝elk、clkb的時鐘脈衝頻率進行一除以二的運算以產生四個不同相位的分頻輸出時鐘脈衝clkl、clk2、clk3、 clk4，其中輸出時鐘脈衝clkl、clk2、clk3、clk4的相位分別相差約90度，例如輸出時鐘脈衝clkl、clk2、clk3、clk4的相位分別是0度、90度、180度、270度。從上述敘述可以得知，由於傳統的時鐘脈衝分頻器是依據兩個輸入時鐘脈衝來產生四個不同相位的輸出時鐘脈衝，因此當兩個傳統的時鐘脈衝分頻器串接在一起以進行一除四的運算時，後級時鐘脈衝分頻器僅能接收前級時鐘脈衝分頻器四個輸出時鐘脈衝中兩個輸出時鐘脈衝來作為分頻操作的依據。換句話說，前級時鐘脈衝分頻器的四個輸出端所面對到的負載條件就不會完全一樣，進而使得前級時鐘脈衝分頻器所產生的四個輸出時鐘脈衝的相位出現誤差的現象。如此一來，當一操作電路，例如一調製電路，在利用上述的四個具有相位誤差的輸出時鐘脈衝(亦即該第一個時鐘脈衝分頻器所產生的四個輸出時鐘脈衝)來對一數據信號進行調製/解調操作時，該調製/解調出來的數據就會產生嚴重的誤差。因此，如何對一組時鐘脈衝信號進行分頻後仍能具有精準的相位已成為業界亟需解決的問題。
發明內容因此，本發明的一目的在於提供具有相同的輸入時鐘脈衝以及輸出時鐘脈衝個數的一分頻電路。依據本發明的一第一實施例，其提供一種觸發器。該觸發器包含有一輸入級及一閂鎖級。該輸入級是根據一第一時鐘脈衝信號和一第二時鐘脈衝信號，控制一輸入信號是否轉換為一輸出信號。該閂鎖級是根據一第三時鐘脈衝信號和一第四時鐘脈衝信號，控制是否閂鎖該輸出信號。而該第一時鐘脈衝信號、該第二時鐘脈衝信號、該第三時鐘脈衝信號和該第四時鐘脈衝信號是分別具有不同的相位。依據本發明的一第二實施例，其提供一種分頻電路，包含一第一觸發器以及一第二觸發器。第一觸發器是依據一第一時鐘脈衝信號和一第二時鐘脈衝信號來控制其輸入端，以及依據一第三時鐘脈衝信號和一第四時鐘脈衝信號來控制其輸出端。第二觸發器的輸入端是耦接於該第一觸發器的輸出端，第二觸發器的輸出端是耦接於該第一觸發器的輸入端，且第二觸發器依據該第三時鐘脈衝信號和該第四時鐘脈衝信號來控制其輸入端，以及第二觸發器依據該第一時鐘脈衝信號和該第二時鐘脈衝信號來控制其輸出端。其中該第一時鐘脈衝信號、該第二時鐘脈衝信號、該第三時鐘脈衝信號和該第四時鐘脈衝信號分別具有不同的相位。
圖1是一傳統時鐘脈衝分頻器的示意圖，圖2是本發明一種觸發器的一實施例示意圖。圖3是本發明一種分頻電路的一實施例示意圖。圖4本發明一時鐘脈衝產生電路的一實施例示意圖。主要元件符號說明10傳統時鐘脈衝分頻器12、14 D型觸發器200,3011,3012 觸發器202、301、306 負載204,302,307 信號輸入電路206、303、308 交錯耦合對電路208、210、304、305、309、310 控制電路300、402、404 分頻電路400 時鐘脈衝產生電路406 多工器
具體實施方式請參考圖2。圖2所示為依據本發明一種觸發器200的一實施例示意圖。觸發器 200包含有一輸入級(input stage) 201及一閂鎖級(latch stage) 203。輸入級201包含有一負載202、一信號輸入電路204以及一第一控制電路208。而閂鎖級203包含有一交錯耦合對電路206以及一第二控制電路210。負載202耦接於一第一電壓電位Vdd，其是一電源電壓。信號輸入電路204串接於負載202，用來接收一輸入信號D、Db，其中在本實施例中輸入信號D、Db是一差動輸入信號。交錯耦合對電路206是耦接於負載202與信號輸入電路204的耦接處，用來依據輸入信號D、Db來產生一輸出信號Q、Qb，其中輸出信號Q、Qb 是一差動輸出信號。第一控制電路208耦接於信號輸入電路204與一第二電壓電位Vgnd 之間，用來接收一第一時鐘脈衝信號CKIP和一第二時鐘脈衝信號CKQP，其中第二電壓電位 Vgnd是一接地電壓。第二控制電路210耦接於交錯耦合對電路206與第二電壓電位VgndCN 102237870 A
說明書
3/6頁
之間，用來接收一第三時鐘脈衝信號CKIN和一第四時鐘脈衝信號CKQN，其中第一時鐘脈衝信號CKIP、第二時鐘脈衝信號CKQP、第三時鐘脈衝信號CKIN和第四時鐘脈衝信號CKQN分別具有一第一相位Pl、一第二相位P2、一第三相位P3和一第四相位P4，且第一相位Pl、第二相位P2、第三相位P3和第四相位P4彼此互不相同。舉例來說，在一實施例中，第一相位 Pl和第二相位P2大致上相差90度，第三相位P3和第四相位P4大致上相差90度。在另一實施例中，第一相位Pl和第三相位P3大致上相差180度，第二相位P2和第四相位P4大致上相差180度。在本實施例中，負載202包含有一第一電阻Rl，其具有一第一端點耦接於第一電壓電位Vdd ；以及一第二電阻R2，其具有一第一端點耦接於第一電壓電位Vdd。信號輸入電路204包含有一第一電晶體Ml以及一第二電晶體M2。第一電晶體Ml具有一控制端附耦接於輸入信號D、Db中的一第一輸入信號D，一第一輸出端N2耦接於第一電阻Rl的一第二端點。第二電晶體M2具有一控制端N3耦接於輸入信號D、Db中的一第二輸入信號Db，一第一輸出端N4耦接於第二電阻R2的一第二端點，以及一第二輸出端N5耦接於第一電晶體 Ml的一第二輸出端。交錯耦合對電路206包含有一第三電晶體M3以及一第四電晶體M4。 第三電晶體M3具有一控制端耦接於第二電阻R2的第二端點，一第一輸出端耦接於第一電阻Rl的第二端點。第四電晶體M4具有一控制端耦接於第一電阻Rl的第二端點，一第一輸出端耦接於第二電阻R2的第二端點，以及一第二輸出端N6耦接於第三電晶體M3的一第二輸端。第一控制電路208包含有一第五電晶體M5以及一第六電晶體M6。第五電晶體M5具有一控制端N7耦接於第一時鐘脈衝信號CKIP，一第一輸出端耦接於第一電晶體M 1的第二輸出端，以及一第二輸出端耦接於第二電壓電位Vgnd。第六電晶體M6具有一控制端N8耦接於第二時鐘脈衝信號CKQP，一第一輸出端耦接於第一電晶體Ml的第二輸出端，以及一第二輸出端耦接於第二電壓電位Vgnd。第二控制電路210包含有一第七電晶體M7以及一第八電晶體M8。第七電晶體M7具有一控制端N9耦接於第三時鐘脈衝信號CKIN，一第一輸出端耦接於第三電晶體M3的第二輸出端，以及一第二輸出端耦接於第二電壓電位Vgnd。第八電晶體M8具有一控制端WO耦接於第四時鐘脈衝信號CKQN，一第一輸出端耦接於第三電晶體M3的第二輸出端，以及一第二輸出端耦接於第二電壓電位Vgnd。更進一步來說，依據本發明觸發器200，第一控制電路208的第一時鐘脈衝信號CKIP與第二時鐘脈衝信號CKQP分別的第一相位Pl與第二相位P2是正交相位 (Quadrature)，而第二控制電路210的第三時鐘脈衝信號CKIN與第四時鐘脈衝信號CKQN 分別的第三相位P3與第四相位P4是另一組正交相位，因此第一控制電路208和第二控制電路210的操作動作就可以等效為互補(Complementary)的行為。換句話說，當第一控制電路208為開啟時，第二控制電路210就為關閉；反之，當第二控制電路210為開啟時，第一控制電路208就為關閉。如此一來，透過第一控制電路208與第二控制電路210之間互補的開關動作，輸入信號D、Db就可以被取樣(亦即讀取)和閂鎖至交錯耦合對電路206 了。進一步而言，觸發器200受控於四個不同相位的時鐘脈衝信號，亦即第一時鐘脈衝信號CKIP、 第二時鐘脈衝信號CKQP、第三時鐘脈衝信號CKIN和第四時鐘脈衝信號CKQN，其用來控制對輸入信號D、Db的取樣和閂鎖的操作。舉例來說，在一應用電路中，第一時鐘脈衝信號CKIP、 第二時鐘脈衝信號CKQP、第三時鐘脈衝信號CKIN和第四時鐘脈衝信號CKQN分別的第一相位P1、第二相位P2、第三相位P3和第四相位P4是分別設定在0度、90度、180度、270度來
6對輸入信號D、Db進行取樣和閂鎖。從上述圖2所揭露的電路結構可以得知，觸發器200受控於四個不同相位的時鐘脈衝信號，亦即第一時鐘脈衝信號CKIP、第二時鐘脈衝信號CKQP、第三時鐘脈衝信號CKIN 和第四時鐘脈衝信號CKQN，其用來控制對輸入信號D、Db的取樣和閂鎖的操作，並產生兩個互相差動的輸出信號Q、Qb。如此一來，當利用另一個相同的觸發器與觸發器200前後串接 (如後續的圖3所示)來形成一分頻器時，該分頻器就會具有四個不同相位的時鐘脈衝信號(CKIP、CKQP、CKIN、CKQN)與四個不同相位的輸出信號(Q、Qb、I、Ib)。因此，當利用兩個上述的分頻器來串接以進行頻率分頻時，其前級的輸出信號和後級的輸入信號的個數就會相同。此外，為了使得第一時鐘脈衝信號CKIP、第二時鐘脈衝信號CKQP、第三時鐘脈衝信號 CKIN和第四時鐘脈衝信號CKQN具有相同的負載條件(例如具有相同的輸入阻抗)，本實施例的第五電晶體M5、第六電晶體M6、第七電晶體M7以及第八電晶體M8的大小(例如長寬比(Aspect Ratio))大致上相同。如此一來，第一時鐘脈衝信號CKIP、第二時鐘脈衝信號 CKQP、第三時鐘脈衝信號CKIN和第四時鐘脈衝信號CKQN分別所具有的相位就不會面對到不同的負載條件，故其相位誤差就可以避免了，該分頻器的細部電路描述於後續的段落與圖3中。請注意，本發明觸發器200的信號輸入電路204和負載202是設置來對輸入信號 D、Db進行取樣的操作，而交錯耦合對電路206和負載202是設置來對所取樣的信號進行閂鎖的操作，由於其操作與設定是類似於一傳統的D型觸發器，因此其細部運作在此不另贅述。另一方面，本發明觸發器200的負載202並不限定於利用第一電阻Rl和第二電阻R2 來加以實作，任何具有阻抗特性的電路元件均屬於本發明的範疇所在。舉例來說，在一實施例中，第一電阻Rl和第二電阻R2是分別以一電阻並聯於一電容來加以實作，而在另一實施例中，第一電阻Rl和第二電阻R2是分別以一電感並聯於一電容來加以實作。請參考圖3。圖3所示是依據本發明一種分頻電路300的一實施例示意圖，分頻電路300是一除以二的分頻電路，且其是由兩個觸發器200以前後串接的方式所構成。因此，分頻電路300包含有一第一觸發器3011與一第二觸發器3012。第一觸發器3011包含有一第一負載301、一第一信號輸入電路302、一第一交錯耦合對電路303、一第一控制電路 304以及一第二控制電路305。第二觸發器3012包含有一第二負載306、一第二信號輸入電路307、一第二交錯耦合對電路308、一第三控制電路309以及一第四控制電路310。請注意，第一觸發器3011與第二觸發器3012與圖2的觸發器200具有相似的結構，因此其細部技術特徵在此不另贅述。請同時參考圖3，在本實施例中，第一控制電路304是用來接收一第一時鐘脈衝信號CKIP』(亦即W7)和一第二時鐘脈衝信號CKQP』(亦即N18)，第二控制電路305是用來接收一第三時鐘脈衝信號CKIN』(亦即W9)和一第四時鐘脈衝信號 CKQN'(亦即N20)，第三控制電路309是用來接收第三時鐘脈衝信號CKIN』(亦即N23)和第四時鐘脈衝信號CKQN』 (亦即擬4)，而第四控制電路310是用來接收第一時鐘脈衝信號 CKIP，(亦即N25)和第二時鐘脈衝信號CKQP，(亦即N26)。此外，第一觸發器3011的輸入端是耦接第二觸發器3012的輸出端，而第二觸發器3012的輸入端是耦接第一觸發器3011 的輸出端。更進一步而言，第一信號輸入端Nll與第二信號輸入端N 12分別耦接於第四信號輸出端(亦即第四分頻輸出信號Q)與第三信號輸出端(亦即第三分頻輸出信號Qb)，第三信號輸入端W3與第四信號輸入端N14分別耦接於第一信號輸出端(亦即第一分頻輸出信號I)與第二信號輸出端(亦即第二分頻輸出信號Λ)。此外，第一時鐘脈衝信號CKIP』、 第二時鐘脈衝信號CKQP』、第三時鐘脈衝信號CKIN』和第四時鐘脈衝信號CKQN』分別具有一第一相位ΡΓ、一第二相位P2』、一第三相位P3』和一第四相位P4』，且第一相位ΡΓ、第二相位P2』、第三相位P3』和第四相位P4』彼此互不相同。舉例來說，在一實施例中，第一相位P 1，和第二相位P2，大致上相差90度，第三相位P3，和第四相位P4，大致上相差90度。在另一實施例中，第一相位ΡΓ和第三相位P3』大致上相差180度，第二相位P2』和第四相位 P4，大致上相差180度。從上述圖3所披露的電路結構可以得知，分頻電路300會依據四個不同相位但相同時鐘脈衝頻率的輸入時鐘脈衝信號，亦即第一時鐘脈衝信號CKIP』、第二時鐘脈衝信號 CKQP』、第三時鐘脈衝信號CKIN』和第四時鐘脈衝信號CKQN』，來產生四個不同相位但相同時鐘脈衝頻率的輸出時鐘脈衝信號，亦即第一分頻輸出信號I、第二分頻輸出信號lb、第三分頻輸出信號Qb以及第四分頻輸出信號Q，其中輸出時鐘脈衝信號的時鐘脈衝頻率是輸入時鐘脈衝信號的一半。此外，在本實施例中，第一時鐘脈衝信號CKIP』、第二時鐘脈衝信號 CKQP』、第三時鐘脈衝信號CKIN』和第四時鐘脈衝信號CKQN』的相位分別相差約90度，例如第一時鐘脈衝信號CKIP』、第二時鐘脈衝信號CKQP』、第三時鐘脈衝信號CKIN』和第四時鐘脈衝信號CKQN』的相位分別是0度、90度、180度、270度，而第一分頻輸出信號I、第二分頻輸出信號lb、第三分頻輸出信號Qb以及第四分頻輸出信號Q的相位分別是0度、180 度、270度、90度。換句話說，分頻電路300會對四個相位分別是0度、90度、180度、270度的輸入時鐘脈衝信號進行分頻來產生四個相位分別是0度、90度、180度、270度的分頻輸出時鐘脈衝信號。如此一來，當多個分頻電路300串接在一起以對四個相位分別是0度、90 度、180度、270度的輸入時鐘脈衝信號進行分頻操作時，每一個分頻電路300的四個分頻輸出時鐘脈衝信號都會成為下一個分頻電路300的四個輸入時鐘脈衝信號。進一步而言，當利用兩個上述的分頻電路來串接以進行頻率分頻時，其輸出信號和輸入信號的個數就會相同，換句話說，前級的分頻電路的四個輸出端就可以剛好耦接到後級的分頻電路的四個輸入端，而當後級的分頻電路的第一控制電路、第二控制電路、第三控制電路以及第四控制電路中的每一個電晶體的尺寸大小(例如長寬比(Aspect Ratio))設定為大致上相同時，則前級的分頻電路的四個分頻輸出時鐘脈衝信號所面臨到的負載條件(例如輸入阻抗)都會大致上彼此相同，因此其四個分頻輸出時鐘脈衝信號的相位就可以精確地分布於0度、90 度、180度、270度，而不會出現如傳統分頻器所產生的相位誤差現象。舉例來說，在一數據調製/解調電路中，往往需要利用到相位分別是0度、90度、 180度、270度的多組時鐘脈衝信號來對一數據信號進行調製/解調操作(例如每一組時鐘脈衝信號的時鐘脈衝頻率分別是2GHZ、1GHZ、500MHZ)，如圖4所示。圖4所示是依據本發明一時鐘脈衝產生電路400的一實施例示意圖。時鐘脈衝產生電路400包含有一第一分頻電路402、一第二分頻電路404以及一多工器406，其中第一分頻電路402以及第二分頻電路404均是利用本發明的分頻電路300來加以實作，故其均是一除以二的分頻電路。首先， 第一分頻電路402接收頻率為2GHz的一第一組輸入時鐘脈衝Sinl並對第一組輸入時鐘脈衝Sinl進行頻率分頻操作來產生頻率為IGHz的一第二組輸入時鐘脈衝Sin2，其中第一組輸入時鐘脈衝Sinl的具有四個時鐘脈衝信號，其分別的相位為0度、90度、180度、270度。 接著，第二分頻電路404接收頻率為IGHz的第二組輸入時鐘脈衝Sin2並對第二組輸入時
8鍾脈衝Sin2進行頻率分頻操作來產生頻率為500MHz的一第三組輸入時鐘脈衝Sin3。接著，多工器406接收第一組輸入時鐘脈衝Sinl、第二組輸入時鐘脈衝Sin2以及第三組輸入時鐘脈衝Sin3並依據一選擇信號^來選擇其中一組輸入時鐘脈衝來作為一輸出時鐘脈衝 Sout。從上述關於分頻電路300的敘述可以得知，第二組輸入時鐘脈衝Sin2的四個時鐘脈衝信號會全部被第二分頻電路404所接收。因此，若第一組輸入時鐘脈衝Sinl的四個時鐘脈衝信號分別具有精確的0度、90度、180度、270度相位時，則第一分頻電路402所產生的第二組輸入時鐘脈衝Sin2的四個分頻後時鐘脈衝信號亦會分別具有精確的0度、90度、180 度、270度相位。同理，由於第二組輸入時鐘脈衝Sin2的四個分頻後時鐘脈衝信號會分別具有精確的0度、90度、180度、270度相位，因此第二分頻電路404所產生的第三組輸入時鐘脈衝Sin3的四個分頻後時鐘脈衝信號亦會分別具有精確的0度、90度、180度、270度相位。如此一來，當多工器406的輸出時鐘脈衝Sout被利用來對該數據信號進行調變/解調變操作時，其所產生的調變/解調變結果的精確率就可以大幅提升了。綜上所述，本發明的分頻電路300是一正交相位輸入-正交相位輸出(Quadrature In Quadrature Out)的時鐘脈衝分頻器，其不僅具有完全平衡(Balance)的輸入時鐘脈衝以及輸出時鐘脈衝，其電源消耗、相位噪聲、相位誤差以及信號諧波方面的表現亦較傳統的分頻器來得佳。雖然本發明已以較佳實施例揭示如上，然其並非用以限定本發明，任何本領域技術人員，在不脫離本發明的精神和範圍內，當可作些許的修改和完善，因此本發明的保護範圍當以權利要求書所界定的為準。
權利要求
1.一種觸發器，包含有一輸入級，根據一第一時鐘脈衝信號和一第二時鐘脈衝信號，控制一輸入信號是否轉換為一輸出信號；以及一閂鎖級，根據一第三時鐘脈衝信號和一第四時鐘脈衝信號，控制是否閂鎖該輸出信號；其中該第一時鐘脈衝信號、該第二時鐘脈衝信號、該第三時鐘脈衝信號和該第四時鐘脈衝信號分別具有不同的相位。
2.如權利要求1所述的觸發器，其特徵在於，該第一時鐘脈衝信號的相位和該第二時鐘脈衝信號的相位是相差90度，該第三時鐘脈衝信號的相位和該第四時鐘脈衝信號的相位是相差90度。
3.如權利要求1所述的觸發器，其特徵在於，該第一時鐘脈衝信號的相位和該第三時鐘脈衝信號的相位是相差180度，該第二時鐘脈衝信號的相位和該第四時鐘脈衝信號的相位是相差180度。
4.如權利要求1所述的觸發器，其特徵在於，該輸入級包含有 一負載，耦接於一第一電壓電位；一信號輸入電路，串接於該負載，用來依據該輸入信號產生該輸出信號；以及一第一控制電路，耦接於該信號輸入電路與一第二電壓電位之間，用來依據該第一時鐘脈衝信號和該第二時鐘脈衝信號以啟動該信號輸入電路。
5.如權利要求4所述的觸發器，其特徵在於，該閂鎖級包含有一交錯耦合對電路，耦接於該負載與該信號輸入電路的耦接處，用來閂鎖該輸出信號；以及一第二控制電路，耦接於該交錯耦合對電路與該第二電壓電位之間，用來依據該第三時鐘脈衝信號和該第四時鐘脈衝信號以啟動該交錯耦合對電路。
6.如權利要求5所述的觸發器，其特徵在於， 該負載包含有一第一電阻，具有一第一端點耦接於該第一電壓電位；以及一第二電阻，具有一第一端點耦接於該第一電壓電位； 該信號輸入電路包含有一第一電晶體，具有一控制端用以接收該輸入信號中的一第一輸入信號，一第一輸出端耦接於該第一電阻的一第二端點；以及一第二電晶體，具有一控制端用以接收該輸入信號中的一第二輸入信號，一第一輸出端耦接於該第二電阻的一第二端點，以及一第二輸出端耦接於該第一電晶體的一第二輸出端；該交錯耦合對電路包含有一第三電晶體，具有一控制端耦接於該第二電阻的該第二端點，一第一輸出端耦接於該第一電阻的該第二端點；以及一第四電晶體，具有一控制端耦接於該第一電阻的該第二端點，一第一輸出端耦接於該第二電阻的該第二端點，以及一第二輸出端耦接於該第三電晶體的一第二輸端。
7.如權利要求6所述的觸發器，其特徵在於，該第一控制電路包含有一第五電晶體，具有一控制端用以接收該第一時鐘脈衝信號，一第一輸出端耦接於該第一電晶體的該第二輸出端，以及一第二輸出端耦接於該第二電壓電位；以及一第六電晶體，具有一控制端用以接收該第二時鐘脈衝信號，一第一輸出端耦接於該第一電晶體的該第二輸出端，以及一第二輸出端耦接於該第二電壓電位；以及該第二控制電路包含有一第七電晶體，具有一控制端用以接收該第三時鐘脈衝信號，一第一輸出端耦接於該第三電晶體的該第二輸出端，以及一第二輸出端耦接於該第二電壓電位；以及一第八電晶體，具有一控制端用以接收該第四時鐘脈衝信號，一第一輸出端耦接於該第三電晶體的該第二輸出端，以及一第二輸出端耦接於該第二電壓電位。
8.如權利要求7所述的觸發器，其特徵在於，該第五電晶體、該第六電晶體、該第七電晶體以及該第八電晶體具有相同的尺寸大小。
9.一種分頻電路，包含有一第一觸發器，依據一第一時鐘脈衝信號和一第二時鐘脈衝信號來控制其輸入端以進行信號接收，以及依據一第三時鐘脈衝信號和一第四時鐘脈衝信號來控制其輸出端以進行信號閂鎖；以及一第二觸發器，其輸入端耦接於該第一觸發器的輸出端，其輸出端耦接於該第一觸發器的輸入端，且依據該第三時鐘脈衝信號和該第四時鐘脈衝信號來控制其輸入端進行信號接收，以及依據該第一時鐘脈衝信號和該第二時鐘脈衝信號來控制其輸出端以進行信號閂鎖；其中該第一時鐘脈衝信號、該第二時鐘脈衝信號、該第三時鐘脈衝信號和該第四時鐘脈衝信號分別具有不同的相位。
10.如權利要求9所述的分頻電路，其特徵在於，該第一觸發器包含有一第一輸入級，根據該第一時鐘脈衝信號和該第二時鐘脈衝信號，接收該第二觸發器的輸出信號，以產生一第一分頻輸出信號以及一第二分頻輸出信號；以及一第一閂鎖級，根據該第三時鐘脈衝信號和該第四時鐘脈衝信號，控制是否閂鎖該第一分頻輸出信號以及該第二分頻輸出信號。
11.如權利要求9所述的分頻電路，其特徵在於，該第二觸發器包含有一第二輸入級，根據該第三時鐘脈衝信號和該第四時鐘脈衝信號，接收該第一觸發器的輸出信號，以產生一第三分頻輸出信號以及一第四分頻輸出信號；以及一第二閂鎖級，根據該第一時鐘脈衝信號和該第二時鐘脈衝信號，控制是否閂鎖該第三分頻輸出信號以及該第四分頻輸出信號。
12.如權利要求9所述的分頻電路，其特徵在於，該第一時鐘脈衝信號的相位和該第二時鐘脈衝信號的相位是相差90度，該第三時鐘脈衝信號的相位和該第四時鐘脈衝信號的相位也相差90度。
13.如權利要求9所述的分頻電路，其特徵在於，該第一時鐘脈衝信號的相位和該第三時鐘脈衝信號的相位是相差180度，該第二時鐘脈衝信號的相位和該第四時鐘脈衝信號的相位也相差180度。
全文摘要
本發明提出一種觸發器及由此觸發器構成的分頻電路。本發明的觸發器包含有一輸入級及一閂鎖級。該輸入級是根據一第一時鐘脈衝信號和一第二時鐘脈衝信號，控制一輸入信號是否轉換為一輸出信號。該閂鎖級是根據一第三時鐘脈衝信號和一第四時鐘脈衝信號，控制是否閂鎖該輸出信號。而該第一時鐘脈衝信號、該第二時鐘脈衝信號、該第三時鐘脈衝信號和該第四時鐘脈衝信號分別具有不同的相位。
文檔編號H03K23/66GK102237870SQ20101017444
公開日2011年11月9日 申請日期2010年4月28日 優先權日2010年4月28日
發明者孫衛罡 申請人:晨星半導體股份有限公司, 晨星軟體研發(深圳)有限公司