半導體結構及其形成方法
2023-09-11 01:03:45 1
半導體結構及其形成方法
【專利摘要】本發明公開了一種半導體結構及其形成方法，採用退火工藝使得嵌段共聚物層自分離形成第一材料層和第二材料層，去除第一材料層並以此為基準形成通孔，從而可有效的控制納米矽量子點的生長，得到尺寸均一，密度可控的納米矽量子點，解決了現有工藝對納米矽量子點的生長無法控制的問題，大大的提高了存儲性能。
【專利說明】半導體結構及其形成方法
【技術領域】
[0001]本發明涉及集成電路製造領域，特別涉及一種半導體結構及其形成方法。
【背景技術】
[0002]Flash存儲器又稱快閃記憶體，它結合了 ROM和RAM的長處，不僅具備電子可擦除可編程(EEPROM)的性能，還可以快速讀取數據，使數據不會因為斷電而丟失。在過去的20年裡，嵌入式系統一直使用ROM(EPROM)作為其存儲設備，然而近年來Flash全面代替了 ROM(EPROM)在嵌入式系統中的地位，用作存儲Bootloader以及作業系統或者程序代碼，或者直接當硬碟使用(U盤)。
[0003]現今較成熟的Flash存儲器多為多晶矽浮柵結構的電晶體，如圖1a所示，襯底IOa內形成有一源極15a和一漏極16a，二者之間為溝道，位於所述襯底IOa上的柵極結構，所述柵極結構包括浮置柵極(floating gate) 12a及控制柵極或選擇柵極(control or selectgate)14a，所述溝道和浮置柵極12a以一柵氧化層Ila隔離，所述浮置柵極12a和控制柵極或選擇柵極14a以一絕緣層13a隔離。然而，這種存儲器的柵極結構體積較大，在尺寸不斷縮小的今天，已經成為了限制工藝進步的瓶頸，不利於高集成度和低功耗的需求。
[0004]鑑於此,人們選擇了納米娃量子點(nano-dot Si),然而,納米娃量子點尤其是對於20nm以下尺寸的生長是不可控的，如圖1b所示，襯底IOb內形成有一源極15b和一漏極16b，二者之間為溝道，位於所述襯底IOb上的柵極結構，所述柵極結構包括一柵氧化層Ilb，形成於所述柵氧化層IIb上的納米矽量子點12b，沉積於納米矽量子點12b上的絕緣層13b和位於所述絕緣層13b上的控制柵極或選擇柵極14b。現有通常是採用爐管工藝形成納米矽量子點12b，然而，由圖中可見，納米矽量子點12b的尺寸不一，其排列也是隨意的，不具有均勻性和可控性，這也就不具備良好的存儲性能，不利於大規模的生產製造。
【發明內容】
[0005]本發明的目的在於提供一種半導體結構及其形成方法，以解決現有工藝不能夠達到納米矽量子點尺寸均一，密度可控的生產效果。
[0006]為解決上述技術問題，本發明提供一種半導體結構的形成方法，其特徵在於，包括:
[0007]提供襯底；
[0008]在所述襯底上形成一阻擋層；
[0009]在所述阻擋層上形成一嵌段共聚物層；
[0010]對所述嵌段共聚物層進行退火處理，形成間隔排列的第一材料層和第二材料層；
[0011]去除所述第一材料層，暴露出部分阻擋層；
[0012]去除所述暴露出的部分阻擋層形成通孔；
[0013]在所述通孔內形成納米娃量子點。
[0014]進一步的，對於所述的半導體結構的形成方法，在形成阻擋層之前，還包括如下工藝步驟:
[0015]形成一柵氧化層，所述柵氧化層位於所述襯底上。
[0016]進一步的，對於所述的半導體結構的形成方法，所述嵌段共聚物層的厚度為100?1000 埃。
[0017]進一步的，對於所述的半導體結構的形成方法，所述嵌段共聚物層的材料為PS-b-PMMAο
[0018]進一步的，對於所述的半導體結構的形成方法，所述第一材料層為PMMA層，所述第二材料層為PS層。
[0019]進一步的，對於所述的半導體結構的形成方法，採用溼法刻蝕工藝去除所述PMMA層。
[0020]進一步的，對於所述的半導體結構的形成方法，所述溼法刻蝕工藝為採用乙酸並經紫外光照射的工藝。
[0021]進一步的，對於所述的半導體結構的形成方法，在去除所述暴露出的部分阻擋層形成通孔之後，在通孔內形成納米矽量子點之前，還包括如下工藝步驟:
[0022]去除所述PS層，暴露出餘下部分阻擋層。
[0023]進一步的，對於所述的半導體結構的形成方法，採用氧等離子體去除所述PS層。
[0024]進一步的，對於所述的半導體結構的形成方法，在所述通孔內形成納米矽量子點的工藝包括如下步驟:
[0025]在所述通孔內形成納米矽量子點材料層；
[0026]平坦化所述納米矽量子點材料層形成納米矽量子點。
[0027]進一步的，對於所述的半導體結構的形成方法，在所述通孔內形成納米矽量子點之後，還包括如下工藝步驟:
[0028]去除所述暴露出的餘下部分阻擋層。
[0029]進一步的，對於所述的半導體結構的形成方法，採用均一腐蝕法和化學機械研磨工藝平坦化所述納米矽量子點。
[0030]進一步的，對於所述的半導體結構的形成方法，採用幹法刻蝕工藝去除所述暴露出的部分阻擋層。
[0031]本發明提供一種利用上述半導體結構的形成方法製得的半導體結構，其特徵在於，包括:
[0032]襯底，形成於所述襯底上的納米矽量子點。
[0033]本發明提供的一種半導體結構及其形成方法中，採用退火工藝使得嵌段共聚物層自分離形成第一材料層和第二材料層，去除第一材料層並以此為基準形成通孔，從而可有效的控制納米矽量子點的生長，得到尺寸均一，密度可控的納米矽量子點，解決了現有工藝對納米矽量子點的生長無法控制的問題，大大的提高了存儲性能。
【專利附圖】
【附圖說明】
[0034]圖1a為傳統的Flash存儲器的結構示意圖；
[0035]圖1b為現有工藝採用納米矽量子點形成的電晶體的結構示意圖；
[0036]圖2?10為本發明實施例的半導體結構的形成過程示意圖；圖11為本發明實施例的半導體裝置的結構示意圖。
【具體實施方式】
[0037]以下結合附圖和具體實施例對本發明提供的半導體結構及其形成方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式，僅用以方便、明晰地輔助說明本發明實施例的目的。
[0038]請參考圖2，提供襯底20，所述襯底為矽襯底，或者絕緣體上矽(SOI)等各類襯底，所述襯底中可以具有一源極、一漏極及二者之間的溝道(未示出)，也可以在形成柵極之後形成源極和漏極。接著，如圖3所示，在所述襯底20上形成一柵氧化層30，在所述柵氧化層30上形成一阻擋層31。具體的，所述柵氧化層30可以為氧化矽(SiO2),氮氧化矽(SiON)等；所述阻擋層優選為氮化矽(SiN)。所述柵氧化層30和阻擋層31可以經化學氣相沉積工藝形成。
[0039]請參考圖4，在所述阻擋層31上形成一嵌套共聚物層40，所述嵌套共聚物層40為具有可以自分離形成間隔排列的性質，本實施例中採用PS-b-PMMA(苯乙烯一甲基丙烯酸甲酯嵌段共聚物)。具體的，採用旋轉塗層(spin-coating)的方法形成所述嵌套共聚物層40,所述嵌套共聚物層40的厚度為100-1000埃。接著，請參考圖5，採用退火工藝對嵌套共聚物層進行處理，使其自分離形成間隔排列的第一材料層和第二材料層兩部分，所述第一材料層為PMMA (甲基丙烯酸甲酯)層50，所述第二材料層為PS (苯乙烯)層51。
[0040]由於退火後嵌套共聚物層分離成兩部分，可去除PMMA層50和PS層51的一種，以便形成後續的通孔。本實施例去除PMMA層50，其尺寸小於20nm，在此基礎上形成的通孔的尺寸符合形成納米矽量子點的需要。請參考圖6，採用用溼法刻蝕工藝去除所述PMMA層，暴露出部分阻擋層31。具體的 ，可採用乙酸，在具有紫外光照射下，和所述PMMA層進行反應以去除。接著，如圖7所示，以所述PS層51為掩膜層，採用幹法刻蝕工藝去除所述暴露出的部分阻擋層，形成通孔70，暴露出部分柵氧化層30。
[0041]之後，請參考圖8，將所述PS層去除，暴露出所述餘下部分阻擋層31a。具體的，可以採用氧等離子體將所述PS層除掉。
[0042]接著，請參考圖9，在所述通孔內形成納米矽量子點材料層，並進行平坦化(planarization)工藝,使得所述納米娃量子點材料層和所述暴露出的餘下部分阻擋層31a齊平，從而形成大小均一、排列均勻可控的納米矽量子點90。此處的平坦化工藝可以為均一腐蝕法(etch back)和化學機械研磨工藝(CMP)，以達到較好的效果。之後，如圖10所示，去除所述暴露出的餘下部分阻擋層。
[0043]接著，可以在柵氧化層上沉積一氮化層，所述氮化層覆蓋所述納米矽量子點，並繼續在氮化層上形成選擇柵極，以及形成柵極側牆等。
[0044]請參考圖11，經由上述工藝，可以得到一種半導體結構，具體的，包括:
[0045]襯底20，所述襯底中形成有一源極113、一漏極114及一溝道115 ；
[0046]所述溝道115上形成有柵極結構，所述柵極結構包括:形成於溝道上的柵氧化層30，形成於柵氧化層30上的多個納米矽量子點90，一氮化層110，所述氮化層110覆蓋所述納米矽量子點，形成於所述氮化層上的控制柵極111，及位於兩側的柵極側牆112。
[0047]上述實施例提供的提供的半導體結構及其形成方法中，採用退火工藝使得嵌段共聚物層自分離形成第一材料層和第二材料層，去除第一材料層並以此為基準形成通孔，從而可有效的控制納米矽量子點的生長，得到尺寸均一，密度可控的納米矽量子點，解決了現有工藝對納米矽量子點的生長無法控制的問題，大大的提高了存儲性能。
[0048]顯然，本領域的技術人員可以對發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包括這些改動和變型在內。
【權利要求】
1.一種半導體結構的形成方法，其特徵在於，包括: 提供襯底； 在所述襯底上形成一阻擋層； 在所述阻擋層上形成一嵌段共聚物層； 對所述嵌段共聚物層進行退火處理，形成間隔排列的第一材料層和第二材料層； 去除所述第一材料層，暴露出部分阻擋層； 去除所述暴露出的部分阻擋層形成通孔； 在所述通孔內形成納米矽量子點。
2.如權利要求1所述的半導體結構的形成方法，其特徵在於，在形成阻擋層之前，還包括如下工藝步驟: 形成一柵氧化層，所述柵氧化層位於所述襯底上。
3.如權利要求1所述的半導體結構的形成方法，其特徵在於，所述嵌段共聚物層的厚度為100?1000埃。
4.如權利要求3所述的半導體結構的形成方法，其特徵在於，所述嵌段共聚物層的材料為 PS-b-PMMA。
5.如權利要求4所述的半導體結構的形成方法，其特徵在於，所述第一材料層為PMMA層，所述第二材料層為PS層。
6.如權利要求5所述的半導體結構的形成方法，其特徵在於，採用溼法刻蝕工藝去除所述PMMA層。
7.如權利要求6所述的半導體結構的形成方法，其特徵在於，所述溼法刻蝕工藝為採用乙酸並經紫外光照射的工藝。
8.如權利要求4所述的半導體結構的形成方法，其特徵在於，在去除所述暴露出的部分阻擋層形成通孔之後，在通孔內形成納米矽量子點之前，還包括如下工藝步驟: 去除所述PS層，暴露出餘下部分阻擋層。
9.如權利要求8所述的半導體結構的形成方法，其特徵在於，採用氧等離子體去除所述PS層。
10.如權利要求8所述的半導體結構的形成方法，其特徵在於，在所述通孔內形成納米矽量子點的工藝包括如下步驟: 在所述通孔內形成納米矽量子點材料層； 平坦化所述納米矽量子點材料層形成納米矽量子點。
11.如權利要求10所述的半導體結構的形成方法，其特徵在於，在所述通孔內形成納米矽量子點之後，還包括如下工藝步驟: 去除所述暴露出的餘下部分阻擋層。
12.如權利要求11所述的半導體結構的形成方法，其特徵在於，採用均一腐蝕法和化學機械研磨工藝平坦化所述納米矽量子點。
13.如權利要求1所述的半導體結構的形成方法，其特徵在於，採用幹法刻蝕工藝去除所述暴露出的部分阻擋層。
14.一種利用如權利要求f 13中的任一項所述的半導體結構的形成方法製得的半導體結構，其特徵在於，包括:襯底，形成於所述襯底上的納米矽量子點。
【文檔編號】H01L21/8247GK103515191SQ201210206563
【公開日】2014年1月15日 申請日期:2012年6月20日 優先權日:2012年6月20日
【發明者】張翼英, 何其暘 申請人:中芯國際集成電路製造(上海)有限公司