高遷移率低源漏電阻的三柵控制型無結電晶體的製作方法
2023-09-20 03:01:40 1
高遷移率低源漏電阻的三柵控制型無結電晶體的製作方法
【專利摘要】本發明涉及一種高遷移率低源漏電阻的三柵控制型無結電晶體，採用源控柵電極、溝道控柵電極和漏控柵電極等三個彼此獨立控制的柵電極，使得器件既能夠保證在低摻雜濃度的溝道內實現高遷移率，避免高摻雜濃度隨機散射增強效應所導致的器件穩定性下降，同時又可以通過源控柵電極和漏控柵電極的獨立控制作用獲得較低的源漏電阻，從而有效解決了普通無結電晶體溝道摻雜濃度過低會帶來源漏電阻的增加，而摻雜濃度過高又會導致器件遷移率和穩定性下降這二者之間的矛盾，適用於推廣應用。
【專利說明】高遷移率低源漏電阻的三柵控制型無結電晶體
【技術領域】
[0001]本發明屬於超大規模集成電路製造領域，具體涉及一種適用於超高集成度集成電路製造的高遷移率低源漏電阻的三柵控制型無結電晶體結構。
【背景技術】
[0002]集成電路的基本單元MOSFETs電晶體隨著尺寸的不斷減小，需要在幾個納米的距離內實現多個數量級的濃度差來形成極陡的源極和漏極PN結，這樣的濃度梯度對於摻雜和熱處理工藝有極高的要求。通過在SOI晶圓上製成的無結的場效應電晶體可有效解決上述問題，無結電晶體採用多子導通，器件的源區、漏區和溝道區域具有相同的高摻雜濃度，利用將矽薄膜做得足夠薄的特點，以N型器件為例，當柵極處於反向偏壓時，由於矽薄膜很薄，溝道區域的電子在柵電場的作用下很容易被耗盡，從而實現器件的阻斷狀態。隨著柵極偏壓的增大，溝道區域的多子耗盡解除，並在界面處形成電子積累以實現器件的開啟。然而，這種高摻雜濃度的溝道會導致器件的遷移率明顯下降，且雜質隨機散射會導致器件的可靠性受到嚴重影響。為提高無結型器件的遷移率及可靠性，就需要降低矽薄膜的摻雜濃度，然而摻雜濃度的降低會帶來源漏電阻的增加而影響器件的開啟特性。因此，為解決上述矛盾，需設計具有高遷移率且低源漏電阻的無結電晶體。
【發明內容】
[0003]發明目的
為解決無結電晶體遷移率源漏電阻之間存在的矛盾關係，本發明提供一種高遷移率低源漏電阻的三柵控制型無結電晶體的結構。
[0004]技術方案
本發明是通過以下技術方案來實現的:
一種高遷移率低源漏電阻的三柵控制型無結電晶體，包括SOI晶圓的矽襯底，SOI晶圓的矽襯底上方為SOI晶圓的絕緣層；其特徵在於:S0I晶圓的絕緣層上方為單晶矽薄膜，單晶矽薄膜上方為柵極絕緣層，相鄰的單晶矽薄膜之間通過絕緣介質層隔離；每個單晶矽薄膜中部上方的柵極絕緣層上方依次設有源控柵電極、溝道控柵電極、漏控柵電極，柵極絕緣層的上方設有將源控柵電極、溝道控柵電極和漏控柵電極彼此隔離的絕緣介質層；通過刻蝕工藝刻蝕掉每個單晶矽薄膜兩端上方位置對應的柵極絕緣層和絕緣介質層，並在刻蝕掉的通孔中注入金屬分別生成源電極和漏電極。
[0005]源控柵電極、溝道控柵電極和漏控柵電極這三個電極為彼此獨立控制的柵電極。
[0006]單晶矽薄膜為高遷移率低摻雜濃度的矽薄膜。
[0007]柵極絕緣層是具有高介電常數的絕緣材料介質層或者二氧化矽層。
[0008]優點及效果
本發明具有如下優點及有益效果:
由於本發明採用源控柵電極、溝道控柵電極和漏控柵電極等三個彼此獨立控制的柵電極，使得器件的溝道在低摻雜濃度下，在保證高遷移率的同時，依然可以通過源控柵電極和漏控柵電極的獨立控制作用獲得較低的源漏電阻，從而有效解決了普通無結電晶體溝道摻雜濃度過低會帶來源漏電阻的增加而影響器件的開啟特性的這一問題。
【專利附圖】
【附圖說明】
[0009]圖1為本發明高遷移率低源漏電阻的三柵控制型無結電晶體在SOI襯底上形成的二維結構示意圖；
圖2至圖6為本發明高遷移率低源漏電阻的三柵控制型無結電晶體的結構單元及其陣列的製備方法的一個具體實例的工藝流程圖，
圖2是步驟一示意圖，
圖3是步驟二不意圖，
圖4是步驟二不意圖，
圖5是步驟四示意圖，
圖6是步驟五示意圖。
[0010]附圖標記說:
1、源電極；2、源控柵電極；3、溝道控柵電極；4、漏控柵電極；5、漏電極；6、絕緣介質層；
7、柵極絕緣層；8、單晶矽薄膜；9、S0I晶圓的絕緣層；10、S0I晶圓的矽襯底。
【具體實施方式】
[0011]下面結合附圖對本發明做進一步的說明:
本發明提供一種高遷移率低源漏電阻的三柵控制型無結電晶體，通過源控柵電極2、溝道控柵電極3和漏控柵電極4這三個彼此獨立控制的柵電極的共同作用，在低摻雜濃度的條件下，實現高遷移率，低源漏電阻的無結電晶體。以N型為例，當器件工作時，令源控柵電極2和漏控柵電極4保持恆定高電位，使下方對應的單晶矽薄膜8的兩端形成電子積累，這樣便有效地降低了源漏電阻；而溝道控柵電極3為器件的實際控制柵電極，當溝道控柵電極3處於低電位時溝道阻斷，器件處於關斷狀態，當溝道控柵電極3處於高電位時，溝道開啟，器件處於開啟狀態。通過上述【具體實施方式】實現具有高遷移率、低源漏電阻的高性能三柵控制型無結電晶體。
[0012]為達到本發明所述的器件功能，本發明所提出的這種高遷移率低源漏電阻的三柵控制型無結電晶體，其核心結構特徵為:
1.為使器件具有高遷移率，單晶矽薄膜8為低摻雜濃度的單晶矽薄膜；為增強源控柵電極2、溝道控柵電極3和漏控柵電極4對單晶矽薄膜8的控制能力，柵極絕緣層7可以是具有高介電常數的絕緣材料介質層，但也可以是二氧化矽層。
[0013]2.源控柵電極2、溝道控柵電極3和漏控柵電極4這三個電極為彼此獨立控制的柵電極，其中源控柵電極2和漏控柵電極4在器件工作時保持恆定高電位，使下方對應的單晶矽薄膜8的兩端形成電子積累以降低源漏電阻；而溝道控柵電極3為器件的實際控制柵電極，當溝道控柵電極3處於低電位時，單晶矽薄膜8位於溝道控柵電極3的下方部分的電子在電場力的作用下被耗盡，從而使溝道阻斷，器件處於關斷狀態，當溝道控柵電極3處於高電位時，單晶矽薄膜8位於溝道控柵電極3的下方部分在電場力的作用下積累電子，從而使溝道開啟，器件處於開啟狀態。
[0014]下面結合附圖對本發明做進一步的說明:
如圖1-圖6所示為本發明所提出的高遷移率低源漏電阻的三柵控制型無結電晶體在SOI襯底上形成的二維結構示意圖。具體包括SOI晶圓的矽襯底10 ；S0I晶圓的矽襯底10上方為SOI晶圓的絕緣層9 ；S0I晶圓的絕緣層9上方為單晶矽薄膜8，單晶矽薄膜8上方為柵極絕緣層7 ;相鄰的單晶矽薄膜8之間通過絕緣介質層6隔離；每個單晶矽薄膜8中部上方的柵極絕緣層7上方依次設有源控柵電極2、溝道控柵電極3、漏控柵電極4，柵極絕緣層7的上方設有將源控柵電極2、溝道控柵電極3和漏控柵電極4彼此隔離的絕緣介質層6 ;通過刻蝕工藝刻蝕掉每個單晶矽薄膜8兩端上方位置對應的柵極絕緣層7和絕緣介質層6，並在刻蝕掉的通孔中注入金屬分別生成源電極I和漏電極5。
[0015]為使器件具有高遷移率，單晶矽薄膜8的摻雜濃度設置為低於IO17CnT3 ;為增強源控柵電極2、溝道控柵電極3和漏控柵電極4對單晶矽薄膜8內的載流子分布的控制能力，柵極絕緣層7可以是具有高介電常數的絕緣材料介質層，也可以是普通的二氧化矽材料。
[0016]源控柵電極2、溝道控柵電極3和漏控柵電極4這三個電極為彼此獨立控制的柵電極，以N型摻雜為例，其中源控柵電極2和漏控柵電極4在器件工作時被施加高電壓，令下方對應的單晶矽薄膜8與源電極和漏電極接觸的兩端形成濃度高於IO2tlCnT3的電子積累，這樣便可以顯著降低源電極或漏電極附近單晶矽薄膜自身所帶來的源漏電阻；而溝道控柵電極3為器件的實際控制柵電極，當溝道控柵電極3處於低電位時，單晶矽薄膜8中間部分的自由電子被排空耗盡，使得自由電子可以自由流動的溝道被溝道控柵電極3阻斷，這樣器件便處於關斷狀態，隨著溝道控柵電極3所施加的電壓不斷增加，這樣單晶矽薄膜8中間部分的自由電子的耗盡狀態逐漸被解除，進而在單晶矽薄膜8的中間部分亦會形成電子積累，使得溝道開啟，並令器件處於開啟狀態。由於源控柵電極2和漏控柵電極4在整個過程中均保持高電位狀態，因此單晶矽薄膜8的兩端始終處於電子積累狀態，即保證器件溝道在低摻雜濃度下高遷移率的優良特性的同時，有效降低了源漏電阻。
[0017]本發明所提出的這種高遷移率低源漏電阻的三柵控制型無結電晶體的單元及陣列的具體製造工藝步驟如下:
步驟一、提供一個SOI晶圓，SOI晶圓的下方為SOI晶圓的矽襯底10，SOI晶圓上方為單晶矽薄膜8，二者之間為SOI晶圓的絕緣層9，通過離子注入、光刻、刻蝕等工藝在所提供的SOI晶圓的絕緣層9上形成一系列如圖2所示的長方體狀的摻雜濃度低於IO17CnT3的單晶矽薄膜8的孤島陣列；
步驟二、如圖3所示，在單晶矽薄膜8的孤島陣列之間通過澱積、刻蝕等工藝形成絕緣介質層6，作為器件單元之間隔離用；
步驟三、如圖4所示，對單晶矽薄膜8的上表面進行氧化，或澱積具有高介電常數的絕緣介質，用以生成柵極絕緣層7 ；
步驟四、如圖5所示，澱積多晶矽，並通過刻蝕工藝分別刻蝕出源控柵電極2、溝道控柵電極3、漏控柵電極4 ;
步驟五、如圖6所示，在晶圓表面澱積絕緣介質層6用以隔離源控柵電極2、溝道控柵電極
3、漏控柵電極4 ;拋平後通過刻蝕工藝刻蝕掉單晶矽薄膜8兩端上表面的絕緣介質層6和柵極絕緣層7，用以生成源、漏通孔，並分別在源、漏通孔中注入金屬以生成源電極I和漏電極5。
【權利要求】
1.一種高遷移率低源漏電阻的三柵控制型無結電晶體，包括SOI晶圓的矽襯底(10)，SOI晶圓的矽襯底(10)上方為SOI晶圓的絕緣層(9);其特徵在於:S0I晶圓的絕緣層(9)上方為單晶矽薄膜(8)，單晶矽薄膜(8)上方為柵極絕緣層(7)，相鄰的單晶矽薄膜(8)之間通過絕緣介質層(6)隔離；每個單晶矽薄膜(8)中部上方的柵極絕緣層(7)上方依次設有源控柵電極(2)、溝道控柵電極(3)、漏控柵電極(4)，柵極絕緣層(7)的上方設有將源控柵電極(2)、溝道控柵電極(3)和漏控柵電極(4)彼此隔離的絕緣介質層(6);通過刻蝕工藝刻蝕掉每個單晶矽薄膜(8)兩端上方位置對應的柵極絕緣層(7)和絕緣介質層(6)，並在刻蝕掉的通孔中注入金屬分別生成源電極(I)和漏電極(5 )。
2.根據權利要求1所述的高遷移率低源漏電阻的三柵控制型無結電晶體，其特徵在於:源控柵電極(2)、溝道控柵電極(3)和漏控柵電極(4)這三個電極為彼此獨立控制的柵電極。
3.根據權利要求1所述的高遷移率低源漏電阻的三柵控制型無結電晶體，其特徵在於:單晶矽薄膜(8)為高遷移率低摻雜濃度的矽薄膜。
4.根據權利要求1所述的高遷移率低源漏電阻的三柵控制型無結電晶體，其特徵在於:柵極絕緣層(7)是具有高介電常數的絕緣材料介質層或者二氧化矽層。
【文檔編號】H01L27/12GK103531592SQ201310519069
【公開日】2014年1月22日 申請日期:2013年10月29日 優先權日:2013年10月29日
【發明者】靳曉詩, 吳美樂, 劉溪, 揣榮巖 申請人:瀋陽工業大學