主機板及其電源供應模塊的製作方法

2023-09-19 10:14:30

專利名稱：主機板及其電源供應模塊的製作方法
技術領域：
本發明是有關於一種電源供應技術，且特別是有
關於 一 種應用在能支持AM 2 CPU與AM 2 +CPU的主機 板的電源供應模塊。
背景技術：
眾所皆知，在可支持AM 2 CPU與AM 2 +CPU的主 機板，當主機板(Motherboard)上的CPU插槽(Socket) 所安裝的CPU版本為AM 2 CPU時，主機板上的電源供 應模塊必須供應 一 組核心電壓供AM 2 CPU執行運作時 使用。而當主機板上的CPU插槽所安裝的CPU版本為 AM 2 +CPU時，主機板上的電源供應模塊必須提供二組 不同電壓準位的核心電壓供AM 2 +CPU執行運作時使 用。
圖1所示為已知可支持AM 2 CPU與AM 2 +CPU的 主機板1 0 0的CPU核心電壓供給系統方塊圖。請參 照圖1 ，電源供應模塊1 0 1為直接植在主機板1 0
0上，而CPU1 0 3則被安裝於主機板1 0 0的CPU
插槽(圖中未示)上。其中，電源供應模塊l 0 l會 依據CPU 1 0 3的版本，而受控於CPU 1 0 3以提供 相應的核心電壓VDD —CORE或是提供相對應的核心電壓 VDD —CORE以及核心電壓VDD —NB給CPU1 0 3使用。
更清楚來說，假設CPU 1 0 3為AM2 CPU,且其 執行運作時即會提供 一 個版本信號VS給電源供應模塊 1 0 1 ，以致使電源供應模塊1 0 1供應 一 組核心電 壓VDD_CORE給AM 2 CPU 1 0 3使用。另夕卜，假設CPU 1 0 3為AM 2 + CPU,且其執行運作時即會提供另 一 個 版本信號VS給電源供應模塊1 Q 1 ，以致使電源供應 模塊1 0 1同時供應核心電壓 VDD_CORE與核心電壓 VDD —NB給AM 2 + CPU1 0 3使用。
已知的電源供應模塊l0l的電路架構一般會包 括脈寬調變控希ij器 (Pulse Width Modulation Controller) 1 0 5與五組電壓產生單元1 0 7 a— 1
0 7e。其中，脈寬調變控制器l 0 5會產生脈寬調變 信號PWM —CORE 1 — PWM —C0RE4 ， 並且依據CPU 1 0 3 所提供的版本信號VS，而決定是否產生脈寬調變信號 PWM_NB。接著，當電壓產生單元l 0 7a—l 0 7e接 收至lj其所對應的脈寬調變信號PWM —CORE 1 — PWM — CORE
4 、 PWM —NB時，則輸出相應的核心電壓VDD —CORE與核
心電壓VDD —NB給CPU1 0 3使用。
舉例來說，假設CPU 1 0 3為 AM 2 CPU，此時 CPU 1 0 3會致使脈寬調變控制器1 0 5輸出脈寬調 變信號PWM_C0RE 1 — PWM —CORE 4 ， 且CPU 1 0 3會提 供 一 個版本信號VS給脈寬調變控制器1 0 5 ，以致使 脈寬調變控制器l 0 5不產生脈寬調變信號PWM—NB。 接著，電壓產生單元l 0 7a—l 0 7d會對應的接收 脈寬調變信號PWM —CORE 1 — PWM_CORE 4 ， 而提供核心 電壓VDD —CORE給AM 2CPU1 0 3使用。
另夕卜，假設CPU 1 0 3為AM 2 +CPU， 此時CPU 1
0 3會致使脈寬調變控制器1 0 5輸出脈寬調變信號 PWM_C0RE 1 — PWM—CORE 4 ， 且CPU 1 0 3會提供另夕卜 一個版本信號VS給脈寬調變控制器1 0 5 ,以致使脈 寬調變控制器l 0 5產生脈寬調變信號PWM —NB。接著， 電壓產生單元l 0 7a—l 0 7e會對應的接收脈寬調 變信號 PWM—CORE 1 — PWM —CORE 4 、 PWM—NB， 而同時提 供核心電壓VDD —CORE與核心電壓VDD —NB給AM 2 +CPU
1 0 3使用。

發明內容
本發明的目的在於，提供一種電源供應模塊，其 是利用切換單元依據主機板的中央處理單元所提供的
版本信號，以致使本發明所提出的電源供應模塊可以 達到最大使用效益。
本發明的另一目的在於，提供一種主機板，其由 將上述本發明所提出的電源供應模塊直接植在其中， 以降低主機板的製作成本。
本發明所提出的電源供應模塊，適用於同時支持
AM 2CPU與AM 2 +CPU的主機板，且其包括脈寬調變控
制器、第電壓產生單元、切換單元，以及第二電壓
產生單元苴 z 、中，脈寬調變控制器受控於主機板的中
央處理單元CPU )，以當中央處理單元執行運作時，
輸出第脈寬調變信號與第脈寬調變信號，並且依
據中央處理單元所提供的版本信號的狀態，進而決定
第二脈寬調變信號輸出與否
第一電壓產生單元會依據脈寬調變控制器所輸出
的第脈寬調變信號，而提供第核心電壓給中央處
理單元使用切換單元會依據中央處理單元所提供的
版本信號的狀態，而致使脈寬調變控制器所輸出的第
—脈寬調變信號與第二脈寬調變信號擇輸出。第—
電壓產生單元會依據切換單元的輸出，而對應的提供
上 雨述第一核心電壓或第核心電壓給中央處理單元使
在本發明的 一 實施例中中央處理單元所提供的
版本信號的狀態主要是由中央處理單元的版本所決
定
在本發明的一實施例中，當中央處理單元的版本
為AM2中央處理單元時，中央處理單元所提供的版本
信號的狀態為浮接電位，以致使脈寬調變控制器停止
輸出第三脈寬調變信號，並使得切換單元輸出第一脈
寬調變信號。
在本發明的一實施例中，當中央處理單元的版本
為AM2+中央處理單元時，中央處理單元所提供的版本
信號的狀態為低電位，以致使切換單元輸出第脈寬
調變信號。
在本發明的一實施例中，切換單元包括第曰 曰曰體
管、第二電晶體、第三電晶體，以及第四曰 曰曰體管
中，第一電晶體的柵極用以接收中央處理單元所提供
的版本信號、第一電晶體的第一漏/源極耦接主機板的
系統電壓，而第 一 電晶體的第二漏/源極則賴接至參考
電壓。第二電晶體的柵極耦接第 一 電晶體的第 一 漏/源 極、第二電晶體的第 一 漏/源極用以接收脈寬調變控制 器所輸出的第二脈寬調變信號，而第二電晶體的第二 漏/源極則耦接參考電壓。
第三電晶體的柵極耦接第 一 電晶體的第 一 漏/源 極、第三電晶體的第一漏/源極耦接主機板的系統電
壓，而第三電晶體的第二漏/源極則耦接參考電壓第
四曰 曰曰體管的柵極耦接第三電晶體的第 一 漏/源極、第四
曰 曰曰體管的第 一 漏/源極用以接收脈寬調變控制器所輸
出的第三脈寬調變信號，並且耦接至第二電壓產生單
元，而第四電晶體的第二漏/源極則耦接第二電晶體的
第漏/源極。
在本發明的 一 實施例中，切換單元還包括第電
阻、第二電阻、第三電阻，以及第四電阻。其中，第
電阻耦接於主機板的內存電壓與第一電晶體的恤 微極
之間。第二電阻耦接於主機板的系統電壓與第曰 曰曰體
管的第 一 漏/源極之間。第三電阻耦接於第 一 電晶體的
第漏/源極與參考電位之間。第四電阻耦接於主機板的系統電壓與第三電晶體的第 一 漏/源極之間。
在本發明的一實施例中，當中央處理單元所提供
的版本信號的狀態為浮接電位時，第 一 電晶體與第四
曰 曰曰體管導通，而第二電晶體與第三電晶體截止，且使
得第四電晶體的第 一 漏/源極輸出第二脈寬調變信號，
並當中央處理單元所提供的版本信號的狀態為低電位
時，第 一 電晶體與第四電晶體截止，而第二電晶體與
第二電晶體導通，且使得第四電晶體的第 一 漏/源極輸出第三脈寬調變信號。
在本發明的 一 實施例中，第 一 電晶體、第一曰 曰曰體管、第三電晶體與第四電晶體皆為N通道金屬氧化物
半導體場效應電晶體(N-channel MOSFET)。
在本發明的 一 實施例中，脈寬調變控制器更用以
輸出第四脈寬調變信號與第五脈寬調變信號，由此電
源供應模塊還包括第三電壓產生單元與第四電壓產生
單元。其中，第三電壓產生單元會依據脈寬調變控制
器所輸出的第四脈寬調變信號，而提供上述第核心
電壓給中央處理單元使用。第四電壓產生單元會依據
脈寬調變控制器所輸出的第五脈寬調變信號，而提供
上述第一核心電壓給中央處理單元使用。
從另一觀點來看，本發明提供 一 種具有上述本發
明所提出的電源供應模塊的主機板，且能同時支持AM
2CPU與AM 2 +CPU。
本發明所提供的電源供應模塊可以直接植在現今
同時支持AM 2CPU與AM 2 +CPU的主機板上，而本發
明所提供的電源供應模塊主要是由利用切換單元依據
主機板的中央處理單元所提供的版本信號，以將生
AM 2 CPU執行運作時所需的核心電壓的 一 組脈寬調變 信號與產生AM 2 +CPU執行運作時所需的核心電壓的脈 寬調變信號進行切換。因此，無論主機板上的CPU插 槽為安裝AM 2 CPU或AM 2 +CPU，本發明所提出的電源 供應模塊皆可達到最大使用效益，且其所應用的同時
支持AM 2CPU與AM 2 +CPU的主機板的製作成本也會
隨之下降。


為了要讓本發明的電源供應模塊與主機板的技術 特徵與其各別所欲達成的技術攻效能更淺顯易懂，下 文特舉幾個實施例，並配合附圖，作詳細說明如下，
其中
圖1所示為已知可支持AM 2 CPU與AM 2 +CPU的 主機板的CPU核心電壓供給系統方塊圖。
圖2所示為本發明 一 實施例的可支持AM 2 CPU與 AM 2 +CPU的主機板的CPU核心電壓供給系統方塊圖。
圖3所示為圖2的切換單元內部的實際電路圖。
圖4所示為本發明另 一 實施例的可支持AM 2 CPU 與AM2+CPU的主機板的CPU核心電壓供給系統方塊 圖。
具體實施例方式
根據背景技術所揭露的內容可知，由於 AM2+CPU 執行運作時，主機板的電源供應模塊必須同時提供二 組不同電壓準位的核心電壓，但AM 2CPU執行運作時，
主機板的電源供應模塊僅需提供 一 組核心電壓即可， 而電源供應模塊中提供另 一 組核心電壓的裝置則處於
閒置狀態。因此，已知可支持AM 2 CPU與AM 2 +CPU 的主機板的電源供應模塊便不能發揮其最大的使用效 益，同時也會造成主機板的製作成本無謂地提升。有 鑑於此，本發明提出 一 種電源供應模塊來解決背景技 術所揭露的可支持AM 2CPU與AM 2 +CPU的主機板的
電源供應模塊所造成的缺點。
圖2所示為本發明一實施例的可支持AM2CPU與
AM 2+ CPU的主機板2 0 0的CPU核心電壓供給系統方
塊圖。請參照圖2 ，主機板2 0 0包括電源供應模塊
2 01與CPU2 0 3，而電源供應模塊2 0 1內包括
脈寬調變控制器2 0 5 、切換單元2 0 7 ，以及組
電壓產生單元209a、209b 。其中，脈寬調變控
制器2 0 5受控於CPU 2 0 3， 用以當CPU 203執
行運作時，輸出第一脈寬調變信號PWM一CORE 1與第
脈寬調變信號PWM—CORE 2 ， 並且依據CPU 2 03所提供的版本信號VS的狀態，進而決定第三脈寬調變信號
PWM_NB輸出與否。
電壓產生單元2 0 9a會依據脈寬調變控制器2
0 5所輸出的第 一 脈寬調變信號PWM_CORE 1 ，而提供
第一核心電壓VDD —CORE給CPU 2 0 3使用。切換單元2 0 7會依據CPU 2 0 3所提供的版本信號VS的狀 態，而致使脈寬調變控制器2 0 5所輸出的第二脈寬 調變信號PWM_CORE 2與第三脈寬調變信號PWM-NB擇一 輸出。電壓產生單元2 0 9b會依據切換單元2 0 7的 輸出，而對應的提供第一核心電壓VDD —CORE或第二核 心電壓VDD_NB給CPU2 0 3使用。
而在此先值得一提的是，AM2+CPU用以接收上述 第二核心電壓VDD_NB的接腳(PIN)同樣為AM2 CPU 用以接收上述第 一 核心電壓VDD_CORE的接腳。
於本實施例中，CPU 2 0 3所提供的版本信號VS 的狀態主要是由CPU 2 0 3的版本所決定。更清楚地 說，當CPU 2 0 3的版本為AM 2 CPU時，CPU 2 0 3所提供的版本信號VS的狀態為浮接電位(floating level),以致使脈寬調變控制器2 0 5停止輸出第三 脈寬調變信號PWM—NB，並使得切換單元2 0 7輸出第 二脈寬調變信號PWM_C0RE 2 。另夕卜，當CPU 2 0 3的 版本為AM 2 +CPU時，CPU 2 0 3所提供的版本信號VS 的狀態為低電位(low level),以致使切換單元2 0 7輸出第三脈寬調變信號PWM一NB 。
故依據上述可知，假設主機板2 0 O的CPU插槽 (圖中未示)為安裝AM 2CPU 2 0 3 ，此時AM 2 CPU 2 0 3會致使脈寬調變控制器2 0 5輸出第 一 脈寬調
變信號PWM —CORE 1與第二脈寬調變信號P￥M —CORE 2 ， 並且提供一個狀態為浮接電位的版本信號VS給脈寬調 變控制器2 0 5 ，以致使脈寬調變控制器2 0 5不產 生脈寬調變信號PWM_NB。接著，AM2 CPU 2 0 3同 時會提供版本信號VS至切換單元2 0 7 ，以控制切換 單元2 0 7輸出第二脈寬調變信號PWM_C0RE 2 。
由此，電壓產生單元2 0 9a與電壓產生單元2 0 9b便會對應的接收脈寬調變信號 PWM —CORE 1 、 PWM—CORE 2 ， 而提供第一核心電壓 VDD_C0RE給 AM 2 CPU2 0 3使用。因此，電源供應模塊2 0 1內所有 的電路元件即可達到最大使用效益。
此外，假設主機板2 0 0的CPU插槽為安裝AM 2 + CPU2 0 3 ， 故此時AM 2 +CPU2 0 3會致使脈寬調 變控制器2 0 5輸出第一脈寬調變信號PWM_C0RE 1與 第二脈寬調變信號PWM —CORE 2 ， 且AM 2 +CPU 203 提供 一 個狀態為低電位的版本信號VS給脈寬調變控制 器2 0 5，以致使脈寬調變控制器2 0 5產生脈寬調 變信號PWM_NB。接著，AM 2 +CPU 2 0 3同時會提供版 本信號VS至切換單元2 0 7，以控制切換單元2 0 7 輸出第三脈寬調變信號PWM —NB 。
由此，電壓產生單元2 0 9a與電壓產生單元2 0 9 b便會對應的接收脈寬調變信號 PWM_C0RE 1 、
PWM_NB，而同時提供第 一 核心電壓VDD_C0RE與第二核 心電壓VDD —NB給AM 2 +CPU 203使用。因此，電源 供應模塊2 0 1內所有的電路元件同樣可以達到最大 使用效益，所以無論主機板2 0 0上的CPU插槽為安 裝AM 2 CPU 2 0 3或AM 2 +CPU 2 0 3 ， 本實施例的 電源供應模塊2 0 1皆可達到最大使用效益，進而降 低主機板2 0 0的製作成本。
據此，為了要實現上述實施例的電源供應模塊2
0 1所欲達到的技術功效，AM 2CPU2 0 3或 AM 2 + CPU2 0 3所提供的版本信號VS要如何控制切換單 元2 0 7的輸出，便成為上述實施例的電源供應模塊
2 0 l的關鍵技術之一。而以下內容將例舉一種切換 單元2 0 7的具體實施方式
給該發明領域的技術人員 參詳，但並不應此例舉而局限本發明。
圖3所示為圖2的切換單元2 0 7內部的實際電 路圖。請合併參照圖2及圖3 ,切換單元2 0 7包括 電晶體Tl — T4 (例如皆為N — channel M0SFET) 以及 電阻R 1 — R 4 。其中，電晶體T 1的柵極用以接收CPU
2 0 3所提供的版本信號VS ，電晶體T 1的第 一 漏/源 極通過電阻R 2耦接至主機板2 0 0的系統電壓VEE
(例如為1 2 V )，而電晶體T 1的第二漏/源極則耦接 至參考電壓VSS (例如為接地電位)。電晶體T2的柵
極直接耦接電晶體T 1的第 一 漏/源極，電晶體T 2的 第 一 漏/源極用以接收脈寬調變控制器205所輸出
的第二脈寬調變信號PWM_C0RE 2，而電晶體T2的第 二漏/源極則耦接參考電壓vss。
電晶體T 3的柵極直接耦接電晶體T 1的第 一 漏/ 源極，電晶體T3的第一漏/源極通過電阻R4耦接至 主機板2 0 O的系統電壓VEE，而電晶體T3的第二漏 /源極則耦接參考電壓VSS。電晶體T4的柵極直接耦
接電晶體T 3的第 一 漏/源極，電晶體T 4的第--謂i/源
極用以接收脈寬調變控制器2 0 5所輸出的第二脈寬
調變信號PWM_NB，並且耦接至電壓產生單元209 b，
而電晶體T 4的第二漏/源極則直接耦接電晶體T2的
第一漏/源極。電阻R 1耦接於主機板2 0 0的內存電
壓VDDIO (例如為2 V)與電晶體T 1的柵極之間，而
電阻R3則耦接於電晶體Tl的第一漏/源極與參考電
位VSS之間。
故依據圖3所揭露的電路圖可知，當CPU20 3
為AM 2 CPU時，其所提供的版本信號VS的狀態為浮 接電位，同時致使脈寬調變控制器2 0 5停止輸出第 三脈寬調變信號PWM_NB 。如此，電晶體T 1的柵極便 會接收主機板2 0 0的內存電壓VDDIO，以致使電晶體 Tl導通，所以此時電晶體Tl的第一與第二漏/源極的
電位皆會呈現接地電位，故電晶體T 2與T 3便會截止。
另外，電晶體T 4的柵極會接收主機板2 0 0的系統電 壓VEE ，以致使電晶體T 4導通，所以電晶體T 4的第 一漏/源極會接收脈寬調變控制器2 0 5所輸出的第 二脈寬調變信號PWM_C0RE2，並且通過電晶體T4的 第二漏/源極輸出至電壓產生單元2 0 9 b。
此夕卜，當CPU 2 0 3為AM 2 +CPU時，其所提供的 版本信號VS的狀態為低電位。如此，電晶體T 1的柵 極便會接收低電位的版本信號VS ，以致使電晶體T 1 截止，所以電晶體T 2與T 3便會導通。另外，因為晶 體管T3的第一與第二漏/源極的電位皆會呈現接地電 位，故電晶體T4會截止，所以電晶體T4的第一漏/ 源極會接收脈寬調變控制器2 0 5所輸出的第三脈寬 調變信號PWM一NB，並且將其輸出至電壓產生單元2 0 9 b 。因此，圖3所揭露的電路架構即可依據CPU 2 0 3所提供的版本信號VS ，而控制切換單元2 0 7的輸 出，進而實現上述實施例的電源供應模塊2 0 1所欲 達到的技術功效。
然而，在上述實施例中，電源供應模塊2 0 l是 以二組電壓產生單元2 0 9a、 2 0 9b為例來作說明，
但熟悉本發明領域的技術人員應當可知曉，若僅利用 電壓產生單元2 0 9a、 2 0 9b來供應CPU 2 0 3執
行運作時所需的核心電壓時，電壓產生單元2 0 9 a 、 2 0 9 b極有可能在長時間的運作下而燒毀，進而導致 電源供應模塊2 0 1運作失效。
故為了要延長電源供應模塊2 0 l的壽命，以下 將再例舉本發明另 一 實施例的同時支持AM 2 CPU與 AM 2 +CPU的主機板，由此來延長上述實施例的電源供
應模塊2 0 1的壽命。
圖4所示為本發明另 一 實施例的同時支持AM2
CPU與AM 2 +CPU的主機板4 0 0的CPU核心電壓供全厶
系統方塊圖。請合併參照圖2 —圖4 ，主機板400
與主機板2 0 0近乎類似，而不同處在於主機板40
0的電源控制模塊3 0 1的脈寬調變控制器3 05更
可以輸出第四與第五脈寬調變信號PWM —CORE3、
PWM_CORE 4，以分别致使電壓產生單元3 0 9b與30
9 c產生核心電壓 VDD —C0RE。換言之，電壓產生單元
3 09b與3 0 9c可分攤電壓產生單元3 0 9a與3
0 9d的負擔。因此，依據圖4所揭露的主機板400
的系統架構，電源供應模塊3 0 1的壽命將會比電源
供應模塊2 0 1來的更長。
於本實施例中，電源控制模塊3 0 1整體的運作
方式與電源控制模塊2 0 1類似，以本發明領域技術
人員應當可輕易類推得知，故在此並不再加以贅述之。
綜上所述，本發明所提供的電源供應模塊主要是 由利用切換單元依據主機板的CPU所提供的版本信號，
以將產生AM 2 CPU執行運作時所需的核心電壓的 一 組 脈寬調變信號與產生AM 2 +CPU執行運作時所需的核心 電壓的脈寬調變信號進行切換。因此，在現今同時支 持AM 2 CPU與AM 2 +CPU的主機板，無論主機板上的 CPU插槽為安裝AM 2 CPU或AM 2 +CPU，本發明所提出 的電源供應模塊皆可達到最大使用效益，且其所應用 的同時支持AM 2CPU與AM 2 +CPU的主機板的製作成
本也會隨之下降。
雖然本發明已 用以限定本發明， 在不脫離本發明的 與潤飾，因此本發 定的為準。
以較佳實施例揭露如上，然並非
任何所屬技術領域中的技術人員，
精神和範圍內，當可作些許的更動
明的保護範圍當視權利要求書所界
權利要求
1.一種電源供應模塊，適於一主機板，其特徵在於，上述電源供應模塊包括一脈寬調變控制器，受控於上述主機板的一中央處理單元，以當上述中央處理單元執行運作時，輸出一第一脈寬調變信號與一第二脈寬調變信號，並依據上述中央處理單元所提供的一版本信號的狀態，進而決定一第三脈寬調變信號輸出與否；一第一電壓產生單元，耦接上述脈寬調變控制器，依據上述第一脈寬調變信號而提供一第一核心電壓給上述中央處理單元使用；一切換單元，耦接上述脈寬調變控制器與上述中央處理單元，依據上述版本信號的狀態而致使上述第二脈寬調變信號與上述第三脈寬調變信號擇一輸出；以及一第二電壓產生單元，耦接上述切換單元，依據上述切換單元的輸出，而對應的提供上述第一核心電壓或一第二核心電壓給上述中央處理單元使用。
2、根據權利要求1所述的電源供應模塊，其特徵在於中上述版本信號的狀態由上述中央處理單元的版本所決定。
3、根據權利要求2所述的電源供應模塊，其特徵在於中當上述中央處理單元的版本為一 AM2中央處理單元時，上述版本信號的狀態為一浮接電位，以致使上述脈寬調變控制器停止輸出上述第三脈寬調變信號，並使得上述切換單元輸出上述第二脈寬調變信號
4、根據權利要求2所述的電源供應模塊，其特徵在於，中當上述中央處理單元的版本為一 AM 2 +中央處理單元時，上述版本信號的狀態為一低電位，以致使上述切換單元輸出上述第三脈寬調變信號。
5、根據權利要求1所述的電源供應模塊，其特徵在於，中上述切換單元包括第曰 曰曰體管，上述第一電晶體的柵極用以接收上述版本信號，上述第一電晶體的第一漏/源極耦接上述主機板的系統電壓，而上述第一電晶體的第二漏/源極貝u稱接一參考電壓；一第電晶體，上述第二電晶體的柵極耦接上述第曰 曰曰體管的第一漏/源極，上述第二電晶體的第一漏/源極用以接收上述第二脈寬調變信號，而上述第二電晶體的第二漏/源極則耦接上述參考電壓；一第三電晶體，上述第三電晶體的柵極耦接上述第一電晶體的第一漏/源極，上述第三電晶體的第一漏 /源極耦接上述主機板的上述系統電壓，而上述第三晶 體管的第二漏/源極則耦接上述參考電壓；一第四電晶體，上述第四電晶體的柵極耦接上述 第三電晶體的第 一 漏/源極，上述第四電晶體的第 一 漏/源極用以接收上述第三脈寬調變信號並耦接至上述第一電壓產生單元，而上述第四電晶體的第二漏/源極則耦接上述第二電晶體的第 一 漏/源極；第一電阻，耦接於上述主機板的一內存電壓與上述第電晶體的柵極之間；第二電阻，耦接於上述主機板的上述系統電壓與上述第一電晶體的第 一 漏/源極之間；第三電阻，耦接於上述第一電晶體的第一漏/源極與上述參考電位之間；以及第四電阻，耦接於上述主機板的上述系統電壓與上述第三電晶體的第 一 漏/源極之間，其中，當上述版本信號的狀態為上述浮接電位時，上述第一電晶體與上述第四電晶體導通，而上述第二電晶體與上述第三電晶體截止，且使得上述第四電晶體的第漏/源極輸出上述第二脈寬調變信號，並當上述版本信號的狀態為上述低電位時，上述第一電晶體與上述第四電晶體截止，而上述第二電晶體與上述第 二曰 曰曰體管導通，且使得上述第四電晶體的第一漏/源極輸出上述第三脈寬調變信號。
6、根據權利要求5所述的電源供應模塊，其特徵在於，其中上述第一電晶體、上述第二電晶體、上述第二電晶體與上述第四電晶體為N通道金屬氧化物半導體場效應電晶體。
7、根據權利要求1所述的電源供應模塊，其特徵在於，其中上述脈寬調變控制器還用以輸出一第四脈寬調變信號與 一 第五脈寬調變信號。
8、根據權利要求7所述的電源供應模塊，其特徵在於，其中還包括-第三電壓產生單元，耦接上述脈寬調變控制器，依據上述第四脈寬調變信號而提供上述第 一 核心電壓給上述中央處理單元使用；以及第四電壓產生單元，耦接上述脈寬調變控制器，依據上述第五脈寬調變信號而提供上述第一核心電壓給上述中央處理單元使用。
9、一種主機板，其特徵在於，包括中央處理單元；以及電源供應模塊，包括一脈寬調變控制器，耦接上述中央處理單元，上述脈寬調變控制器受控於上述中央處理單元，以當上述中央處理單元執行運作時，輸出一第一脈寬調變信號與 一 第二脈寬調變信號，並依據上述中央處理單元所提供的一版本信號的狀態，進而決定一第三脈寬調變信號輸出與否；第 一 電壓產生單元，耦接上述脈寬調變控制器， 依據上述第 一 脈寬調變信號而提供 一 第 一 核心電壓給上述中央處理單元使用；切換單元，耦接上述脈寬調變控制器與上述中央處理單元，依據上述版本信號的狀態而致使上述第二脈寬調變信號與上述第三脈寬調變信號擇一輸出以及一第二電壓產生單元，耦接上述切換單元，依據上述切換單元的輸出，而對應的提供上述第一核心電壓或一第二核心電壓給上述中央處理單元使用。
10、根據權利要求9所述的電源供應模塊，其特徵在於，其中上述切換單元包括一第一電晶體，上述第一電晶體的柵極用以接收上述版本信號，上述第一電晶體的第 一 漏/源極耦接上述主機板的一系統電壓，而上述第一電晶體的第二漏/源極則耦接一參考電壓一第二電晶體，上述第二電晶體的柵極耦接上述第 一 電晶體的第 一 漏/源極，上述第二電晶體的第 一 漏 /源極用以接收上述第二脈寬調變信號，而上述第二晶 體管的第二漏/源極則耦接上述參考電壓；一第三電晶體，上述第三電晶體的柵極耦接上述 第一電晶體的第一漏/源極，上述第三電晶體的第一漏 /源極耦接上述主機板的上述系統電壓，而上述第三電晶體的第二漏/源極則耦接上述參考電壓；一第四電晶體，上述第四電晶體的柵極耦接上述第二曰 曰曰體管的第一漏/源極，上述第四電晶體的第一漏/源極用以接收上述第三脈寬調變信號並耦接至上述第電壓產生單元，而上述第四電晶體的第二漏/源極則耦接上述第二電晶體的第一漏/源極；一第 一 電阻，耦接於上述主機板的一內存電壓與上述第一電晶體的柵極之間， 第二電阻，耦接於上述主機板的上述系統電壓與上述第 一 電晶體的第一漏/源極之間；第三電阻，耦接於上述第一電晶體的第一漏/源極與上述參考電位之間；以及第四電阻，耦接於上述主機板的上述系統電壓與上述第三電晶體的第一漏/源極之間，中，當上述版本信號的狀態為上述浮接電位時，上述第一電晶體與上述第四電晶體導通，而上述第二電晶體與上述第三電晶體截止，且使得上述第四晶體 管的第 一 漏/源極輸出上述第二脈寬調變信號，並當上 述版本信號的狀態為上述低電位時，上述第一電晶體 與上述第四電晶體截止，而上述第二電晶體與上述第 三電晶體導通，且使得上述第四電晶體的第 一 漏/源極 輸出上述第三脈寬調變信號。
全文摘要
一種主機板及其電源供應模塊。本發明所提供的電源供應模塊可以直接植在現今能支持AM2 CPU與AM2+CPU的主機板上。本發明所提供的電源供應模塊由利用切換單元依據主機板的中央處理單元所提供的版本信號，以將產生AM2 CPU執行運作時所需的核心電壓的一組脈寬調變信號與產生AM2+CPU執行運作時所需的核心電壓的脈寬調變信號進行切換。因此，無論主機板上的CPU插槽為安裝AM2 CPU或AM2+CPU，本發明所提出的電源供應模塊皆可達到最大使用效益，且其所應用的主機板的製作成本也會隨之下降。
文檔編號G06F1/26GK101344810SQ20071012277
公開日2009年1月14日 申請日期2007年7月9日 優先權日2007年7月9日
發明者吳江鑫, 陳恩理 申請人:華擎科技股份有限公司