電源控制設備、圖像形成裝置及控制電源的方法
2023-09-15 05:51:05 2
專利名稱：電源控制設備、圖像形成裝置及控制電源的方法
技術領域：
本發明涉及電源控制設備、圖像形成裝置及控制電源的方法。
背景技術：
例如電源控制設備和圖像形成裝置的電子設備由具有各種設備的系統以及由軟 件構成，該各種設備包括CPU、RAM和非易失性存儲介質，該軟體例如存儲在非易失性存儲 介質中的作業系統(OS)。硬碟驅動器(HDD)或快閃記憶體能夠用作構成系統的一部分的非易失性存儲介質。然 而，當使用快閃記憶體時，在某些情況下，由於在寫數據期間突然的電源中斷會導致毀壞快閃記憶體中的 特定塊，這成為問題。相應地，如果使用快閃記憶體，已知在突然電源中斷情況下使用備用電源的方法。然而，通過使用這樣的備用電源的方法，由備用電源保護整個系統；因此，存在需 要大容量電源作為備用電源的問題，並且存在小容量電源不能保護整個系統的問題。另外， 通過使用這樣的備用電源的方法，由於備用電源通常由軟體控制，它例如在激活軟體之後 不能立即有效地執行，這也是個問題。相應地，已經提出了在例如日本專利申請No. 2005-327210中揭示的設備。通過日 本專利申請No. 2005-327210的設備，即使當在對作為非易失性存儲器的快閃記憶體寫入數據時 電池電壓(電源)下降時，為了防止毀壞快閃記憶體的數據，如果在向快閃記憶體寫入數據期間電池電壓 下降到等於或低於預定水平的水平，也從電容器(condenser)向快閃記憶體提供電能。然而，即使當使用日本專利申請No. 2005-327210中描述的設備時，即使當在向閃 存寫入數據期間電源中斷，也可以防止快閃記憶體的塊的毀壞；然而，需要大容量電容器。
發明內容
本發明的目的是至少部分解決現有技術中的問題。根據本發明的方面，提供了一種電源控制設備，包括電能生成單元，生成電能並 且將生成的電能提供給具有非易失性存儲器和控制單元的電子設備；切換單元，監視提供 給電子設備的電能電壓，並且切換使得當該電壓小於預定閾值時，提供給控制單元的電能 不提供給非易失性存儲器；以及電容，當電能被切換以提供給控制單元時，在能夠完成向非 易失性存儲器寫入數據的時間周期內保持施加到非易失性存儲器的電壓。根據本發明的另一方面，提供了一種圖像形成裝置，包括非易失性存儲器；控制 單元，執行圖像形成裝置的整體控制；電能生單元，生成電能並且將生成的電能提供給非易4失性存儲器和控制單元；切換單元，監視提供給控制單元的電能電壓，並且切換使得當該電 壓下降到小於預定閾值時，電能被提供給控制單元而不提供給非易失性存儲器；以及電容， 當電能被切換以提供給控制單元時，在能夠完成向非易失性存儲器寫入數據的時間周期內 保持施加到非易失性存儲器的電壓。根據本發明的另一方面，提供了一種由電源控制設備執行的控制電源的方法，所 述方法包括生成電能並且將生成的電能提供給具有非易失性存儲器和控制單元的電子設 備；監視提供給電子設備的電能電壓；當該電壓小於預定閾值時，切換使得提供給控制單 元的電能不提供給非易失性存儲器；以及當電能被切換以提供給控制單元時，在能夠完成 向非易失性存儲器寫入數據的時間周期內保持施加到非易失性存儲器的電壓。當結合附圖考慮時，通過閱讀本發明的當前優選實施例的下述詳細描述，將更好 地理解本發明的上述和其它目的、特徵、優勢以及技術和工業的重要性。
圖1是說明根據本發明實施例的裝配有電源控制設備的圖像形成裝置的硬體配 置的框圖；圖2是說明根據該實施例的圖像形成裝置的電源配置的框圖；圖3是說明根據該實施例的電源控制電路的配置的電路圖；圖4是說明根據該實施例的電源控制電路的操作序列的示例的示意圖；圖5是說明根據該實施例的NAND-快閃記憶體的內部配置的框圖；圖6是說明當接通電源開關時根據該實施例的電源控制電路的操作流的示例的 流程圖；以及圖7時說明斷開根據該實施例的電源開關的操作流的示例的流程圖。
具體實施例方式下面，參考附圖特別描述根據本發明的優選實施例。在實施例中，作為非易失性存儲器的快閃記憶體的電源的配置特徵如下。當檢測到電源 中斷時，在用於從快閃記憶體的緩衝器中向ROM寫入數據所需的時間周期中僅將施加到快閃記憶體的電 壓保持在寫入數據所需的電壓。因而，可以避免當在寫入數據期間電源中斷時毀壞快閃記憶體的 塊。下面將詳細描述快閃記憶體的電源的特徵。圖1是說明根據實施例的裝配有電源控制設備的圖像形成裝置的硬體配置的框 圖。作為電子設備的圖像形成裝置100包括CPU1、操作單元2、引擎接口(下文中也稱 為「1汗」)3、皿0(硬碟驅動器)4、外部I/F 5,NAND-CTL 6、作為非易失性存儲器的NAND-閃 存7和8、作為非易失性存儲器的NOR-快閃記憶體9、隨機訪問存儲器(RAM) 10、特定用途集成電路 (ASIC) 11、電源控制電路12等。CPU 1、操作單元 2、引擎 I/F 3, HDD 4、外部 I/F 5, NAND-CTL 6、NOR-快閃記憶體 9、RAM 10以及ASIC 11構成執行圖像形成裝置100的總體控制的控制單元21(見圖2)。NAND-閃 存7和8構成NAND-快閃記憶體單元22 (見圖幻，這將在後面描述。CPU 1是控制設備(圖像形成裝置100)的所有部件的中央處理單元。CPUl在RAM10中展開NAND-快閃記憶體7和8中存儲的程序或NOR-快閃記憶體9中的程序並且激活(實施)程序 以控制設備，從而實施各種功能。操作單元2是用於操作設備的操作員(用戶)的用戶接口。操作單元2包括用於 執行各種信息輸入或指令(請求)的各種操作鍵(也稱為操作開關或操作按鈕)並且包括 顯示各種信息的顯示器。引擎I/F 3是連接到引擎並且執行通信的通信單元。引擎包括圖像掃描單元，例 如掃描原始圖像的掃描單元。引擎也包括圖像形成單元，例如在例如紙張的列印介質上將 已經由圖像掃描單元掃描的圖像數據或已經從例如PC(未示出)的外部設備經由外部I/F 5接收到的列印數據列印(圖像形成)作為可視圖像的列印單元。如果從外部設備接收的 列印數據不是用於列印的圖像數據而是字符代碼或繪圖數據，則CPU 1和ASIC 11將這樣 的數據轉換為用於列印的圖像數據。HDD 4是硬碟驅動器，用作非易失性存儲介質並且在其中存儲各種數據，例如各種 程序。外部I/F 5是連接到外部設備用於通信的網絡接口或USB標準接口或IEEE 1394 標準接口(直接接口)。NAND-CTL 6是控制對於NAND-快閃記憶體7和8寫入/讀取數據的存儲器控制單元。NAND-快閃記憶體7和8是NAND類型快閃記憶體，用作非易失性存儲介質並且在其中存儲各種 數據，例如各種程序。NOR-快閃記憶體9是NOR類型快閃記憶體，用作非易失性存儲介質並且在其中存儲各種數據，例 如各種程序。RAM 10是用作存儲各種程序的程序存儲器或當CPU 1執行對數據的處理時使用 的工作存儲器的存儲器。ASIC 11允許由CPU 1控制的設備被共享並且從架構的視點支持例如應用程式的 有效開發。電源控制電路12對應於電源控制設備。電源控制電路12包括電能生成單元，電 能生成單元使用來自商業電源(AC電源)的電能(電源)生成提供給控制單元21的電能 (DC電源)，這將在後面描述，並且向包括上述CPU 1和NAND-快閃記憶體7和8的單元提供電能 (施加電壓)。在這個階段，CPU 1經由NAND-CTL 6向NAND-快閃記憶體7和8寫入數據，或者經由 NAND-CTL 6從NAND-快閃記憶體7和8讀取數據以在RAM 10中展開數據。另外，NOR-快閃記憶體9能 夠直接從CPU 1寫入數據。圖2是說明圖1所示的圖像形成裝置100的電源的配置的框圖。在圖像形成裝置 100中，電源控制電路12使用從商業電源提供的電能生成提供給控制單元21的電能並且將 電能直接提供給構成控制單元21的單元，例如CPU 1、操作單元2和NAND-CTL 6。然而，電 源控制電路12經由場效應電晶體將電能提供給構成NAND-快閃記憶體單元22的NAND-快閃記憶體7和 8。經由場效應電晶體提供給NAND-快閃記憶體7和8的電能用作提供給NAND-快閃記憶體的電能。下 面，參考圖3描述生成提供給控制單元21的電能以及提供給NAND-快閃記憶體單元22 (NAND-閃 存7和8)的電能的電源控制電路12。圖3是說明圖2中示出的電源控制電路12的配置的電路圖。電源控制電路12包6括電能生成單元35、場效應傳感器(下文中稱為「FET」)31、重置IC(重置電路)32、電容器 33以及電壓輸出端子1 和12b。FET 31和重置IC 32對應於切換單元，並且電容器33對 應於電容。電能生成單元35生成電能並將生成的電能提供給控制單元21。FET 31是P型 FET或N型FET並且具有切換功能，從而提供給控制單元21並由電能生成單元35生成的 電能或者被提供給NAND-快閃記憶體7和8，或者不提供給NAND-快閃記憶體7和8 ( 即，NAND-快閃記憶體7和 8與至控制單元21的電源分離)。相應地，在FET 31中，將電源電壓輸出至控制單元21的 電壓輸出端子1 與漏極端子D相連；將電源電壓輸出至NAND-快閃記憶體單元22 (NAND-快閃記憶體7 和8)的電壓輸出端子12b以及電容器33的一個端子與源極端子S相連；並且用於重置IC 32的輸出端子與柵極端子G相連。如圖3所示，電壓輸出端子1 連接至控制單元21，並 且電壓輸出端子1 連接至NAND-快閃記憶體單元22。另外，即使當FET 31不處於導通狀態時，以將電壓從電壓輸出端子12b施加到 NAND-快閃記憶體7和8的方式將寄生二極體31a插入在漏極端子D和源極端子S之間，從而減少 電容器33的充電時間。重置IC 32監視至控制單元21的電源電壓。如果監視的電壓等於或大於預定值 (在該例中是「2. 9V」)，則重置IC 32通過使輸出至FET 31的柵極端子G的信號為高電平 「H」來允許FET 31處於導通狀態。如此，控制單元21的電源變得與NAND-快閃記憶體7和8相同。 換句話說，提供給控制單元21的電能也由重置IC 32和FET 31提供給NAND-快閃記憶體7和8。 相應地，至NAND-快閃記憶體7和8的電源電壓(從電壓輸出端子12b施加(輸出)到NAND-閃 存7和8的電壓)是從NAND-快閃記憶體7和8讀取數據和向NAND-快閃記憶體7和8寫入數據所需的 電壓。另外，如果由重置IC 32監視的電壓小於2. 9V，則重置IC 32通過使輸出至FET 31的柵極端子G的信號為低電平「L」來允許FET 31處於非導通狀態。如此，由於至NAND-閃 存7和8的電源電壓降低，NAND-快閃記憶體7和8與至控制單元21的電源分離。換句話說，重 置IC 32和FET 31切換電能從而提供給控制單元21的電能不提供給NAND-快閃記憶體7和8。如果NAND-快閃記憶體7和8與至控制單元21的電源分離，即，如果重置IC 32和FET 31切換電能從而提供給控制單元21的電能不提供給NAND-快閃記憶體7和8，則電容器33具有 將施加到NAND-快閃記憶體7和8的電壓保持在從NAND-快閃記憶體7和8中的緩衝器向ROM寫入數據 所需的時間周期內寫入數據所需的電壓。能夠基於ROM中最大電能消耗、從緩衝器至ROM的最大寫入時間、控制單元21的 電壓以及ROM中的最小操作電壓來設置電容器33的電容量。更詳細地，能夠使用下述等式 來設置電容器33的電容量/χΤ「00471 - 二 C ,(V1-V2)其中I是ROM中的最大電能消耗(與數目成正比增加)，T是從緩衝器至ROM的最 大寫入時間，V1是由重置IC 32檢測到的電壓，V2是ROM中的最小操作電壓，並且C是電容量。電容器33具有根據NAND-快閃記憶體7和8的數目(在該例中是2)的容量。相應地， 如果NAND-快閃記憶體的數目是1個或者3個或更多，電容器33被優選地配置使得電容器33具有根據NAND-快閃記憶體的數目的容量。另外，通過將電容器33的容量改變為可用於NOR-快閃記憶體9，上述電源控制電路12也 能夠用於NOR-快閃記憶體9。另外，電容量是可變容量的電容器能夠用於電容器33。如果監視的電壓小於2. 9V，重置IC 32重置CPU 1或NAND-CTL 6。如果重置了 CPU 1或NAND-CTL 6，則不下發對NAND-快閃記憶體7和8或NOR-快閃記憶體9的 寫命令。詳細地，當至控制單元21的電源小於2. 9V時，如果在NAND-快閃記憶體7和8或NOR-閃 存9根據截止目前下發的寫命令完成在ROM中的數據寫入的時間段內寫入數據所需的電壓 降低，則NAND-快閃記憶體7和8或NOR-快閃記憶體的塊不會毀壞。圖4是說明圖3所示的電源控制電路12的操作序列的示例的示意圖。如圖4所 示，如果圖像形成裝置100的電源開關(電源SW)(未示出)接通，則至控制單元21的電源 電壓升高，如圖4(b)所示。此時，至NAND-快閃記憶體7和8的電源電壓以經由FET 31中的寄生 二極體31a的很小延遲升高，如圖4(d)所示(周期A的說明)。如圖4(b)所示，如果至控制單元21的電源電壓升高到2. 9V，則重置IC32的輸出 改變為「H」，如圖4(c)所示。相應地，FET 31進入導通狀態並且因而至NAND-快閃記憶體7和8 的電源電壓變得與至控制單元21的電源電壓相同，如圖4(d)所示(周期B的說明)。然後，控制單元21在至控制單元21的電源電壓和至NAND-快閃記憶體7和8的電源電 壓都升高的狀態下開始其操作(周期C的說明)。此後，如圖4(a)所示，如果電源開關斷開，則FET 31處於導通狀態，直到至控制單 元21的電源電壓降低到2. 9V，如圖4(b)所示。相應地，至NAND-快閃記憶體7和8的電源電壓也 降低到2. 9V，如圖4(d)所示(周期D的說明)。如果至控制單元21的電源降低到小於2.9V，則來自重置IC 32的輸出改變為 「L」，如圖4(c)所示。相應地，FET 31進入非導通狀態，從而NAND-快閃記憶體7和8與至控制單 元21的電源分離。詳細地，至控制單元21的電源以及至NAND-快閃記憶體7和8的電源分離。連接至電壓輸出端子12b的電容器33能夠在預定時間周期內(在該例中是 「700 μ sec」)保持至NAND-快閃記憶體7和8的電源電壓(施加到NAND-快閃記憶體7和8的電壓)直 到電壓降低到2. 7V。相應地，即使當在NAND-CTL 6執行的對NAND-快閃記憶體7和8寫入數據期間電源開關 斷開時(即使當電源中斷時)，如圖4 (d)所示，如果至NAND-快閃記憶體7和8的電源電壓被保持 700 μ sec，在該時間內電壓降低到2. 7V，則可以完成從NAND-快閃記憶體7和8中的緩衝器至ROM 的數據寫入(周期E的說明)。相應地，即使在對NAND-快閃記憶體7和8寫入數據期間電源中斷，NAND-快閃記憶體7和8的 塊也不會毀壞。圖5是說明圖2所示的NAND-快閃記憶體7和8的內部配置的框圖。NAND-快閃記憶體7和8 每個包括緩衝器51和ROM 52。NAND-快閃記憶體7和8中的緩衝器15臨時存儲從NAND-CTL 6接收的寫數據。存儲在 緩衝器51中的數據以頁為單位寫入ROM 52。在對ROM 52寫入數據完成之前，NAND-CTL 6不發送後續寫數據；因而，即使在寫 入數據的過程中電源中斷，也期望完成數據寫入。
對於當前在市場上可用的NAND-快閃記憶體，從緩衝器至ROM寫入數據所需的最大時間 是 700 μ sec。相應地，在實施例中，即使當在由NAND-CTL 6執行的對NAND-快閃記憶體7和8寫入數 據期間電源中斷，電源也被保持700 μ sec直到NAND-快閃記憶體7和8的電源電壓降低到2. 7V。圖6是當電源開關接通時圖3所示的電源控制電路12的操作流的示例的流程圖。 圖7是當電源開關斷開時電源控制電路12的操作流的示例的流程圖。如圖6所示，如果電源開關接通，則FET 31的寄生二極體31a向NAND-快閃記憶體7和 8提供電能，直到至控制單元21的電源電壓升高到2. 9V。如此，電容器33被逐漸充電，並 且因而至NAND-快閃記憶體7和8的電源電壓升高。如果至控制單元21的電源等於或大於2. 9V，則重置IC 32檢測該狀態並且FET 31進入導通狀態，從而至控制單元21的電源電壓變得與至NAND-快閃記憶體7和8的相同。在此 階段，當電源開關接通時執行的操作完成，這時控制單元21開始自己的操作。如圖7所示，如果電源開關斷開，則FET 31處於導通狀態直到至控制單元21的電 源電壓升高到2. 9V。相應地，至NAND-快閃記憶體7和8的電源電壓降低到2. 9V。然後，如果重置IC 32檢測到至控制單元21的電源電壓降低到小於2. 9V的水平， 則重置IC 32允許FET 31處於非導通狀態。如果FET 31進入非導通狀態，則至控制單元21的電源與至NAND-快閃記憶體7和8的 電源分離。換句話說，重置IC 32和FET 31切換提供給控制單元21的電能從而提供電能 不提供給NAND-快閃記憶體7和8。施加到NAND-快閃記憶體7和8的電源的負載僅是用於NAND-快閃記憶體7和8。相應地，即使 在對NAND-快閃記憶體7和8寫入數據期間，連接到NAND-快閃記憶體7和8的電容器33將寫入數據所 需的電壓保持700 μ sec或更多直到電壓下降到2. 7V。如果電容器33具有將電壓保持700 μ sec的容量，在該700 μ sec內向NAND-快閃記憶體7 和8寫入數據所需的電壓下降到2. 7V，則NAND-快閃記憶體7和8的塊不會毀壞；因而，對NAND-閃 存7和8寫入數據可靠地完成。另外，如果電容器33具有對於每個NAND-快閃記憶體250 μ F的 容量，則寫入數據所需的電壓通常被保持。在保持電壓之後，即在對NAND-快閃記憶體7和8寫入數據完成之後，由於自放電，至 NAND-快閃記憶體7和8的電源電壓變為0V，從而當電源開關斷開時完成執行的操作。如上所述，根據實施例，在電源中斷時不保護控制單元21的整體。相反，施加到閃 存的電壓被保持在向快閃記憶體(NAND-快閃記憶體和NOR-快閃記憶體)寫入數據所需的時間周期內寫入數據 所需的電壓。相應地，當在寫入數據期間電源中斷而沒有布置大容量備用電源或電容器時， 可以避免快閃記憶體的塊的毀壞。另外，與本發明相關的所有功能能夠使用硬體構造。相應地，沒 有軟體依賴性，因而總是能夠保護快閃記憶體。另外，在實施例中，重置IC監視由商業電源提供的電能生成的至控制單元21的電 源電壓；然而，配置不限於此。例如，重置IC可以配置用於監視施加到NAND-快閃記憶體7和8的 電壓。當電壓變得小於預定值時，NAND-快閃記憶體7和8可以與至控制單元21的電源分離，即 提供給控制單元21的電能被配置為不提供給NAND-快閃記憶體7和8。如上所述，根據實施例的電源控制設備，當電源突然中斷時可以避免毀壞快閃記憶體的 塊並且提升對快閃記憶體的保護，而不需要布置保護電子設備的整個控制單元21的大容量備用電源或大容量電容器。相應地，可以提供低成本電源控制設備和電子設備。另外，在實施例中，描述了一個例子作為示例，其中FET 31切換使得提供給控制 單元21的電能或者提供給NAND-快閃記憶體7和8或者不提供給NAND-快閃記憶體7和8 ；然而，切換 單元不限於FET 31。例如，替代FET 31，也能夠使用雙極電晶體。然而，當使用FET 31時， 比起當使用雙極電晶體時，切換速度更快。另外，在實施例中，如圖5所示，描述了每個都包括緩衝器51和ROM 52的NAND-閃 存7和8作為示例；然而，配置不限於此。不包括緩衝器的非易失性存儲器也可以應用於實 施例中用於提供電能。在這樣的情況下，當設置電容器33的電容時，從緩衝器至ROM的最大 寫時間(寫完成時間)是從NAND-CTL 6至非易失性存儲器的最大寫時間(寫完成時間)。根據本發明的方面，可以避免當電源突然中斷時毀壞快閃記憶體的塊並且提升對快閃記憶體的 保護，而不需要布置大容量備用電源或電容器。儘管關於特定實施例完整和清楚地描述了本發明，所附權利要求並不因而限於 此，而是應當被理解為體現在這裡揭示的基本教示下對於本領域技術人員可見的所有變型 和替代構造。
權利要求
1.一種電源控制設備，包括電能生成單元，生成電能並且將生成的電能提供給具有非易失性存儲器和控制單元的 電子設備；切換單元，監視提供給電子設備的電能電壓，並且切換使得當該電壓小於預定閾值時， 提供給控制單元的電能不提供給非易失性存儲器；以及電容，當電能被切換以提供給控制單元時，在能夠完成向非易失性存儲器寫入數據的 時間周期內保持施加到非易失性存儲器的電壓。
2.根據權利要求1所述的電源控制設備，其中 電能生成單元將生成的電能提供給控制單元，以及切換單元監視提供給控制單元的電能電壓，切換使得當該電壓等於或大於該閾值時， 提供給控制單元的電能也提供給非易失性存儲器，並且切換使得當該電壓下降到低於該閾 值時，提供給控制單元的電能不提供給非易失性存儲器。
3.根據權利要求2所述的電源控制設備，其中 電容包括電容器，切換單元包括連接到控制單元用於監視提供給控制單元的電能電壓的重置電路以及 連接到控制單元和非易失性存儲器的電晶體；以及當電壓等於或大於該閾值時，通過控制電晶體處於導通狀態，重置電路將提供給控制 單元的電能提供給非易失性存儲器，並且當電壓下降到小於該閾值時，通過控制電晶體處 於非導通狀態，重置電路不將提供給控制單元的電能提供給非易失性存儲器。
4.根據權利要求3所述的電源控制設備，其中 電晶體是場效應電晶體；以及在場效應電晶體中，輸出控制單元的電源電壓的端子被連接至漏極端子，用於將電壓 施加到非易失性存儲器和電容器端子的端子被連接至源極端子，並且重置電路的輸出端子 連接至柵極端子。
5.根據權利要求4所述的電源控制設備，其中寄生二極體插入在場效應電晶體的漏極 端子和源極端子之間。
6.根據權利要求1所述的電源控制設備，其中 非易失性存儲器包括緩衝器和ROM，以及當電能被切換以提供給控制單元時，電容在能夠完成從緩衝器向ROM寫入數據的時間 周期內保持施加到非易失性存儲器的電壓。
7.根據權利要求6所述的電源控制設備，其中基於ROM的最大電能消耗、從緩衝器至 ROM的最大寫入時間、控制單元的電壓以及ROM的最小操作電壓來設置電容器的電容量。
8.根據權利要求7所述的電源控制設備，其中電容器的電容量是通過用最大電能消耗 和最大寫入時間的乘積值除以控制單元的電壓和最小操作電壓之間的差值計算得到的值。
9.根據權利要求7所述的電源控制設備，其中根據非易失性存儲器的數目來設置電容 器的電容量。
10.一種圖像形成裝置，包括 非易失性存儲器；控制單元，執行圖像形成裝置的整體控制；電能生成單元，生成電能並且將生成的電能提供給非易失性存儲器和控制單元； 切換單元，監視提供給控制單元的電能電壓，並且切換使得當該電壓下降到小於預定 閾值時，電能被提供給控制單元而不提供給非易失性存儲器；以及電容，當電能被切換以提供給控制單元時，在能夠完成向非易失性存儲器寫入數據的 時間周期內保持施加到非易失性存儲器的電壓。
11. 一種由電源控制設備執行的控制電源的方法，所述方法包括生成電能並且將生成的電能提供給具有非易失性存儲器和控制單元的電子設備；監視提供給電子設備的電能電壓；當該電壓小於預定閾值時，切換使得提供給控制單元的電能不提供給非易失性存儲 器；以及當電能被切換以提供給控制單元時，在能夠完成向非易失性存儲器寫入數據的時間周 期內保持施加到非易失性存儲器的電壓。
全文摘要
本發明涉及電源控制設備、圖像形成裝置及控制電源的方法。電源控制設備包括電能生成單元，生成電能並且將生成的電能提供給具有非易失性存儲器和控制單元的電子設備；切換單元，監視提供給電子設備的電能電壓，並且切換使得當該電壓小於預定閾值時，提供給控制單元的電能不提供給非易失性存儲器；以及電容，當電能被切換以提供給控制單元時，在能夠完成向非易失性存儲器寫入數據的時間周期內保持施加到非易失性存儲器的電壓。
文檔編號G06F12/16GK102043737SQ20101051607
公開日2011年5月4日 申請日期2010年10月18日 優先權日2009年10月19日
發明者北川嶽壽 申請人:株式會社理光