內連線的製作方法

2023-09-18 10:30:55 5

本發明實施例涉及一種內連線及其製造方法。

背景技術：

半導體集成電路(integratedcircuit，ic)產業歷了快速地增長。在此增長的過程中，裝置特徵尺寸大體上增加了裝置的功能密度。

為了滿足較小尺寸和較高封裝密度的需求，電子裝置開始導入包括內連線、電極以及安置於它們之間的中間絕緣層的多層內連線結構(multilayerinterconnectionstructure)。

技術實現要素：

根據本發明的一些實施例，一種內連線包括第一導電層、介電層、第二導電層以及絕緣層。第一導電層安置在半導體襯底上。介電層安置在第一導電層上。第二導電層穿透介電層，以與第一導電層電連接。絕緣層位於介電層的一部分與第二導電層之間，且絕緣層的材料和介電層的材料不同。多個氣隙位於介電層的另一部分與第二導電層之間。

附圖說明

圖1是根據本發明的一些實施例的內連線的製造方法的流程圖。

圖2a到圖2o是根據本發明的一些實施例的內連線的製造過程的示意性橫截面圖。

附圖標號說明

10：內連線；

100：半導體襯底；

102：襯底；

104：介電層；

106：有源裝置；

108：接觸窗；

200：第一導電層；

300a：蝕刻停止層；

310a、310b：第一停止層；

400a、400b：第一介電層；

402：虎齒狀凹部；

410a、410b：第一硬掩模層；

500a、500b：虛設材料；

600a、600b、600c：第二介電層；

610a、610b：第二硬掩模層；

700a：粘附材料層；

710a：粘附層；

720a、720b：虛設粘附層；

800a：第二導電材料；

800b：第二導電層；

810b：第一導電部分；

820b：第二導電部分；

900：介電層；

950：第二停止層；

ar：氣隙；

bt、bv：底部；

swt、swv：側壁；

t：溝槽；

v：介層孔；

w1、w2、w3：寬度；

t1、t2：厚度；

s01～s11：步驟。

具體實施方式

以下揭示內容提供用於實施所提供的標的物的不同特徵的許多不同實施例或實例。下文描述組件及布置的特定實例以簡化本公開內容。當然，這些組件以及布置僅為實例且並不希望進行限制。例如，在以下描述中，第二特徵在第一特徵上方或上的形成可包括第二特徵和第一特徵直接接觸地形成的實施例，且還可包括額外特徵可在第二特徵與第一特徵之間形成使得第二特徵與第一特徵可不直接接觸的實施例。此外，本發明可在各種實例中重複參考數字和/或字母。此重複是出於簡單和清楚的目的，且本身並不指示所論述的各種實施例和/或配置之間的關係。

此外，本文可使用例如「下面」、「下方」、「下部」、「上」、「上方」、「上部」及類似術語等空間相對術語以便於描述如圖式中所說明的一個元件或特徵與另一元件或特徵的關係。除圖中所描繪的定向以外，空間相關術語希望涵蓋在使用或操作中的裝置的不同定向。設備可以其它方式定向(旋轉90度或處於其它定向)，且本文中所使用的空間相關描述詞同樣可相應地進行解釋。

圖1是根據本發明的一些實施例的內連線的製造方法的流程圖。圖2a到圖2o是根據本發明的一些實施例的內連線的製造過程的示意性橫截面圖。

參考圖1和圖2a，在步驟s01中，在半導體襯底100上依序地形成第一導電層200、蝕刻停止層300a以及第一介電層400。半導體襯底100是如在半導體集成電路的製造中採用的襯底，且集成電路可形成於其中和/或其上。在一些實施例中，半導體襯底100是具有或不具有外延層(epitaxiallayer)的矽襯底、含有埋入絕緣層的絕緣體上矽(silicon-on-insulator)襯底或具有鍺化矽層的襯底。在一些實施例中，半導體襯底100包括襯底102、介電層104、有源裝置106以及接觸窗(contact)108。有源裝置106安置於襯底102上。在一些實施例中，有源裝置106包括金氧半(metal-oxidesemiconductor，mos)電晶體。在一些替代性實施例中，有源裝置106可包括鰭式場效應電晶體(finfieldeffecttransistor，finfet)。介電層104安置在襯底102上且覆蓋有源裝置106。在一些實施例中，介電層104包括氧化矽、氮化矽、氮氧化矽或具有例如低於4的介電常數的低介電常數(低k)材料。形成所述介電層的方法包括例如旋塗(spin-coating)、化學氣相沉積法(cvd)、其組合或類似方法。第一導電層200安置在半導體襯底100上。第一導電層200包括例如銅、銅合金、鎳、鋁、錳、鎂、銀、金、鎢、其組合或類似物。其它合用的導電材料也可以適合於第一導電層200。第一導電層200可例如通過電化學電鍍(electro-chemicalplating)工藝、cvd、等離子體增強化學氣相沉積(plasma-enhancedchemicalvapordeposition，pecvd)、原子層沉積(atomiclayerdeposition，ald)、物理氣相沉積(pvd)、其組合或類似方法而形成。值得注意的是，在一些實施例中，介電層104包括埋入於其中的接觸窗108，接觸窗108電連接第一導電層200與半導體襯底100的有源裝置106。接觸窗108包括例如銅、銅合金、鎳、鋁、錳、鎂、銀、金、鎢、其組合或類似物。接觸窗108通過例如電化學電鍍工藝、cvd、等離子體增強化學氣相沉積(pecvd)、原子層沉積(ald)、物理氣相沉積(physicalvapordeposition，pvd)、其組合或類似方法而形成。

蝕刻停止層300a形成於第一導電層200上以在後續過程中保護第一導電層200。蝕刻停止層300a包括例如碳化矽、氮化矽、sicn以及siocn。在一些實施例中，蝕刻停止層300a通過旋塗、cvd、pvd或ald而形成。

隨後，在蝕刻停止層300a上形成第一介電層400a。在一些實施例中，第一介電層400a的材料不同於蝕刻停止層300a的材料。舉例來說，第一介電層400a包括低介電常數(低k)材料、例如氮化矽等氮化物、例如氧化矽等氧化物、未摻雜矽酸鹽玻璃(undopedsilicateglass，usg)、磷矽酸鹽玻璃(phosphosilicateglass，psg)、硼矽酸鹽玻璃(borosilicateglass，bsg)、硼摻雜磷矽酸鹽玻璃(boron-dopedphosphosilicateglass，bpsg)或其組合。具體來說，低k材料具有小於約4或甚至小於約3的介電常數。舉例來說，第一介電層400a可具有小於約2.5的k值，故有時被稱為超低k(extralow-k，elk)介電層。在一些實施例中，低k材料包括聚合物型的材料，例如苯並環丁烯(benzocyclobutene，bcb)、或或二氧化矽型的材料，例如氫倍半矽氧烷(hydrogensilsesquioxane，hsq)或siof。在一些替代性實施例中，第一介電層400a可由四乙氧基矽烷(tetraethylorthosilicate，teos)材料製成。此外，在一些實施例中，第一介電層400a可包括多個介電材料。第一介電層400a的形成方法包括例如旋塗、cvd以及ald。

在一些實施例中，在第一介電層400a上進一步形成第一硬掩模(hardmask)層410a。第一硬掩模層410a可以由金屬材料形成，例如ti、tin、ta、tan、al及類似物。在利用非金屬硬掩模的一些其它實施例中，可使用例如sio2、sic、sin以及sion等非金屬材料。第一硬掩模層410a可通過例如電化學電鍍過程、cvd、等離子體增強化學氣相沉積(pecvd)、原子層沉積(ald)、pvd、其組合或類似方法形成。此外，在一些替代性實施例中，首先在第一介電層400a上形成抗反射層(未示出)。隨後，在抗反射層上形成第一硬掩模層410a。抗反射層可被稱為底部抗反射塗層(bottomanti-reflectivecoating，barc)。所述抗反射層是不含氮的抗反射塗層(nitrogen-freeanti-reflectivecoating，nfarc)。詳細來說，nfarc層包括含有例如碳和氧的材料。

參考圖1和圖2b，在步驟s02中，對第一硬掩模層410a執行光刻(photolithographic)和蝕刻工藝以形成經圖案化的第一硬掩模層410b。隨後，藉助於經圖案化的第一硬掩模層410b作為掩模，蝕刻第一介電層400a以形成第一介電層400b，且第一介電層400b包括形成於其中的介層孔v。

參考圖1和圖2d，在步驟s03中，將虛設材料(dummymaterial)500b填充到介層孔v中。在一些實施例中，虛設材料500b可包括大體上填充介層孔v的插塞(plug)。替代性地，在一些其它實施例中，虛設材料500b可包括大體上位於介層孔v的底部和側壁上的襯層(liner)。詳細來說，如圖2c中所示出，虛設材料500a安置在第一硬掩模層410a上且填充到介層孔v中。虛設材料500a可包括由光刻膠材料、聚合物材料或介電材料製成的一或多個層。在一些實施例中，虛設材料500a的材料和第一介電層400b的材料不同。舉例來說，虛設材料500a包括矽、多晶矽、二氧化矽(sio2)、四乙氧基矽烷(teos)氧化物、氮化矽(sixny；x和y大於0)、硼磷矽玻璃(bpsg)、氟化物摻雜的矽酸鹽玻璃(fluoride-dopedsilicateglass，fsg)、低k介電質和/或其它合適的材料。虛設材料500a可例如通過選擇性外延生長(selectiveepitaxialgrowth，seg)、cvd、pecvd、ald、pvd、電泳(electrophoresis)、旋塗式塗覆法或其它合適的工藝而形成。在虛設材料500a的沉積之後，移除部分虛設材料500a和第一硬掩模層410b以形成僅位於介層孔v中的虛設材料500b，如圖2d中所示出。用於移除過量虛設材料的方法包括例如蝕刻、化學機械研磨(cmp)或其它合適的研磨方法。

參考圖1和圖2e，在步驟s04中，在虛設材料500b和第一介電層400b上形成第一停止層310a。第一停止層310a的材料可與蝕刻停止層300a的材料相同或不同。舉例來說，在一些實施例中，第一停止層310a包括碳化矽、氮化矽、sicn、siocn以及其它合適的材料。在一些實施例中，第一停止層310a可通過旋塗、cvd、pvd和ald而形成。類似於蝕刻停止層300a，第一停止層310a也可用於在後續過程中保護第一介電層400b和虛設材料500b的功能。

參考圖1和圖2f，在步驟s05中，在一些實施例中，在第一停止層310a上形成第二介電層600a。第二介電層600a的材料與第一介電層400b的材料相同。在一些替代性實施例中，第二介電層600a的材料不同於第一介電層400b的材料且不同於第一停止層310a的材料。因此，在一些實施例中，第二介電層600a包括低介電常數(低k)材料、超低k(elk)材料、氮化物(例如氮化矽等)、氧化物(例如氧化矽等)、未摻雜矽酸鹽玻璃(usg)、磷矽酸鹽玻璃(psg)、硼矽酸鹽玻璃(bsg)、硼摻雜磷矽酸鹽玻璃(bpsg)、四乙氧基矽烷(teos)或其組合。類似於第一介電層400b，第二介電層600a也可包括多個介電材料。第二介電層600a的形成方法包括例如旋塗、cvd、pvd以及ald。

在一些替代性實施例中，在第二介電層600a上進一步形成第二掩模層610a。第二掩模層610a可選用與第一硬掩模層410a相同的材料或不同的材料。舉例來說，在一些實施例中，第二硬掩模層610a可以由金屬材料形成，例如ti、tin、ta、tan、al及類似物。在利用非金屬硬掩模的一些其它實施例中，可使用非金屬材料，例如sio2、sic、sin以及sion。第二硬掩模層610a可通過例如電化學電鍍過程、cvd、等離子體增強化學氣相沉積(pecvd)、原子層沉積(ald)、pvd、其組合或類似方法而形成。此外，在一些替代性實施例中，首先在第二介電層600a上形成抗反射層。隨後，在抗反射層上形成第二硬掩模層610a。抗反射層可被稱為底部抗反射塗層(barc)。抗反射層是不含氮的抗反射塗層(nfarc)。詳細來說，所述nfarc層包括含有例如碳和氧的材料。

參考圖1和圖2g，在步驟s06中，執行光刻和蝕刻工藝，以形成經圖案化的第二硬掩模層610a。隨後，藉助於經圖案化的第二硬掩模層610b作為掩模，並利用第一停止層310a作為蝕刻停止層，蝕刻第二介電層600a以形成第二介電層600b。參考圖2h，隨後，蝕刻被第二介電層600b暴露出的第一停止層310a以完成溝槽t的形成。在一些實施例中，溝槽t暴露出部分第一介電層400b和虛設材料500b。依據第二介電層600a和第一停止層310a的材料，可通過相同蝕刻劑或不同蝕刻劑進行第二介電層600a和第一停止層310a的蝕刻。也就是說，可通過單個工藝或多個工藝執行第二介電層600a和第一停止層310a的蝕刻(如圖2g和圖2h中所示出)。由於第一停止層310a是薄層，且可通過蝕刻劑的選擇而實現第一停止層310a與第二介電層600b的高蝕刻選擇比，因此溝槽t具有平坦的底表面。在一些實施例中，溝槽t具有平坦的底表面，且僅有微小的虎齒狀凹部(tigerteeth-likerecess)402形成於溝槽t的側壁上。如圖2h中所示出，虎齒狀凹部402延伸到第一介電層400b的一部分中。

參考圖1和圖2i，在步驟s07中，從介層孔v移除虛設材料500b。虛設材料500b可通過等離子蝕刻、化學蝕刻、熱燒除(thermalburn-out)和/或其它合適的工藝來移除。舉例來說，虛設材料500b可在含氧等離子環境移除。虛設材料500b也可以在包括具有例如氯化氫(hcl)、溴化氫(hbr)、二氧化硫(so2)、氯氣(cl2)、六氟化硫(sf6)、全氟化碳(perfluorocarbon)和/或其它反應物等反應物氣體的等離子環境移除。替代性地，虛設材料500b可通過化學蝕刻移除，且化學蝕刻可包括使磷酸(h3po4)、氫氧化銨(nh4oh)、氫氯酸(hcl)、氫氟酸(hf)、硫酸(h2so4)、過氧化氫(h2o2)、去離子水和/或其它化學品。如圖2i中所示出，溝槽t大於介層孔v的開口。替代地來說，溝槽t的寬度大於介層孔v的寬度。

參考圖1和圖2k，在步驟s08中，在介層孔v的側壁swv上形成粘附層710a，且在溝槽t的側壁swt上形成以及在虎齒狀凹部402中填充虛設粘附層720a。在一些實施例中，虛設粘附層720a的厚度t2大於虎齒狀凹部402的寬度。具體來說，參考圖2j，粘附材料層700a形成於第二硬掩模層610b上、溝槽t中、介層孔v中以及微小的虎齒狀凹部402中。粘附材料層700a覆蓋溝槽的側壁swt和底部bt以及介層孔v的側壁swv和底部bv。在一些實施例中，粘附材料層700a的材料不同於第一介電層400b的材料且不同於第二介電層600b的材料。另一方面，在一些實施例中，粘附材料層700a的材料與第一停止層310b的材料相同。在一些替代性實施例中，粘附材料層700a的材料不同於第一停止層310b的材料。具體來說，在一些實施例中，粘附材料層700a的材料包括絕緣材料。舉例來說，用於粘附材料層700a的絕緣材料包括sin、sion、sicon、其它合適的材料或其組合。用於形成粘附材料層700a的方法包括例如cvd、pvd以及ald。隨後，對粘附材料層700a執行各向異性蝕刻工藝以同時形成位於介層孔v的側壁swv上的粘附層710a以及位於溝槽t的側壁swt上的虛設粘附層720a。換句話說，粘附層710a和虛設粘附層720a是通過同一工藝形成且因此為同一層。因此，粘附層710a的厚度t1大體上等於虛設粘附層720a的厚度t2。在粘附層710a和虛設粘附層720a形成之後，移除被介層孔v暴露出的蝕刻停止層300a以形成蝕刻停止層300b。換句話說，粘附層710a和蝕刻停止層300b暴露出第一導電層200以用於後續過程中的電連接。在一些實施例中，通過ald形成粘附材料層700a以便提供良好的介層孔臨界尺寸控制。因此，可放大介層孔和溝槽的工藝窗(processwindow)並同時增強半導體裝置的電學性質。

參考圖1和圖2m，在步驟s09中，將第二導電層800b填入溝槽t和介層孔v中，以與第一導電層200電連接。在一些實施例中，由於虛設粘附層720b的厚度t2大於微小的虎齒狀凹部402的寬度，因此第二導電層800b並未填入到微小的虎齒狀凹部402中。

參考圖2l，詳細來說，在第二硬掩模層610b上形成第二導電材料800a且將其填入到溝槽t和介層孔v中。第二導電材料800a的材料可與第一導電層200的材料相同或不同。舉例來說，第二導電材料800a可包括銅、銅合金、鎳、鋁、錳、鎂、銀、金、鎢、其組合或類似物。類似於第一導電層200，第二導電材料800a可通過例如電化學電鍍過程、cvd、pecvd、ald、pvd、其組合或類似方法而形成。參考圖2l和圖2m，移除第二導電材料800a的一部分、第二硬掩模層610b、虛設粘附層720a的一部分以及第二介電層600b的一部分，以形成位於溝槽t和介層孔v中的第二導電層800b、虛設粘附層720b以及第二介電層600c。移除步驟可通過化學蝕刻、cmp或其它合適的工藝實現。在一些實施例中，在第二導電層800b與粘附層710a之間以及第二導電層800b與虛設粘附層720b之間可形成阻擋層(barrierlayer)或膠體層(未示出)以防止第二導電層800b的材料遷移到粘附層710a、虛設粘附層720b、第一介電層400b以及第二介電層600c。在一些實施例中，阻擋層的材料包括鉭、氮化鉭、鈦、氮化鈦、鈷-鎢(cow)或其組合。依據第二導電層800b的材料，阻擋層或膠體層也可以採用其它材料。在一些實施例中，第二導電層800b可劃分成第一導電部分810b和第二導電部分820b。第一導電部分810b位於介層孔v中；而第二導電部分820b位於溝槽t中。如上述，溝槽t的寬度大於介層孔v的寬度，故第二導電部分820b的寬度w2大於第一導電部分810b的寬度w1。在一些實施例中，第一導電部分810b構成介層窗(via)；而第二導電部分820b構成導線(conductiveline)。舉例來說，介層窗沿著垂直方向延伸，而導線沿著水平方向延伸。

參考圖1和圖2n，在步驟s10中，移除虛設粘附層720b以形成多個氣隙(airgap)ar。氣隙ar位於溝槽t的側壁swt上。具體來說，氣隙ar位於第二導電層800b的第二導電部分820b與第二介電層600c之間且位於第二導電層800b的第二導電部分820b與第一停止層310b之間。另一方面，粘附層710a位於第二導電層800b的第一導電部分810b與第一介電層400b之間。在一些實施例中，虛設粘附層720b可通過等離子蝕刻、化學蝕刻、熱燒除和/或其它合適的工藝移除。每一氣隙ar具有與虛設粘附層720a的厚度t2大體上相同的寬度w3(圖2k中所示)。換句話說，氣隙ar的寬度w3例如與粘附層710a的厚度t1大體上相同。在一些實施例中，氣隙ar進一步延伸到第一介電層400b的一部分中。換句話說，氣隙ar的底部具有例如虎齒狀輪廓。氣隙ar具有大致為1的介電常數k且能夠降低半導體裝置的寄生電容(parasiticcapacitance)。

參考圖1和圖2o，在步驟s11中，在第二介電層600c、氣隙ar以及第二導電層800b上形成第二停止層950以密封氣隙ar並形成內連線10。第二停止層950的材料可與蝕刻停止層300b和第一停止層310b的材料相同或不同。舉例來說，在一些實施例中，第二停止層950包括碳化矽、氮化矽、sicn、siocn以及其它合適的材料。除了密封氣隙ar外，第二停止層950還可用於在後續過程中保護第二介電層600c和第二導電層800b的功能。第二停止層950的形成方法包括例如旋塗、cvd、pvd以及ald。

替代地，在一些實施例中，第一介電層400b和第二介電層600c可被視為單個介電層900。換句話說，第一停止層310b埋入介電層900中；而第二導電層800b穿透介電層900。此外，在一些實施例中，由於其電絕緣性質，粘附層710a可被稱為絕緣層。參考圖2n，粘附層710a(絕緣層)位於介電層900的一部分與第二導電層800b的第一導電部分810b之間。另一方面，氣隙ar位於介電層900的另一部分與第二導電層800b的第二導電部分820b之間。也就是說，第二導電層800b通過氣隙ar而與介電層900分離。

參考圖1和圖2o，在本發明實施例中，由於先形成介層孔v，隨後再形成溝槽t，因此通過小厚度(薄層)的第一停止層310a以及蝕刻劑的特定選擇(第一停止層310a對第一介電層400b的高蝕刻選擇比)，可減少裝置的負載效應(loadingeffect)。此外，如上述，在內連線10中，溝槽t具有大體上平坦的底表面。即使微小的虎齒狀凹部402位於溝槽t的側壁swt上，其大小也小到足以被忽略。事實上，由於虎齒狀凹部402由氣隙ar佔據，因此可減少半導體裝置的寄生電容，進而增加裝置的操作速度。此外，由於粘附材料層700a是在介層孔v和溝槽t的形成之後形成，故介層孔v和溝槽t的工藝窗可被放大。因此，可易於實現裝置的調諧，可改進半導體裝置的電學性質，且可增加半導體裝置的良率及產量。

本發明實施例不限於包括mosfet或finfet的半導體裝置的應用，且可延伸到具有動態隨機存取存儲器(dynamicrandomaccessmemory，dram)單元、單電子電晶體(singleelectrontransistor，set)和/或其它微電子裝置(本文統稱為微電子裝置)的其它集成電路。

根據本發明的一些實施例，一種內連線包括第一導電層、介電層、第二導電層以及絕緣層。第一導電層安置在半導體襯底上。介電層安置在第一導電層上。第二導電層穿透介電層，以與第一導電層電連接。絕緣層位於介電層的一部分與第二導電層之間，且絕緣層的材料和介電層的材料不同。多個氣隙位於介電層的另一部分與第二導電層之間。

根據本發明的一些實施例，內連線進一步包括第一停止層和第二停止層。第一停止層埋入於介電層中。第二停止層安置在介電層、氣隙以及第二導電層上。

根據本發明的一些實施例，絕緣層位於介電層與第二導電層的第一導電部分之間，且氣隙位於介電層、第一停止層以及第二導電層的第二導電部分之間。

根據本發明的一些實施例，第二導電部分的寬度大於第一導電部分的寬度，且氣隙的寬度與絕緣層的厚度大體上相同。

根據本發明的一些實施例，第一導電部分包括介層窗，且第二導電部分包括導線。

根據本發明的一些實施例，絕緣層的材料包括sin、sion、sicon或其組合。

根據本發明的一些替代性實施例，一種內連線包括第一導電層、第一介電層、第二介電層、第一停止層、第二導電層以及粘附層。第一導電層安置在半導體襯底上。第一介電層安置在第一導電層上，且第一介電層包括介層孔。第二介電層安置在第一介電層上。第一停止層位於第一介電層與第二介電層之間，且第二介電層和第一停止層包括溝槽。第二導電層位於介層孔和溝槽中，以與第一導電層電連接，且第二導電層與第二介電層分離。粘附層位於第二導電層與第一介電層之間。

根據本發明的一些替代性實施例，內連線進一步包括第二停止層。第二停止層在第二介電層和第二導電層上以密封第二導電層與第二介電層之間的氣隙。

根據本發明的一些替代性實施例，粘附層的材料和第一停止層的材料相同。

根據本發明的一些替代性實施例，粘附層的材料和第一停止層的材料不同。

根據本發明的一些替代性實施例，粘附層的材料包括絕緣材料。

根據本發明的一些替代性實施例，絕緣材料不同於第一介電層的材料且不同於第二介電層的材料。

根據本發明的一些替代性實施例，粘附層的材料包括sin、sion、sicon或其組合。

根據本發明的再一些替代性實施例，內連線的製造方法至少包括以下步驟。在半導體襯底上依序地形成第一導電層和第一介電層。在第一介電層中形成介層孔。將虛設材料填充到介層孔中。在第一介電層和虛設材料上依序地形成第一停止層和第二介電層。在第二介電層和第一停止層中形成溝槽。從介層孔移除虛設材料。在介層孔的側壁上形成粘附層，且在溝槽的側壁上形成虛設粘附層。在介層孔和溝槽中填充第二導電層，以與第一導電層電連接。移除虛設粘附層以形成多個氣隙。

根據本發明的再一些替代性實施例，粘附層的材料包括sin、sion、sicon或其組合。

根據本發明的再一些替代性實施例，虛設材料的材料和第一介電層的材料不同。

根據本發明的再一些替代性實施例，形成粘附層的步驟以及形成虛設粘附層的步驟至少包括以下步驟。形成粘附材料層以覆蓋溝槽的側壁和底部以及介層孔的側壁和底部。對粘附材料層執行各向異性蝕刻工藝以同時形成粘附層和虛設粘附層。

根據本發明的再一些替代性實施例，在第二介電層和第一停止層中形成溝槽的步驟至少包括以下步驟。圖案化第二介電層。移除被經圖案化的第二介電層暴露出的第一停止層以形成溝槽。

根據本發明的再一些替代性實施例，內連線的製造方法進一步包括以下步驟。在形成第一介電層之前在半導體襯底上形成蝕刻停止層。在填充第二導電層的步驟之前移除被介層孔暴露出的蝕刻停止層。

根據本發明的再一些替代性實施例，內連線的製造方法進一步包括在第二介電層、氣隙以及第二導電層上形成第二停止層以密封氣隙。

前文概述若干實施例的特徵使得所屬領域的技術人員可以更好地理解本發明的各方面。所屬領域的技術人員應理解，其可易於使用本發明作為用於設計或修改用於實現本文中所引入的實施例的相同目的和/或獲得相同優點的其它過程和結構的基礎。所屬領域的技術人員還應認識到，此類等效構造並不脫離本發明的精神和範圍，且其可在不脫離本發明的精神和範圍的情況下在本文中進行各種改變、替代和更改。